JP3491335B2 - 情報転送装置 - Google Patents
情報転送装置Info
- Publication number
- JP3491335B2 JP3491335B2 JP11124694A JP11124694A JP3491335B2 JP 3491335 B2 JP3491335 B2 JP 3491335B2 JP 11124694 A JP11124694 A JP 11124694A JP 11124694 A JP11124694 A JP 11124694A JP 3491335 B2 JP3491335 B2 JP 3491335B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- dma
- cpu
- cache memory
- host computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、キャッシュメモリを使
用する情報転送装置に関するものであり、特にＣＰＵの
使用効率を低下することなく、ＤＭＡ転送中にキャッシ
ュメモリの空き領域を認識し、キャッシュメモリの使用
効率を高める技術に関するものである。 【０００２】 【従来の技術】従来、例えばＣＤ−ＲＯＭドライブで
は、大量の動画像データの記録データを連続して再生す
る場合が多く、キャッシュメモリに先読みされたデータ
をホストコンピュータへ転送する際の転送速度の高速化
が重要視されている。このため、データ転送速度の向上
やデータバス幅の増加により転送速度の高速化を図って
おり、ＤＭＡ制御を行っている。 【０００３】 【発明が解決しようとする課題】しかしながら従来のＤ
ＭＡ制御では、ホストコンピュータから要求されたデー
タをＤＭＡ転送するときは、ＣＰＵの使用効率が著しく
低下するため、ＣＰＵがＤＭＡ制御手段の転送カウンタ
を常時監視して、キャッシュメモリの空き領域を認識す
るようなことはしていなかった。このためＤＭＡ転送途
中は、新しいデータを読み出してキャッシュメモリに保
存することができず、キャッシュメモリの使用効率が悪
かった。 【０００４】そこで本発明は、ホストコンピュータへＤ
ＭＡ転送する論理ブロックに含まれる物理ブロックを検
出することにより、キャッシュメモリの使用効率を高め
ることを目的とするものである。 【０００５】 【課題を解決するための手段】上記課題を解決するため
に本発明の情報転送装置は、ホストコンピュータから要
求された論理ブロックのデータをキャッシュメモリから
一度にＤＭＡ転送する場合に、その論理ブロック内に複
数の物理ブロックが含まれていれば、物理ブロックの転
送終了時に、ＣＰＵに転送終了の割り込み要求を発生さ
せる回路と、割り込み要求に応じて、キャッシュメモリ
の空き領域を認識し、新しい物理ブロックデータを読み
出して保存するよう動作させるＣＰＵとによって構成さ
れる。 【０００６】 【作用】上記構成によれば、論理ブロックのＤＭＡ転送
終了を待たずに、キャッシュメモリの空き領域に新しい
物理ブロックデータを読み出して保存することができ、
キャッシュメモリの使用効率を高めることができる。 【０００７】 【実施例】以下に本発明の実施例について、図面を参照
しながら説明する。図１は一実施例における情報転送装
置を示すブロック図であり、ＤＭＡ制御手段３内に示す
物理ブロック減算カウンタ９と、割り込み要因レジスタ
１０とで構成される割り込み制御回路１１を除いた構成
は、従来の装置と同じ構成である。 【０００８】図において、入出力制御手段１は、入力手
段２とＤＭＡ制御手段３とで構成しており、ホストコン
ピュータからの論理ブロックリード命令により、目的デ
ータをキャッシュメモリ５を経由してホストコンピュー
タへ転送する。 【０００９】このうち入力手段２は、アドレスカウンタ
６ａ、転送カウンタ７ａ及び減算カウンタ８ａで構成し
ており、キャッシュメモリ５の最大容量値までデータの
書き込みを継続する。ＤＭＡ制御手段３は、アドレスカ
ウンタ６ｂ、転送カウンタ７ｂ、転送減算カウンタ８ｂ
及び割り込み制御回路１１の構成により、キャッシュメ
モリ５から要求論理ブロックを読み出してホストコンピ
ュータへ転送する。またＣＰＵ４は入力手段２及びＤＭ
Ａ制御手段３の入出力動作を制御する。 【００１０】ここで、キャッシュメモリの最大容量を
ｍ、１物理ブロックのデータ量をｎとすると、ｍはｎの
正数倍であるので、便宜上ｍ＝ｎ×１０として、ＤＭＡ
転送動作を説明する。キャッシュメモリ５にホストコン
ピュータから要求される論理ブロックのデータがない場
合に、ホストコンピュータから要求された論理ブロック
を物理ブロックｘであるとして説明する。 【００１１】まずＣＰＵ４は、入力手段２内のアドレス
カウンタ６ａに、キャッシュメモリ５への書き込みアド
レスを設定するとともに、転送カウンタ７ａに転送物理
ブロック数の設定を行い、入力転送起動を行うことによ
り、要求された論理ブロックをキャッシュメモリ５に保
存する。またＣＰＵ４は、ＤＭＡ制御手段３内のアドレ
スカウンタ６ｂにキャッシュメモリからの読み出しアド
レスの設定を行うとともに、転送カウンタ７ｂに転送論
理ブロック数を設定し、出力転送起動をかけることによ
り、ホストコンピュータへ転送動作を開始する。 【００１２】入力手段２は、物理ブロックｘをキャッシ
ュメモリ５に保存後も、キャッシュメモリの最大容量ｍ
まで保存動作を継続する。ＣＰＵ４はＤＭＡ制御手段３
の転送終了と、キャッシュメモリ５にｘ＋１から最大容
量Ｍまで保存されたかどうかの両方を監視し、ホストコ
ンピュータへの全てのデータの転送終了を認識したとき
ＤＭＡ制御手段３の動作を停止し、キャッシュメモリ５
に最大容量ｍまで保存が終了したときに入力手段２の動
作を停止する。最終的にキャッシュメモリ５には、ｘ＋
１からｘ＋１０までの物理ブロックが保存されることに
なる。ここまでの動作は従来と同様である。 【００１３】本実施例の情報転送装置では、上記のよう
にキャッシュメモリ５にデータを保存した状態におい
て、ｘ＋１からｘ＋１０の物理ブロックのリード要求が
発生した場合、物理ブロック減算カウンタ９は、ＤＭＡ
転送がすべて終了するまでの間、予め定めた任意の数の
物理ブロックの転送が終了するごとに、物理ブロック転
送終了割り込み信号を生成して出力することを特徴とし
ている。転送減算カウンタ８ｂは、従来と同様ＤＭＡ転
送が終了すると、ＤＭＡ転送終了割り込み信号を出力す
る。 【００１４】そして割り込み制御回路１１で、これらの
ＤＭＡ転送終了割り込み信号と、物理ブロック転送割り
込み信号を加算し、ＣＰＵ４は、割り込み要因レジスタ
１０から出力された割り込み信号がＤＭＡ転送終了か物
理ブロック転送終了のどちらであるか判断する。これに
よりＣＰＵ４は、アドレスカウンタ６ｂまたは転送減算
カウンタ８ｂを常時監視することなく、物理ブロックの
転送終了とＤＭＡ転送終了を認識する。 【００１５】上記のように本実施例では、ＤＭＡ転送を
止めることなく、物理ブロック減算カウンタ９で定めた
物理ブロック数の転送が終了するごとに、キャッシュメ
モリ５の空き領域をＣＰＵ４が認識する。そしてｘ＋１
０に次の物理ブロックであるｘ＋１１からキャッシュメ
モリ５の最大容量ｍまで先読みデータを保存するよう入
力手段２を制御する。 【００１６】このＣＰＵ４のシステム制御プログラムの
一実施例を図２を参照しながら説明する。図（ａ）にお
いてＤＭＡ制御手段からの割り込み信号により、ＣＰＵ
４のプログラムは割り込み開始位置ＳＴＲ１から実行す
る。ＤＭＡ転送終了を認識するＣ１は割り込み要因レジ
スタ１０によりＤＭＡ転送終了であるか、物理ブロック
の転送終了であるかの違いにより次に処理する内容が変
化する。 【００１７】物理ブロック転送終了時は、先読み中かど
うかを認識するＣ２により、先読み中の場合は割り込み
処理を終了するが、先読み中でない場合はＤＭＡ転送終
了時と同じＳ１の処理へ移行する。本実施例におけるＣ
ＰＵ４のプログラムの特徴は上記のＣ１及びＣ２であ
る。Ｃ１及びＣ２の処理以外は従来のプログラム構成と
同じであり、Ｓ１でキャッシュメモリへの書き込み時の
アドレス及び物理ブロック数算出を行い、Ｓ２で先読み
起動フラグをセットしてＥＮＤ１で割り込み処理を終了
する。割り込み処理終了後はメインループの処理に戻
る。 【００１８】同図（ｂ）にメインループの処理の一部で
ある先読み処理をＳＴＲ２からＥＮＤ２に示す。Ｃ３は
割り込み処理内のＳ２により先読み起動フラグがセット
されているかどうかを認識し、セットされていなければ
先読み処理は実行しない。セットされていれば先読み動
作を行うために、先ずＳ３の物理ブロックｚにＳＥＥＫ
動作を行う。上記具体例では、ｘ＋１１の物理ブロック
にＳＥＥＫ動作を行い、Ｃ４によりＳＥＥＫ完了を認識
し、Ｓ４によりキャッシュメモリに１物理ブロックを書
き込みＣ５によりキャッシュメモリが最大容量になるま
で先読み動作を実行する。すなわち、物理ブロック減算
カウンタ９で定めた物理ブロック数だけ、Ｓ４の処理を
繰り返して行う。 【００１９】 【発明の効果】以上説明したように本発明によれば、Ｄ
ＭＡ転送途中において物理ブロックの転送終了を検出す
るための簡単なＤＭＡ制御手段の改良と、そのキャッシ
ュメモリの空き領域にデータを先読み保存するためのシ
ステム制御プログラムにより、キャッシュメモリの使用
効率の向上を実現できる。
用する情報転送装置に関するものであり、特にＣＰＵの
使用効率を低下することなく、ＤＭＡ転送中にキャッシ
ュメモリの空き領域を認識し、キャッシュメモリの使用
効率を高める技術に関するものである。 【０００２】 【従来の技術】従来、例えばＣＤ−ＲＯＭドライブで
は、大量の動画像データの記録データを連続して再生す
る場合が多く、キャッシュメモリに先読みされたデータ
をホストコンピュータへ転送する際の転送速度の高速化
が重要視されている。このため、データ転送速度の向上
やデータバス幅の増加により転送速度の高速化を図って
おり、ＤＭＡ制御を行っている。 【０００３】 【発明が解決しようとする課題】しかしながら従来のＤ
ＭＡ制御では、ホストコンピュータから要求されたデー
タをＤＭＡ転送するときは、ＣＰＵの使用効率が著しく
低下するため、ＣＰＵがＤＭＡ制御手段の転送カウンタ
を常時監視して、キャッシュメモリの空き領域を認識す
るようなことはしていなかった。このためＤＭＡ転送途
中は、新しいデータを読み出してキャッシュメモリに保
存することができず、キャッシュメモリの使用効率が悪
かった。 【０００４】そこで本発明は、ホストコンピュータへＤ
ＭＡ転送する論理ブロックに含まれる物理ブロックを検
出することにより、キャッシュメモリの使用効率を高め
ることを目的とするものである。 【０００５】 【課題を解決するための手段】上記課題を解決するため
に本発明の情報転送装置は、ホストコンピュータから要
求された論理ブロックのデータをキャッシュメモリから
一度にＤＭＡ転送する場合に、その論理ブロック内に複
数の物理ブロックが含まれていれば、物理ブロックの転
送終了時に、ＣＰＵに転送終了の割り込み要求を発生さ
せる回路と、割り込み要求に応じて、キャッシュメモリ
の空き領域を認識し、新しい物理ブロックデータを読み
出して保存するよう動作させるＣＰＵとによって構成さ
れる。 【０００６】 【作用】上記構成によれば、論理ブロックのＤＭＡ転送
終了を待たずに、キャッシュメモリの空き領域に新しい
物理ブロックデータを読み出して保存することができ、
キャッシュメモリの使用効率を高めることができる。 【０００７】 【実施例】以下に本発明の実施例について、図面を参照
しながら説明する。図１は一実施例における情報転送装
置を示すブロック図であり、ＤＭＡ制御手段３内に示す
物理ブロック減算カウンタ９と、割り込み要因レジスタ
１０とで構成される割り込み制御回路１１を除いた構成
は、従来の装置と同じ構成である。 【０００８】図において、入出力制御手段１は、入力手
段２とＤＭＡ制御手段３とで構成しており、ホストコン
ピュータからの論理ブロックリード命令により、目的デ
ータをキャッシュメモリ５を経由してホストコンピュー
タへ転送する。 【０００９】このうち入力手段２は、アドレスカウンタ
６ａ、転送カウンタ７ａ及び減算カウンタ８ａで構成し
ており、キャッシュメモリ５の最大容量値までデータの
書き込みを継続する。ＤＭＡ制御手段３は、アドレスカ
ウンタ６ｂ、転送カウンタ７ｂ、転送減算カウンタ８ｂ
及び割り込み制御回路１１の構成により、キャッシュメ
モリ５から要求論理ブロックを読み出してホストコンピ
ュータへ転送する。またＣＰＵ４は入力手段２及びＤＭ
Ａ制御手段３の入出力動作を制御する。 【００１０】ここで、キャッシュメモリの最大容量を
ｍ、１物理ブロックのデータ量をｎとすると、ｍはｎの
正数倍であるので、便宜上ｍ＝ｎ×１０として、ＤＭＡ
転送動作を説明する。キャッシュメモリ５にホストコン
ピュータから要求される論理ブロックのデータがない場
合に、ホストコンピュータから要求された論理ブロック
を物理ブロックｘであるとして説明する。 【００１１】まずＣＰＵ４は、入力手段２内のアドレス
カウンタ６ａに、キャッシュメモリ５への書き込みアド
レスを設定するとともに、転送カウンタ７ａに転送物理
ブロック数の設定を行い、入力転送起動を行うことによ
り、要求された論理ブロックをキャッシュメモリ５に保
存する。またＣＰＵ４は、ＤＭＡ制御手段３内のアドレ
スカウンタ６ｂにキャッシュメモリからの読み出しアド
レスの設定を行うとともに、転送カウンタ７ｂに転送論
理ブロック数を設定し、出力転送起動をかけることによ
り、ホストコンピュータへ転送動作を開始する。 【００１２】入力手段２は、物理ブロックｘをキャッシ
ュメモリ５に保存後も、キャッシュメモリの最大容量ｍ
まで保存動作を継続する。ＣＰＵ４はＤＭＡ制御手段３
の転送終了と、キャッシュメモリ５にｘ＋１から最大容
量Ｍまで保存されたかどうかの両方を監視し、ホストコ
ンピュータへの全てのデータの転送終了を認識したとき
ＤＭＡ制御手段３の動作を停止し、キャッシュメモリ５
に最大容量ｍまで保存が終了したときに入力手段２の動
作を停止する。最終的にキャッシュメモリ５には、ｘ＋
１からｘ＋１０までの物理ブロックが保存されることに
なる。ここまでの動作は従来と同様である。 【００１３】本実施例の情報転送装置では、上記のよう
にキャッシュメモリ５にデータを保存した状態におい
て、ｘ＋１からｘ＋１０の物理ブロックのリード要求が
発生した場合、物理ブロック減算カウンタ９は、ＤＭＡ
転送がすべて終了するまでの間、予め定めた任意の数の
物理ブロックの転送が終了するごとに、物理ブロック転
送終了割り込み信号を生成して出力することを特徴とし
ている。転送減算カウンタ８ｂは、従来と同様ＤＭＡ転
送が終了すると、ＤＭＡ転送終了割り込み信号を出力す
る。 【００１４】そして割り込み制御回路１１で、これらの
ＤＭＡ転送終了割り込み信号と、物理ブロック転送割り
込み信号を加算し、ＣＰＵ４は、割り込み要因レジスタ
１０から出力された割り込み信号がＤＭＡ転送終了か物
理ブロック転送終了のどちらであるか判断する。これに
よりＣＰＵ４は、アドレスカウンタ６ｂまたは転送減算
カウンタ８ｂを常時監視することなく、物理ブロックの
転送終了とＤＭＡ転送終了を認識する。 【００１５】上記のように本実施例では、ＤＭＡ転送を
止めることなく、物理ブロック減算カウンタ９で定めた
物理ブロック数の転送が終了するごとに、キャッシュメ
モリ５の空き領域をＣＰＵ４が認識する。そしてｘ＋１
０に次の物理ブロックであるｘ＋１１からキャッシュメ
モリ５の最大容量ｍまで先読みデータを保存するよう入
力手段２を制御する。 【００１６】このＣＰＵ４のシステム制御プログラムの
一実施例を図２を参照しながら説明する。図（ａ）にお
いてＤＭＡ制御手段からの割り込み信号により、ＣＰＵ
４のプログラムは割り込み開始位置ＳＴＲ１から実行す
る。ＤＭＡ転送終了を認識するＣ１は割り込み要因レジ
スタ１０によりＤＭＡ転送終了であるか、物理ブロック
の転送終了であるかの違いにより次に処理する内容が変
化する。 【００１７】物理ブロック転送終了時は、先読み中かど
うかを認識するＣ２により、先読み中の場合は割り込み
処理を終了するが、先読み中でない場合はＤＭＡ転送終
了時と同じＳ１の処理へ移行する。本実施例におけるＣ
ＰＵ４のプログラムの特徴は上記のＣ１及びＣ２であ
る。Ｃ１及びＣ２の処理以外は従来のプログラム構成と
同じであり、Ｓ１でキャッシュメモリへの書き込み時の
アドレス及び物理ブロック数算出を行い、Ｓ２で先読み
起動フラグをセットしてＥＮＤ１で割り込み処理を終了
する。割り込み処理終了後はメインループの処理に戻
る。 【００１８】同図（ｂ）にメインループの処理の一部で
ある先読み処理をＳＴＲ２からＥＮＤ２に示す。Ｃ３は
割り込み処理内のＳ２により先読み起動フラグがセット
されているかどうかを認識し、セットされていなければ
先読み処理は実行しない。セットされていれば先読み動
作を行うために、先ずＳ３の物理ブロックｚにＳＥＥＫ
動作を行う。上記具体例では、ｘ＋１１の物理ブロック
にＳＥＥＫ動作を行い、Ｃ４によりＳＥＥＫ完了を認識
し、Ｓ４によりキャッシュメモリに１物理ブロックを書
き込みＣ５によりキャッシュメモリが最大容量になるま
で先読み動作を実行する。すなわち、物理ブロック減算
カウンタ９で定めた物理ブロック数だけ、Ｓ４の処理を
繰り返して行う。 【００１９】 【発明の効果】以上説明したように本発明によれば、Ｄ
ＭＡ転送途中において物理ブロックの転送終了を検出す
るための簡単なＤＭＡ制御手段の改良と、そのキャッシ
ュメモリの空き領域にデータを先読み保存するためのシ
ステム制御プログラムにより、キャッシュメモリの使用
効率の向上を実現できる。
【図面の簡単な説明】
【図１】本発明の情報転送装置の一実施例を示すブロッ
ク図 【図２】同実施例における制御プログラムを示すフロー
チャート 【符号の説明】 １ 入出力制御手段 ２ 入力手段 ３ ＤＭＡ制御手段 ４ ＣＰＵ ５ キャッシュメモリ ６ａ，６ｂ アドレスカウンタ ７ａ，７ｂ 転送カウンタ ８ａ，８ｂ 転送減算カウンタ ９ 物理ブロック減算カウンタ １０ 割り込み要因レジスタ １１ 割り込み制御回路
ク図 【図２】同実施例における制御プログラムを示すフロー
チャート 【符号の説明】 １ 入出力制御手段 ２ 入力手段 ３ ＤＭＡ制御手段 ４ ＣＰＵ ５ キャッシュメモリ ６ａ，６ｂ アドレスカウンタ ７ａ，７ｂ 転送カウンタ ８ａ，８ｂ 転送減算カウンタ ９ 物理ブロック減算カウンタ １０ 割り込み要因レジスタ １１ 割り込み制御回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 12/08
G06F 13/00,13/28
G06F 3/06
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 ホストコンピュータから転送要求された
論理ブロックのデータをキャッシュメモリに読み出して
保存する入力手段と、前記保存されたデータを一度にＤ
ＭＡ転送して前記ホストコンピュータに出力するＤＭＡ
制御手段と、前記入力手段とＤＭＡ制御手段のデータの
入出力を制御するＣＰＵとを備えた情報転送装置におい
て、前記ＤＭＡ制御手段は、前記論理ブロックに複数の
物理ブロックが含まれる場合に、予め定めた数の物理ブ
ロックの転送終了を検出して、ＣＰＵ に割り込み信号
を出力し、前記ホストコンピュータから要求された論理
ブロックのＤＭＡ転送が終了するとＣＰＵにＤＭＡ転送
終了割り込み信号を出力し、前記ＣＰＵ は、その割り
込み信号に応じて前記ホストコンピュータから要求され
た論理ブロックのＤＭＡ転送終了か前記物理ブロック転
送終了のどちらであるか判断を行い、前記物理ブロック
転送終了の場合は、前記ホストコンピュータから転送要
求された論理ブロックのＤＭＡ転送を止めることなく、
転送が終了した前記物理ブロックに対応するキャッシュ
メモリに、新しい物理ブロックデータを読み出して保存
するよう前記入力手段を制御することを特徴とする情報
転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11124694A JP3491335B2 (ja) | 1994-05-25 | 1994-05-25 | 情報転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11124694A JP3491335B2 (ja) | 1994-05-25 | 1994-05-25 | 情報転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07319770A JPH07319770A (ja) | 1995-12-08 |
| JP3491335B2 true JP3491335B2 (ja) | 2004-01-26 |
Family
ID=14556303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11124694A Expired - Fee Related JP3491335B2 (ja) | 1994-05-25 | 1994-05-25 | 情報転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3491335B2 (ja) |
-
1994
- 1994-05-25 JP JP11124694A patent/JP3491335B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07319770A (ja) | 1995-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0080875B1 (en) | Data storage system for a host computer | |
| JP3798049B2 (ja) | データメモリおよびその動作方法 | |
| JP2695017B2 (ja) | データ転送方式 | |
| JP3566319B2 (ja) | 情報記憶装置 | |
| JP3491335B2 (ja) | 情報転送装置 | |
| US6442647B1 (en) | Method and apparatus for utilization of plural commands to improve read response times of data from a disk track | |
| JP2980326B2 (ja) | ディスク制御装置 | |
| JPH0793101A (ja) | データバックアップ装置 | |
| JPH10171713A (ja) | ディスク記憶装置及び同装置に適用するキャッシュ制御方法 | |
| JP2914695B2 (ja) | キャッシュ制御装置 | |
| CN117406935B (zh) | 数据读取方法及装置、读写控制器 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JPH0415493B2 (ja) | ||
| JP3039391B2 (ja) | メモリシステム | |
| CN100371916C (zh) | Scsi磁盘记录装置与方法 | |
| JP3472357B2 (ja) | 情報処理装置 | |
| JPS59172186A (ja) | キヤツシユ・メモリ制御方式 | |
| JP2001084216A (ja) | データプリフェッチシステム、プリフェッチ方法、記録媒体 | |
| JP3735495B2 (ja) | ディスク制御装置 | |
| JP2876488B2 (ja) | 半導体ファイルメモリ装置 | |
| JPH0376501B2 (ja) | ||
| JPH04111015A (ja) | 情報記録装置 | |
| JPH0520188A (ja) | キヤツシユ制御装置 | |
| JPH11110291A (ja) | ディスクキャッシュ制御方法 | |
| JPH0477916A (ja) | 磁気ディスク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |