JP2001007456A - 配線回路基板 - Google Patents

配線回路基板

Info

Publication number
JP2001007456A
JP2001007456A JP17169599A JP17169599A JP2001007456A JP 2001007456 A JP2001007456 A JP 2001007456A JP 17169599 A JP17169599 A JP 17169599A JP 17169599 A JP17169599 A JP 17169599A JP 2001007456 A JP2001007456 A JP 2001007456A
Authority
JP
Japan
Prior art keywords
circuit
wiring
conductor
thickness
relatively
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17169599A
Other languages
English (en)
Other versions
JP2001007456A5 (ja
Inventor
Kiyomi Ninomiya
清海 二宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP17169599A priority Critical patent/JP2001007456A/ja
Publication of JP2001007456A publication Critical patent/JP2001007456A/ja
Publication of JP2001007456A5 publication Critical patent/JP2001007456A5/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 配線を高密度化し、小型化、軽量化を可能に
した配線回路基板を得るる。 【解決手段】 プリント回路基板60上に導電体層によ
って形成される配線には、信号回路、表示装置などの駆
動回路、電源回路、基準電位の接地回路など多数の回路
について、流す電流に対応して配線61乃至66の厚さ
を選択する。すなわち、配線の線幅は出来る限り狭く
し、夫々の回路に応じた厚さを選択して配線回路装置を
構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は高密度配線を実現
する配線回路基板に関する。
【0002】
【従来の技術】半導体特に、集積回路(LSIと略す)
の高集積化の進展は著しい。現在LSIは集積度256
Mビット、1Gビットなどの試作も終わり、さらに高集
積化が計画されており、集積度15Gビットまで製造可
能と絶えない開発が続いている。
【0003】このように集積度が向上することは、1L
SIチップ当たりの電子回路数や回路構成素子数が著増
し、この回路数の増加は、各回路を構成するLSI、抵
抗、コンデンサ、コイルなどの機能素子数が一定の面積
内に著しく増加することを意味している。さらに、電子
回路の増加は限られた基板面積での電極ピン数の増加と
もなりピン間隔も狭小化する。電極パッド数も著増し、
実装精度が厳しく求められる。また電極パッド数の増加
は各パッド間の間隔も狭小化する。
【0004】一方、この高集積度LSIチップのパッケ
ージング方法では実装精度が製造限界となり、最近はリ
ードフレームを利用しないはんだバンプ、はんだバンプ
(ボール)採用のCSP(CHIP SIZE PAC
KAGE)技術が実用期に入り、’99年中には量産開
始期になると予想されている。このCSPには、LGA
(LATERAL GRID ARREY)実装法、B
GA(BALL GRID ARREY)実装法などが
開発され、実用段階に入っている。
【0005】他方、マルチメデイアの普及に伴い、信号
処理の高速化やどこでも利用できる携帯性の強い市場の
ニーズがあり、あらゆる機器に軽量、小型化、高信頼性
の電子機器が要求されている。このような半導体装置
(LSI)製品条件は、電子機器の根底機構である配線
回路基板も基本的な見直しが要求される。この配線回路
基板は、これまでも多層化技術、細線化技術、はんだ付
け実装技術、これらの信頼性技術と限りなく開発を推進
してきている。
【0006】
【発明が解決しようとする課題】しかしながら、パソコ
ン、この関連通信機器などにおいては、高信頼性を損な
わずさらに、携帯性、軽量化、小型化の強い市場からの
課題がある。さらに、高集積化により1個のLSI当た
りの機能素子数が多量になるため、低電圧化と相俟って
電流容量は増加傾向にある。従って、配線の断面積は小
さくすることができず増加傾向にあるという課題があ
る。このような素子が実装される配線回路基板も電流容
量が増加し、配線の線幅の増加傾向にあり、上記高密度
化、携帯性、軽量化、小型化の市場ニーズからは反対の
設計条件となり、配線回路基板の大型化がやむをえない
技術環境にある。市場ニーズとしては、たとえば、パソ
コンなどでは、配線基板の高密度化、小型化、低コス
ト、1ボード化などの要求がある。 この発明は、上記
点に鑑みなされたもので、さらに配線を高密度化し、小
型化、軽量化を可能にしたした配線回路基板を提供する
ことを目的とする。
【0007】
【課題を解決するための手段】この発明の配線回路基板
は、請求項1に記載されたように、絶縁基板と、この絶
縁基板に導電体パターンが設けられた配線回路と、この
配線回路に設けられた前記導電体の厚さが比較的薄い配
線回路部と、前記配線回路に設けられた前記導電体の厚
さが比較的厚い配線回路部とを具備してなることを特徴
としている。
【0008】この発明の配線回路基板は、請求項2に記
載されたように、絶縁基板と、この絶縁基板に導電体パ
ターンが設けられた配線回路と、この配線回路に設けら
れた前記導電体の厚さが比較的薄く比較的低電流容量の
配線回路部と前記配線回路に設けられた前記導電体の厚
さが比較的厚く比較的高電流の配線回路部とを具備して
なることを特徴としている。
【0009】この発明の配線回路基板は、請求項3に記
載されたように、内層配線層および表層配線層からなる
基板と、前記表層配線層に設けられた厚さが比較的厚い
導電体により配線された高電流の高電流回路と、前記表
層配線層に設けられた厚さが比較的薄い導電体により配
線された信号回路とを具備してなることを特徴としてい
る。
【0010】この発明の配線回路基板は、請求項4に記
載されたように、内層配線層および表層配線層からなる
基板と、前記内層配線層に設けられた厚さが比較的厚い
導電体により配線された高電流の高電流回路と、前記内
層配線層に設けられた厚さが比較的薄い導電体により配
線された信号回路とを具備してなることを特徴としてい
る。
【0011】この発明の配線回路基板は、請求項5に記
載されたように、多層膜からなる絶縁基板と、この絶縁
基板に多層膜の少なくとも2つの層面内に信号回路およ
び比較的高電流回路の導電体パターンが同一面内に設け
られた配線回路とを具備し前記高電流回路の前記導電体
の厚さを前記信号回路の導電体の厚さより厚い配線回路
で構成したことを特徴としている。
【0012】この発明の配線回路基板は、請求項6に記
載されたように、請求項1または請求項2または請求項
3または請求項4記載の配線回路基板において、比較的
高電流回路は電源回路であることを特徴としている。
【0013】この発明の配線回路基板は、請求項7に記
載されたように、請求項1または請求項2または請求項
3または請求項4記載の配線回路基板において、比較的
高電流回路は電流量の大きさによって導電体の厚さが異
なることを特徴としている。この発明の配線回路基板
は、請求項8に記載されたように、絶縁基板と、この絶
縁基板に設けられた厚さが比較的薄い導電体により配線
された信号回路と、前記絶縁基板に設けられた厚さが比
較的厚い導電体により配線された比較的高電流の高電流
回路とを具備し、前記比較的高電流の高電流回路を集合
して設けたことを特徴としている。
【0014】この発明の配線回路基板は、請求項9に記
載されたように、絶縁基板と、この絶縁基板に設けられ
た厚さが比較的薄い導電体により配線された信号回路
と、前記絶縁基板に設けられた厚さが比較的厚い導電体
により配線された比較的高電流の高電流回路とを具備
し、前記信号回路および高電流回路の配線を線幅の長さ
より厚さの長さを長くしたことを特徴としている。
【0015】この発明によれば、高密度配線を実現する
ことにより、配線回路基板を小型化でき、その小型化分
の軽量化ができる。
【0016】
【発明の実施の形態】この実施形態の特徴を説明する。
即ち、プリント回路基板上に導電体層によって形成され
る配線には、信号回路、CPU、ゲートアレイ回路、表
示装置などの駆動回路、電源回路、基準電位の接地回路
など多数の回路について、流す電流に対応して配線の厚
さを選択する。すなわち、配線の線幅は出来る限り狭く
し、夫々の回路に応じた厚さを選択して高密度配線によ
る配線回路装置を構成するものである。
【0017】次に、図1乃至図3を参照して本発明の実
施の形態を詳細に説明する。この配線パターンをプリン
ト回路基板の作成に適用した実施形態を説明する。配線
回路ユニットを構成するには、その電気回路結線図から
配線基板としての配線パターンを設計する。この実施形
態では配線結線図は省略している。配線の物理的構造を
主として説明する。図1(A)は従来のプリント基板の
配線構造の構成を説明するための断面図である。(B)
図は、この発明のプリント基板の配線構造の構成を説明
するための断面図である。
【0018】すなわち、従来の(A)図では、高集積化
されて所要電力が増加するがこの高電流たとえば3A乃
至10Aを流す当該配線1の線幅を、低電流の配線2た
とえば数ミリアンペアに比較して、太くして構成してい
る状態を示す図である。
【0019】このように、高集積化される毎に線幅を太
くする手法では、高密度化されてコンパクトになるのと
は、反対の結果となる。パソコンなど装置として構成す
るには、回路基板3のサイズが大きくなるか、または、
基板3の枚数が増加するばかりである。
【0020】そこで、(A)図のように電流容量の大き
い配線(3A乃至10A)の線幅を太くするのではな
く、(B)図のように、その分、配線4の厚さを厚く
し、選択的に線幅を狭くして、回路基板3の高密度配
線、回路基板の小型化、軽量化、延いては1ボード化を
可能とするものである。(A)図に対して(B)図が小
型化された状態を図示したものである。
【0021】即ち、回路基板3例えば絶縁体材料からな
るガラスエポキシ樹脂基板3上には、電気回路結線図か
らデザインされた導電体パターンが形成された配線2,
4が設けられている。配線2は上記電気回路結線図中、
信号回路のように比較的低電流の数ミリA程度の回路
で、たとえば従来通りの線幅の配線(さらに細くしても
よい。)でCPU(中央制御装置)やゲートアレイ回路
などが構成され、たとえば電源回路のように比較的大電
流(3A乃至10A)を流す配線4は配線の線幅より厚
さを厚く構成して電流容量を満足させるように、構成し
たものである。必要に応じて線幅を狭くしてもよい。
【0022】次に、(B)図の配線回路の形成法の実施
形態を説明する。図2は図3と共にこの発明の配線回路
基板の構成および製造プロセスを説明するためのプリン
ト(配線)回路基板の断面図である。すなわち、図2
(A)に示すように絶縁体基板は配線基板として一般に
実用されているものでよく、セラミック基板、例えば、
ガラスエポキシ基板11上には配線導体例えば銅膜12
がスパッタ法により厚さたとえば18μmに成膜されて
いる。
【0023】さらに、この銅層12上にはレジスト層1
3が成膜たとえば液状レジスト材がスプレー法により塗
布されている。膜厚は、レジストの粘土、スプレー時間
を適宜選択することにより所望するレジスト膜の厚さを
得ることができる。この厚さは次の工程の銅膜12のエ
ッチング工程でマスクとして作用するに必要な厚さが選
択される。
【0024】次に、上記レジスト膜13のマスク製造工
程を行う。まず、上記基板11をステッパーに搬送して
露光工程を実行する。即ち、上記レジスト層13を配線
のマスクパターンで露光14を実行し、(C)図のよう
な露光パターンを形成する。露光されたレジスト層13
の現像即ち選択エッチング例えば液相エッチングを実行
して(D)図ような配線回路形成のためのレジストマス
クによるパターン15を形成する。
【0025】このレジストマスク15により上記銅膜1
2を選択的に除去たとえば液相エッチングを実行する。
続いて、銅膜13上のマスク15を除去して、(E)図
のような銅膜13の配線パターン16を形成する。この
実施形態では、配線回路を構成する配線層の厚さを流れ
る電流の大きさによって適宜選択することにある。この
実施形態では判りやすくするため膜厚を2値にした例に
ついての実施形態である。
【0026】配線層の厚さは当該配線を流れる電流によ
って選択する。即ち、電流の比較的大きい配線は厚さを
厚く形成し、電流の比較的小さい配線は厚さを薄く形成
することにより、配線による基板1の占有面積を小さく
し、以って基板1のサイズを小さくするものである。即
ち、基板1のサイズを小型化して軽量化するものであ
る。
【0027】(E)図の配線パターン16においては、
配線17、18、19は信号回路を形成し、配線20,
21は信号回路17、18、19に比較して電流の大き
い例えば電源回路であり、厚さを配線17、18、19
より厚く選択して構成する設計である。この実施形態で
は線幅が配線17、18、19に比較して広く形成して
いるが、これまでの設計より狭く形成されている。線幅
(径)は同一でも、狭くてもよい。許容される設計条件
で選択可能である。
【0028】この条件には、小型化の程度、配線の接着
強度などの信頼性、製造し易さなどの量産性などから選
択される。
【0029】この厚さの選択はさらに、たとえば次式に
よって選択できる。
【0030】I=V/R……………(1) R=ρ×L/S………(2) 上記式において、I:当該配線回路を流れる電流 V:当該配線回路に発生する電圧 R:当該配線回路の抵抗 ρ:当該配線回路の導体固有抵抗 L:当該配線回路の長さ S:当該配線回路の断面積 上記(1)式から明らかなように、電圧が一定の場合、
電流を多く流すためには、当然のことながら、抵抗が出
来るだけ小さい配線材料を選択する。この材料として、
この実施形態では銅が選択されている。
【0031】さらに、(2)式から電流を多く流すため
には、断面積を大きくすることにより、抵抗(R)を小
さくすることが可能である。所望する抵抗の断面積を得
るためにこの実施形態では、線幅を信号線よりやや大き
く選択し、必要な断面積を得るために、当該配線の厚さ
を厚くしている。従って、配線の線幅を総て同一にし
て、厚さをその分厚く選択してもよい。厚さを厚くした
分基板1のサイズが小さく構成できる。(E)図では、
各配線の線幅が同一の厚さである。
【0032】次に配線を厚く形成するプロセスを説明す
る。即ち、配線20、21を信号回路を構成する配線1
7、18、19より厚く形成するプロセスの実施形態を
説明する。配線20、21を選択するために表面上にレ
ジスト層22を成膜例えば、スプレー法で塗布する。こ
のレジスト層22の厚さは、配線20、21を選択する
際のマスクとして利用できる厚さに選択する。次に、基
板11をステッパーに搬送して配線20、21のマスク
パターンで露光プロセスを実行し、レジスト層22に配
線20、21の感光域23、24を(G)図のように形
成する。
【0033】次に、この感光域23、24を選択的に除
去例えば液相エッチングして、図3(A)のように配線
20、21の表面を露出させることができる。この露出
表面にエッチング残留物や酸化膜が薄く残っている可能
性のある場合には、アッシング工程(フラッシュエッチ
ング)を実行することにより、きれいな銅膜20、21
の表面を得ることができる。
【0034】すなわち、次に成膜する銅膜と良好な電気
的接続を得ることができる。しかるのち、上記銅膜2
0、21の露出表面上に導電体例えば第2の銅膜25を
成膜たとえば電解メッキ法により(B)図のように形成
する。この銅膜25の厚さは、この配線20、21の電
流容量から求められた断面積に相当する厚さが選択され
る。たとえば、所望する厚さ例えば20μm乃至25μ
mに、上記メッキプロセス時間を選択する。配線間隔
は、このメッキ層が形成される間隔が必要である。次
に、この銅膜25を選択的に除去するためのマスクの形
成として、この銅膜25上にレジスト層26を成膜例え
ばスプレー法により塗布する。次に、基板1を、ステッ
パーに搬送し、配線20、21部を選択するためのマス
クパターンで露光を実行し、このレジスト層26に感光
域27を(D)図のように形成する。次に、この感光域
27を(E)図のように選択的に除去例えば液相エッチ
ングする。残ったレジスト層26をマスクとして銅膜2
5を選択的に除去たとえば液相エッチングする。続いて
レジスト層22を除去例えば、液相エッチングして
(F)図に示すようなパターンを得る。このようにし
て、配線20、21の厚さが厚い配線を得ることができ
る。
【0035】このエッチング工程で基板1の表面に僅か
にレジスト膜22が残存する場合には、再び除去工程例
えばアッシング工程(フラッシュエッチング)を実行す
ることにより、マスクとして用いたレジスト層26と共
に(G)図のように、きれいに除去できる。このように
して、同一面内に厚さの異なる配線を得ることができ
る。
【0036】この実施形態では、2種類の厚さの配線に
ついて説明したが、3種類以上の厚さで構成すると、さ
らに基板1の面積を小さく構成できる。製法は図3のプ
ロセスを、さらに1回増加することにより達成できる。
さらにまた、信号回路を構成する配線17、18、19
については、これまでの厚さで形成したが、この配線1
7、18、19についても厚く構成することにより、さ
らに高密度配線が可能となり、基板11を小さくでき
る。
【0037】上記実施形態では、単層の配線回路基板に
ついて説明したが、多層プリント基板に適用してもよ
い。図4は多層プリント基板の実施形態を説明するため
の断面図である。多層プリント基板は、内層配線と表層
配線からなる。1層毎に上記実施形態と同様なプロセス
で形成できる。図4は4層のプリント基板の実施形態
で、配線回路の線幅は、3種類の場合である。4層に跨
ってランドスルー31、32が設けられている。
【0038】即ち、ガラスエポキシ樹脂基板33上に
は、信号回路の配線用として線幅が最も狭い配線34が
設けられている。さらに、同一面上には、上記ランドス
ルー31に電気的に接続された上記配線34と同一厚さ
のランド35が設けられている。 このランド35の線
幅は上記配線34の線幅より広く形成されている。さら
にまた、他方のランドスルー32には、上記ランド35
より厚さの厚いたとえば基板33上に形成される銅膜の
厚さはたとえば18μmであり、さらにその上にスルー
ホール内壁面上に形成される電解メッキ層は20μm乃
至25μmが形成され、このランド36と結線される基
板33上のランド36の膜厚は38μm乃至42μmで
ある。
【0039】このランド36の線幅はランド35より広
く構成されたとえば電源の配線である。このようにして
第1層目のプリント回路が構成されている。この第1層
目上には、第2層目の絶縁体層37が成膜されている。
この実施形態では、表層である。前記絶縁体層37の表
面にも第1層目と同様に信号回路用配線38、39が夫
々設けられている。さらに、上記ランドスルー31に
は、上記配線38、39同じ厚さで線幅は大きい信号回
路用ランド40が設けられている。
【0040】さらにまた、上記ランドスルー32には、
比較的大電流を流すたとえば電源回路用ランド41が設
けられている。このランド41は、ランド40と比較し
て厚さが同じで、線幅が広く形成されている。同じ厚さ
に構成したのは、第1層目のランド36の線幅で構成で
きるため、第2層目37のランド41の厚さは、ランド
40配線38、39と同一にして成膜工程数の減少化を
目的としている。このようにして第2層目(表層)のプ
リント回路基板が構成されている。勿論、表層配線のラ
ンド41も線幅を狭くして厚さを厚く構成してもよい。
【0041】このような第1層目、第2層目と全く同一
の構成の第3層目42、第4層目43のプリント回路基
板が一体に構成されて4層構造のプリント回路基板が構
成されている。第3層目42、および第4層目43のプ
リント基板は第1、2層目のプリント基板と同一である
から、同一番号を付与して詳細な説明を省略する。この
ように表裏対象に構成することにより、回路基板の反る
のを防止できる。
【0042】上記実施形態は配線の厚さが2種類の場合
について説明したが、この実施形態も多種類でもよい。
次に3種類の厚さの実施形態について説明する。すなわ
ち、絶縁体基板たとえばセラミック樹脂基板51上には
信号回路の最小電流を流す配線52、53が形成されて
いる。
【0043】さらに、信号回路の内比較的大きな電流た
とえば、表示系の液晶駆動回路系を構成する配線54、
55が設けられている。この配線54、55は、線幅が
配線52、53、と同一で、、厚さは厚く構成されてい
る。さらに、上記基板1には、線幅が配線54,55よ
り広く、厚さはさらに厚くした配線56、57が設けら
れて、配線回路装置が構成されている。このように配線
の厚さを3種類以上多種類にしてもよい。
【0044】さらにまた、図5においては、配線56、
57の線幅についてのみ線幅を広く構成したが、図6の
ように、基板60上に形成される配線61、62、6
3、64、65、66について総て同じ線幅にし、高さ
のみ変えて配線回路を構成してもよい。上記実施形態で
は、信号回路用配線については従来通り、線幅に比較し
て厚さを小さくした場合について、説明したが、逆に信
号回路用配線のみ、線幅をさらに狭くし、厚さを高くし
てもよい。ランドの厚さの限界は、線幅を細く高くし過
ぎた場合には、強度で限界が決まる。
【0045】さらにまた、流す電流容量が大きく配線の
厚さが厚い電源回路のように配線の厚いランドのみ集合
させ、、配線回路装置の周縁部たとえば図7に示すよう
にコーナ部67に集合するように配置すると回路基板
1、51、60の小型化に、さらに有効的に寄与する。
【0046】さらにまた、図8に示すように、配線基板
70上に形成される総ての配線71の配線幅について可
能な範囲で狭くし、厚さのみを選択することにより、電
流容量対策してもよい。上記可能な範囲とは、配線が実
用状態で剥離したり、次工程の処理例えば成膜工程の形
成膜への影響の無い条件であれば何れでもよい。すなわ
ち配線幅方向の長さより、配線の厚さ方向の長さを長く
した状態でもよい。この実施形態では最高の密度で配線
パターンを構成でき、配線基板を最も小型化できる効果
を得ることができる。
【0047】ランドの厚さの限界は、線幅を細く高くし
過ぎた場合には、強度で限界が決まる。さらに、線間の
間隔が狭く、厚さが厚いと、トレンチエッチングに限界
が発生する。この場合には、厚いランドを形成する際
の、積層回数を増加することにより、改善できるが限界
が発生する。一例を示すと、70μm乃至100μmで
ある。配線の厚さを電流値によって選択するが、異なる
厚さとは、製造誤差など考慮して、10μm以上の差が
目安である。
【0048】
【発明の効果】以上説明したようにこの発明によれば、
さらに配線を高密度化でき、小型化できるため、その
分、軽量化した配線回路基板を得ることができる。
【0049】したがって、さらに、パソコン、携帯電話
など通信機器などの移動性に大きく貢献できる。
【図面の簡単な説明】
【図1】この発明の配線回路装置の一実施形態を説明す
るための配線回路の断面図である。
【図2】図1の配線回路の製造工程を説明するための一
部切欠断面図である。
【図3】図2に続く配線回路の製造工程を説明するため
の一部切欠断面図である。断面図である。
【図4】図1、図2の配線回路装置他の実施形態を説明
するための一部切欠断面図である。
【図5】図1の配線回路装置他の実施形態を説明するた
めのの一部を拡大して示す一部切欠断面図である。
【図6】図5の他の実施形態を説明するための一部切欠
き断面図である。
【図7】図6の他の実施形態を説明するための平面図で
ある。
【図8】図6の他の実施形態を説明するための平面図で
ある。
【符号の説明】
1,2,4、17、18、19、20、21、34、3
9、52、53、54、55,56,57,61,6
2,63,64,65,66……配線 3、11、33、42、43、51、60……基板 12、25……銅膜 22、26……レジスト層 14……露光領域 15……レジストマスク 16……配線パターン 23、24,27、……感光域 31、32……ランドスルー 35,36,40,41……ランド 37……絶縁体層 67……コーナ部

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板と、 この絶縁基板に導電体パターンが設けられた配線回路
    と、 この配線回路に設けられた前記導電体の厚さが比較的薄
    い配線回路部と、 前記配線回路に設けられた前記導電体の厚さが比較的厚
    い配線回路部とを具備してなることを特徴する配線回路
    基板。
  2. 【請求項2】 絶縁基板と、 この絶縁基板に導電体パターンが設けられた配線回路
    と、 この配線回路に設けられた前記導電体の厚さが比較的薄
    く比較的低電流容量の配線回路部と、 前記配線回路に設けられた前記導電体の厚さが比較的厚
    く比較的高電流の配線回路部とを具備してなることを特
    徴する配線回路基板。
  3. 【請求項3】 内層配線層および表層配線層からなる基
    板と、 前記表層配線層に設けられた厚さが比較的厚い導電体に
    より配線された高電流の高電流回路と、 前記表層配線層に設けられた厚さが比較的薄い導電体に
    より配線された信号回路とを具備してなることを特徴す
    る配線回路基板。
  4. 【請求項4】 内層配線層および表層配線層からなる基
    板と、 前記内層配線層に設けられた厚さが比較的厚い導電体に
    より配線された高電流の高電流回路と、 前記内層配線層に設けられた厚さが比較的薄い導電体に
    より配線された信号回路とを具備してなることを特徴す
    る配線回路基板。
  5. 【請求項5】 多層膜からなる絶縁基板と、 この絶縁基板に多層膜の少なくとも2つの層面内に信号
    回路および比較的高電流回路の導電体パターンが同一面
    内に設けられた配線回路とを具備し前記高電流回路の前
    記導電体の厚さを前記信号回路の導電体の厚さより厚い
    配線回路で構成したことを特徴する配線回路基板。
  6. 【請求項6】 請求項1または請求項2または請求項3
    または請求項4記載の配線回路基板において、比較的高
    電流回路は電源回路であることを特徴する配線回路基
    板。
  7. 【請求項7】 請求項1または請求項2または請求項3
    または請求項4記載の配線回路基板において、比較的高
    電流回路は電流量の大きさによって導電体の厚さが異な
    ることを特徴とする配線回路基板。
  8. 【請求項8】 絶縁基板と、 この絶縁基板に設けられた厚さが比較的薄い導電体によ
    り配線された信号回路と、 前記絶縁基板に設けられた厚さが比較的厚い導電体によ
    り配線された比較的高電流の高電流回路とを具備し、 前記比較的高電流の高電流回路を集合して設けたことを
    特徴とする配線回路基板。
  9. 【請求項9】 絶縁基板と、 この絶縁基板に設けられた厚さが比較的薄い導電体によ
    り配線された信号回路と、 前記絶縁基板に設けられた厚さが比較的厚い導電体によ
    り配線された比較的高電流の高電流回路とを具備し、 前記信号回路および高電流回路の配線を線幅の長さより
    厚さの長さを長くしたことを特徴とする配線回路基板。
JP17169599A 1999-06-17 1999-06-17 配線回路基板 Pending JP2001007456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17169599A JP2001007456A (ja) 1999-06-17 1999-06-17 配線回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17169599A JP2001007456A (ja) 1999-06-17 1999-06-17 配線回路基板

Publications (2)

Publication Number Publication Date
JP2001007456A true JP2001007456A (ja) 2001-01-12
JP2001007456A5 JP2001007456A5 (ja) 2005-01-06

Family

ID=15927983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17169599A Pending JP2001007456A (ja) 1999-06-17 1999-06-17 配線回路基板

Country Status (1)

Country Link
JP (1) JP2001007456A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246714A (ja) * 2001-02-21 2002-08-30 Kyocera Corp セラミック回路基板
JP2002246713A (ja) * 2001-02-21 2002-08-30 Kyocera Corp セラミック回路基板
JP2006237300A (ja) * 2005-02-25 2006-09-07 Kyocera Corp 配線基板
JP2010056576A (ja) * 2009-12-07 2010-03-11 Panasonic Electric Works Co Ltd 配線基板及びその製造方法
JP2015208200A (ja) * 2014-04-23 2015-11-19 株式会社デンソー 電源装置
JP2016092053A (ja) * 2014-10-30 2016-05-23 京セラサーキットソリューションズ株式会社 配線基板
JP2017063139A (ja) * 2015-09-25 2017-03-30 京セラ株式会社 印刷配線板およびその製造方法
CN106604524A (zh) * 2016-11-21 2017-04-26 努比亚技术有限公司 柔性电路板
JP2017112210A (ja) * 2015-12-16 2017-06-22 富士電機株式会社 半導体モジュール
JP2019009322A (ja) * 2017-06-26 2019-01-17 株式会社リコー 回路基板
JP2019087586A (ja) * 2017-11-02 2019-06-06 三菱マテリアル株式会社 絶縁回路基板の製造方法、ヒートシンク付き絶縁回路基板の製造方法、及び、絶縁回路基板、ヒートシンク付き絶縁回路基板、並びに、絶縁回路基板の積層構造体の製造方法
WO2021005683A1 (ja) * 2019-07-08 2021-01-14 株式会社Fuji 回路パターン作成システム、および回路パターン作成方法
JP2021093434A (ja) * 2019-12-10 2021-06-17 日東電工株式会社 配線回路基板の製造方法
WO2023054387A1 (ja) * 2021-09-29 2023-04-06 株式会社村田製作所 トラッカモジュール及び通信装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246713A (ja) * 2001-02-21 2002-08-30 Kyocera Corp セラミック回路基板
JP4721533B2 (ja) * 2001-02-21 2011-07-13 京セラ株式会社 セラミック回路基板
JP4721534B2 (ja) * 2001-02-21 2011-07-13 京セラ株式会社 セラミック回路基板
JP2002246714A (ja) * 2001-02-21 2002-08-30 Kyocera Corp セラミック回路基板
JP2006237300A (ja) * 2005-02-25 2006-09-07 Kyocera Corp 配線基板
JP4614788B2 (ja) * 2005-02-25 2011-01-19 京セラ株式会社 配線基板
JP2010056576A (ja) * 2009-12-07 2010-03-11 Panasonic Electric Works Co Ltd 配線基板及びその製造方法
JP2015208200A (ja) * 2014-04-23 2015-11-19 株式会社デンソー 電源装置
JP2016092053A (ja) * 2014-10-30 2016-05-23 京セラサーキットソリューションズ株式会社 配線基板
JP2017063139A (ja) * 2015-09-25 2017-03-30 京セラ株式会社 印刷配線板およびその製造方法
JP2017112210A (ja) * 2015-12-16 2017-06-22 富士電機株式会社 半導体モジュール
CN106604524A (zh) * 2016-11-21 2017-04-26 努比亚技术有限公司 柔性电路板
JP2019009322A (ja) * 2017-06-26 2019-01-17 株式会社リコー 回路基板
JP2019087586A (ja) * 2017-11-02 2019-06-06 三菱マテリアル株式会社 絶縁回路基板の製造方法、ヒートシンク付き絶縁回路基板の製造方法、及び、絶縁回路基板、ヒートシンク付き絶縁回路基板、並びに、絶縁回路基板の積層構造体の製造方法
JP7024331B2 (ja) 2017-11-02 2022-02-24 三菱マテリアル株式会社 絶縁回路基板の製造方法、ヒートシンク付き絶縁回路基板の製造方法、及び、絶縁回路基板の積層構造体の製造方法
WO2021005683A1 (ja) * 2019-07-08 2021-01-14 株式会社Fuji 回路パターン作成システム、および回路パターン作成方法
JPWO2021005683A1 (ja) * 2019-07-08 2021-01-14
JP2021093434A (ja) * 2019-12-10 2021-06-17 日東電工株式会社 配線回路基板の製造方法
JP7019657B2 (ja) 2019-12-10 2022-02-15 日東電工株式会社 配線回路基板の製造方法
WO2023054387A1 (ja) * 2021-09-29 2023-04-06 株式会社村田製作所 トラッカモジュール及び通信装置

Similar Documents

Publication Publication Date Title
US6914322B2 (en) Semiconductor device package and method of production and semiconductor device of same
US6727571B2 (en) Inductor and method for adjusting the inductance thereof
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US8081056B2 (en) Spiral inductor
US7948085B2 (en) Circuit board structure
US7952160B2 (en) Packaged voltage regulator and inductor array
US10412828B1 (en) Wiring substrate
US7087844B2 (en) Wiring circuit board
JP2001007456A (ja) 配線回路基板
US20090096099A1 (en) Package substrate and method for fabricating the same
JP2008171965A (ja) 超小型電力変換装置
JP2005294451A (ja) 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置
US20080265411A1 (en) Structure of packaging substrate and method for making the same
JP2001267350A (ja) 半導体装置及びその製造方法
TWI419630B (zh) 嵌入式印刷電路板及其製造方法
JPH10125818A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP6793025B2 (ja) 半導体装置
US6896173B2 (en) Method of fabricating circuit substrate
US7449772B2 (en) Chip-type electronic component including thin-film circuit elements
US6396157B2 (en) Semiconductor integrated circuit device and manufacturing method thereof
JP2010171125A (ja) 半導体装置およびその製造方法
JP2005191131A (ja) 配線基板の製造方法
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
JP2003124430A (ja) 集積回路装置および集積回路用コンデンサ
JP3526529B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040209

A621 Written request for application examination

Effective date: 20040209

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20061130

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A02 Decision of refusal

Effective date: 20070410

Free format text: JAPANESE INTERMEDIATE CODE: A02