JP2001007396A - Iii族窒化物半導体光デバイス - Google Patents

Iii族窒化物半導体光デバイス

Info

Publication number
JP2001007396A
JP2001007396A JP17639999A JP17639999A JP2001007396A JP 2001007396 A JP2001007396 A JP 2001007396A JP 17639999 A JP17639999 A JP 17639999A JP 17639999 A JP17639999 A JP 17639999A JP 2001007396 A JP2001007396 A JP 2001007396A
Authority
JP
Japan
Prior art keywords
layer
light emitting
nitride semiconductor
buffer layer
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17639999A
Other languages
English (en)
Other versions
JP2001007396A5 (ja
JP4329166B2 (ja
Inventor
Takashi Udagawa
隆 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP17639999A priority Critical patent/JP4329166B2/ja
Publication of JP2001007396A publication Critical patent/JP2001007396A/ja
Publication of JP2001007396A5 publication Critical patent/JP2001007396A5/ja
Application granted granted Critical
Publication of JP4329166B2 publication Critical patent/JP4329166B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】シリコン基板上に、結晶性に優れるIII族窒
化物半導体発光部を構成するのに必要な、含硼素III
−V族化合物半導体から成る緩衝層を形成する。 【解決手段】シリコン基板の表面に多結晶Si層或いは
非晶質Si層を形成した上で含硼素III−V族化合物
半導体緩衝層を積層する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】珪素(Si)単結晶基板上
に、含硼素III−V族化合物半導体から成る緩衝層を
介して、III族窒化物半導体発光部を備えた、III
族窒化物半導体光デバイスに関する。
【0002】
【従来の技術】従来より、窒化アルミニウム・ガリウム
(AlaGabN:0≦a≦1、0≦b≦1、a+b=
1)等のIII族窒化物半導体結晶層を備えた積層構造
体は、同じくIII族窒化物半導体結晶層からなる緩衝
層を介して絶縁性のサファイア(Al23単結晶)等の
基板上に形成されている。この積層構造体からは、発光
ダイオード(LED)、フォトダイオード(PD)やレ
ーザーダイオード(LD)などの光デバイスが製造され
ている(例えば、Mat.Res.Soc.Symp.
Proc.,Vol.468(1977)、481〜4
86頁参照)。
【0003】一方、Siはダイヤモンド(diamon
d)結晶型の半導体結晶として周知である。Siを基板
として光デバイス用途の積層構造体を構成すれば、
(a)[011]結晶方向の明瞭な劈開を利用して個別
素子(チップ)に裁断できる、(b)半導体レーザー素
子において、劈開により簡便に光共振面を形成できる
等、ウルツ鉱(wurtzite)結晶型のサファイア
を基板とする場合には得られ難い利点がある。加えて、
導電性のSi単結晶を基板とすれば、都合良くオーミッ
ク電極が形成できるという利点がある(Electro
n.Lett.,33(23)(1997)、1986
〜1987頁参照)。
【0004】このため、最近では、Si単結晶を基板と
する積層構造体から短波長発光素子を構成する技術が開
示されている(Appl.Phys.Lett.,72
(4)(1998)、415〜417頁参照)。活性層
(発光層或いは井戸層)は、短波長可視光を出射するに
都合の良い禁止帯幅を有する、窒化ガリウム・インジウ
ム(GaCIn1-CN:0≦C≦1)からもっぱら構成さ
れている(特公昭55−3834号参照)。上・下クラ
ッド層及び活性層から構成される発光部は、高強度の発
光が得られるダブルヘテロ(DH)接合構造とするのが
一般的である。しかし、Si結晶と、発光部の構成要素
である、例えば、窒化ガリウム(GaN)等のIII族
窒化物半導体結晶では、10%を越える大きさの格子の
不整合性が存在する。このため、Siを基板としてII
I族窒化物半導体層からなる積層構造体を構築するにあ
たって、リン化硼素(BP)結晶から成る緩衝層を介し
てIII族窒化物半導体結晶層が積層されている(特開
平2−275682号公報参照)。従来よりこのBP緩
衝層の成膜に利用される温度は、概して850℃から1
150℃の高温となっている(特開平2−288371
号及び特開平2−288388号各公報参照)。
【0005】
【発明が解決しようとする課題】しかし、Si(格子定
数(a)=5.431オングストローム)とBP(a=
4.538オングストローム)との格子ミスマッチ度
は、そもそも約16.5%と大きい(J.Crysta
l Growth,13/14(1972)、346〜
349頁参照)。このため、従来技術に於いては、Si
単結晶表面に直接、高温でBP結晶層の成長を行って
も、四角錐状のBP成長島が散在した不連続なBP結晶
層が得られ(渋澤 直哉、寺嶋 一高、「日本結晶成長
学会誌」、Vol.24(No.2)(1997)、1
50頁参照)、平坦な連続性のあるBP結晶層が成膜で
きないのが問題となっている。
【0006】基板上にBP結晶層を介してIII族窒化
物半導体結晶層を成膜する場合、BP結晶層の不連続性
はそのままIII族窒化物半導体結晶層に引き継がれ、
III族窒化物半導体結晶層は連続性に欠如したものと
なる。連続性に欠けるIII族窒化物半導体結晶層から
成る発光部を備えたLEDでは、その不連続性のために
均一なpn接合界面が形成されずに、正常な整流特性が
具現出来ない。従って、良品の素子を製造するために
は、連続性のあるIII族窒化物半導体結晶層を与える
連続膜から成る緩衝層を構成することが必要である。
【0007】
【課題を解決するための手段】本発明者は上記の課題を
解決すべく鋭意努力検討した結果、本発明に到達した。
即ち、本発明は、[1]Si単結晶基板上に、発光部と
して一般式AlaGabIncq1-q(0≦a≦1、0
≦b≦1、0≦c≦1、a+b+c=1、Mは窒素以外
の第V族元素を表し、0<q≦1)で表記される層を含
むIII族窒化物半導体光デバイスにおいて、Si単結
晶基板と発光部との間に、多結晶Siから成る障壁層
と、含硼素III−V族化合物半導体結晶からなる緩衝
層を有することを特徴とするIII族窒化物半導体光デ
バイス、[2]障壁層が、非晶質(アモルファス)Si
から成ることを特徴とする[1]に記載のIII族窒化
物半導体光デバイス、[3]障壁層の層厚が、2nm以
上で100nm以下であることを特徴とする[1]また
は[2]に記載のIII族窒化物半導体光デバイス、
[4]緩衝層の発光部側の表層部を、BP1-QQ(0<
Q<1)から構成することを特徴とする[1]〜[3]
のいずれか1項に記載のIII族窒化物半導体光デバイ
ス、[5]緩衝層の発光部側の表層部を、BAs1-RR
(0<R<1)から構成することを特徴とする[1]〜
[3]のいずれか1項に記載のIII族窒化物半導体光
デバイス、に関する。
【0008】
【発明の実施の形態】本発明の実施形態に係わる積層構
造体は、Si基板と含硼素III−V族化合物半導体か
ら成る緩衝層との間に、多結晶Siから成る障壁層が配
置された構成から成っていることに特徴がある。緩衝層
を構成する含硼素III−V族化合物半導体材料の例に
は、単量体のBP、組成式B6PやB132で表せる多量
体のB αβ(一般にα≧6でβ=1または2)、単量
体或いは多量体の砒化硼素(BAs)から構成できる。
また砒化リン化硼素(BAs1-XX:0<X<1)等の
多元混晶から構成しても支障はない。これらの含硼素緩
衝層は、例えば、トリアルキル(tri−alkyl)
硼素化合物を硼素源とする一般的な有機金属熱分解気相
成長(MOCVD)法、分子線エピタキシャル(MB
E)法や、三塩化硼素(BCl3)、三塩化砒素(As
Cl3)及び三塩化リン(PCl3)のハロゲン化物を利
用するハロゲン(halogen)VPE、若しくはハ
イドライド(hydride)VPE法等の気相成長法
により一般に成膜できる。
【0009】Si基板表面に多結晶Si層を存在させる
ことにより、その上に堆積する緩衝層を構成する元素が
Si基板の内部へ浸透するのを抑制して、正常に成膜を
進行させる作用が得られる。即ち、多結晶Si層は、緩
衝層の構成元素のSi基板内部への拡散を抑制するに有
効な拡散の障壁層と成り得るものである。この様な障壁
作用を有する表面層を介在させずに、その上に緩衝層を
直接、積層した場合にあっては、構成元素のSi基板内
への拡散、浸透を充分に防止するには至らず、緩衝層の
構成元素の基板内への浸透により、成膜時間の増加に略
比例して層厚が増加する正常な堆積が進行しない。
【0010】多結晶Si層は、一般的な化学的気相堆積
法(CVD)法やスパッタリング法等の物理成膜法を利
用すれば、Si基板表面上に成膜できる。障壁層を多結
晶Si層から構成するのに好適な層厚は2ナノメータ
(nm)以上で約100nm以下である。形成する多結
晶Si層の層厚が2nm未満と極端に薄い場合は、Si
基板表面の全面を充分に被覆するに至らず、このため、
緩衝層とSi基板表面とが直接、接触する余地が与えら
れ、緩衝層の構成元素がSi基板の内部に拡散する不都
合を招く。多結晶Siから成る障壁層が逆に過度に厚い
と良好な導電性が得られ難くなる。発光部とSi基板の
間に導電性を欠く結晶層を配置するのは、導電性のSi
基板の裏面側にオーミック(Ohmic)電極を敷設す
ることによってLED等の光デバイスを簡便に形成する
には支障を来す。
【0011】また本発明では、障壁層を非晶質(amo
rphous)のSi層から構成することもできる。非
晶質Siは多結晶Siと同様に含硼素III−V族化合
物半導体から成る緩衝層を構成する元素の拡散を防止で
きるからである。
【0012】非晶質から成る障壁層は、上記の化学的或
いは物理的堆積手段をもって構成できる。非晶質層の好
ましい厚さは概ね、2nm以上で約100nm以下であ
る。
【0013】緩衝層上には発光部を積層する。本発明で
は、短波長の可視光を出射するLED等の光デバイスを
構成すること意図としていることから、発光部はIII
族窒化物半導体結晶層から構成する。この際、緩衝層の
表層部を硼素並びに窒素を構成元素とするIII−V族
化合物半導体結晶から構成すると、主要なIII族窒化
物半導体結晶と良好な格子整合性を有する緩衝層を構成
できる。特に、窒化リン化硼素(BP1-QQ:0<Q<
1)混晶は、窒素組成比(=Q)如何に依って3.61
5〜4.538オングストロームの格子定数(a)を取
り得るため、立方晶(cubic)の窒化ガリウム(a
=4.510オングストローム)、窒化アルミニウム
(AlN)(a=4.380オングストローム)及びそ
の混晶である窒化アルミニウム・ガリウム(a=4.3
80〜4.510オングストローム)と格子整合する緩
衝層が構成できる。また、窒化砒化硼素(BAs
1-RR:0<R<1)の取り得る格子定数の範囲は3.
615〜4.777オングストロームであるため、窒化
アルミニウム・ガリウム混晶(AlXGa1-XN:0≦X
≦1)に加え、インジウム組成比を約0.57以下とす
る立方晶の窒化ガリウム・インジウム混晶(GaYIn
1-YN:0≦Y≦0.57)に格子整合する緩衝層とす
ることができる。
【0014】表面層を窒化リン化硼素(BP1-QQ:0
<Q<1)或いは窒化砒化硼素(BAs1-RR:0<R
<1)とする緩衝層は、緩衝層の構成材料である含硼素
III族窒化物半導体層の表面に例えば、BP1-QQ
いはBAs1-RR層を重層して構成できる。また、含硼
素III−V族化合物半導体層に窒素イオンを注入する
イオン注入法を利用しても、BP1-QQ層或いはBAs
1-RR層を形成出来る。特に、緩衝層をBPから構成す
れば、BP緩衝層の堆積時に経時的に堆積反応系に供給
するリン源と窒素源の供給比率に変化を与える堆積操作
により、表面部をBP1-QQと成す緩衝層が構成出来
る。同様に、BAsから緩衝層を構成すれば、砒素源と
窒素源との供給比率に適宣、経時的な変化を与えれば表
面層をBAs1-RRとする緩衝層が簡便に構成できる。
表面層をBP1-QQ或いはBAs1- RRとするための窒
素組成比(QまたはR)の勾配は、リン源或いは砒素源
に対する窒素源の経時的な供給比率を直線的、曲線的、
若しくは段階的に変化させれば付与できる。
【0015】表面層をBP1-QQ或いはBAs1-RR
する緩衝層は例えば、トリメチル硼素((CH3
3B)、ホスフィン(PH3)、アンモニア(NH3)或
いはジメチルヒドラジン等を原料とするMOCVD法や
VPE法等の気相成長法により形成できる。緩衝層の全
体の層厚には特段の規定はないが、窒素組成比に勾配を
付して表面層を窒化物層とするに際しては、組成の変化
率を精緻かつ安定して制御するのが肝要であることから
すれば、表面層の層厚は約50nm以上とするのが望ま
しい。一例として、厚さ2μmのBP層上に、窒素組成
比が0からQとなるように勾配を付した厚さ0.4μm
の層を形成し、更に窒素組成比がQである厚さ0.1μ
mのBP1-QQ層とから成る、合計の層厚を2.5μm
とする緩衝層が挙げられる。
【0016】本発明に係わる発光素子は、含硼素III
−V族化合物半導体から成る緩衝層上に設けた発光部を
備えた積層構造体に電極を形成すれば構成できる。正・
負オーミック電極の何れか一方は、導電性のSi単結晶
を基板とすれば、その裏面側に電極を敷設できて利便で
ある。Siについてのオーミック電極材料としては、ア
ルミニウム(Al)、アルミニウム・アンチモン(Al
・Sb)合金、金(Au)などが知られている。一方の
オーミック電極は、発光部を構成する上部クラッド層若
しくは積層構造体の最表層を成すコンタクト(cont
act)層上に形成出来る。
【0017】
【実施例】(実施例1)以下、Si単結晶基板上に多結
晶Si層を形成し、その上に単量体のBPを主体とする
緩衝層を備えた積層構造体からLEDを構成する場合を
例にして本発明を具体的に説明する。
【0018】図1は本実施例に係わるLED10の概略
の構成を示す断面模式図である。短波長可視LED10
は、Si単結晶を基板101とする積層構造体20を母
体材料として構成されている。
【0019】アンチモン(Sb)をドーピングしたn形
の{001}−Si基板101の表面には、層厚を約
0.1μmとする多結晶Si層101aが形成されてい
る。多結晶Si層101aは、モノシラン(SiH4
を原料とする一般的なプラズマCVD法により形成し
た。多結晶Si層101aの成膜時には、Si基板10
1の温度を約550℃に保持した。
【0020】温度を1030℃に維持しながら、多結晶
Si層101a上に、ハロゲンVPE法を利用して、単
量体のBPを主体とし、層厚を3μmとするBP緩衝層
102を積層した。
【0021】n形のアンドープBP緩衝層102の成膜
を終了した後、Si基板101の温度を890℃に低下
させた。緩衝層102の表面上にIII族窒化物半導体
層を積層するに先立ち、同緩衝層102の表面をアンモ
ニア(NH3)−窒素(N2)混合気流中に5分間さら
した。これより、その表面部102aを窒素組成比を3
%とするBP0.970.03層102aに変換した。BP
0.970.03層102aの厚さは約0.1μmとなった。
【0022】次に、890℃でBP0.970.03層102
aの表面上に、ジメチルヒドラジン窒素源として、ま
た、ジシラン(5体積ppm)−水素混合ガスを珪素
(Si)のドーピング源として、Siドープn形窒化ガ
リウム層を下部クラッド層103として積層した。立方
晶のGaNを主体として成る下部クラッド層103の層
厚は3μmとし、キャリア濃度は約2×1018cm-3
した。下部クラッド層103上には、平均的なインジウ
ム組成比を約0.12とする、インジウム組成比(濃
度)を相違する複数の相(phase)から成る多相構
造のn形Ga0.88In 0.12N発光層104を積層した。
発光層104上には、アルミニウム組成比を0.20か
ら表面に向けて0と勾配させたマグネシウム(Mg)ド
ープp形窒化アルミニウム・ガリウム混晶(AlXGa
1-XN:X=0.20〜0)から成る上部クラッド層1
05を積層させた。以上の、n形並びにp形クラッド層
103,104及び発光層104からpn接合型のダブ
ルヘテロ(DH)構造の発光部106を構成した。
【0023】n形Si基板101の裏面側には、アルミ
ニウム・アンチモン(Al・Sb)合金から成るn形オ
ーミック電極107を配置し、上部クラッド層105上
には、金(Au)から成るp形オーミック電極108を
形成した。スクライブ法を利用して[110]結晶方位
に沿って劈開して個別のチップとし、III族窒化物半
導体LED10を構成した。双方のオーミック電極10
7、108間の電流−電圧(I−V)特性は正常なpn
接合構成に基づく良好な整流性が得られた。順方向電圧
は約3V(@20mA)で、逆方向電圧は15V(@1
0μA)を越えるものとなった。順方向に20mAの動
作電流を流して、LED10を発光させた。LED10
からは、発光中心波長を約460nmとし、半値幅を約
21nmとするスペクトルを有する青色光が出射され
た。一般的な積分球を利用して測定されるチップ状態で
の発光強度は約14マイクロワット(μW)となり、高
強度のIII族窒化物半導体光デバイスが提供された。
【0024】(実施例2)MOCVD法で形成したBA
s緩衝層を備えた積層構造体40から図2に示すLED
30を構成する場合を例にして、本発明の内容を具体的
に説明する。
【0025】本実施例では、リン(P)ドープn形{1
11}−Si単結晶を基板201とした。基板201の
表層部201aは、非晶質Siを主体とする層を形成し
た。非晶質Si層201aは、一般的な高周波アルゴン
(Ar)スパッタリング法により二酸化珪素ターゲット
材を利用して形成した。形成時には、Si基板201の
温度を約250℃に維持した。スパッタリング時の圧力
は約1×10-3トール(Torr)とした。アルゴンス
パッタリングガスの流量は毎分約1ccとした。非晶質
Si層201aの厚さは約20nmとなった。
【0026】201a上には、850℃に於いて先ず、
Siドープn形BAs層202a、Siドープn形BA
0.120.88202b、及びSiドープn形BAs0.23
0. 77202cを順次、積層させて緩衝層202を構成
した。緩衝層202を構成する各結晶層202a〜20
2cは、Si単結晶基板表面から剥離することのない連
続膜となった。また、断面TEM法に依る分析に依れ
ば、表面層をBAs0.230.77202cとする緩衝層2
02の成膜を終了した時点で、Si基板201の表層部
201aの非晶質Siの大部分は多結晶のSiに変換さ
れていた。
【0027】立方晶のGaNの{100}結晶面の面間
隔或いは六方晶GaNのa軸の格子定数に合致する面間
隔を有するBAs0.230.77層202c上には、Siド
ープGaN(層厚=3μm、キャリア濃度=2×1018
cm-3)から成る下部クラッド層203を積層した。下
部クラッド層203を構成するGaN層は、格子の整合
性に優れるBAs0.230.77層202c上に積層されて
いるため、格子のミスフィット(misfit)に起因
する転位の少ない良好な結晶性を有することが断面TE
M法により観察された。下部クラッド層203上には、
アンドープでn形の窒化ガリウム・インジウム(Ga
0.9In0.1N)から成る層厚が約6nmの井戸層204
aと、アンドープでn形の窒化ガリウムから成る層厚が
約25nmの障壁層204bとを重層させた積層系を2
周期分積層させた後、井戸層204aを重層させて多重
量子井戸構造から成る発光層204を構成した。
【0028】発光層204上には、層厚を約30nmと
するアンドープのAl0.15Ga0.85N層を上部クラッド
層205として積層した。上・下クラッド層203、2
05及び発光層204からpn接合型のDH構造の発光
部206を構成した。上部クラッド層205上には、ア
ルミニウム組成比(=X)を0.15から0に減じたM
gドープのp形AlXGa1-XN組成勾配層(X=0.1
5〜0)209を積層して、LED用途の積層構造体4
0を形成した。p形AlXGa1-XN層(X=0.15〜
0)209の層厚は約0.1μmとし、表面近傍でのキ
ャリア濃度は約6×1017cm-3とした。
【0029】Si基板201の裏面側及び積層構造体4
0の表面にオーミック電極207、208を形成してL
ED30を構成した。良好なpn接合特性に基づく正常
な整流特性が顕現されたのに加え、順方向に20mAの
電流を通流した際に、このLEDからは、中心波長を約
480nmとする青(青緑)色光が発せられた。発光ス
ペクトルの半値幅は約15nmと実施例1のLEDに比
較し更に狭帯化された。また、一般的な積分球を使用し
て測定される発光強度は約16μWであり、高強度のI
II族窒化物半導体光デバイスが提供された。
【0030】
【発明の効果】本発明によれば、Si基板上に連続性の
ある緩衝層、発光層が形成でき、良好な整流特性で高発
光強度のIII族窒化物半導体光デバイスが提供でき
る。
【図面の簡単な説明】
【図1】実施例1に記載の本発明のIII族窒化物半導
体光デバイス(LED)の一例を示す断面図である。
【図2】実施例2に記載の本発明のIII族窒化物半導
体光デバイス(LED)の一例を示す断面図である。
【符号の説明】
10 光デバイス(LED) 20 積層構造体 30 LED 40 積層構造体 101 Si単結晶基板 101a 多結晶Si層 102 含硼素III−V族化合物半導体緩衝層 102a 緩衝層表面部 103 下部クラッド層 104 発光層 105 上部クラッド層 106 発光部 107 n形オーミック電極 108 p形オーミック電極 201 Si単結晶基板 201a 非晶質Si層 202 含硼素III−V族化合物半導体緩衝層 202a 緩衝層構成層 202b 緩衝層構成層 202c 緩衝層構成層 203 下部クラッド層 204 発光層 204a 井戸層 204b 障壁層 205 上部クラッド層 206 発光部 207 n形オーミック電極 208 p形オーミック電極 209 AlGaN組成勾配層
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA04 AA40 CA04 CA05 CA23 CA25 CA34 CA40 CA49 CA57 CA65 CA76 CA83 CA87 5F073 CA07 CB04 CB07 DA04 DA05 DA16 5F103 AA08 BB22 DD16 GG03 HH03 KK01 KK10 LL01 LL02 LL03 LL16 LL17 NN01 NN04 NN05 PP14 PP15 RR10

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】Si単結晶基板上に、発光部として一般式
    AlaGabIncq1- q(0≦a≦1、0≦b≦1、
    0≦c≦1、a+b+c=1、Mは窒素以外の第V族元
    素を表し、0<q≦1)で表記される層を含むIII族
    窒化物半導体光デバイスにおいて、Si単結晶基板と発
    光部との間に、多結晶Siから成る障壁層と、含硼素I
    II−V族化合物半導体結晶からなる緩衝層を有するこ
    とを特徴とするIII族窒化物半導体光デバイス。
  2. 【請求項2】障壁層が、非晶質(アモルファス)Siか
    ら成ることを特徴とする請求項1に記載のIII族窒化
    物半導体光デバイス。
  3. 【請求項3】障壁層の層厚が、2nm以上で100nm
    以下であることを特徴とする請求項1または2に記載の
    III族窒化物半導体光デバイス。
  4. 【請求項4】緩衝層の発光部側の表層部を、BP1-QQ
    (0<Q<1)から構成することを特徴とする請求項1
    〜3のいずれか1項に記載のIII族窒化物半導体光デ
    バイス。
  5. 【請求項5】緩衝層の発光部側の表層部を、BAs1-R
    R(0<R<1)から構成することを特徴とする請求
    項1〜3のいずれか1項に記載のIII族窒化物半導体
    光デバイス。
JP17639999A 1999-06-23 1999-06-23 Iii族窒化物半導体光デバイス Expired - Fee Related JP4329166B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17639999A JP4329166B2 (ja) 1999-06-23 1999-06-23 Iii族窒化物半導体光デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17639999A JP4329166B2 (ja) 1999-06-23 1999-06-23 Iii族窒化物半導体光デバイス

Publications (3)

Publication Number Publication Date
JP2001007396A true JP2001007396A (ja) 2001-01-12
JP2001007396A5 JP2001007396A5 (ja) 2006-01-12
JP4329166B2 JP4329166B2 (ja) 2009-09-09

Family

ID=16013001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17639999A Expired - Fee Related JP4329166B2 (ja) 1999-06-23 1999-06-23 Iii族窒化物半導体光デバイス

Country Status (1)

Country Link
JP (1) JP4329166B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003081695A (ja) * 2001-09-06 2003-03-19 Toshiba Ceramics Co Ltd SiC半導体とSiCエピタキシャル成長方法
EP1424409A1 (en) * 2001-09-06 2004-06-02 Toshiba Ceramics Co., Ltd. Semiconductor wafer and its manufacturing method
JP2005244201A (ja) * 2004-01-28 2005-09-08 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
WO2007015613A1 (en) * 2005-07-31 2007-02-08 Samsung Electronics Co., Ltd. Nitride light emitting device of using substrate decomposition prevention layer and manufacturing method of the same
WO2010001607A1 (ja) * 2008-07-03 2010-01-07 パナソニック株式会社 窒化物半導体装置
US8076694B2 (en) 2005-05-02 2011-12-13 Nichia Corporation Nitride semiconductor element having a silicon substrate and a current passing region
US8809867B2 (en) 2002-04-15 2014-08-19 The Regents Of The University Of California Dislocation reduction in non-polar III-nitride thin films
US9039834B2 (en) 2002-04-15 2015-05-26 The Regents Of The University Of California Non-polar gallium nitride thin films grown by metalorganic chemical vapor deposition

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742395B2 (en) 2012-01-13 2014-06-03 Kabushiki Kaisha Toshiba Semiconductor light emitting device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1424409A1 (en) * 2001-09-06 2004-06-02 Toshiba Ceramics Co., Ltd. Semiconductor wafer and its manufacturing method
JP2003081695A (ja) * 2001-09-06 2003-03-19 Toshiba Ceramics Co Ltd SiC半導体とSiCエピタキシャル成長方法
EP1424409A4 (en) * 2001-09-06 2009-04-15 Covalent Materials Corp SEMICONDUCTOR WAFER AND PRODUCTION THEREOF
US8809867B2 (en) 2002-04-15 2014-08-19 The Regents Of The University Of California Dislocation reduction in non-polar III-nitride thin films
JP2017011278A (ja) * 2002-04-15 2017-01-12 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 非極性(Al,B,In,Ga)N量子井戸、ならびにヘテロ構造材料およびデバイス
US9039834B2 (en) 2002-04-15 2015-05-26 The Regents Of The University Of California Non-polar gallium nitride thin films grown by metalorganic chemical vapor deposition
JP2005244201A (ja) * 2004-01-28 2005-09-08 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
US8076694B2 (en) 2005-05-02 2011-12-13 Nichia Corporation Nitride semiconductor element having a silicon substrate and a current passing region
WO2007015613A1 (en) * 2005-07-31 2007-02-08 Samsung Electronics Co., Ltd. Nitride light emitting device of using substrate decomposition prevention layer and manufacturing method of the same
US8404505B2 (en) 2005-07-31 2013-03-26 Samsung Display Co., Ltd. Nitride light emitting device of using substrate decomposition prevention layer and manufacturing method of the same
US8115221B2 (en) 2005-07-31 2012-02-14 Samsung Electronics Co., Ltd. Single crystal nitride semiconductor material on conductive substrate using substrate decomposition prevention layer for nitride light emitting device
JPWO2010001607A1 (ja) * 2008-07-03 2011-12-15 パナソニック株式会社 窒化物半導体装置
WO2010001607A1 (ja) * 2008-07-03 2010-01-07 パナソニック株式会社 窒化物半導体装置

Also Published As

Publication number Publication date
JP4329166B2 (ja) 2009-09-09

Similar Documents

Publication Publication Date Title
JP3567926B2 (ja) pn接合型リン化硼素系半導体発光素子、その製造方法および表示装置用光源
JP2002368260A (ja) 化合物半導体発光素子、その製造方法、ランプ及び光源
JP4174913B2 (ja) Iii族窒化物半導体発光素子
JP4329166B2 (ja) Iii族窒化物半導体光デバイス
JP2002232000A (ja) Iii族窒化物半導体発光ダイオード
TW200414569A (en) Group-III nitride semiconductor device, production method thereof and light-emitting diode
TWI296160B (en) Pn junction-type compound semiconductor light emitting diode
JP3541775B2 (ja) Iii族窒化物半導体発光素子用ウェハ、その製造方法およびiii族窒化物半導体発光素子
US6774402B2 (en) Pn-juction type compound semiconductor light-emitting device, production method thereof and white light-emitting diode
JP3399407B2 (ja) Iii族窒化物半導体発光素子
JP3577463B2 (ja) Iii族窒化物半導体発光ダイオード
JP4439400B2 (ja) リン化硼素系半導体発光素子、その製造方法及び発光ダイオード
JP4329165B2 (ja) Iii族窒化物半導体発光素子
JP4277361B2 (ja) Iii族窒化物半導体素子の製造方法
JP2001015803A (ja) AlGaInP発光ダイオード
JP4174910B2 (ja) Iii族窒化物半導体素子
JP2002270896A (ja) Iii族窒化物半導体発光素子およびその製造方法
JP2002246643A (ja) Iii族窒化物半導体発光素子およびその製造方法
TW200539480A (en) Boron phosphide-based semiconductor light-emitting device
JP3975763B2 (ja) リン化硼素系半導体発光素子、その製造方法、および発光ダイオード
JP3895266B2 (ja) リン化硼素系化合物半導体素子、及びその製造方法、並びに発光ダイオード
JP3646706B2 (ja) リン化硼素系半導体発光ダイオードおよびその製造方法
JP4633251B2 (ja) Iii族窒化物半導体発光ダイオード及びその製造方法
JP2002305322A (ja) Iii族窒化物半導体発光素子およびその製造方法
JP3651422B2 (ja) 積層構造体、発光素子、ランプ、及び光源

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20010612

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090608

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150626

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees