JP2000511001A - カプセル化されないマイクロ回路用のはんだ合金又は錫接触バンプ構造と同時にそれを製造するための手順 - Google Patents

カプセル化されないマイクロ回路用のはんだ合金又は錫接触バンプ構造と同時にそれを製造するための手順

Info

Publication number
JP2000511001A
JP2000511001A JP09541692A JP54169297A JP2000511001A JP 2000511001 A JP2000511001 A JP 2000511001A JP 09541692 A JP09541692 A JP 09541692A JP 54169297 A JP54169297 A JP 54169297A JP 2000511001 A JP2000511001 A JP 2000511001A
Authority
JP
Japan
Prior art keywords
layer
solder
contact
tin
tiw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP09541692A
Other languages
English (en)
Other versions
JP2000511001A5 (ja
Inventor
ヨルマ キヴィラーティ
ペッテリ パーム
Original Assignee
エルコテック ネットワーク オサケユキチュア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルコテック ネットワーク オサケユキチュア filed Critical エルコテック ネットワーク オサケユキチュア
Publication of JP2000511001A publication Critical patent/JP2000511001A/ja
Publication of JP2000511001A5 publication Critical patent/JP2000511001A5/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 本発明は、基板（１）、前記の基板（１）上に形成されたアルミニウムでできた接触パッド範囲（３）、それらの接触パッド範囲（３）上に形成された、チタンタングステン(TiW)層（７）、その上に形成された金(Au)層（４）、及び前記の金層上に形成されたニッケル(Ni)層（５）で形成された、複合金属構造、及び前記複合金属構造（７、４、５）上に形成されたはんだ接触バンプ（６）を具えている、カプセル化されないマイクロ回路（15）のための、はんだ又は錫接触バンプ構造及びそれの製造のための方法に関するものである。本発明によると、チタンタングステン層（７）は層にするのに関連して窒素とアルゴンとの存在においてスパッタされ、その後それが酸素処理を受け、且つ金層（４）が一つの堆積過程のみにより形成される。

Description

【発明の詳細な説明】 カプセル化されないマイクロ回路用のはんだ合金又は錫接触バンプ構造と同時に それを製造するための手順 本発明はカプセル化されないマイクロ回路のための請求項１の前文に従ったは んだ又は錫接触バンプ構造に関するものである。 本発明はまた前記はんだバンプ構造を製造するための手順にも関係している。 電子工学のパッケージする密度の増大により、新しい信頼できに結合方法が異 なる種類の回路基板へ構成要素を結合するために必要になった。一つの興味ある 結合法は、露出された、カプセル化されない形でマイクロ回路をそれの取り付け 基板へ直接結合することを具えている、いわゆるフリップチップ法である。この 方法はマイクロ回路のアルミニウム接触範囲上にはんだ接触バンプを堆積し、且 つそれからその回路をそれの基板へ結合するためにそのバンプを溶かすことに基 礎を置いている。その方法の利益は小さい寸法の結合フットプリントと基板の軽 さとを含んでいる。しかしながら、この方法は結合構造の不充分な信頼性により 妨げられてきた。 特開平7-321114号公報は接触バンプ構造を開示しており、その構造ではチタン タングステン層が二段階で形成される金層により追従される接触構造上に最初に 形成され、その後ニッケル層が形成される。実際の錫接触バンプはこの多層構造 上に堆積される。二段階における金層の堆積は手順を複雑にし、且つチタンタン グステン薄膜が、記載された方法で、より弱い拡散隔壁特性を後に残され、かく して構造の信頼性を害する。本発明は、上述の技術の欠点を除去し、且つカプセ ル化されないマイクロ回路用の全く新奇な種類のはんだ接触バンプ構造を得るこ とを目指している。 本発明は、一段階のみで接触バンプ構造の金層を形成することにより、及び窒 素‐アルゴン環境においてチタン‐タングステン薄膜を処理し、且つそれに酸素 処理を受けさせることにより達成される。 もっと詳細には、はんだ又は錫接触バンプ構造は、請求項１の特徴部分に述ベ られたことにより特徴付けられている。 本発明による手順は、その時、請求項１０の特徴部分に述べられたことにより 特徴付けられている。 本発明は相当な利益を与える。 適合する金属層はその構造の信頼性を改善した。TiW（チタンタングステン） 薄膜はアルミニウムへの良好な粘着性を有し、且つ良好な拡散隔壁特性を提供す る。慣習的に、Au（金）薄膜層が金バンプと組み合わせて粘着形成フイルムとし て用いられた。更にその上、電解的に堆積されたニッケルが良好な金層への粘着 性を与える。ほとんど錫を基礎とした合金において、これらがそれらの溶けた状 態にある場合に極端に低い安定な溶解度と準安定な溶解度との双方を有し、ニッ ケルは錫を基礎としたはんだに対する粘着層としての使用に最も適している。主 としてこの理由のために、ニッケルが、例えばはんだバンプ構造における粘着層 として慣習的に用いられる銅よりも、共融Sn37Pbはんだにおいて溶解の明らかに 低い速度を有している。特にこの理由のためにニッケルは銅よりも明らかに薄い 金属間化合物を形成する。その上、チタン‐タングステンの酸化及び窒素処理が チタン‐タングステン層の拡散隔壁特性を本質的に改善する。 次に、本発明が添付の図面に図解された例示する実施例を参照してもっと近い 詳細で調査される。 図１は慣習的な技術を用いて作られたはんだバンプにおけるUBM構造の縦に切 断された側面図である。 図２は温度の関数としての共融Sn37Pbはんだへの異なる金属の溶解速度のグラ フである（Klean WassinkによるSoldering in Electronics（電子工学における はんだ付け）第２版参照）。 図３は本発明による接触バンプ構造の縦に断面された側面図である。 図４は図３に示された構造の詳細である。 図５は図３に示された構造のもっと詳細な図面である。 図6a〜6cは本発明による代わりの接触バンプ形状の縦に断面された側面図であ る。 図7a〜7iは本発明による手順の処理段階である。 図１を参照して、結合成分のために通常用いられるTAB及びフリップ‐チップ 技術の双方が、マイクロ回路15の電気的結合パッド範囲３上に典型的に10〜100 μｍの高さを有する接触バンプ６を堆積することを基礎としており、その後その マイクロ回路15自身が所望の結合構造（例えば、TABフイルム、FR4、又はいわゆ る可撓性基板）上に結合される。ハドンプ６自身とマイクロ回路15の接触パッド 範囲３との間に信頼できる接触を与えるために、異なる薄い金属又は金属合金の 所望の数が、バンプ６と電気的接触パッド範囲３との間で処理されねばならない 。これらの金属化層により形成された構造は一般にUBM(バンプ下冶金学;Under B ump Metallurgy)又はBLM(ボール制限冶金学;Ball Limiting Metallurgy)と呼ば れ、且つ粘着を改善し且つそれにより拡散を遅らせあるいは防止さえもするよう に働く。それらの金属層は、0.１〜５μｍの典型的な厚さを有し、数では２個又 はそれ以上であり得る。 TAB技術を用いる組立作業においては、例えば、金バンプ接触パッドにより作 られたマイクロ回路が慣習的に用いられ、それによりUBM構造がチタンタングス テン(TiW)と金（Au）薄膜層から形成される。はんだバンプ接触パッドに基づく フリップ‐チップ結合応用においては、最も広く知られたUBM構造がIBM社により 用いられたクロム‐銅‐金（Cr-Cu-Au）である。双方の場合において、それらの 層の各々がその構造の信頼性を改善するために、上述の目的のために働く。用い られた金属とそれらの層厚さは、それらが基本的な冶金学的要求にも合致するよ うに選択されねばならない。更にその上、正常な動作及び処理条件と温度との下 でそれらがそれらの特性を維持する必要があり、その構造がそれの特性において いかなる望ましくない反応又は変化も現してはならないことを意味している。 図１において、第１中間金属層11の目的は、アルミニウムの珪素合金化された 接触パッド範囲３へ良好な粘着を与えることである。必要な場合には、それはア ルミニウム３とその構造内の他の金属との間の金属間反応を防止するために働く 拡散隔壁層としても機能する。更にその上、その層は生じ得る錆に対してそのマ イクロ回路15の接触パッド範囲３を保護するために働く。第２中間金属層10の目 的は、バンプ６の粘着層９と金属化された接触パッド範囲３との間に良好な粘着 を与えることである。接触バンプ６の粘着層９ははんだバンプ６自身のための実 際のベース層を形成する。その粘着層９は用いられるはんだと冶金学的に適合し なくてはならない。これに反して、それは用いられたはんだ内への極端に速い溶 解を有する必要はなく、あるいは厚すぎる金属間化合物層を形成する必要もない 。粘着層９の必要な厚さは上に論じられた要求により主として指令される。図２ は温度の関数として共融Sn37Pbはんだ内へ電子工学において普通に用いられる金 属の溶解速度を示している。 錫の除外により、金が溶融した共融Sn37Pbはんだ内への最高溶解速度を有し、 一方ニッケルと白金とは最低溶解速度を有している。 以下に非常に詳細に記載される、本発明による構造は、全金属化が従来技術に おいて用いられる金属化よりも互いに冶金学的にもっと適合し、且つその上、そ の得られた層構造が安定で且つ製造するのが容易であるように選択される。 図３〜５を参照して、マイクロ回路15の基板は基板ウェーハ１の表面上のアル ミニウム接触パッド範囲３と、その接触パッド範囲を部分的に覆い且つそのウェ ーハ１を完全に覆うパシベーション層２とにより形成される。薄膜層７が、酸素 と窒素との存在においてスパッタされるTiW(10/90)の薄膜７から、マイクロ回路 15の接触パッド範囲３の表面上に形成され、それにより合金する比率は典型的に 10/90(Ti/W)である。その合金する比率は範囲１／99〜50/50内で典型的に変えら れ得る。薄膜７の厚さは典型的に約100〜350nm、最も適切には約140nmである。T iW薄膜層７は粘着層として働き、かくしてマイクロ回路15の接触パッド範囲３へ の良好な粘着を与える。この層はまたアルミニウム金属化と接触バンプの金層と の間の望ましくない反応を防止する拡散障壁層としても働く。典型的に50〜200n m、好適には約120nmの厚さのAu薄膜４が、スパッタリングによりTiW薄膜７上に 堆積され、前記のAu薄膜がTiW層７と接触バンプ６のベース層５との間の粘着層 として働いている。Au薄膜層４のもう一つの機能は、接触パンプの電解的堆積に 先立つ酸化に対してTiW薄膜層７を保護することである。パターン化されたフォ トレジストを用いて、典型的に0.5〜５μｍ、好適には１〜２μｍの厚さを有す る薄いニッケル層５が、マイクロ回路15の接触パッド範囲３上に成長される。そ のニッケル層５が実際の接触バンプ６のベース金属化層として働く。応用と接触 バンプ型とに依存して、接触バンプ６の高さは典型的に10〜100μｍで ある。錫接触パンプ6に対して、高さは典型的に10〜60μｍの範囲にあり、且つ 対応して、はんだバンプに対して、高さは典型的に20〜100μｍの範囲にある。 接触パンプ６は、図6bにおけるように真っ直ぐな壁、図6cにおけるようにマッシ ュルーム形状、あるいは図6aにおけるようにリフロー溶解の後に球状であっても よい。 本発明によると、複合金属構造の最高比率は、例えば、１：１：20(TiW:Au:Ni )である。 接触パンプ６は錫‐鉛合金、錫又は他の電解的に堆積できる錫を基礎とするは んだ合金の異なる構成から作られ得る。 図7a〜7jに、本発明による一つの手順の進行がもっと詳細に記載されている。 図7aによると、ウェーハが僅かに高められた温度でRFエッチングされる。その 時その構造が基板１、その基板上の絶縁層20、及びパシベーション層２から成っ ている。 図7bに示されたように、TiW層７が二つの部分において直流スパッタされる。 合計厚さは、典型的に1400±100Åである。第１TiWN(700Å)はN2（１部）／Ar（ ３部）雰囲気においてスパッタされ、第２TiW層が純粋なAr雰囲気においてスパ ッタされる。その層の合計厚さは周期的に制御される。TiWN/TiW層７はそれの拡 散隔壁特性を改善するために酸素室内で酸化される。この処理の間に、酸素がTi WN/TiW構造内へ溶かされる。次の層をエッチングする前に、そのウェーハがRFエ ッチングされる。 図7cによると、第２中間金属層４（Au薄膜）がAr雰囲気において1200±100Å の厚さにRFスパッタされる。その層の厚さは周期的に制御される。 図7dのフォトレジストは厚いフォトレジスト層21を用いる慣習的な方法により 作られる。その厚さは典型的に23nmである。前置光露出焼成が約100℃の温度で 即座に行われる。マスクが整列され、且つ露出が市販されている装置によって実 行される。そのウェーハは紫外線に露出される。露出された範囲はスプレー又は 浸漬法のいずれかにより実行される現像相によって溶かされる。そのフォトレジ ストの厚さは測定され且つ記録される。次に、ウェーハの後焼成が炉内で行われ る。露出された範囲はバンプの電解堆積の直前に、酸素プラズマにより浄化され る。図7dに従って、ニッケル層５（厚さ１〜３μｍ）がフォトレジスト21内の開 口部内へ電解的に堆積される。ニッケル浴槽が周期的に監視され、且つ堆積パラ メータが記録される。 図7eに従って、錫はんだバンプ６が薄いニッケルバンプ５上へ電解的に堆積さ れる。この浴槽さえも監視され且つパラメータが記録される。 図7fにおいて判るように、バンプ堆積後に、フォトレジストが湿式化学を用い て除去され、且つイオン交換された（ID）水によりすすぎ洗いされる。フォトレ ジストの除去は一つのウェーハ上でチェックされる。バンプの高さはウェーハ上 の５点においてプロフィルメーター（Profilometer）によって測定され、且つ１ 製造ロットのうちの少なくとも２個のウェーハがそのような測定を受ける。 図7gに従って、金層が接触バンプの外側の範囲から湿式エッチングにより除去 される。エッチング時間は記録され且つウェーハがすすぎ洗いされ且つ試験され る。 図7hに従って、TiW層７さえも湿式エッチングにより接触バンプの外側の範囲 から除去される。そのエッチングは監視され且つその結果が記録され、それに加 えて、そのウェーハがすすぎ洗いされ且つ試験される。 図7iにおいて判るように、そのウェーハは錫バンプ６の最終形状と構造とを得 るために、210℃の温度でグリセロール内でリフロー加熱処理される。この処理 の後にこのウェーハはすすぎ洗いされ且つ最終結果が試験される。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ， ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，Ｇ Ｂ，ＧＥ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ， ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，Ｎ Ｚ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ， ＵＺ，ＶＮ，ＹＵ

Claims (1)

  1. 【特許請求の範囲】 １．カプセル化されないマイクロ回路（15）用のはんだ又は錫接触パンプ構造で あって、 - 基板（１）、 - 前記の基板（１）上に形成されたアルミニウムの接触パッド範囲（３）、 - 前記の接触パッド範囲（３）上に形成された複合金属構造で、その構造は TiW薄膜層（７）、そのTiW層の上部上に形成されたAu薄膜層（４）、及び 前記Au層（４）上に形成されたNi層（５）を具えている複合金属層、及び - 前記の複合金属構造（７、４、５）上に形成されたはんだ接触バンプ（６ ） を具えている接触パンプ構造において、 - 前記TiW層（７）が層にするのと関連して窒素とアルゴンとの存在におい てスパッタされ、その後それが酸素処理され、且つ - Au層（４）が一つの堆積過程のみにおいて形成される、 ことを特徴とするはんだ又は錫接触パンプ構造。 ２．請求項１記載のはんだ又は錫接触バンプ構造において、前記のTiW層（７） が約100〜350nm、好適には約140nmの厚さを典型的に有することを特徴とす るはんだ又は錫接触パンプ構造。 ３．請求項１記載のはんだ又は錫接触バンプ構造において、前記のAu層（４）が 約100〜200nm、好適には約120nmの厚さを典型的に有することを特徴とする はんだ又は錫接触パンプ構造。 ４．請求項１記載のはんだ又は錫接触バンプ構造において、前記のNi層（５）が 約0.5〜５μｍ、好適には約１〜２μｍの厚さを典型的に有することを特徴と するはんだ又は錫接触パンプ構造。 ５．請求項１記載のはんだ又は錫接触バンプ構造において、前記のTiW層（７） が酸素と窒素との存在においてスパッタされた薄膜であることを特徴とするは んだ又は錫接触パンプ構造。 ６．請求項１記載のはんだ又は錫接触バンプ構造において、複合金属構造（７、 ４、５）の高さ比率が１：１：20(TiW：Au：Ni）であることを特徴とするはん だ又は錫接触パンプ構造。 ７．請求項１記載のはんだ又は錫接触バンプ構造において、錫バンプ（６）の高 さが約10〜60μｍであることを特徴とするはんだ又は錫接触パンプ構造。 ８．請求項１記載のはんだ又は錫接触バンプ構造において、はんだバンプ（６） の高さが約20〜30μｍであることを特徴とするはんだ又は錫接触パンプ構造。 ９．請求項１記載のはんだ又は錫接触バンプ構造において、TiW層の合金比率が 10/90であることを特徴とするはんだ又は錫接触パンプ構造。 １０．基板（15）と前記基板上に形成されたアルミニウムの接触パッド範囲（３ ） とを具えているカプセル化されないマイクロ回路（15）用のはんだ接触バンプ 構造を製造する方法であって、それにより、 - TiW薄膜層（７）が接触パッド範囲（３）上に堆積され、Au薄膜層（４） がその上に堆積され且つNi層（５）が前記Au層（４）上に堆積され、且つ - はんだ接触パンプが前記複合金属構造（７、４、５）上に形成される、 はんだ接触バンプ構造を製造する方法において、 - 前記TiW層（７）が層にするのと関連して窒素とアルゴンの存在において スパッタされその後それが酸素処理され、 - 前記Au層（４）が一つの堆積過程のみによって形成される、 ことを特徴とするはんだ接触バンプ構造を製造する方法。 １１．請求項１０記載の方法において、前記TiW層（７）が約100〜200nm、好 適には約140nmの厚さを有するように形成されることを特徴とするはんだ接触 バンプ構造を製造する方法。 １２．請求項１０記載の方法において、前記Au層（４）が100〜200nm、好適に は約120nmの厚さを有するように典型的に形成されることを特徴とするはんだ 接触バンプ構造を製造する方法。 １３．請求項１０記載の方法において、前記Ni層（５）が約２〜４μｍの厚さを 有するように典型的に形成されることを特徴とするはんだ接触バンプ構造を製 造する方法。 １４．請求項１０記載の方法において、前記複合金属構造（７、４、５）の高さ 比率が１：１：20(TiW：Au：Ni)になるように選択されることを特徴とするは んだ接触バンプ構造を製造する方法。
JP09541692A 1996-05-31 1997-05-30 カプセル化されないマイクロ回路用のはんだ合金又は錫接触バンプ構造と同時にそれを製造するための手順 Ceased JP2000511001A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI962277 1996-05-31
FI962277A FI962277A0 (fi) 1996-05-31 1996-05-31 Loed- eller tennknoelstruktur foer oinkapslade mikrokretsar
PCT/FI1997/000331 WO1997045871A1 (en) 1996-05-31 1997-05-30 Solder alloy or tin contact bump structure for unencapsulated microcircuits as well as a process for the production thereof

Publications (2)

Publication Number Publication Date
JP2000511001A true JP2000511001A (ja) 2000-08-22
JP2000511001A5 JP2000511001A5 (ja) 2004-10-14

Family

ID=8546126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09541692A Ceased JP2000511001A (ja) 1996-05-31 1997-05-30 カプセル化されないマイクロ回路用のはんだ合金又は錫接触バンプ構造と同時にそれを製造するための手順

Country Status (5)

Country Link
EP (1) EP0958606A1 (ja)
JP (1) JP2000511001A (ja)
AU (1) AU2964297A (ja)
FI (1) FI962277A0 (ja)
WO (1) WO1997045871A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2799578B1 (fr) * 1999-10-08 2003-07-18 St Microelectronics Sa Procede de realisation de connexions electriques sur un boitier semi-conducteur et boitier semi-conducteur
US6413851B1 (en) * 2001-06-12 2002-07-02 Advanced Interconnect Technology, Ltd. Method of fabrication of barrier cap for under bump metal
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
US4880708A (en) * 1988-07-05 1989-11-14 Motorola, Inc. Metallization scheme providing adhesion and barrier properties
JPH07321114A (ja) * 1994-05-23 1995-12-08 Sharp Corp 半導体装置のハンダバンプ形成の方法および構造
US5587336A (en) * 1994-12-09 1996-12-24 Vlsi Technology Bump formation on yielded semiconductor dies

Also Published As

Publication number Publication date
AU2964297A (en) 1998-01-05
EP0958606A1 (en) 1999-11-24
FI962277A0 (fi) 1996-05-31
WO1997045871A1 (en) 1997-12-04

Similar Documents

Publication Publication Date Title
US6501185B1 (en) Barrier cap for under bump metal
US6130170A (en) Process improvements for titanium-tungsten etching in the presence of electroplated C4's
US5767010A (en) Solder bump fabrication methods and structure including a titanium barrier layer
JP5808402B2 (ja) はんだ合金堆積物を基板上に形成する方法
US4087314A (en) Bonding pedestals for semiconductor devices
US6281106B1 (en) Method of solder bumping a circuit component
US6417089B1 (en) Method of forming solder bumps with reduced undercutting of under bump metallurgy (UBM)
JP2842692B2 (ja) はんだバンプの製造方法および相互接続システム
KR100482721B1 (ko) 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기
JP3065508B2 (ja) Ｃ４製造のためのＴｉＷの選択的エッチング
US6251501B1 (en) Surface mount circuit device and solder bumping method therefor
EP1032030A2 (en) Flip chip bump bonding
JPH0642485B2 (ja) ボンデイング・パツド用合金層及びボンデイング・パツド構造体
JP5064632B2 (ja) 相互接続構造を形成するための方法及び装置
US5800726A (en) Selective chemical etching in microelectronics fabrication
US8164188B2 (en) Methods of forming solder connections and structure thereof
JP2000511001A (ja) カプセル化されないマイクロ回路用のはんだ合金又は錫接触バンプ構造と同時にそれを製造するための手順
US20080119056A1 (en) Method for improved copper layer etching of wafers with c4 connection structures
JP3362573B2 (ja) バリアメタルの形成方法
JP2004510351A (ja) ハンダ継手用障壁層の形成方法
CN1205114A (zh) 用于单掩膜c4焊料凸点制造的方法
JPH0129064B2 (ja)
JPH02230740A (ja) 半導体装置の製造方法
JPH11510321A (ja) 単一のマスクでｃ４はんだバンプを形成する方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050412

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050712

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050822

A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20051128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060124