JP2000340121A - 冷陰極電界電子放出素子の検査方法、冷陰極電界電子放出表示装置用のカソード・パネルの検査方法、及び、冷陰極電界電子放出表示装置の製造方法 - Google Patents
冷陰極電界電子放出素子の検査方法、冷陰極電界電子放出表示装置用のカソード・パネルの検査方法、及び、冷陰極電界電子放出表示装置の製造方法Info
- Publication number
- JP2000340121A JP2000340121A JP14470499A JP14470499A JP2000340121A JP 2000340121 A JP2000340121 A JP 2000340121A JP 14470499 A JP14470499 A JP 14470499A JP 14470499 A JP14470499 A JP 14470499A JP 2000340121 A JP2000340121 A JP 2000340121A
- Authority
- JP
- Japan
- Prior art keywords
- electron emission
- gate electrode
- electrode
- material layer
- field emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02W—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
- Y02W30/00—Technologies for solid waste management
- Y02W30/50—Reuse, recycling or recovery technologies
- Y02W30/82—Recycling of waste of electrical or electronic equipment [WEEE]
Landscapes
- Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】欠陥電界放出素子の実質的な除去することを可
能とする冷陰極電界電子放出素子の検査方法（欠陥部除
去方法）を提供する。 【解決手段】冷陰極電界電子放出素子の検査方法は、電
子放出部２６及びゲート電極２４が支持体２１上に形成
されて成る冷陰極電界電子放出素子を酸化性雰囲気に置
き、電子放出部２６とゲート電極２４との間に電圧を印
加する。
能とする冷陰極電界電子放出素子の検査方法（欠陥部除
去方法）を提供する。 【解決手段】冷陰極電界電子放出素子の検査方法は、電
子放出部２６及びゲート電極２４が支持体２１上に形成
されて成る冷陰極電界電子放出素子を酸化性雰囲気に置
き、電子放出部２６とゲート電極２４との間に電圧を印
加する。
Description
【０００１】
【発明の属する技術分野】本発明は、冷陰極電界電子放
出素子の検査方法、かかる検査方法を適用した冷陰極電
界電子放出表示装置用のカソード・パネルの検査方法、
及び、冷陰極電界電子放出表示装置の製造方法に関す
る。
出素子の検査方法、かかる検査方法を適用した冷陰極電
界電子放出表示装置用のカソード・パネルの検査方法、
及び、冷陰極電界電子放出表示装置の製造方法に関す
る。
【０００２】
【従来の技術】現在主流の陰極線管（ＣＲＴ）に代わる
画像表示装置として、平面型（フラットパネル形式）の
表示装置が種々検討されている。このような平面型の表
示装置として、液晶表示装置（ＬＣＤ）、エレクトロル
ミネッセンス表示装置（ＥＬＤ）、プラズマ表示装置
（ＰＤＰ）を例示することができる。また、熱的励起に
よらず固体から真空中に電子を放出することが可能な冷
陰極電界電子放出表示装置、所謂フィールド・エミッシ
ョン・ディスプレイ（ＦＥＤ）も提案されており、高解
像度、高輝度のカラー表示、及び低消費電力の観点から
注目を集めている。
画像表示装置として、平面型（フラットパネル形式）の
表示装置が種々検討されている。このような平面型の表
示装置として、液晶表示装置（ＬＣＤ）、エレクトロル
ミネッセンス表示装置（ＥＬＤ）、プラズマ表示装置
（ＰＤＰ）を例示することができる。また、熱的励起に
よらず固体から真空中に電子を放出することが可能な冷
陰極電界電子放出表示装置、所謂フィールド・エミッシ
ョン・ディスプレイ（ＦＥＤ）も提案されており、高解
像度、高輝度のカラー表示、及び低消費電力の観点から
注目を集めている。
【０００３】冷陰極電界電子放出表示装置（以下、表示
装置と略称する場合がある）は、一般に、２次元マトリ
クス状に配列された各画素に対応して電子放出領域が形
成された冷陰極電界電子放出表示装置用のカソード・パ
ネル（以下、カソード・パネルと略称する場合がある）
と、電子放出領域から放出された電子との衝突により励
起されて発光する蛍光体層を有するアノード・パネルと
が、真空層を介して対向配置された構成を有する。カソ
ード・パネル上に形成された各電子放出領域は、通常、
１つあるいは複数の冷陰極電界電子放出素子（以下、電
界放出素子と略称する場合がある）から構成されてい
る。
装置と略称する場合がある）は、一般に、２次元マトリ
クス状に配列された各画素に対応して電子放出領域が形
成された冷陰極電界電子放出表示装置用のカソード・パ
ネル（以下、カソード・パネルと略称する場合がある）
と、電子放出領域から放出された電子との衝突により励
起されて発光する蛍光体層を有するアノード・パネルと
が、真空層を介して対向配置された構成を有する。カソ
ード・パネル上に形成された各電子放出領域は、通常、
１つあるいは複数の冷陰極電界電子放出素子（以下、電
界放出素子と略称する場合がある）から構成されてい
る。
【０００４】電界放出素子は、一般に、スピント型、エ
ッジ型及び平面型に分類することができる。
ッジ型及び平面型に分類することができる。
【０００５】一例として、スピント型電界放出素子を適
用した表示装置の概念図を図１に示し、カソード・パネ
ル１０及びアノード・パネル６０の一部分の模式的な分
解斜視図を図２に示す。かかる表示装置を構成するスピ
ント型電界放出素子は、支持体２１に形成されたカソー
ド電極２２と、絶縁層２３と、絶縁層２３上に形成され
たゲート電極２４と、ゲート電極２４及び絶縁層２３を
貫通して設けられた開口部２５内に形成された円錐形の
電子放出電極（エミッタ電極）２６から構成されてい
る。電子放出電極２６が所定数、２次元マトリクス状に
配列されて、１画素を構成する電子放出領域が形成され
る。カソード電極２２は、第１の方向に延びるストライ
プ状であり、ゲート電極２４は、第１の方向とは異なる
第２の方向に延びるストライプ状である（図２参照）。
ストライプ状のカソード電極２２とストライプ状のゲー
ト電極２４とが重複する領域が、電子放出領域１２に相
当する。カソード・パネル１０は、支持体２１、及び、
かかる複数の電子放出領域１２から構成されている。
用した表示装置の概念図を図１に示し、カソード・パネ
ル１０及びアノード・パネル６０の一部分の模式的な分
解斜視図を図２に示す。かかる表示装置を構成するスピ
ント型電界放出素子は、支持体２１に形成されたカソー
ド電極２２と、絶縁層２３と、絶縁層２３上に形成され
たゲート電極２４と、ゲート電極２４及び絶縁層２３を
貫通して設けられた開口部２５内に形成された円錐形の
電子放出電極（エミッタ電極）２６から構成されてい
る。電子放出電極２６が所定数、２次元マトリクス状に
配列されて、１画素を構成する電子放出領域が形成され
る。カソード電極２２は、第１の方向に延びるストライ
プ状であり、ゲート電極２４は、第１の方向とは異なる
第２の方向に延びるストライプ状である（図２参照）。
ストライプ状のカソード電極２２とストライプ状のゲー
ト電極２４とが重複する領域が、電子放出領域１２に相
当する。カソード・パネル１０は、支持体２１、及び、
かかる複数の電子放出領域１２から構成されている。
【０００６】一方、アノード・パネル６０は、基板６１
上に所定のパターンを有する蛍光体層６２（具体的に
は、図２に示すように、赤色を発光する蛍光体層６２
Ｂ、緑色を発光する蛍光体層６２Ｇ、及び、青色を発光
する蛍光体層６２Ｂ）が形成され、蛍光体層６２がアノ
ード電極６３で覆われた構造を有する。尚、これらの蛍
光体層６２Ｒ，６２Ｇ，６２Ｂの間は、カーボン等の光
吸収性材料から成るブラック・マトリクス６４で埋め込
まれており、表示画像の色濁りが防止されている。基板
６１上における蛍光体層６２とアノード電極６３の積層
順を上記と逆にしても構わないが、この場合には、表示
装置の観察面側から見てアノード電極６３が蛍光体層６
２の手前に来るため、アノード電極６３をＩＴＯ（イン
ジウム・錫酸化物）等の透明導電材料にて構成する必要
がある。
上に所定のパターンを有する蛍光体層６２（具体的に
は、図２に示すように、赤色を発光する蛍光体層６２
Ｂ、緑色を発光する蛍光体層６２Ｇ、及び、青色を発光
する蛍光体層６２Ｂ）が形成され、蛍光体層６２がアノ
ード電極６３で覆われた構造を有する。尚、これらの蛍
光体層６２Ｒ，６２Ｇ，６２Ｂの間は、カーボン等の光
吸収性材料から成るブラック・マトリクス６４で埋め込
まれており、表示画像の色濁りが防止されている。基板
６１上における蛍光体層６２とアノード電極６３の積層
順を上記と逆にしても構わないが、この場合には、表示
装置の観察面側から見てアノード電極６３が蛍光体層６
２の手前に来るため、アノード電極６３をＩＴＯ（イン
ジウム・錫酸化物）等の透明導電材料にて構成する必要
がある。
【０００７】走査回路からカソード電極２２に電圧を印
加し、制御回路からゲート電極２４に電圧を印加し、カ
ソード電極２２とゲート電極２４との間の電位差により
生じた電界によって電子放出部に相当する電子放出電極
２６の先端から電子が放出される。そして、電子は、ア
ノード・パネル６０に設けられたアノード電極６３に引
き付けられ、アノード電極６３と透明基板６１との間に
形成された発光体層である蛍光体層６２に衝突する。
尚、アノード電極６３には加速電源から正の電位が加え
られる。その結果、蛍光体層６２が励起されて発光し、
所望の画像を得ることができる。電界放出素子の動作
は、基本的に、ゲート電極２４に印加される電圧によっ
て制御される。
加し、制御回路からゲート電極２４に電圧を印加し、カ
ソード電極２２とゲート電極２４との間の電位差により
生じた電界によって電子放出部に相当する電子放出電極
２６の先端から電子が放出される。そして、電子は、ア
ノード・パネル６０に設けられたアノード電極６３に引
き付けられ、アノード電極６３と透明基板６１との間に
形成された発光体層である蛍光体層６２に衝突する。
尚、アノード電極６３には加速電源から正の電位が加え
られる。その結果、蛍光体層６２が励起されて発光し、
所望の画像を得ることができる。電界放出素子の動作
は、基本的に、ゲート電極２４に印加される電圧によっ
て制御される。
【０００８】図１及び図２に示した表示装置におけるス
ピント型電界放出素子の製造方法の概要を、以下、支持
体等の模式的な一部端面図である図６及び図７を参照し
ながら説明する。この製造方法は、基本的には、円錐形
の電子放出電極２６を金属材料の垂直蒸着により形成す
る方法である。即ち、開口部２５に対して蒸着粒子は垂
直に入射するが、開口端付近に形成されるオーバーハン
グ状の堆積物による遮蔽効果を利用して、開口部２５の
底部に到達する蒸着粒子の量を漸減させ、円錐形の堆積
物である電子放出電極２６を自己整合的に形成する。こ
こでは、不要なオーバーハング状の堆積物の除去を容易
とするために、ゲート電極２４上に剥離層２７を予め形
成しておく方法について、図６及び図７を参照して説明
する。
ピント型電界放出素子の製造方法の概要を、以下、支持
体等の模式的な一部端面図である図６及び図７を参照し
ながら説明する。この製造方法は、基本的には、円錐形
の電子放出電極２６を金属材料の垂直蒸着により形成す
る方法である。即ち、開口部２５に対して蒸着粒子は垂
直に入射するが、開口端付近に形成されるオーバーハン
グ状の堆積物による遮蔽効果を利用して、開口部２５の
底部に到達する蒸着粒子の量を漸減させ、円錐形の堆積
物である電子放出電極２６を自己整合的に形成する。こ
こでは、不要なオーバーハング状の堆積物の除去を容易
とするために、ゲート電極２４上に剥離層２７を予め形
成しておく方法について、図６及び図７を参照して説明
する。
【０００９】［工程−１００］先ず、例えばガラス基板
から成る支持体２１の上に、例えばポリシリコンから成
るカソード電極用導電材料層をプラズマＣＶＤ法にて製
膜した後、リソグラフィ技術及びドライエッチング技術
に基づきカソード電極用導電材料層をパターニングして
カソード電極２２を形成する。パターニングされたカソ
ード電極用導電材料層はストライプ形状を有する。その
後、全面にＳｉＯ2から成る絶縁層２３をＣＶＤ法に
て、ゲート電極用導電材料層（例えば、ＴｉＮ層）をス
パッタ法にて、順次製膜し、次いで、ゲート電極用導電
材料層をリソグラフィ技術及びドライエッチング技術に
てパターニングすることによってゲート電極用導電材料
層から成り、開口部２５を有するゲート電極２４を形成
する。パターニングされたゲート電極用導電材料層はス
トライプ形状を有する。その後、ゲート電極２４をエッ
チング用マスクとして用いて、絶縁層２３に、例えば直
径１μｍ程度の開口部２５を形成する（図６の（Ａ）参
照）。尚、ストライプ状のカソード電極用導電材料層は
第１の方向に延び、ストライプ状のゲート電極用導電材
料層は第１の方向とは異なる第２の方向に延び、例え
ば、第１の方向と第２の方向とは直角の関係にある。
から成る支持体２１の上に、例えばポリシリコンから成
るカソード電極用導電材料層をプラズマＣＶＤ法にて製
膜した後、リソグラフィ技術及びドライエッチング技術
に基づきカソード電極用導電材料層をパターニングして
カソード電極２２を形成する。パターニングされたカソ
ード電極用導電材料層はストライプ形状を有する。その
後、全面にＳｉＯ2から成る絶縁層２３をＣＶＤ法に
て、ゲート電極用導電材料層（例えば、ＴｉＮ層）をス
パッタ法にて、順次製膜し、次いで、ゲート電極用導電
材料層をリソグラフィ技術及びドライエッチング技術に
てパターニングすることによってゲート電極用導電材料
層から成り、開口部２５を有するゲート電極２４を形成
する。パターニングされたゲート電極用導電材料層はス
トライプ形状を有する。その後、ゲート電極２４をエッ
チング用マスクとして用いて、絶縁層２３に、例えば直
径１μｍ程度の開口部２５を形成する（図６の（Ａ）参
照）。尚、ストライプ状のカソード電極用導電材料層は
第１の方向に延び、ストライプ状のゲート電極用導電材
料層は第１の方向とは異なる第２の方向に延び、例え
ば、第１の方向と第２の方向とは直角の関係にある。
【００１０】［工程−１１０］次に、支持体２１を回転
させながらゲート電極２４上を含む絶縁層２３上にニッ
ケル（Ｎｉ）を斜め蒸着することにより、剥離層２７を
形成する（図６の（Ｂ）参照）。このとき、支持体２１
の法線に対する蒸着粒子の入射角を十分に大きく選択す
ることにより（例えば、入射角６５度〜８５度）、開口
部２５の底部にニッケルを殆ど堆積させることなく、ゲ
ート電極２４の上に剥離層２７を形成することができ
る。剥離層２７は、開口部２５の開口端から庇状に張り
出しており、これによって開口部２５が実質的に縮径さ
れる。
させながらゲート電極２４上を含む絶縁層２３上にニッ
ケル（Ｎｉ）を斜め蒸着することにより、剥離層２７を
形成する（図６の（Ｂ）参照）。このとき、支持体２１
の法線に対する蒸着粒子の入射角を十分に大きく選択す
ることにより（例えば、入射角６５度〜８５度）、開口
部２５の底部にニッケルを殆ど堆積させることなく、ゲ
ート電極２４の上に剥離層２７を形成することができ
る。剥離層２７は、開口部２５の開口端から庇状に張り
出しており、これによって開口部２５が実質的に縮径さ
れる。
【００１１】［工程−１２０］次に、全面に例えば導電
材料としてモリブデン（Ｍｏ）を垂直蒸着する（入射角
３度〜１０度）。このとき、図７の（Ａ）に示すよう
に、剥離層２７上でオーバーハング形状を有する導電材
料層２８が成長するに伴い、開口部２５の実質的な直径
が次第に縮小されるので、開口部２５の底部において堆
積に寄与する蒸着粒子は、次第に開口部２５の中央付近
を通過するものに限られるようになる。その結果、開口
部２５の底部には円錐形の堆積物が形成され、この円錐
形の堆積物が電子放出電極２６となる。
材料としてモリブデン（Ｍｏ）を垂直蒸着する（入射角
３度〜１０度）。このとき、図７の（Ａ）に示すよう
に、剥離層２７上でオーバーハング形状を有する導電材
料層２８が成長するに伴い、開口部２５の実質的な直径
が次第に縮小されるので、開口部２５の底部において堆
積に寄与する蒸着粒子は、次第に開口部２５の中央付近
を通過するものに限られるようになる。その結果、開口
部２５の底部には円錐形の堆積物が形成され、この円錐
形の堆積物が電子放出電極２６となる。
【００１２】［工程−１３０］その後、リフト・オフ法
にて剥離層２７をゲート電極２４の表面から剥離し、ゲ
ート電極２４の上方の導電材料層２８を選択的に除去す
る（図７の（Ｂ）参照）。こうして、複数のスピント型
電界放出素子が形成されたカソード・パネルを得ること
ができる。
にて剥離層２７をゲート電極２４の表面から剥離し、ゲ
ート電極２４の上方の導電材料層２８を選択的に除去す
る（図７の（Ｂ）参照）。こうして、複数のスピント型
電界放出素子が形成されたカソード・パネルを得ること
ができる。
【００１３】
【発明が解決しようとする課題】ところで、大型の表示
装置を製造するためには、極めて清浄な処理と高い加工
精度が要求される。例えば、３８万画素のカラー表示装
置を製造するためには１１４万の電子放出領域を形成す
る必要がある。また、スピント型電界放出素子から表示
装置を構成する場合には、１つの電子放出領域を数十乃
至千個程度のスピント型電界放出素子から構成しなけれ
ばならない。従って、数μｍ未満にそれぞれが近接した
数千万以上の微細な電界放出素子を作製する必要があ
る。
装置を製造するためには、極めて清浄な処理と高い加工
精度が要求される。例えば、３８万画素のカラー表示装
置を製造するためには１１４万の電子放出領域を形成す
る必要がある。また、スピント型電界放出素子から表示
装置を構成する場合には、１つの電子放出領域を数十乃
至千個程度のスピント型電界放出素子から構成しなけれ
ばならない。従って、数μｍ未満にそれぞれが近接した
数千万以上の微細な電界放出素子を作製する必要があ
る。
【００１４】然るに、上述のスピント型電界放出素子の
製造工程においては、大面積の表示装置を製造するため
に大面積の支持体（例えば、ガラス基板）全体に亙って
剥離層２７の剥離を行う必要があるが、かかる剥離層２
７の剥離は電界放出素子の欠陥発生の原因となる。ま
た、ドライプロセスにおいても、大面積の支持体の加工
に際して反応生成物の蓄積量が増加し、パーティクルに
より電界放出素子に欠陥が発生し易くなる。ゲート電極
２４と電子放出電極２６との間に導電性の異物が存在す
ると、ゲート電極２４と電子放出電極２６とが短絡する
結果、電界放出素子から電子が放出されなくなり、表示
装置においては暗点（滅点）が出現する。カソード・パ
ネルにおいては、通常、複数の電子放出領域が１次元的
（ストライプ状）に配列された電子放出領域列が複数並
置されているので、電界放出素子の短絡が発生すると、
かかる電界放出素子を含むストライプ状の電子放出領域
列の一列全体の完全なる表示が出来なくなる場合もあ
る。
製造工程においては、大面積の表示装置を製造するため
に大面積の支持体（例えば、ガラス基板）全体に亙って
剥離層２７の剥離を行う必要があるが、かかる剥離層２
７の剥離は電界放出素子の欠陥発生の原因となる。ま
た、ドライプロセスにおいても、大面積の支持体の加工
に際して反応生成物の蓄積量が増加し、パーティクルに
より電界放出素子に欠陥が発生し易くなる。ゲート電極
２４と電子放出電極２６との間に導電性の異物が存在す
ると、ゲート電極２４と電子放出電極２６とが短絡する
結果、電界放出素子から電子が放出されなくなり、表示
装置においては暗点（滅点）が出現する。カソード・パ
ネルにおいては、通常、複数の電子放出領域が１次元的
（ストライプ状）に配列された電子放出領域列が複数並
置されているので、電界放出素子の短絡が発生すると、
かかる電界放出素子を含むストライプ状の電子放出領域
列の一列全体の完全なる表示が出来なくなる場合もあ
る。
【００１５】電界放出素子製造後の異物の除去は、現
在、２−（２アミノエトキシ）エタノールを主成分とす
る清浄剤を用いた支持体全体の洗浄、純水を用いた超音
波清浄、ブラシスクラブ法等によって行われているが、
異物の完全なる除去は困難である。
在、２−（２アミノエトキシ）エタノールを主成分とす
る清浄剤を用いた支持体全体の洗浄、純水を用いた超音
波清浄、ブラシスクラブ法等によって行われているが、
異物の完全なる除去は困難である。
【００１６】また、開口部２５の側面に剥離層２７やそ
の剥離残渣、導電材料層２８が付着したままの状態にな
ると、ゲート電極２４と電子放出電極２６とが短絡する
結果、電界放出素子から電子が放出されなくなり、表示
装置においては暗点（滅点）が出現する。
の剥離残渣、導電材料層２８が付着したままの状態にな
ると、ゲート電極２４と電子放出電極２６とが短絡する
結果、電界放出素子から電子が放出されなくなり、表示
装置においては暗点（滅点）が出現する。
【００１７】尚、以下、ゲート電極２４と電子放出電極
２６との間に導電性の異物が存在し、ゲート電極２４と
電子放出電極２６とが短絡している状態の電界放出素
子、及び、開口部２５の側面に剥離層２７やその剥離残
渣、導電材料層２８が付着したままの状態になり、ゲー
ト電極２４と電子放出電極２６とが短絡している状態の
電界放出素子を総称して、欠陥電界放出素子と呼び、こ
れらの状態を欠陥部と呼ぶ。
２６との間に導電性の異物が存在し、ゲート電極２４と
電子放出電極２６とが短絡している状態の電界放出素
子、及び、開口部２５の側面に剥離層２７やその剥離残
渣、導電材料層２８が付着したままの状態になり、ゲー
ト電極２４と電子放出電極２６とが短絡している状態の
電界放出素子を総称して、欠陥電界放出素子と呼び、こ
れらの状態を欠陥部と呼ぶ。
【００１８】従って、本発明の目的は、欠陥電界放出素
子の実質的な除去することを可能とする冷陰極電界電子
放出素子の検査方法（欠陥部除去方法）、かかる検査方
法を適用した冷陰極電界電子放出表示装置用のカソード
・パネルの検査方法（欠陥部状方法）、及び、冷陰極電
界電子放出表示装置の製造方法を提供することにある。
子の実質的な除去することを可能とする冷陰極電界電子
放出素子の検査方法（欠陥部除去方法）、かかる検査方
法を適用した冷陰極電界電子放出表示装置用のカソード
・パネルの検査方法（欠陥部状方法）、及び、冷陰極電
界電子放出表示装置の製造方法を提供することにある。
【００１９】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の冷陰極電界電子放出素子の検査方法は、電
子放出部及びゲート電極が支持体上に形成されて成る冷
陰極電界電子放出素子を酸化性雰囲気に置き、電子放出
部とゲート電極との間に電圧を印加することを特徴とす
る。
めの本発明の冷陰極電界電子放出素子の検査方法は、電
子放出部及びゲート電極が支持体上に形成されて成る冷
陰極電界電子放出素子を酸化性雰囲気に置き、電子放出
部とゲート電極との間に電圧を印加することを特徴とす
る。
【００２０】上記の目的を達成するための本発明の冷陰
極電界電子放出表示装置用のカソード・パネルの検査方
法は、支持体上に電子放出部及びゲート電極から成る冷
陰極電界電子放出素子が形成されたカソード・パネルを
酸化性雰囲気に置き、電子放出部とゲート電極との間に
電圧を印加することを特徴とする。
極電界電子放出表示装置用のカソード・パネルの検査方
法は、支持体上に電子放出部及びゲート電極から成る冷
陰極電界電子放出素子が形成されたカソード・パネルを
酸化性雰囲気に置き、電子放出部とゲート電極との間に
電圧を印加することを特徴とする。
【００２１】上記の目的を達成するための本発明の冷陰
極電界電子放出表示装置の製造方法は、複数の画素から
構成され、各画素は、カソード・パネルに設けられた冷
陰極電界電子放出素子と、冷陰極電界電子放出素子に対
向してアノード・パネル上に設けられたアノード電極及
び蛍光体層とから構成された冷陰極電界電子放出表示装
置の製造方法であって、（イ）電子放出部及びゲート電
極から成る冷陰極電界電子放出素子を形成し、以て、支
持体及び冷陰極電界電子放出素子から構成されたカソー
ド・パネルを得る工程と、（ロ）該カソード・パネルと
アノード・パネルとを張り合わせる工程と、（ハ）張り
合わされたカソード・パネルとアノード・パネルとによ
って形成された空間を酸化性雰囲気とし、電子放出部と
ゲート電極との間に電圧を印加する工程と、（ニ）張り
合わされたカソード・パネルとアノード・パネルとによ
って形成された空間を排気し、所望の真空状態とする工
程、から成ることを特徴とする。
極電界電子放出表示装置の製造方法は、複数の画素から
構成され、各画素は、カソード・パネルに設けられた冷
陰極電界電子放出素子と、冷陰極電界電子放出素子に対
向してアノード・パネル上に設けられたアノード電極及
び蛍光体層とから構成された冷陰極電界電子放出表示装
置の製造方法であって、（イ）電子放出部及びゲート電
極から成る冷陰極電界電子放出素子を形成し、以て、支
持体及び冷陰極電界電子放出素子から構成されたカソー
ド・パネルを得る工程と、（ロ）該カソード・パネルと
アノード・パネルとを張り合わせる工程と、（ハ）張り
合わされたカソード・パネルとアノード・パネルとによ
って形成された空間を酸化性雰囲気とし、電子放出部と
ゲート電極との間に電圧を印加する工程と、（ニ）張り
合わされたカソード・パネルとアノード・パネルとによ
って形成された空間を排気し、所望の真空状態とする工
程、から成ることを特徴とする。
【００２２】本発明の冷陰極電界電子放出素子の検査方
法、冷陰極電界電子放出表示装置用のカソード・パネル
の製造方法、及び冷陰極電界電子放出表示装置の製造方
法（これらを総称して、単に、本発明と呼ぶ場合があ
る）においては、冷陰極電界電子放出素子（以下、単
に、電界放出素子と呼ぶ）あるいはカソード・パネルを
酸化性雰囲気に置き、電子放出部とゲート電極との間に
電圧を印加することにより、放出部とゲート電極との間
が短絡状態にあるとき、電子放出部及び／又はゲート電
極を構成する材料の少なくとも一部を酸化し、以て、電
子放出部とゲート電極との間を不導電状態とすることが
好ましい。
法、冷陰極電界電子放出表示装置用のカソード・パネル
の製造方法、及び冷陰極電界電子放出表示装置の製造方
法（これらを総称して、単に、本発明と呼ぶ場合があ
る）においては、冷陰極電界電子放出素子（以下、単
に、電界放出素子と呼ぶ）あるいはカソード・パネルを
酸化性雰囲気に置き、電子放出部とゲート電極との間に
電圧を印加することにより、放出部とゲート電極との間
が短絡状態にあるとき、電子放出部及び／又はゲート電
極を構成する材料の少なくとも一部を酸化し、以て、電
子放出部とゲート電極との間を不導電状態とすることが
好ましい。
【００２３】本発明においては、酸化性雰囲気に置かれ
た電子放出部とゲート電極との間に電圧を印加する。欠
陥部が存在する場合には電子放出部とゲート電極との間
に電流が流れる結果、欠陥部近傍の電子放出部及び／又
はゲート電極が発熱し、電子放出部及び／又はゲート電
極を構成する材料が化学変化を起こし、電子放出部とゲ
ート電極との間が不導電状態となる。それ故、欠陥部
（欠陥電界放出素子）が実質的に除去される結果、かか
る欠陥電界放出素子を含む電子放出部あるいはストライ
プ状の電子放出部列の一列全体の完全なる表示が出来な
くなるといった問題の発生を回避することができる。
た電子放出部とゲート電極との間に電圧を印加する。欠
陥部が存在する場合には電子放出部とゲート電極との間
に電流が流れる結果、欠陥部近傍の電子放出部及び／又
はゲート電極が発熱し、電子放出部及び／又はゲート電
極を構成する材料が化学変化を起こし、電子放出部とゲ
ート電極との間が不導電状態となる。それ故、欠陥部
（欠陥電界放出素子）が実質的に除去される結果、かか
る欠陥電界放出素子を含む電子放出部あるいはストライ
プ状の電子放出部列の一列全体の完全なる表示が出来な
くなるといった問題の発生を回避することができる。
【００２４】
【発明の実施の形態】以下、図面を参照して、発明の実
施の形態（以下、実施の形態と略称する）に基づき本発
明を説明する。
施の形態（以下、実施の形態と略称する）に基づき本発
明を説明する。
【００２５】（実施の形態１）実施の形態１は、本発明
の電子放出素子の検査方法（電子放出素子の製造方法に
包含される）、表示装置用のカソード・パネルの検査方
法（カソード・パネルの製造方法に包含される）、及び
表示装置の製造方法に関する。実施の形態１において
は、１つの電子放出領域１２は、複数（例えば、数十乃
至千個程度）のスピント型電界放出素子から構成されて
いる。この表示装置の概念図を図１に示し、カソード・
パネル１０及びアノード・パネル６０の一部分の模式的
な分解斜視図を図２に示す。また、カソード・パネル１
０の模式的な部分的斜視図を図３の（Ａ）に示し、カソ
ード電極２２、ゲート電極２４、電子放出電極２６等の
配置を示すための分解斜視図を図３の（Ｂ）に示す。
尚、図３の（Ｂ）においては、支持体や絶縁層等の図示
を省略している。
の電子放出素子の検査方法（電子放出素子の製造方法に
包含される）、表示装置用のカソード・パネルの検査方
法（カソード・パネルの製造方法に包含される）、及び
表示装置の製造方法に関する。実施の形態１において
は、１つの電子放出領域１２は、複数（例えば、数十乃
至千個程度）のスピント型電界放出素子から構成されて
いる。この表示装置の概念図を図１に示し、カソード・
パネル１０及びアノード・パネル６０の一部分の模式的
な分解斜視図を図２に示す。また、カソード・パネル１
０の模式的な部分的斜視図を図３の（Ａ）に示し、カソ
ード電極２２、ゲート電極２４、電子放出電極２６等の
配置を示すための分解斜視図を図３の（Ｂ）に示す。
尚、図３の（Ｂ）においては、支持体や絶縁層等の図示
を省略している。
【００２６】スピント型電界放出素子の構造は、図７の
（Ｂ）に示したとおりである。即ち、スピント型電界放
出素子は、（Ａ）支持体２１上に形成されたカソード電
極２２、（Ｂ）カソード電極２２上を含む支持体２１上
に形成された絶縁層２３、（Ｃ）絶縁層２３上に形成さ
れたゲート電極２４、（Ｄ）ゲート電極２４及び絶縁層
２３を貫通した開口部２５、並びに、（Ｅ）開口部２５
の底部に位置するカソード電極２２上に形成された錐状
形状を有する電子放出電極２６、から構成されており、
電子放出電極２６が電子放出部に相当する。即ち、電子
放出電極２６の先端部から電子が放出される。スピント
型電界放出素子の基本的な製造方法は、図６及び図７を
参照して、［工程−１００］〜［工程−１３０］にて先
に説明したとおりである。また、カソード・パネル１０
及びアノード・パネル６０の基本的な構成は、図１及び
図２を参照して先に説明したとおりである。
（Ｂ）に示したとおりである。即ち、スピント型電界放
出素子は、（Ａ）支持体２１上に形成されたカソード電
極２２、（Ｂ）カソード電極２２上を含む支持体２１上
に形成された絶縁層２３、（Ｃ）絶縁層２３上に形成さ
れたゲート電極２４、（Ｄ）ゲート電極２４及び絶縁層
２３を貫通した開口部２５、並びに、（Ｅ）開口部２５
の底部に位置するカソード電極２２上に形成された錐状
形状を有する電子放出電極２６、から構成されており、
電子放出電極２６が電子放出部に相当する。即ち、電子
放出電極２６の先端部から電子が放出される。スピント
型電界放出素子の基本的な製造方法は、図６及び図７を
参照して、［工程−１００］〜［工程−１３０］にて先
に説明したとおりである。また、カソード・パネル１０
及びアノード・パネル６０の基本的な構成は、図１及び
図２を参照して先に説明したとおりである。
【００２７】スピント型電界放出素子にあっては、ゲー
ト電極２４及び／又は電子放出電極２６は、電子放出電
極２６とゲート電極２４との間が短絡状態にあるとき、
酸化性雰囲気において電子放出電極２６とゲート電極２
４との間に電圧を印加することにより、少なくとも一部
が酸化され、以て、電子放出電極２６とゲート電極２４
との間が不導電状態となるような材料から構成されてい
ることが望ましい。一部の酸化は、ゲート電極２４のみ
であってもよいし、電子放出電極２６のみであってもよ
いし、ゲート電極２４と電子放出電極２６の両方であっ
てもよい。電子放出電極２６は全体が酸化されてもよい
し、一部分が酸化されてもよい。
ト電極２４及び／又は電子放出電極２６は、電子放出電
極２６とゲート電極２４との間が短絡状態にあるとき、
酸化性雰囲気において電子放出電極２６とゲート電極２
４との間に電圧を印加することにより、少なくとも一部
が酸化され、以て、電子放出電極２６とゲート電極２４
との間が不導電状態となるような材料から構成されてい
ることが望ましい。一部の酸化は、ゲート電極２４のみ
であってもよいし、電子放出電極２６のみであってもよ
いし、ゲート電極２４と電子放出電極２６の両方であっ
てもよい。電子放出電極２６は全体が酸化されてもよい
し、一部分が酸化されてもよい。
【００２８】ストライプ状にパターニングされたカソー
ド電極用導電材料層２２Ａ（図３の（Ａ）には１つのみ
を点線で示す）に、電子放出領域１２を構成するスピン
ト型電界放出素子のカソード電極２２が所望の数だけ存
在している。具体的には、ストライプ状のカソード電極
用導電材料層２２Ａそれ自体がカソード電極２２に相当
し、開口部２５の底部に位置するカソード電極用導電材
料層２２Ａの領域がカソード電極２２に該当する。ま
た、ストライプ状にパターニングされたゲート電極用導
電材料層２４Ａに、電子放出領域１２を構成するスピン
ト型電界放出素子のゲート電極２４が所望の数だけ存在
している。具体的には、ストライプ状のゲート電極用導
電材料層２４Ａそれ自体がゲート電極２４に相当し、開
口部２５の近傍に位置するゲート電極用導電材料層２４
Ａの領域がゲート電極２４に該当する。そして、ストラ
イプ状のカソード電極用導電材料層２２Ａとストライプ
状のゲート電極用導電材料層２４Ａとが重複する領域
が、各電子放出領域１２に相当する。ストライプ状のカ
ソード電極用導電材料層２２Ａの延びる方向（第１の方
向とする）と、ストライプ状のゲート電極用導電材料層
２４Ａの延びる方向（第２の方向とする）とは異なる。
第２の方向は、第１の方向に対して直角であることが好
ましい。
ド電極用導電材料層２２Ａ（図３の（Ａ）には１つのみ
を点線で示す）に、電子放出領域１２を構成するスピン
ト型電界放出素子のカソード電極２２が所望の数だけ存
在している。具体的には、ストライプ状のカソード電極
用導電材料層２２Ａそれ自体がカソード電極２２に相当
し、開口部２５の底部に位置するカソード電極用導電材
料層２２Ａの領域がカソード電極２２に該当する。ま
た、ストライプ状にパターニングされたゲート電極用導
電材料層２４Ａに、電子放出領域１２を構成するスピン
ト型電界放出素子のゲート電極２４が所望の数だけ存在
している。具体的には、ストライプ状のゲート電極用導
電材料層２４Ａそれ自体がゲート電極２４に相当し、開
口部２５の近傍に位置するゲート電極用導電材料層２４
Ａの領域がゲート電極２４に該当する。そして、ストラ
イプ状のカソード電極用導電材料層２２Ａとストライプ
状のゲート電極用導電材料層２４Ａとが重複する領域
が、各電子放出領域１２に相当する。ストライプ状のカ
ソード電極用導電材料層２２Ａの延びる方向（第１の方
向とする）と、ストライプ状のゲート電極用導電材料層
２４Ａの延びる方向（第２の方向とする）とは異なる。
第２の方向は、第１の方向に対して直角であることが好
ましい。
【００２９】図４の（Ａ）に示すように、電子放出部に
相当する電子放出電極２６とゲート電極２４との間が短
絡状態にある電界放出素子が存在するとする。即ち、電
子放出電極２６とゲート電極２４との間に導電性の異物
３０がある電界放出素子が存在するとする。このような
場合、複数の電子放出領域が１次元的（ストライプ状）
に配列されているので、即ち、電界放出素子があたかも
並列に接続された状態となっているので、カソード電極
２２とゲート電極２４との間が短絡状態にあると、最悪
の場合、かかる電界放出素子を含むストライプ状の電子
放出領域列の一列全体の完全なる表示が出来なくなる場
合がある。
相当する電子放出電極２６とゲート電極２４との間が短
絡状態にある電界放出素子が存在するとする。即ち、電
子放出電極２６とゲート電極２４との間に導電性の異物
３０がある電界放出素子が存在するとする。このような
場合、複数の電子放出領域が１次元的（ストライプ状）
に配列されているので、即ち、電界放出素子があたかも
並列に接続された状態となっているので、カソード電極
２２とゲート電極２４との間が短絡状態にあると、最悪
の場合、かかる電界放出素子を含むストライプ状の電子
放出領域列の一列全体の完全なる表示が出来なくなる場
合がある。
【００３０】実施の形態１においては、カソード電極２
２、電子放出電極２６及びゲート電極２４は、タングス
テンから作製されている。電子放出部である電子放出電
極２６、及びゲート電極２４が支持体２１上に形成され
て成る冷陰極電界電子放出素子を酸化性雰囲気に置く。
具体的には、酸素ガスを含有するアルゴンガス雰囲気が
形成されたチャンバー内に、カソード・パネル１０を置
く。そして、電子放出部とゲート電極との間に電圧を印
加する。即ち、電子放出電極２６が接続されたカソード
電極２２とゲート電極２４との間に電圧を印加する。具
体的には、例えば１つのストライプ状のカソード電極用
導電材料層２２Ａの一端に電圧を印加した状態で、ゲー
ト電極用導電材料層２４Ａに順次、電圧を印加し、全て
のゲート電極用導電材料層２４Ａに対して係る操作が終
わったならば、次のカソード電極用導電材料層２２Ａに
電圧を印加した状態で、ゲート電極用導電材料層２４Ａ
に順次、電圧を印加し、全てのゲート電極用導電材料層
２４Ａに対して係る操作が終わったならば、次のカソー
ド電極用導電材料層２２Ａに電圧を印加するといった操
作を、全てのカソード電極用導電材料層２２Ａに対して
繰り返す。尚、これとは逆に、例えば、１つにゲート電
極用導電材料層２４Ａに電圧を印加した状態で、カソー
ド電極用導電材料層２２Ａに順次、電圧を印加し、全て
のカソード電極用導電材料層２２Ａに対して係る操作が
終わったならば、次のゲート電極用導電材料層２４Ａに
電圧を印加した状態で、カソード電極用導電材料層２２
Ａに順次、電圧を印加し、全てのカソード電極用導電材
料層２２Ａに対して係る操作が終わったならば、次のゲ
ート電極用導電材料層２４Ａに電圧を印加するといった
操作を、全てのゲート電極用導電材料層２４Ａに対して
繰り返してもよい。
２、電子放出電極２６及びゲート電極２４は、タングス
テンから作製されている。電子放出部である電子放出電
極２６、及びゲート電極２４が支持体２１上に形成され
て成る冷陰極電界電子放出素子を酸化性雰囲気に置く。
具体的には、酸素ガスを含有するアルゴンガス雰囲気が
形成されたチャンバー内に、カソード・パネル１０を置
く。そして、電子放出部とゲート電極との間に電圧を印
加する。即ち、電子放出電極２６が接続されたカソード
電極２２とゲート電極２４との間に電圧を印加する。具
体的には、例えば１つのストライプ状のカソード電極用
導電材料層２２Ａの一端に電圧を印加した状態で、ゲー
ト電極用導電材料層２４Ａに順次、電圧を印加し、全て
のゲート電極用導電材料層２４Ａに対して係る操作が終
わったならば、次のカソード電極用導電材料層２２Ａに
電圧を印加した状態で、ゲート電極用導電材料層２４Ａ
に順次、電圧を印加し、全てのゲート電極用導電材料層
２４Ａに対して係る操作が終わったならば、次のカソー
ド電極用導電材料層２２Ａに電圧を印加するといった操
作を、全てのカソード電極用導電材料層２２Ａに対して
繰り返す。尚、これとは逆に、例えば、１つにゲート電
極用導電材料層２４Ａに電圧を印加した状態で、カソー
ド電極用導電材料層２２Ａに順次、電圧を印加し、全て
のカソード電極用導電材料層２２Ａに対して係る操作が
終わったならば、次のゲート電極用導電材料層２４Ａに
電圧を印加した状態で、カソード電極用導電材料層２２
Ａに順次、電圧を印加し、全てのカソード電極用導電材
料層２２Ａに対して係る操作が終わったならば、次のゲ
ート電極用導電材料層２４Ａに電圧を印加するといった
操作を、全てのゲート電極用導電材料層２４Ａに対して
繰り返してもよい。
【００３１】尚、カソード電極用導電材料層２２Ａ及び
ゲート電極用導電材料層２４Ａに印加する電圧は、走査
用電圧及び制御用電圧に限定されない。要は、電子放出
部である電子放出電極２６とゲート電極２４との間が短
絡状態にあるとき、電子放出電極２６及び／又はゲート
電極２４を構成する材料の少なくとも一部が酸化され、
以て、電子放出電極２６とゲート電極２４との間が不導
電状態となるような電圧であればよい。場合によって
は、電子放出領域１２の抵抗値や異常発熱を測定して短
絡の有無を検査する配線短絡試験を予め行い、欠陥電界
放出素子を含む電子放出領域１２に対してのみ、電子放
出電極２６及び／又はゲート電極２４を構成する材料の
少なくとも一部が酸化され、以て、電子放出電極２６と
ゲート電極２４との間が不導電状態となるような電圧を
印加してもよい。
ゲート電極用導電材料層２４Ａに印加する電圧は、走査
用電圧及び制御用電圧に限定されない。要は、電子放出
部である電子放出電極２６とゲート電極２４との間が短
絡状態にあるとき、電子放出電極２６及び／又はゲート
電極２４を構成する材料の少なくとも一部が酸化され、
以て、電子放出電極２６とゲート電極２４との間が不導
電状態となるような電圧であればよい。場合によって
は、電子放出領域１２の抵抗値や異常発熱を測定して短
絡の有無を検査する配線短絡試験を予め行い、欠陥電界
放出素子を含む電子放出領域１２に対してのみ、電子放
出電極２６及び／又はゲート電極２４を構成する材料の
少なくとも一部が酸化され、以て、電子放出電極２６と
ゲート電極２４との間が不導電状態となるような電圧を
印加してもよい。
【００３２】電子放出電極２６とゲート電極２４との間
が短絡状態にある電界放出素子にあっては電流が流れる
結果、電子放出電極２６及び／又はゲート電極２４が発
熱し、酸化され、電子放出電極２６及び／又はゲート電
極２４は不導電状態となる。この状態を図４の（Ｂ）に
模式的に示すが、参照番号２６Ａは酸化された電子放出
電極を示し、参照番号２４Ｂはゲート電極の酸化された
部分を示す。以上の結果、電子放出電極２６とゲート電
極２４との間の短絡状態が解消され、欠陥部が実質的に
除去される結果、かかる電界放出素子を含むストライプ
状の電子放出領域列の一列全体の完全なる表示が出来な
くなるといった問題の発生を回避することができる。
尚、電子放出電極２６あるいはゲート電極２４のどちら
が酸化されるか、若しくは両方が酸化されるかは、更に
は、電子放出電極２６やゲート電極２４がどの程度、酸
化されるかは、電子放出電極２６とゲート電極２４を構
成する材料、カソード電極用導電材料層２２Ａ及びゲー
ト電極用導電材料層２４Ａに印加する電圧、酸化性雰囲
気の条件等に依存する。
が短絡状態にある電界放出素子にあっては電流が流れる
結果、電子放出電極２６及び／又はゲート電極２４が発
熱し、酸化され、電子放出電極２６及び／又はゲート電
極２４は不導電状態となる。この状態を図４の（Ｂ）に
模式的に示すが、参照番号２６Ａは酸化された電子放出
電極を示し、参照番号２４Ｂはゲート電極の酸化された
部分を示す。以上の結果、電子放出電極２６とゲート電
極２４との間の短絡状態が解消され、欠陥部が実質的に
除去される結果、かかる電界放出素子を含むストライプ
状の電子放出領域列の一列全体の完全なる表示が出来な
くなるといった問題の発生を回避することができる。
尚、電子放出電極２６あるいはゲート電極２４のどちら
が酸化されるか、若しくは両方が酸化されるかは、更に
は、電子放出電極２６やゲート電極２４がどの程度、酸
化されるかは、電子放出電極２６とゲート電極２４を構
成する材料、カソード電極用導電材料層２２Ａ及びゲー
ト電極用導電材料層２４Ａに印加する電圧、酸化性雰囲
気の条件等に依存する。
【００３３】場合によっては、図５の（Ａ）に模式的に
示すように、開口部２５の側面に剥離層やその剥離残
渣、導電材料層が付着したままの状態になっている場合
がある。尚、図５の（Ａ）においては、これらを導電性
薄膜３１で表す。このような状態にあっても、ゲート電
極２４と電子放出電極２６とが短絡状態となる。この場
合にも、電子放出部である電子放出電極２６、及びゲー
ト電極２４が支持体２１上に形成されて成る冷陰極電界
電子放出素子を酸化性雰囲気に置く。具体的には、酸素
ガスを含有するアルゴンガス雰囲気が形成されたチャン
バー内に、カソード・パネル１０を置く。そして、電子
放出部とゲート電極との間に電圧を印加する。具体的に
は、電子放出電極２６が接続されたカソード電極２２と
ゲート電極２４との間に電圧を印加する。電子放出電極
２６とゲート電極２４との間が短絡状態にある電界放出
素子にあっては電流が流れる結果、電子放出電極２６及
び／又はゲート電極２４が発熱し、酸化され、電子放出
電極２６及び／又はゲート電極２４は不導電状態とな
る。この状態を図５の（Ｂ）に模式的に示す。以上の結
果、電子放出電極２６とゲート電極２４との間の短絡状
態が解消され、欠陥部が実質的に除去される結果、かか
る電界放出素子を含むストライプ状の電子放出領域列の
一列全体の完全なる表示が出来なくなるといった問題の
発生を回避することができる。
示すように、開口部２５の側面に剥離層やその剥離残
渣、導電材料層が付着したままの状態になっている場合
がある。尚、図５の（Ａ）においては、これらを導電性
薄膜３１で表す。このような状態にあっても、ゲート電
極２４と電子放出電極２６とが短絡状態となる。この場
合にも、電子放出部である電子放出電極２６、及びゲー
ト電極２４が支持体２１上に形成されて成る冷陰極電界
電子放出素子を酸化性雰囲気に置く。具体的には、酸素
ガスを含有するアルゴンガス雰囲気が形成されたチャン
バー内に、カソード・パネル１０を置く。そして、電子
放出部とゲート電極との間に電圧を印加する。具体的に
は、電子放出電極２６が接続されたカソード電極２２と
ゲート電極２４との間に電圧を印加する。電子放出電極
２６とゲート電極２４との間が短絡状態にある電界放出
素子にあっては電流が流れる結果、電子放出電極２６及
び／又はゲート電極２４が発熱し、酸化され、電子放出
電極２６及び／又はゲート電極２４は不導電状態とな
る。この状態を図５の（Ｂ）に模式的に示す。以上の結
果、電子放出電極２６とゲート電極２４との間の短絡状
態が解消され、欠陥部が実質的に除去される結果、かか
る電界放出素子を含むストライプ状の電子放出領域列の
一列全体の完全なる表示が出来なくなるといった問題の
発生を回避することができる。
【００３４】こうして電子放出素子の検査（欠陥部除
去）が完了し、あるいは又、表示装置用のカソード・パ
ネルの検査（欠陥部除去）が完了する。次いで、かかる
電界放出素子が多数形成されたカソード・パネル１０を
アノード・パネル６０と組み合わせることにより、表示
装置を作製する。具体的には、セラミックスやガラス、
石英から作製された高さ約１ｍｍの枠体を用意し、枠体
とアノード・パネル６０、及び枠体とカソード・パネル
１０との間にフリットガラスから成るシール材を塗布し
ておき、かかるシール材を乾燥した後、約４５０゜Ｃで
１０〜３０分焼成すればよい。その後、表示装置の内部
を１０-4Ｐａ程度の真空度となるまで排気し、適当な方
法で封止する。
去）が完了し、あるいは又、表示装置用のカソード・パ
ネルの検査（欠陥部除去）が完了する。次いで、かかる
電界放出素子が多数形成されたカソード・パネル１０を
アノード・パネル６０と組み合わせることにより、表示
装置を作製する。具体的には、セラミックスやガラス、
石英から作製された高さ約１ｍｍの枠体を用意し、枠体
とアノード・パネル６０、及び枠体とカソード・パネル
１０との間にフリットガラスから成るシール材を塗布し
ておき、かかるシール材を乾燥した後、約４５０゜Ｃで
１０〜３０分焼成すればよい。その後、表示装置の内部
を１０-4Ｐａ程度の真空度となるまで排気し、適当な方
法で封止する。
【００３５】尚、電界放出素子の検査（欠陥部除去）
を、表示装置を作製した後に行ってもよい。即ち、電子
放出部である電子放出電極２６及びゲート電極２４から
成るスピント型電界放出素子を形成して、支持体２１及
びスピント型電界放出素子から構成されたカソード・パ
ネル１０を得た後、カソード・パネル１０とアノード・
パネル６０とを上述の方法にて張り合わせる。そして、
張り合わされたカソード・パネル１０とアノード・パネ
ル６０と枠体によって形成された空間を酸化性雰囲気
（例えば、酸素ガスを含有するアルゴンガス雰囲気）と
し、電子放出部である電子放出電極２６とゲート電極２
４との間に電圧を印加する。電圧の印加方法は前述と同
様とすればよい。その結果、電子放出電極２６とゲート
電極２４との間が短絡状態にある電界放出素子にあって
は電流が流れ、電子放出電極２６及び／又はゲート電極
２４が発熱し、酸化され、電子放出電極２６及び／又は
ゲート電極２４は不導電状態となる。あるいは又、開口
部２５の側面に剥離層やその剥離残渣、導電材料層が付
着したままの状態になっている場合にあっても、かかる
電界放出素子にあっては電流が流れる結果、電子放出電
極２６及び／又はゲート電極２４が発熱し、酸化され、
電子放出電極２６及び／又はゲート電極２４は不導電状
態となる。以上の結果、電子放出電極２６とゲート電極
２４との間の短絡状態が解消され、欠陥部が実質的に除
去される結果、かかる電界放出素子を含むストライプ状
の電子放出領域列の一列全体の完全なる表示が出来なく
なるといった問題の発生を回避することができる。
を、表示装置を作製した後に行ってもよい。即ち、電子
放出部である電子放出電極２６及びゲート電極２４から
成るスピント型電界放出素子を形成して、支持体２１及
びスピント型電界放出素子から構成されたカソード・パ
ネル１０を得た後、カソード・パネル１０とアノード・
パネル６０とを上述の方法にて張り合わせる。そして、
張り合わされたカソード・パネル１０とアノード・パネ
ル６０と枠体によって形成された空間を酸化性雰囲気
（例えば、酸素ガスを含有するアルゴンガス雰囲気）と
し、電子放出部である電子放出電極２６とゲート電極２
４との間に電圧を印加する。電圧の印加方法は前述と同
様とすればよい。その結果、電子放出電極２６とゲート
電極２４との間が短絡状態にある電界放出素子にあって
は電流が流れ、電子放出電極２６及び／又はゲート電極
２４が発熱し、酸化され、電子放出電極２６及び／又は
ゲート電極２４は不導電状態となる。あるいは又、開口
部２５の側面に剥離層やその剥離残渣、導電材料層が付
着したままの状態になっている場合にあっても、かかる
電界放出素子にあっては電流が流れる結果、電子放出電
極２６及び／又はゲート電極２４が発熱し、酸化され、
電子放出電極２６及び／又はゲート電極２４は不導電状
態となる。以上の結果、電子放出電極２６とゲート電極
２４との間の短絡状態が解消され、欠陥部が実質的に除
去される結果、かかる電界放出素子を含むストライプ状
の電子放出領域列の一列全体の完全なる表示が出来なく
なるといった問題の発生を回避することができる。
【００３６】尚、表示装置の組立後におけるカソード電
極２２及びゲート電極２４に印加する電圧は、走査用電
圧及び制御用電圧に限定されない。要は、電子放出部で
ある電子放出電極２６とゲート電極２４との間が短絡状
態にあるとき、電子放出電極２６及び／又はゲート電極
２４を構成する材料の少なくとも一部が酸化され、以
て、電子放出電極２６とゲート電極２４との間が不導電
状態となるような電圧であればよい。場合によっては、
電子放出領域１２の抵抗値や異常発熱を測定して短絡の
有無を検査する配線短絡試験を予め行い、欠陥電界放出
素子を含む電子放出領域１２に対してのみ、電子放出電
極２６及び／又はゲート電極２４を構成する材料の少な
くとも一部が酸化され、以て、電子放出電極２６とゲー
ト電極２４との間が不導電状態となるような電圧を印加
してもよい。
極２２及びゲート電極２４に印加する電圧は、走査用電
圧及び制御用電圧に限定されない。要は、電子放出部で
ある電子放出電極２６とゲート電極２４との間が短絡状
態にあるとき、電子放出電極２６及び／又はゲート電極
２４を構成する材料の少なくとも一部が酸化され、以
て、電子放出電極２６とゲート電極２４との間が不導電
状態となるような電圧であればよい。場合によっては、
電子放出領域１２の抵抗値や異常発熱を測定して短絡の
有無を検査する配線短絡試験を予め行い、欠陥電界放出
素子を含む電子放出領域１２に対してのみ、電子放出電
極２６及び／又はゲート電極２４を構成する材料の少な
くとも一部が酸化され、以て、電子放出電極２６とゲー
ト電極２４との間が不導電状態となるような電圧を印加
してもよい。
【００３７】その後、張り合わされたカソード・パネル
１０とアノード・パネル６０と枠体によって形成された
空間を排気し、所望の真空状態とし、適当な方法で封止
すれば、表示装置が完成する。
１０とアノード・パネル６０と枠体によって形成された
空間を排気し、所望の真空状態とし、適当な方法で封止
すれば、表示装置が完成する。
【００３８】（実施の形態２）実施の形態２は実施の形
態１の変形であり、スピント型電界放出素子の構造及び
製造工程が、実施の形態１における電界放出素子と異な
っている。実施の形態２におけるスピント型電界放出素
子の構造は、図８に模式的な一部端面図を示すように、
密着層４０が形成されている点を除き、実質的に実施の
形態１のスピント型電界放出素子と同じである。尚、電
子放出素子の検査方法、表示装置用のカソード・パネル
の検査方法、及び表示装置の製造方法に関しては、実質
的に実施の形態１と同じとすることができるので、詳細
な説明は省略する。
態１の変形であり、スピント型電界放出素子の構造及び
製造工程が、実施の形態１における電界放出素子と異な
っている。実施の形態２におけるスピント型電界放出素
子の構造は、図８に模式的な一部端面図を示すように、
密着層４０が形成されている点を除き、実質的に実施の
形態１のスピント型電界放出素子と同じである。尚、電
子放出素子の検査方法、表示装置用のカソード・パネル
の検査方法、及び表示装置の製造方法に関しては、実質
的に実施の形態１と同じとすることができるので、詳細
な説明は省略する。
【００３９】図８に示したスピント型電界放出素子の製
造方法を、以下、支持体等の模式的な一部端面図である
図９〜図１１を参照して説明するが、このスピント型電
界放出素子は、基本的には、以下の工程に基づき作製さ
れる。即ち、 （ａ）支持体２１上にカソード電極２２を形成する工程 （ｂ）カソード電極２２上を含む支持体２１上に絶縁層
２３を形成する工程 （ｃ）絶縁層２３上にゲート電極２４を形成する工程 （ｄ）底部にカソード電極２２が露出した開口部２５
を、少なくとも絶縁層２３に形成する工程 （ｅ）開口部２５内を含む全面に電子放出電極形成用の
導電材料層４１を形成する工程 （ｆ）開口部２５の中央部に位置する導電材料層４１の
領域を遮蔽するように、マスク材料層４２を導電材料層
４１上に形成する工程 （ｇ）導電材料層４１の支持体２１に対して垂直な方向
におけるエッチング速度がマスク材料層４２の支持体に
対して垂直な方向におけるエッチング速度よりも速くな
る異方性エッチング条件下で導電材料層４１とマスク材
料層４２とをエッチングすることにより、導電材料層４
１から成り、先端部が錐状形状を有する電子放出電極２
６を開口部２５内に形成する工程
造方法を、以下、支持体等の模式的な一部端面図である
図９〜図１１を参照して説明するが、このスピント型電
界放出素子は、基本的には、以下の工程に基づき作製さ
れる。即ち、 （ａ）支持体２１上にカソード電極２２を形成する工程 （ｂ）カソード電極２２上を含む支持体２１上に絶縁層
２３を形成する工程 （ｃ）絶縁層２３上にゲート電極２４を形成する工程 （ｄ）底部にカソード電極２２が露出した開口部２５
を、少なくとも絶縁層２３に形成する工程 （ｅ）開口部２５内を含む全面に電子放出電極形成用の
導電材料層４１を形成する工程 （ｆ）開口部２５の中央部に位置する導電材料層４１の
領域を遮蔽するように、マスク材料層４２を導電材料層
４１上に形成する工程 （ｇ）導電材料層４１の支持体２１に対して垂直な方向
におけるエッチング速度がマスク材料層４２の支持体に
対して垂直な方向におけるエッチング速度よりも速くな
る異方性エッチング条件下で導電材料層４１とマスク材
料層４２とをエッチングすることにより、導電材料層４
１から成り、先端部が錐状形状を有する電子放出電極２
６を開口部２５内に形成する工程
【００４０】［工程−２００］先ず、例えばガラス基板
上に厚さ約０．６μｍのＳｉＯ2層を形成して成る支持
体２１上に、クロム（Ｃｒ）から成るカソード電極２２
を設ける。具体的には、支持体２１上に、例えばスパッ
タ法やＣＶＤ法にてクロムから成るカソード電極用導電
材料層を堆積させ、かかるカソード電極用導電材料層を
パターニングすることによって、複数のカソード電極２
２を含む、行方向に平行に延びるストライプ状のカソー
ド電極用導電材料層を形成することができる。カソード
電極用導電材料層の幅を例えば５０μｍ、カソード電極
用導電材料層間スペースを例えば３０μｍとする。その
後、カソード電極２２、カソード電極用導電材料層上を
含む支持体２１上に、ＳｉＯ2から成る絶縁層２３をプ
ラズマＣＶＤ法にて形成する。原料ガスとしてＴＥＯＳ
（テトラエトキシシラン）を使用する場合のＣＶＤ条件
を、以下の表１に例示する。絶縁層２３の厚さを約１μ
ｍとする。次に、絶縁層２３上の全面にクロムから成る
ゲート電極用導電材料層をスパッタ法にて製膜し、ゲー
ト電極用導電材料層のパターニングを行う。これによっ
て、複数のゲート電極２４を含む、列方向、即ちカソー
ド電極用導電材料層と直交する方向に平行に延びるスト
ライプ状のゲート電極用導電材料層を得ることができ
る。ゲート電極用導電材料層のスパッタ条件を以下の表
２に例示する。また、ゲート電極用導電材料層のパター
ニングを行うためのエッチング条件を、以下の表３に例
示する。
上に厚さ約０．６μｍのＳｉＯ2層を形成して成る支持
体２１上に、クロム（Ｃｒ）から成るカソード電極２２
を設ける。具体的には、支持体２１上に、例えばスパッ
タ法やＣＶＤ法にてクロムから成るカソード電極用導電
材料層を堆積させ、かかるカソード電極用導電材料層を
パターニングすることによって、複数のカソード電極２
２を含む、行方向に平行に延びるストライプ状のカソー
ド電極用導電材料層を形成することができる。カソード
電極用導電材料層の幅を例えば５０μｍ、カソード電極
用導電材料層間スペースを例えば３０μｍとする。その
後、カソード電極２２、カソード電極用導電材料層上を
含む支持体２１上に、ＳｉＯ2から成る絶縁層２３をプ
ラズマＣＶＤ法にて形成する。原料ガスとしてＴＥＯＳ
（テトラエトキシシラン）を使用する場合のＣＶＤ条件
を、以下の表１に例示する。絶縁層２３の厚さを約１μ
ｍとする。次に、絶縁層２３上の全面にクロムから成る
ゲート電極用導電材料層をスパッタ法にて製膜し、ゲー
ト電極用導電材料層のパターニングを行う。これによっ
て、複数のゲート電極２４を含む、列方向、即ちカソー
ド電極用導電材料層と直交する方向に平行に延びるスト
ライプ状のゲート電極用導電材料層を得ることができ
る。ゲート電極用導電材料層のスパッタ条件を以下の表
２に例示する。また、ゲート電極用導電材料層のパター
ニングを行うためのエッチング条件を、以下の表３に例
示する。
【００４１】［表１］ ［絶縁層２３の形成条件］ ＴＥＯＳ流量：８００ＳＣＣＭ Ｏ2流量 ：６００ＳＣＣＭ 圧力 ：１．１ｋＰａ ＲＦパワー ：０．７ｋＷ（１３．５６ＭＨｚ） 製膜温度 ：４０°Ｃ
【００４２】［表２］ ［ゲート電極用導電材料層の形成条件］ Ａｒ流量 ：１００ＳＣＣＭ 圧力 ：５Ｐａ ＤＣパワー ：２ｋＷ スパッタ温度：２００°Ｃ
【００４３】［表３］ ［ゲート電極用導電材料層のエッチング条件］ Ｃｌ2流量 ：１００ＳＣＣＭ Ｏ2流量 ：１００ＳＣＣＭ 圧力 ：０．７Ｐａ ＲＦパワー ：０．８ｋＷ（１３．５６ＭＨｚ） エッチング温度：６０°Ｃ
【００４４】次に、カソード電極用導電材料層とゲート
電極用導電材料層との重複領域、即ち、１画素領域にお
いて、ゲート電極用導電材料層と絶縁層２３とを貫通す
る開口部２５を形成する。開口部２５の平面形状は、例
えば、直径０．３μｍの円形である。開口部２５は、通
常、１画素領域に数百乃至千個程度形成される。開口部
２５を形成するには、通常のフォトリソグラフィ技術に
より形成されたレジスト層をマスクとして、先ず、塩素
系のエッチングガスを用いたＲＩＥ（反応性イオン・エ
ッチング）法によりゲート電極用導電材料層に開口部を
形成し、続いて、フルオロカーボン系のエッチングガス
を用いたＲＩＥ法により絶縁層２３に開口部を形成す
る。ゲート電極用導電材料層に開口部２５を形成する際
のＲＩＥ条件は、例えば表３に示したと同様とすればよ
い。絶縁層２３に開口部２５を形成する際のＲＩＥ条件
を、以下の表４に例示する。ＲＩＥ終了後のレジスト層
をアッシングにより除去する。アッシング条件を以下の
表５に例示する。このようにして、図９の（Ａ）に示す
構造を得ることができる。
電極用導電材料層との重複領域、即ち、１画素領域にお
いて、ゲート電極用導電材料層と絶縁層２３とを貫通す
る開口部２５を形成する。開口部２５の平面形状は、例
えば、直径０．３μｍの円形である。開口部２５は、通
常、１画素領域に数百乃至千個程度形成される。開口部
２５を形成するには、通常のフォトリソグラフィ技術に
より形成されたレジスト層をマスクとして、先ず、塩素
系のエッチングガスを用いたＲＩＥ（反応性イオン・エ
ッチング）法によりゲート電極用導電材料層に開口部を
形成し、続いて、フルオロカーボン系のエッチングガス
を用いたＲＩＥ法により絶縁層２３に開口部を形成す
る。ゲート電極用導電材料層に開口部２５を形成する際
のＲＩＥ条件は、例えば表３に示したと同様とすればよ
い。絶縁層２３に開口部２５を形成する際のＲＩＥ条件
を、以下の表４に例示する。ＲＩＥ終了後のレジスト層
をアッシングにより除去する。アッシング条件を以下の
表５に例示する。このようにして、図９の（Ａ）に示す
構造を得ることができる。
【００４５】［表４］ ［開口部２５の形成条件］ エッチング装置：平行平板型ＲＩＥ装置 Ｃ4Ｆ8流量 ：３０ＳＣＣＭ ＣＯ流量 ：７０ＳＣＣＭ Ａｒ流量 ：３００ＳＣＣＭ 圧力 ：７．３Ｐａ ＲＦパワー ：１．３ｋＷ（１３．５６ＭＨｚ） エッチング温度：２０°Ｃ
【００４６】［表５］ ［アッシング条件］ Ｏ2流量 ：１２００ＳＣＣＭ 圧力 ：７５Ｐａ ＲＦパワー ：１．３ｋＷ（１３．５６ＭＨｚ） アッシング温度：３００°Ｃ
【００４７】［工程−２１０］次に、全面に密着層４０
をスパッタ法にて形成する（図９の（Ｂ）参照）。この
密着層４０は、ゲート電極用導電材料層の非形成部や開
口部２５の側壁面に露出している絶縁層２３と、次の工
程で全面的に製膜される導電材料層４１との間の密着性
を高めるために設けられる層である。導電材料層４１を
タングステンで形成することを前提とし、タングステン
から成る密着層４０を、ＤＣスパッタ法により０．０７
μｍの厚さに形成する。このときのスパッタ条件を以下
の表６に例示する。
をスパッタ法にて形成する（図９の（Ｂ）参照）。この
密着層４０は、ゲート電極用導電材料層の非形成部や開
口部２５の側壁面に露出している絶縁層２３と、次の工
程で全面的に製膜される導電材料層４１との間の密着性
を高めるために設けられる層である。導電材料層４１を
タングステンで形成することを前提とし、タングステン
から成る密着層４０を、ＤＣスパッタ法により０．０７
μｍの厚さに形成する。このときのスパッタ条件を以下
の表６に例示する。
【００４８】［表６］ ［密着層４０の形成条件］ Ａｒ流量 ：１００ＳＣＣＭ 圧力 ：０．６７Ｐａ ＲＦパワー ：３ｋＷ（１３．５６ＭＨｚ） スパッタ温度：２００°Ｃ
【００４９】［工程−２２０］次に、開口部２５内を含
む全面に、厚さ約０．６μｍのタングステンから成る電
子放出電極形成用の導電材料層４１を水素還元減圧ＣＶ
Ｄ法により形成する（図１０の（Ａ）参照）。製膜条件
を以下の表７に例示する。製膜された導電材料層４１の
表面には、開口部２５の上端面と底面との間の段差を反
映した凹部４１Ａが形成される。
む全面に、厚さ約０．６μｍのタングステンから成る電
子放出電極形成用の導電材料層４１を水素還元減圧ＣＶ
Ｄ法により形成する（図１０の（Ａ）参照）。製膜条件
を以下の表７に例示する。製膜された導電材料層４１の
表面には、開口部２５の上端面と底面との間の段差を反
映した凹部４１Ａが形成される。
【００５０】［表７］ ［導電材料層４１の形成条件］ ＷＦ6流量：９５ＳＣＣＭ Ｈ2流量 ：７００ＳＣＣＭ 圧力 ：１．２×１０4Ｐａ 製膜温度 ：４３０゜Ｃ
【００５１】［工程−２３０］次に、開口部２５の中央
部に位置する導電材料層４１の領域（具体的には凹部４
１Ａ）を遮蔽するようにマスク材料層４２を形成する。
具体的には、先ず、ピンコート法により厚さ０．３５μ
ｍのレジスト層をマスク材料層４２として導電材料層４
１の上に形成する（図１０の（Ｂ）参照）。マスク材料
層４２は、導電材料層４１の凹部４１Ａを吸収し、ほぼ
平坦な表面となる。次に、マスク材料層４２を酸素系ガ
スを用いたＲＩＥ法によりエッチングする。このときの
ＲＩＥ条件を以下の表８に例示する。このエッチング
は、導電材料層４１の平坦面が露出した時点で終了す
る。これにより、導電材料層４１の凹部４１Ａを平坦に
埋め込むようにマスク材料層４２が残る（図１１の
（Ａ）参照）。
部に位置する導電材料層４１の領域（具体的には凹部４
１Ａ）を遮蔽するようにマスク材料層４２を形成する。
具体的には、先ず、ピンコート法により厚さ０．３５μ
ｍのレジスト層をマスク材料層４２として導電材料層４
１の上に形成する（図１０の（Ｂ）参照）。マスク材料
層４２は、導電材料層４１の凹部４１Ａを吸収し、ほぼ
平坦な表面となる。次に、マスク材料層４２を酸素系ガ
スを用いたＲＩＥ法によりエッチングする。このときの
ＲＩＥ条件を以下の表８に例示する。このエッチング
は、導電材料層４１の平坦面が露出した時点で終了す
る。これにより、導電材料層４１の凹部４１Ａを平坦に
埋め込むようにマスク材料層４２が残る（図１１の
（Ａ）参照）。
【００５２】［表８］ ［マスク材料層４２のエッチング条件］ Ｏ2流量 ：１００ＳＣＣＭ 圧力 ：５．３Ｐａ ＲＦパワー ：０．７ｋＷ（１３．５６ＭＨｚ） エッチング温度：２０°Ｃ
【００５３】［工程−２４０］次に、導電材料層４１と
マスク材料層４２と密着層４０とをエッチングし、円錐
形状の電子放出電極２６を形成する（図１１の（Ｂ）参
照）。これらの層のエッチングは、導電材料層４１のエ
ッチング速度がマスク材料層４２のエッチング速度より
も速くなる異方性エッチング条件下で行う。エッチング
条件を以下の表９に例示する。
マスク材料層４２と密着層４０とをエッチングし、円錐
形状の電子放出電極２６を形成する（図１１の（Ｂ）参
照）。これらの層のエッチングは、導電材料層４１のエ
ッチング速度がマスク材料層４２のエッチング速度より
も速くなる異方性エッチング条件下で行う。エッチング
条件を以下の表９に例示する。
【００５４】［表９］ ［導電材料層４１等のエッチング条件］ ＳＦ6流量 ：１５０ＳＣＣＭ Ｏ2流量 ：３０ＳＣＣＭ Ａｒ流量 ：９０ＳＣＣＭ 圧力 ：３５Ｐａ ＲＦパワー：０．７ｋＷ（１３．５６ＭＨｚ）
【００５５】［工程−２５０］その後、等方的なエッチ
ング条件にて開口部２５の内部において絶縁層２３に設
けられた開口部の側壁面を後退させると、図８に示した
電界放出素子が完成される。等方的なエッチングは、ケ
ミカルドライエッチングのようにラジカルを主エッチン
グ種として利用するドライエッチング、あるいは、エッ
チング液を利用するウェットエッチングにより行うこと
ができる。エッチング液として、例えば４９％フッ酸水
溶液と純水の１：１００（容積比）混合液を用いること
ができる。
ング条件にて開口部２５の内部において絶縁層２３に設
けられた開口部の側壁面を後退させると、図８に示した
電界放出素子が完成される。等方的なエッチングは、ケ
ミカルドライエッチングのようにラジカルを主エッチン
グ種として利用するドライエッチング、あるいは、エッ
チング液を利用するウェットエッチングにより行うこと
ができる。エッチング液として、例えば４９％フッ酸水
溶液と純水の１：１００（容積比）混合液を用いること
ができる。
【００５６】ここで、［工程−２４０］において、電子
放出電極２６が形成される機構について、図１２を参照
して説明する。図１２の（Ａ）は、エッチングの進行に
伴って、被エッチング物の表面プロファイルが一定時間
毎にどのように変化するかを示す模式図であり、図１２
の（Ｂ）は、エッチング時間と開口部中心における被エ
ッチング物の厚さとの関係を示すグラフである。開口部
中心におけるマスク材料層の厚さをｈp、開口部中心に
おける電子放出電極２６の高さをｈeとする。
放出電極２６が形成される機構について、図１２を参照
して説明する。図１２の（Ａ）は、エッチングの進行に
伴って、被エッチング物の表面プロファイルが一定時間
毎にどのように変化するかを示す模式図であり、図１２
の（Ｂ）は、エッチング時間と開口部中心における被エ
ッチング物の厚さとの関係を示すグラフである。開口部
中心におけるマスク材料層の厚さをｈp、開口部中心に
おける電子放出電極２６の高さをｈeとする。
【００５７】表９に示したエッチング条件では、レジス
ト材料から成るマスク材料層４２のエッチング速度より
も、導電材料層４１のエッチング速度の方が当然速い。
マスク材料層４２が存在しない領域では、導電材料層４
１が直ぐにエッチングされ始め、被エッチング物の表面
が速やかに下降してゆく。これに対して、マスク材料層
４２が存在する領域では、最初にマスク材料層４２が除
去されないとその下の導電材料層４１のエッチングが始
まらないので、マスク材料層４２がエッチングされてい
る間は被エッチング物の厚さの減少速度は遅く（ｈp減
少区間）、マスク材料層４２が消失した時点で初めて、
被エッチング物の厚さの減少速度がマスク材料層４２の
存在しない領域と同様に速くなる（ｈe減少区間）。ｈp
減少区間の開始時期は、マスク材料層４２が厚さが最大
となる開口部２５の中心で最も遅く、マスク材料層４２
の薄い開口部２５の周辺に向かって早くなる。このよう
にして、円錐形状の電子放出電極２６が形成される。
ト材料から成るマスク材料層４２のエッチング速度より
も、導電材料層４１のエッチング速度の方が当然速い。
マスク材料層４２が存在しない領域では、導電材料層４
１が直ぐにエッチングされ始め、被エッチング物の表面
が速やかに下降してゆく。これに対して、マスク材料層
４２が存在する領域では、最初にマスク材料層４２が除
去されないとその下の導電材料層４１のエッチングが始
まらないので、マスク材料層４２がエッチングされてい
る間は被エッチング物の厚さの減少速度は遅く（ｈp減
少区間）、マスク材料層４２が消失した時点で初めて、
被エッチング物の厚さの減少速度がマスク材料層４２の
存在しない領域と同様に速くなる（ｈe減少区間）。ｈp
減少区間の開始時期は、マスク材料層４２が厚さが最大
となる開口部２５の中心で最も遅く、マスク材料層４２
の薄い開口部２５の周辺に向かって早くなる。このよう
にして、円錐形状の電子放出電極２６が形成される。
【００５８】レジスト材料から成るマスク材料層４２の
エッチング速度に対する導電材料層４１のエッチング速
度の比を、「対レジスト選択比」と称することにする。
この対レジスト選択比が、電子放出電極２６の高さと形
状を決定する重要な因子であることを、図１３を参照し
て説明する。図１３の（Ａ）は、対レジスト選択比が相
対的に小さい場合、図１３の（Ｃ）は、対レジスト選択
比が相対的に大きい場合、図１３の（Ｂ）はこれらの中
間である場合の、電子放出電極２６の形状を示してい
る。対レジスト選択比が大きいほど、マスク材料層４２
の膜減りに比べて導電材料層４１の膜減りが激しくなる
ので、電子放出電極２６はより高く、且つ鋭くなること
が判る。対レジスト選択比は、ＳＦ6流量に対するＯ2流
量の割合を高めると低下する。また、基板バイアスを併
用してイオンの入射エネルギーを変化させることが可能
なエッチング装置を用いる場合には、ＲＦバイアスパワ
ーを高めたり、バイアス印加用の交流電源の周波数を下
げることで、対レジスト選択比を下げることができる。
対レジスト選択比の値は１．５以上、好ましくは２以
上、より好ましくは３以上に選択される。
エッチング速度に対する導電材料層４１のエッチング速
度の比を、「対レジスト選択比」と称することにする。
この対レジスト選択比が、電子放出電極２６の高さと形
状を決定する重要な因子であることを、図１３を参照し
て説明する。図１３の（Ａ）は、対レジスト選択比が相
対的に小さい場合、図１３の（Ｃ）は、対レジスト選択
比が相対的に大きい場合、図１３の（Ｂ）はこれらの中
間である場合の、電子放出電極２６の形状を示してい
る。対レジスト選択比が大きいほど、マスク材料層４２
の膜減りに比べて導電材料層４１の膜減りが激しくなる
ので、電子放出電極２６はより高く、且つ鋭くなること
が判る。対レジスト選択比は、ＳＦ6流量に対するＯ2流
量の割合を高めると低下する。また、基板バイアスを併
用してイオンの入射エネルギーを変化させることが可能
なエッチング装置を用いる場合には、ＲＦバイアスパワ
ーを高めたり、バイアス印加用の交流電源の周波数を下
げることで、対レジスト選択比を下げることができる。
対レジスト選択比の値は１．５以上、好ましくは２以
上、より好ましくは３以上に選択される。
【００５９】尚、上記のエッチングにおいては当然、ゲ
ート電極２４やカソード電極２２に対して高い選択比を
確保する必要があるが、表９に示した条件で全く問題は
ない。なぜなら、ゲート電極２４とカソード電極２２を
構成するクロムは、フッ素系のエッチング種では殆どエ
ッチングされず、上記の条件であれば、概ね１０以上の
対クロム選択比が得られるからである。
ート電極２４やカソード電極２２に対して高い選択比を
確保する必要があるが、表９に示した条件で全く問題は
ない。なぜなら、ゲート電極２４とカソード電極２２を
構成するクロムは、フッ素系のエッチング種では殆どエ
ッチングされず、上記の条件であれば、概ね１０以上の
対クロム選択比が得られるからである。
【００６０】実施の形態２においては、電界放出素子あ
るいはカソード・パネル１０を酸化性雰囲気に置き、電
子放出部とゲート電極との間に電圧を印加することによ
り、電子放出部とゲート電極との間が短絡状態にあると
き、電子放出部及び／又はゲート電極を構成する材料の
少なくとも一部が酸化され、以て、電子放出部とゲート
電極との間が不導電状態となる。ここで、電子放出電極
２６及び密着層４０が電子放出部に相当する。尚、電子
放出電極２６、密着層４０及びゲート電極２４のいずれ
が酸化されるかは、更には、電子放出電極２６や、密着
層４０、ゲート電極２４がどの程度、酸化されるかは、
電子放出電極２６、密着層４０及びゲート電極２４を構
成する材料、カソード電極用導電材料層２２Ａ及びゲー
ト電極用導電材料層２４Ａに印加する電圧、酸化性雰囲
気の条件等に依存する。
るいはカソード・パネル１０を酸化性雰囲気に置き、電
子放出部とゲート電極との間に電圧を印加することによ
り、電子放出部とゲート電極との間が短絡状態にあると
き、電子放出部及び／又はゲート電極を構成する材料の
少なくとも一部が酸化され、以て、電子放出部とゲート
電極との間が不導電状態となる。ここで、電子放出電極
２６及び密着層４０が電子放出部に相当する。尚、電子
放出電極２６、密着層４０及びゲート電極２４のいずれ
が酸化されるかは、更には、電子放出電極２６や、密着
層４０、ゲート電極２４がどの程度、酸化されるかは、
電子放出電極２６、密着層４０及びゲート電極２４を構
成する材料、カソード電極用導電材料層２２Ａ及びゲー
ト電極用導電材料層２４Ａに印加する電圧、酸化性雰囲
気の条件等に依存する。
【００６１】（実施の形態３）実施の形態３は実施の形
態２の変形である。実施の形態３においては、マスク材
料層により遮蔽される導電材料層の領域を、実施の形態
２における製造方法におけるよりも狭くすることが可能
である。即ち、実施の形態３のスピント型電界放出素子
の製造方法においては、開口部の上端面と底面との間の
段差を反映して、柱状部とこの柱状部の上端に連通する
拡大部とから成る略漏斗状の凹部を導電材料層の表面に
生成させ、工程（ｆ）において、導電材料層の全面にマ
スク材料層を形成した後、マスク材料層と導電材料層と
を支持体の表面に対して平行な面内で除去することによ
り、柱状部にマスク材料層を残す。尚、電子放出素子の
検査方法、表示装置用のカソード・パネルの検査方法、
及び表示装置の製造方法に関しては、実質的に実施の形
態１と同じとすることができるので、詳細な説明は省略
する。
態２の変形である。実施の形態３においては、マスク材
料層により遮蔽される導電材料層の領域を、実施の形態
２における製造方法におけるよりも狭くすることが可能
である。即ち、実施の形態３のスピント型電界放出素子
の製造方法においては、開口部の上端面と底面との間の
段差を反映して、柱状部とこの柱状部の上端に連通する
拡大部とから成る略漏斗状の凹部を導電材料層の表面に
生成させ、工程（ｆ）において、導電材料層の全面にマ
スク材料層を形成した後、マスク材料層と導電材料層と
を支持体の表面に対して平行な面内で除去することによ
り、柱状部にマスク材料層を残す。尚、電子放出素子の
検査方法、表示装置用のカソード・パネルの検査方法、
及び表示装置の製造方法に関しては、実質的に実施の形
態１と同じとすることができるので、詳細な説明は省略
する。
【００６２】以下、実施の形態３におけるスピント型電
界放出素子の製造方法を、支持体等の模式的な一部端面
図である図１４〜図１６を参照して説明する。
界放出素子の製造方法を、支持体等の模式的な一部端面
図である図１４〜図１６を参照して説明する。
【００６３】［工程−３００］先ず、支持体２１上にカ
ソード電極２２を形成する。カソード電極２２を含むカ
ソード電極用導電材料層は、例えば以下の表１０に例示
する条件に基づくＤＣスパッタ法により、ＴｉＮ層（厚
さ０．１μｍ）、Ｔｉ層（厚さ５ｎｍ）、Ａｌ−Ｃｕ層
（厚さ０．４μｍ）、Ｔｉ層（厚さ５ｎｍ）、ＴｉＮ層
（厚さ０．０２μｍ）及びＴｉ層（０．０２μｍ）をこ
の順に積層して積層膜を形成し、続いてこの積層膜をパ
ターニングして形成する。尚、図ではカソード電極２２
を単層として表した。次に、支持体２１とカソード電極
２２の上に、絶縁層２３を形成する。絶縁層２３は、Ｔ
ＥＯＳ（テトラエトキシシラン）を原料ガスとするプラ
ズマＣＶＤ法により、０．７μｍの厚さに形成する。次
いで、絶縁層２３の上にゲート電極２４を含むゲート電
極用導電材料層は、スパッタ法により形成された厚さ
０．１μｍのＴｉＮ層をパターニングすることによって
形成される。ＴｉＮ層のパターニングは以下の表１１に
例示する条件のＲＩＥ法によって行うことができる。
ソード電極２２を形成する。カソード電極２２を含むカ
ソード電極用導電材料層は、例えば以下の表１０に例示
する条件に基づくＤＣスパッタ法により、ＴｉＮ層（厚
さ０．１μｍ）、Ｔｉ層（厚さ５ｎｍ）、Ａｌ−Ｃｕ層
（厚さ０．４μｍ）、Ｔｉ層（厚さ５ｎｍ）、ＴｉＮ層
（厚さ０．０２μｍ）及びＴｉ層（０．０２μｍ）をこ
の順に積層して積層膜を形成し、続いてこの積層膜をパ
ターニングして形成する。尚、図ではカソード電極２２
を単層として表した。次に、支持体２１とカソード電極
２２の上に、絶縁層２３を形成する。絶縁層２３は、Ｔ
ＥＯＳ（テトラエトキシシラン）を原料ガスとするプラ
ズマＣＶＤ法により、０．７μｍの厚さに形成する。次
いで、絶縁層２３の上にゲート電極２４を含むゲート電
極用導電材料層は、スパッタ法により形成された厚さ
０．１μｍのＴｉＮ層をパターニングすることによって
形成される。ＴｉＮ層のパターニングは以下の表１１に
例示する条件のＲＩＥ法によって行うことができる。
【００６４】［表１０］ ［Ｔｉ層、ＴｉＮ層の形成条件］ Ａｒ流量 ：３０ＳＣＣＭ Ｎ2流量 ：６０ＳＣＣＭ（ＴｉＮ層の製膜時のみ） 圧力 ：０．６７Ｐａ ＤＣパワー ：３ｋＷ スパッタ温度：２００°Ｃ
【００６５】［表１１］ ［ＴｉＮ層のエッチング条件］ エッチング装置：平行平板型ＲＩＥ装置 ＢＣｌ3流量 ：３０ＳＣＣＭ Ｃｌ2流量 ：７０ＳＣＣＭ 圧力 ：７Ｐａ ＲＦパワー ：１．３ｋＷ（１３．５６ＭＨｚ） エッチング温度：６０°Ｃ
【００６６】更に、全面に例えば ＳｉＯ2から成る厚さ
０．２μｍのエッチング停止層４３を形成する。エッチ
ング停止層４３は、電界放出素子の機能上不可欠な部材
ではなく、後工程で行われる導電材料層４１のエッチン
グ時に、ゲート電極２４を保護する役割を果たす。エッ
チング停止層４３の形成条件は、表１に示したと同様と
することができる。尚、導電材料層４１のエッチング条
件に対してゲート電極２４が十分に高いエッチング耐性
を持ち得る場合には、エッチング停止層４３を省略して
も構わない。その後、ＲＩＥ法により、エッチング停止
層４３、ゲート電極２４、絶縁層２３を貫通し、底部に
カソード電極２２が露出した開口部２５を形成する。エ
ッチング停止層４３と絶縁層２３のＲＩＥ条件は、表４
に示したと同様とすることができる。ゲート電極２４の
ＲＩＥ条件を以下の表１２に例示する。このようにし
て、図１４の（Ａ）に示す状態が得られる。
０．２μｍのエッチング停止層４３を形成する。エッチ
ング停止層４３は、電界放出素子の機能上不可欠な部材
ではなく、後工程で行われる導電材料層４１のエッチン
グ時に、ゲート電極２４を保護する役割を果たす。エッ
チング停止層４３の形成条件は、表１に示したと同様と
することができる。尚、導電材料層４１のエッチング条
件に対してゲート電極２４が十分に高いエッチング耐性
を持ち得る場合には、エッチング停止層４３を省略して
も構わない。その後、ＲＩＥ法により、エッチング停止
層４３、ゲート電極２４、絶縁層２３を貫通し、底部に
カソード電極２２が露出した開口部２５を形成する。エ
ッチング停止層４３と絶縁層２３のＲＩＥ条件は、表４
に示したと同様とすることができる。ゲート電極２４の
ＲＩＥ条件を以下の表１２に例示する。このようにし
て、図１４の（Ａ）に示す状態が得られる。
【００６７】［表１２］ ［ゲート電極２４のエッチング条件］ Ｃｌ2流量 ：３０ＳＣＣＭ Ａｒ流量 ：３００ＳＣＣＭ 圧力 ：５．３Ｐａ ＲＦパワー ：０．７ｋＷ（１３．５６ＭＨｚ） エッチング温度：２０°Ｃ
【００６８】［工程−３１０］次に、開口部２５内を含
む全面に、例えば厚さ０．０３μｍのタングステンから
成る密着層４０を形成する（図１４の（Ｂ）参照）。次
いで、開口部２５内を含む全面に電子放出電極形成用の
導電材料層４１を形成する。但し、実施の形態３におけ
る導電材料層４１は、実施の形態２で述べた凹部４１Ａ
よりも深い凹部４１Ａが表面に生成されるように、導電
材料層４１の厚さを選択する。即ち、導電材料層４１の
厚さを適切に設定することによって、開口部２５の上端
面と底面との間の段差を反映して、柱状部４１Ｂとこの
柱状部４１Ｂの上端に連通する拡大部４１Ｃとから成る
略漏斗状の凹部４１Ａを導電材料層４１の表面に生成さ
せることができる。
む全面に、例えば厚さ０．０３μｍのタングステンから
成る密着層４０を形成する（図１４の（Ｂ）参照）。次
いで、開口部２５内を含む全面に電子放出電極形成用の
導電材料層４１を形成する。但し、実施の形態３におけ
る導電材料層４１は、実施の形態２で述べた凹部４１Ａ
よりも深い凹部４１Ａが表面に生成されるように、導電
材料層４１の厚さを選択する。即ち、導電材料層４１の
厚さを適切に設定することによって、開口部２５の上端
面と底面との間の段差を反映して、柱状部４１Ｂとこの
柱状部４１Ｂの上端に連通する拡大部４１Ｃとから成る
略漏斗状の凹部４１Ａを導電材料層４１の表面に生成さ
せることができる。
【００６９】［工程−３２０］次に、導電材料層４１の
全面に、例えば無電解メッキ法により、厚さ約０．５μ
ｍの銅（Ｃｕ）から成るマスク材料層４２を形成する
（図１５の（Ａ）参照）。無電解メッキ条件を以下の表
１３に例示する。
全面に、例えば無電解メッキ法により、厚さ約０．５μ
ｍの銅（Ｃｕ）から成るマスク材料層４２を形成する
（図１５の（Ａ）参照）。無電解メッキ条件を以下の表
１３に例示する。
【００７０】 ［表１３］ メッキ液 ：硫酸銅（ＣｕＳＯ4・５Ｈ2Ｏ） ７ｇ／リットル ホルマリン（３７％ＨＣＨＯ） ２０ｍｌ／リットル 水酸化ナトリウム（ＮａＯＨ） １０ｇ／リットル 酒石酸ナトリウムカリウム ２０ｇ／リットル メッキ浴温度：５０゜Ｃ
【００７１】［工程−３３０］次に、マスク材料層４２
と導電材料層４１とを支持体２１の表面に対して平行な
面内で除去することにより、柱状部４１Ｂにマスク材料
層４２を残す（図１５の（Ｂ）参照）。この除去は、例
えば以下の表１４に例示する条件に基づき化学的機械的
研磨法（ＣＭＰ法）により行うことができる。
と導電材料層４１とを支持体２１の表面に対して平行な
面内で除去することにより、柱状部４１Ｂにマスク材料
層４２を残す（図１５の（Ｂ）参照）。この除去は、例
えば以下の表１４に例示する条件に基づき化学的機械的
研磨法（ＣＭＰ法）により行うことができる。
【００７２】 ［表１４］ 支持体押圧圧力 ：３．４×１０4Ｐａ（＝５ｐｓｉ） デルタ圧力 ：０Ｐａ 定盤回転数 ：２８０ｒｐｍ 支持体保持台回転数：１６ｒｐｍ スラリー流量 ：１５０ｍｌ／分
【００７３】［工程−３４０］次に、導電材料層４１と
密着層４０のエッチング速度がマスク材料層４２のエッ
チング速度よりも速くなる異方性エッチング条件下で、
導電材料層４１とマスク材料層４２と密着層４０とを、
以下の表１５に例示する条件にてエッチングする。その
結果、開口部２５内に錐状形状を有する電子放出電極２
６が形成される（図１６の（Ａ）参照）。尚、電子放出
電極２６の先端部にマスク材料層４２が残存する場合に
は、希フッ酸水溶液を用いたウェットエッチングにより
マスク材料層４２を除去することができる。
密着層４０のエッチング速度がマスク材料層４２のエッ
チング速度よりも速くなる異方性エッチング条件下で、
導電材料層４１とマスク材料層４２と密着層４０とを、
以下の表１５に例示する条件にてエッチングする。その
結果、開口部２５内に錐状形状を有する電子放出電極２
６が形成される（図１６の（Ａ）参照）。尚、電子放出
電極２６の先端部にマスク材料層４２が残存する場合に
は、希フッ酸水溶液を用いたウェットエッチングにより
マスク材料層４２を除去することができる。
【００７４】 ［表１５］ ［導電材料層４１等のエッチング条件］ エッチング装置 ：有磁場マイクロ波プラズマエッチング装置 ＳＦ6流量 ：１００ＳＣＣＭ Ｃｌ2流量 ：１００ＳＣＣＭ Ａｒ流量 ：３００ＳＣＣＭ 圧力 ：３Ｐａ マイクロ波パワー ：１．１ｋＷ（２．４５ＧＨｚ） ＲＦバイアスパワー：４０Ｗ（１３．５６ＭＨｚ） 上段コイル電流 ：１３Ａ 中段コイル電流 ：１７Ａ 下段コイル電流 ：５．５Ａ エッチング温度 ：−４０°Ｃ
【００７５】［工程−３５０］その後、等方的なエッチ
ング条件で開口部２５の内部において絶縁層２３に設け
られた開口部の側壁面を後退させると、図１６の（Ｂ）
に示す電界放出素子が完成される。等方的なエッチング
については、実施の形態２で説明したと同様とすればよ
い。かかる電界放出素子を用いて、実施の形態１で述べ
たと同様に表示装置を構成することができる。
ング条件で開口部２５の内部において絶縁層２３に設け
られた開口部の側壁面を後退させると、図１６の（Ｂ）
に示す電界放出素子が完成される。等方的なエッチング
については、実施の形態２で説明したと同様とすればよ
い。かかる電界放出素子を用いて、実施の形態１で述べ
たと同様に表示装置を構成することができる。
【００７６】ところで、実施の形態３で形成された電子
放出電極２６においては、実施の形態２で形成された電
子放出電極２６に比べ、より鋭い錐状形状が達成されて
いる。これは、マスク材料層４２の形状と、マスク材料
層４２のエッチング速度に対する導電材料層４１のエッ
チング速度の比の違いに起因する。この違いについて、
図１７を参照しながら説明する。図１７は、被エッチン
グ物の表面プロファイルが一定時間毎にどのように変化
するかを示す図であり、図１７の（Ａ）は銅から成るマ
スク材料層４２を用いた場合、図１７の（Ｂ）はレジス
ト材料から成るマスク材料層４２を用いた場合をそれぞ
れ示す。尚、簡略化のために導電材料層４１のエッチン
グ速度と密着層４０のエッチング速度とをそれぞれ等し
いものと仮定し、図１７においては密着層４０の図示を
省略する。
放出電極２６においては、実施の形態２で形成された電
子放出電極２６に比べ、より鋭い錐状形状が達成されて
いる。これは、マスク材料層４２の形状と、マスク材料
層４２のエッチング速度に対する導電材料層４１のエッ
チング速度の比の違いに起因する。この違いについて、
図１７を参照しながら説明する。図１７は、被エッチン
グ物の表面プロファイルが一定時間毎にどのように変化
するかを示す図であり、図１７の（Ａ）は銅から成るマ
スク材料層４２を用いた場合、図１７の（Ｂ）はレジス
ト材料から成るマスク材料層４２を用いた場合をそれぞ
れ示す。尚、簡略化のために導電材料層４１のエッチン
グ速度と密着層４０のエッチング速度とをそれぞれ等し
いものと仮定し、図１７においては密着層４０の図示を
省略する。
【００７７】銅から成るマスク材料層４２を用いた場合
（図１７の（Ａ）参照）は、マスク材料層４２のエッチ
ング速度が導電材料層４１のエッチング速度に比べて十
分に遅いために、エッチング中にマスク材料層４２が消
失することがなく、従って、先端部の鋭い電子放出電極
２６を形成することができる。これに対して、レジスト
材料から成るマスク材料層４２を用いた場合（図１７の
（Ｂ）参照）は、マスク材料層４２のエッチング速度が
導電材料層４１のエッチング速度に比べてそれ程遅くな
いために、エッチング中にマスク材料層４２が消失し易
く、従って、マスク材料層消失後の電子放出電極２６の
錐状形状が鈍化する傾向がある。
（図１７の（Ａ）参照）は、マスク材料層４２のエッチ
ング速度が導電材料層４１のエッチング速度に比べて十
分に遅いために、エッチング中にマスク材料層４２が消
失することがなく、従って、先端部の鋭い電子放出電極
２６を形成することができる。これに対して、レジスト
材料から成るマスク材料層４２を用いた場合（図１７の
（Ｂ）参照）は、マスク材料層４２のエッチング速度が
導電材料層４１のエッチング速度に比べてそれ程遅くな
いために、エッチング中にマスク材料層４２が消失し易
く、従って、マスク材料層消失後の電子放出電極２６の
錐状形状が鈍化する傾向がある。
【００７８】また、柱状部４１Ｂに残るマスク材料層４
２には、柱状部４１Ｂの深さが多少変化しても、電子放
出電極２６の形状は変化し難いというメリットもある。
即ち、柱状部４１Ｂの深さは、導電材料層４１の厚さや
ステップカバレージのばらつきによって変化し得るが、
柱状部４１Ｂの幅は深さによらずほぼ一定なので、マス
ク材料層４２の幅もほぼ一定となり、最終的に形成され
る電子放出電極２６の形状には大差が生じない。これに
対して、凹部４１Ａに残るマスク材料層４２において
は、凹部４１Ａが浅い場合と深い場合とでマスク材料層
の幅も変化してしまうため、凹部４１Ａが浅くマスク材
料層４２の厚さが薄い場合ほど、より早期に電子放出電
極２６の錐状形状の鈍化が始まる。電界放出素子の電子
放出効率は、ゲート電極とカソード電極との間の電位
差、ゲート電極とカソード電極との間の距離、電子放出
部の構成材料の仕事関数の他、電子放出部の先端部の形
状によっても変化する。このため、必要に応じて上述の
ようにマスク材料層の形状やエッチング速度を選択する
ことが好ましい。
２には、柱状部４１Ｂの深さが多少変化しても、電子放
出電極２６の形状は変化し難いというメリットもある。
即ち、柱状部４１Ｂの深さは、導電材料層４１の厚さや
ステップカバレージのばらつきによって変化し得るが、
柱状部４１Ｂの幅は深さによらずほぼ一定なので、マス
ク材料層４２の幅もほぼ一定となり、最終的に形成され
る電子放出電極２６の形状には大差が生じない。これに
対して、凹部４１Ａに残るマスク材料層４２において
は、凹部４１Ａが浅い場合と深い場合とでマスク材料層
の幅も変化してしまうため、凹部４１Ａが浅くマスク材
料層４２の厚さが薄い場合ほど、より早期に電子放出電
極２６の錐状形状の鈍化が始まる。電界放出素子の電子
放出効率は、ゲート電極とカソード電極との間の電位
差、ゲート電極とカソード電極との間の距離、電子放出
部の構成材料の仕事関数の他、電子放出部の先端部の形
状によっても変化する。このため、必要に応じて上述の
ようにマスク材料層の形状やエッチング速度を選択する
ことが好ましい。
【００７９】実施の形態３においても、電界放出素子あ
るいはカソード・パネル１０を酸化性雰囲気に置き、電
子放出部とゲート電極との間に電圧を印加することによ
り、電子放出部とゲート電極との間が短絡状態にあると
き、電子放出部及び／又はゲート電極を構成する材料の
少なくとも一部が酸化され、以て、電子放出部とゲート
電極との間が不導電状態となる。ここで、電子放出電極
２６及び密着層４０が電子放出部に相当する。尚、電子
放出電極２６、密着層４０及びゲート電極２４のいずれ
が酸化されるかは、更には、電子放出電極２６や、密着
層４０、ゲート電極２４がどの程度、酸化されるかは、
電子放出電極２６、密着層４０及びゲート電極２４を構
成する材料、カソード電極用導電材料層２２Ａ及びゲー
ト電極用導電材料層２４Ａに印加する電圧、酸化性雰囲
気の条件等に依存する。
るいはカソード・パネル１０を酸化性雰囲気に置き、電
子放出部とゲート電極との間に電圧を印加することによ
り、電子放出部とゲート電極との間が短絡状態にあると
き、電子放出部及び／又はゲート電極を構成する材料の
少なくとも一部が酸化され、以て、電子放出部とゲート
電極との間が不導電状態となる。ここで、電子放出電極
２６及び密着層４０が電子放出部に相当する。尚、電子
放出電極２６、密着層４０及びゲート電極２４のいずれ
が酸化されるかは、更には、電子放出電極２６や、密着
層４０、ゲート電極２４がどの程度、酸化されるかは、
電子放出電極２６、密着層４０及びゲート電極２４を構
成する材料、カソード電極用導電材料層２２Ａ及びゲー
ト電極用導電材料層２４Ａに印加する電圧、酸化性雰囲
気の条件等に依存する。
【００８０】（実施の形態４）実施の形態４は、実施の
形態３のスピント型電界放出素子の製造方法の変形であ
る。実施の形態４においては、工程（ｅ）において、開
口部の上端面と底面との間の段差を反映して、柱状部と
この柱状部の上端に連通する拡大部とから成る略漏斗状
の凹部を導電材料層の表面に生成させ、工程（ｆ）にお
いて、導電材料層の全面にマスク材料層を形成した後、
導電材料層上と拡大部内のマスク材料層を除去すること
により、柱状部にマスク材料層を残す。尚、電子放出素
子の検査方法、表示装置用のカソード・パネルの検査方
法、及び表示装置の製造方法に関しては、実質的に実施
の形態１と同じとすることができるので、詳細な説明は
省略する。以下、実施の形態４におけるスピント型電界
放出素子の製造方法を、支持体等の模式的な一部端面図
である図１８及び図１９を参照して説明する。
形態３のスピント型電界放出素子の製造方法の変形であ
る。実施の形態４においては、工程（ｅ）において、開
口部の上端面と底面との間の段差を反映して、柱状部と
この柱状部の上端に連通する拡大部とから成る略漏斗状
の凹部を導電材料層の表面に生成させ、工程（ｆ）にお
いて、導電材料層の全面にマスク材料層を形成した後、
導電材料層上と拡大部内のマスク材料層を除去すること
により、柱状部にマスク材料層を残す。尚、電子放出素
子の検査方法、表示装置用のカソード・パネルの検査方
法、及び表示装置の製造方法に関しては、実質的に実施
の形態１と同じとすることができるので、詳細な説明は
省略する。以下、実施の形態４におけるスピント型電界
放出素子の製造方法を、支持体等の模式的な一部端面図
である図１８及び図１９を参照して説明する。
【００８１】［工程−４００］先ず、図１５の（Ａ）に
示したマスク材料層４２の形成までを実施の形態３の
［工程−３００］〜［工程−３２０］と同様に行った
後、導電材料層４１上と拡大部４１Ｃ内のマスク材料層
４２のみを除去することにより、柱状部４１Ｂにマスク
材料層４２を残す（図１８の（Ａ）参照）。このとき、
例えば希フッ酸水溶液を用いたウェットエッチングを行
うことにより、タングステンから成る導電材料層４１を
除去することなく、銅から成るマスク材料層４２のみを
選択的に除去することができる。柱状部４１Ｂ内に残る
マスク材料層４２の高さは、エッチング時間に依存する
が、このエッチング時間は、拡大部４１Ｃに埋め込まれ
たマスク材料層４２の部分が十分に除去される限りにお
いて、それ程の厳密さを要しない。なぜなら、マスク材
料層４２の高低に関する議論は、図１７の（Ａ）を参照
しながら前述した柱状部４１Ｂの浅深に関する議論と実
質的に同じであり、マスク材料層４２の高低は最終的に
形成される電子放出電極２６の形状に大きな影響を及ぼ
さないからである。
示したマスク材料層４２の形成までを実施の形態３の
［工程−３００］〜［工程−３２０］と同様に行った
後、導電材料層４１上と拡大部４１Ｃ内のマスク材料層
４２のみを除去することにより、柱状部４１Ｂにマスク
材料層４２を残す（図１８の（Ａ）参照）。このとき、
例えば希フッ酸水溶液を用いたウェットエッチングを行
うことにより、タングステンから成る導電材料層４１を
除去することなく、銅から成るマスク材料層４２のみを
選択的に除去することができる。柱状部４１Ｂ内に残る
マスク材料層４２の高さは、エッチング時間に依存する
が、このエッチング時間は、拡大部４１Ｃに埋め込まれ
たマスク材料層４２の部分が十分に除去される限りにお
いて、それ程の厳密さを要しない。なぜなら、マスク材
料層４２の高低に関する議論は、図１７の（Ａ）を参照
しながら前述した柱状部４１Ｂの浅深に関する議論と実
質的に同じであり、マスク材料層４２の高低は最終的に
形成される電子放出電極２６の形状に大きな影響を及ぼ
さないからである。
【００８２】［工程−４１０］次に、導電材料層４１と
マスク材料層４２と密着層４０のエッチングを、実施の
形態３と同様に行い、図１８の（Ｂ）に示すような電子
放出電極２６を形成する。この電子放出電極２６は、図
１６の（Ａ）に示したように全体が錐状形状を有してい
ても勿論構わないが、図１８の（Ｂ）には先端部のみが
錐状形状を有する変形例を示した。かかる形状は、柱状
部４１Ｂに埋め込まれたマスク材料層４２の高さが低い
か、若しくは、マスク材料層４２のエッチング速度が比
較的速い場合に生じ得るが、電子放出電極２６としての
機能に何ら支障はない。
マスク材料層４２と密着層４０のエッチングを、実施の
形態３と同様に行い、図１８の（Ｂ）に示すような電子
放出電極２６を形成する。この電子放出電極２６は、図
１６の（Ａ）に示したように全体が錐状形状を有してい
ても勿論構わないが、図１８の（Ｂ）には先端部のみが
錐状形状を有する変形例を示した。かかる形状は、柱状
部４１Ｂに埋め込まれたマスク材料層４２の高さが低い
か、若しくは、マスク材料層４２のエッチング速度が比
較的速い場合に生じ得るが、電子放出電極２６としての
機能に何ら支障はない。
【００８３】［工程−４２０］その後、等方的なエッチ
ング条件で開口部２５の内部において絶縁層２３に設け
られた開口部の側壁面を後退させると、図１９に示す電
界放出素子が完成される。等方的なエッチングについて
は、実施の形態２で説明したと同様とすればよい。かか
る電界放出素子を用いて、実施の形態１で述べたと同様
に表示装置を構成することができる。
ング条件で開口部２５の内部において絶縁層２３に設け
られた開口部の側壁面を後退させると、図１９に示す電
界放出素子が完成される。等方的なエッチングについて
は、実施の形態２で説明したと同様とすればよい。かか
る電界放出素子を用いて、実施の形態１で述べたと同様
に表示装置を構成することができる。
【００８４】（実施の形態５）実施の形態５のスピント
型電界放出素子は、実施の形態２における電界放出素子
の変形である。実施の形態５の電界放出素子の模式的な
一部端面図を図２０に示す。実施の形態５の電界放出素
子が実施の形態２の態様の電界放出素子と異なる点は、
電子放出部が、基部５０と、基部５０上に積層された錐
状の電子放出電極２６とから構成されている点にある。
ここで、基部５０と電子放出電極２６とは異なる導電材
料から構成されている。具体的には、基部５０は、電子
放出電極２６とゲート電極２４の開口端部との間の距離
を調節するための部材であり、且つ、電子放出部とゲー
ト電極２４との間が短絡状態にあるとき、酸化され、以
て、電子放出部とゲート電極２４との間を不導電状態と
するための部材であり、不純物を含有するポリシリコン
層から構成されている。電子放出電極２６はタングステ
ンから構成されており、錐状形状、より具体的には円錐
形状を有する。尚、基部５０と電子放出電極２６との間
には、ＴｉＮから成る密着層４０が形成されている。
尚、密着層４０は、電子放出部の機能上不可欠な構成要
素ではなく、製造上の理由で形成されている。絶縁層２
３がゲート電極２４の直下から基部５０の上端部にかけ
てえぐられることにより、開口部２５が形成されてい
る。
型電界放出素子は、実施の形態２における電界放出素子
の変形である。実施の形態５の電界放出素子の模式的な
一部端面図を図２０に示す。実施の形態５の電界放出素
子が実施の形態２の態様の電界放出素子と異なる点は、
電子放出部が、基部５０と、基部５０上に積層された錐
状の電子放出電極２６とから構成されている点にある。
ここで、基部５０と電子放出電極２６とは異なる導電材
料から構成されている。具体的には、基部５０は、電子
放出電極２６とゲート電極２４の開口端部との間の距離
を調節するための部材であり、且つ、電子放出部とゲー
ト電極２４との間が短絡状態にあるとき、酸化され、以
て、電子放出部とゲート電極２４との間を不導電状態と
するための部材であり、不純物を含有するポリシリコン
層から構成されている。電子放出電極２６はタングステ
ンから構成されており、錐状形状、より具体的には円錐
形状を有する。尚、基部５０と電子放出電極２６との間
には、ＴｉＮから成る密着層４０が形成されている。
尚、密着層４０は、電子放出部の機能上不可欠な構成要
素ではなく、製造上の理由で形成されている。絶縁層２
３がゲート電極２４の直下から基部５０の上端部にかけ
てえぐられることにより、開口部２５が形成されてい
る。
【００８５】尚、電子放出素子の検査方法、表示装置用
のカソード・パネルの検査方法、及び表示装置の製造方
法に関しては、実質的に実施の形態１と同じとすること
ができるので、詳細な説明は省略する。以下、実施の形
態５に係る電界放出素子の製造方法を、支持体等の模式
的な一部端面図である図２１〜図２３を参照して説明す
る。
のカソード・パネルの検査方法、及び表示装置の製造方
法に関しては、実質的に実施の形態１と同じとすること
ができるので、詳細な説明は省略する。以下、実施の形
態５に係る電界放出素子の製造方法を、支持体等の模式
的な一部端面図である図２１〜図２３を参照して説明す
る。
【００８６】［工程−５００］先ず、開口部２５の形成
までを、実施の形態２の［工程−２００］と同様に行
う。続いて、開口部２５内を含む全面に基部形成用の導
電材料層５０Ａを形成する。導電材料層５０Ａは、例え
ば、不純物として燐（Ｐ）を１０15／ｃｍ3のオーダー
で含むポリシリコン層から構成され、プラズマＣＶＤ法
により形成することができる。次いで、全面に、スピン
コート法にてレジスト層から成る平坦化層５１を表面が
略平坦となるように形成する（図２１の（Ａ）参照）。
次に、平坦化層５１と導電材料層５０Ａのエッチング速
度が共に略等しくなる条件で両層をエッチングし、開口
部２５の底部を上面が平坦な基部５０で埋め込む（図２
１の（Ｂ）参照）。エッチングは、塩素系ガスと酸素系
ガスとを含むエッチングガスを用いたＲＩＥ法により行
うことができる。導電材料層５０Ａの表面を平坦化層５
１で一旦平坦化してからエッチングを行っているので、
基部５０の上面が平坦となる。
までを、実施の形態２の［工程−２００］と同様に行
う。続いて、開口部２５内を含む全面に基部形成用の導
電材料層５０Ａを形成する。導電材料層５０Ａは、例え
ば、不純物として燐（Ｐ）を１０15／ｃｍ3のオーダー
で含むポリシリコン層から構成され、プラズマＣＶＤ法
により形成することができる。次いで、全面に、スピン
コート法にてレジスト層から成る平坦化層５１を表面が
略平坦となるように形成する（図２１の（Ａ）参照）。
次に、平坦化層５１と導電材料層５０Ａのエッチング速
度が共に略等しくなる条件で両層をエッチングし、開口
部２５の底部を上面が平坦な基部５０で埋め込む（図２
１の（Ｂ）参照）。エッチングは、塩素系ガスと酸素系
ガスとを含むエッチングガスを用いたＲＩＥ法により行
うことができる。導電材料層５０Ａの表面を平坦化層５
１で一旦平坦化してからエッチングを行っているので、
基部５０の上面が平坦となる。
【００８７】［工程−５１０］次に、開口部２５の残部
を含む全面に密着層４０を製膜し、更に、開口部２５の
残部を含む全面に電子放出電極形成用の導電材料層４１
を製膜し、開口部２５の残部を導電材料層４１で埋め込
む（図２２の（Ａ）参照）。密着層４０は、スパッタ法
により形成される厚さ０．０７μｍのＴｉＮ層であり、
導電材料層４１は減圧ＣＶＤ法により形成される厚さ
０．６μｍのタングステン層である。密着層４０を製膜
するためのスパッタ条件は表６に示した条件と同様とす
ればよいし、導電材料層４１を製膜するためのＣＶＤ条
件は表７に示した条件と同様とすればよい。導電材料層
４１の表面には、開口部２５の上端面と底面との間の段
差を反映して凹部４１Ａが形成されている。
を含む全面に密着層４０を製膜し、更に、開口部２５の
残部を含む全面に電子放出電極形成用の導電材料層４１
を製膜し、開口部２５の残部を導電材料層４１で埋め込
む（図２２の（Ａ）参照）。密着層４０は、スパッタ法
により形成される厚さ０．０７μｍのＴｉＮ層であり、
導電材料層４１は減圧ＣＶＤ法により形成される厚さ
０．６μｍのタングステン層である。密着層４０を製膜
するためのスパッタ条件は表６に示した条件と同様とす
ればよいし、導電材料層４１を製膜するためのＣＶＤ条
件は表７に示した条件と同様とすればよい。導電材料層
４１の表面には、開口部２５の上端面と底面との間の段
差を反映して凹部４１Ａが形成されている。
【００８８】［工程−５２０］次に、導電材料層４１の
全面に、スピンコート法によりレジスト層から成るマス
ク材料層４２を表面が略平坦となるように形成する（図
２２の（Ｂ）参照）。マスク材料層４２は、導電材料層
４１の表面の凹部４１Ａを吸収して平坦な表面となって
いる。次に、マスク材料層４２を酸素系ガスを用いたＲ
ＩＥ法によりエッチングする（図２３の（Ａ）参照）。
このエッチングは、導電材料層４１の平坦面が露出した
時点で終了する。これにより、導電材料層４１の凹部４
１Ａにマスク材料層４２が平坦に残され、マスク材料層
４２は、開口部２５の中央部に位置する導電材料層４１
の領域を遮蔽するように形成されている。
全面に、スピンコート法によりレジスト層から成るマス
ク材料層４２を表面が略平坦となるように形成する（図
２２の（Ｂ）参照）。マスク材料層４２は、導電材料層
４１の表面の凹部４１Ａを吸収して平坦な表面となって
いる。次に、マスク材料層４２を酸素系ガスを用いたＲ
ＩＥ法によりエッチングする（図２３の（Ａ）参照）。
このエッチングは、導電材料層４１の平坦面が露出した
時点で終了する。これにより、導電材料層４１の凹部４
１Ａにマスク材料層４２が平坦に残され、マスク材料層
４２は、開口部２５の中央部に位置する導電材料層４１
の領域を遮蔽するように形成されている。
【００８９】［工程−５３０］次に、実施の形態２の
［工程−２４０］と同様にして、導電材料層４１、マス
ク材料層４２及び密着層４０を共にエッチングすると、
前述の機構に基づき対レジスト選択比の大きさに応じた
円錐形状を有する電子放出電極２６と密着層４０とが形
成され、電子放出部が完成される（図２３の（Ｂ）参
照）。その後、開口部２５の内部において絶縁層２３に
設けられた開口部の側壁面を後退させると、図２０に示
した電界放出素子を得ることができる。
［工程−２４０］と同様にして、導電材料層４１、マス
ク材料層４２及び密着層４０を共にエッチングすると、
前述の機構に基づき対レジスト選択比の大きさに応じた
円錐形状を有する電子放出電極２６と密着層４０とが形
成され、電子放出部が完成される（図２３の（Ｂ）参
照）。その後、開口部２５の内部において絶縁層２３に
設けられた開口部の側壁面を後退させると、図２０に示
した電界放出素子を得ることができる。
【００９０】実施の形態５においても、電界放出素子あ
るいはカソード・パネル１０を酸化性雰囲気に置き、電
子放出部とゲート電極との間に電圧を印加することによ
り、電子放出部とゲート電極との間が短絡状態にあると
き、電子放出部及び／又はゲート電極を構成する材料の
少なくとも一部が酸化され、以て、電子放出部とゲート
電極との間が不導電状態となる。ここで、電子放出電極
２６、密着層４０及び基部５０が電子放出部に相当す
る。尚、電子放出電極２６、密着層４０、基部５０及び
ゲート電極２４のいずれが酸化されるかは、更には、電
子放出電極２６や、密着層４０、基部５０、ゲート電極
２４がどの程度、酸化されるかは、電子放出電極２６、
密着層４０、基部５０、及びゲート電極２４を構成する
材料、カソード電極用導電材料層２２Ａ及びゲート電極
用導電材料層２４Ａに印加する電圧、酸化性雰囲気の条
件等に依存する。電子放出電極２６は全体が酸化されて
もよいし、一部分が酸化されてもよい。例えばポリシリ
コンから基部５０を構成すれば、基部５０は容易に酸化
され得る。
るいはカソード・パネル１０を酸化性雰囲気に置き、電
子放出部とゲート電極との間に電圧を印加することによ
り、電子放出部とゲート電極との間が短絡状態にあると
き、電子放出部及び／又はゲート電極を構成する材料の
少なくとも一部が酸化され、以て、電子放出部とゲート
電極との間が不導電状態となる。ここで、電子放出電極
２６、密着層４０及び基部５０が電子放出部に相当す
る。尚、電子放出電極２６、密着層４０、基部５０及び
ゲート電極２４のいずれが酸化されるかは、更には、電
子放出電極２６や、密着層４０、基部５０、ゲート電極
２４がどの程度、酸化されるかは、電子放出電極２６、
密着層４０、基部５０、及びゲート電極２４を構成する
材料、カソード電極用導電材料層２２Ａ及びゲート電極
用導電材料層２４Ａに印加する電圧、酸化性雰囲気の条
件等に依存する。電子放出電極２６は全体が酸化されて
もよいし、一部分が酸化されてもよい。例えばポリシリ
コンから基部５０を構成すれば、基部５０は容易に酸化
され得る。
【００９１】（実施の形態６）実施の形態６のスピント
型電界放出素子は、実施の形態３における電界放出素子
の変形である。実施の形態６の電界放出素子の模式的な
一部端面図を図２５の（Ｂ）に示す。実施の形態６の電
界放出素子が実施の形態３の態様の電界放出素子と異な
る点は、電子放出部が、実施の形態５の電界放出素子と
同様に、基部５０と、基部５０上に積層された錐状の電
子放出電極２６とから構成されている点にある。ここ
で、基部５０と電子放出電極２６とは異なる導電材料か
ら構成されている。具体的には、基部５０は、電子放出
電極２６とゲート電極２４の開口端部との間の距離を調
節するための部材であり、且つ、電子放出部とゲート電
極２４との間が短絡状態にあるとき、酸化され、以て、
電子放出部とゲート電極２４との間を不導電状態とする
ための部材であり、不純物を含有するポリシリコン層か
ら構成されている。電子放出電極２６はタングステンか
ら構成されており、錐状形状、より具体的には円錐形状
を有する。尚、基部５０と電子放出電極２６との間に
は、ＴｉＮから成る密着層４０が形成されている。尚、
密着層４０は、電子放出部の機能上不可欠な構成要素で
はなく、製造上の理由で形成されている。絶縁層２３が
ゲート電極２４の直下から基部５０の上端部にかけてえ
ぐられることにより、開口部２５が形成されている。
型電界放出素子は、実施の形態３における電界放出素子
の変形である。実施の形態６の電界放出素子の模式的な
一部端面図を図２５の（Ｂ）に示す。実施の形態６の電
界放出素子が実施の形態３の態様の電界放出素子と異な
る点は、電子放出部が、実施の形態５の電界放出素子と
同様に、基部５０と、基部５０上に積層された錐状の電
子放出電極２６とから構成されている点にある。ここ
で、基部５０と電子放出電極２６とは異なる導電材料か
ら構成されている。具体的には、基部５０は、電子放出
電極２６とゲート電極２４の開口端部との間の距離を調
節するための部材であり、且つ、電子放出部とゲート電
極２４との間が短絡状態にあるとき、酸化され、以て、
電子放出部とゲート電極２４との間を不導電状態とする
ための部材であり、不純物を含有するポリシリコン層か
ら構成されている。電子放出電極２６はタングステンか
ら構成されており、錐状形状、より具体的には円錐形状
を有する。尚、基部５０と電子放出電極２６との間に
は、ＴｉＮから成る密着層４０が形成されている。尚、
密着層４０は、電子放出部の機能上不可欠な構成要素で
はなく、製造上の理由で形成されている。絶縁層２３が
ゲート電極２４の直下から基部５０の上端部にかけてえ
ぐられることにより、開口部２５が形成されている。
【００９２】尚、電子放出素子の検査方法、表示装置用
のカソード・パネルの検査方法、及び表示装置の製造方
法に関しては、実質的に実施の形態１と同じとすること
ができるので、詳細な説明は省略する。以下、実施の形
態６に係る電界放出素子の製造方法を、支持体等の模式
的な一部端面図である図２４及び図２５を参照して説明
する。
のカソード・パネルの検査方法、及び表示装置の製造方
法に関しては、実質的に実施の形態１と同じとすること
ができるので、詳細な説明は省略する。以下、実施の形
態６に係る電界放出素子の製造方法を、支持体等の模式
的な一部端面図である図２４及び図２５を参照して説明
する。
【００９３】［工程−６００］先ず、開口部２５の形成
までを、実施の形態２の［工程−２００］と同様に行
う。次に、開口部２５内を含む全面に基部形成用の導電
材料層を形成し、導電材料層をエッチングすることによ
って、開口部２５の底部を埋め込む基部５０を形成する
ことができる。尚、図示される基部５０は平坦化された
表面を有しているが、表面が窪んでいてもよい。尚、平
坦化された表面を有する基部５０は、実施の形態５の
［工程−５００］と同様のプロセスによって形成可能で
ある。更に、開口部２５の残部を含む全面に、密着層４
０、及び電子放出電極形成用の導電材料層４１を順次形
成する。このとき、開口部２５の残部の上端面と底面と
の間の段差を反映した柱状部４１Ｂとこの柱状部４１Ｂ
の上端に連通する拡大部４１Ｃとから成る略漏斗状の凹
部４１Ａが導電材料層４１の表面に生成されるように、
導電材料層４１の厚さを選択する。次に、導電材料層４
１上にマスク材料層４２を形成する。このマスク材料層
４２は、例えば銅を用いて形成する。図２４の（Ａ）
は、ここまでのプロセスが終了した状態を示している。
までを、実施の形態２の［工程−２００］と同様に行
う。次に、開口部２５内を含む全面に基部形成用の導電
材料層を形成し、導電材料層をエッチングすることによ
って、開口部２５の底部を埋め込む基部５０を形成する
ことができる。尚、図示される基部５０は平坦化された
表面を有しているが、表面が窪んでいてもよい。尚、平
坦化された表面を有する基部５０は、実施の形態５の
［工程−５００］と同様のプロセスによって形成可能で
ある。更に、開口部２５の残部を含む全面に、密着層４
０、及び電子放出電極形成用の導電材料層４１を順次形
成する。このとき、開口部２５の残部の上端面と底面と
の間の段差を反映した柱状部４１Ｂとこの柱状部４１Ｂ
の上端に連通する拡大部４１Ｃとから成る略漏斗状の凹
部４１Ａが導電材料層４１の表面に生成されるように、
導電材料層４１の厚さを選択する。次に、導電材料層４
１上にマスク材料層４２を形成する。このマスク材料層
４２は、例えば銅を用いて形成する。図２４の（Ａ）
は、ここまでのプロセスが終了した状態を示している。
【００９４】［工程−６１０］次に、マスク材料層４２
と導電材料層４１とを支持体２１の表面に対して平行な
面内で除去することにより、柱状部４１Ｂにマスク材料
層４２を残す（図２４の（Ｂ）参照）。この除去は、実
施の形態３の［工程−３３０］と同様に、化学的機械的
研磨法（ＣＭＰ法）により行うことができる。
と導電材料層４１とを支持体２１の表面に対して平行な
面内で除去することにより、柱状部４１Ｂにマスク材料
層４２を残す（図２４の（Ｂ）参照）。この除去は、実
施の形態３の［工程−３３０］と同様に、化学的機械的
研磨法（ＣＭＰ法）により行うことができる。
【００９５】［工程−６２０］次に、導電材料層４１と
マスク材料層４２と密着層４０とをエッチングすると、
前述の機構に基づき対レジスト選択比の大きさに応じた
円錐形状を有する電子放出電極２６が形成される。これ
らの層のエッチングは、実施の形態３の［工程−３４
０］と同様に行うことができる。電子放出電極２６と基
部５０、及び、電子放出電極２６と基部５０の間に残存
する密着層４０とによって、電子放出部が形成される。
電子放出部は、全体が錐状形状を有していても勿論構わ
ないが、図２５の（Ａ）には基部５０の一部が開口部２
５の底部を埋め込むように残存した状態を示した。かか
る形状は、柱状部４１Ｂに埋め込まれたマスク材料層４
２の高さが低いか、若しくは、マスク材料層４２のエッ
チング速度が比較的速い場合に生じ得るが、電子放出部
としての機能に何ら支障はない。
マスク材料層４２と密着層４０とをエッチングすると、
前述の機構に基づき対レジスト選択比の大きさに応じた
円錐形状を有する電子放出電極２６が形成される。これ
らの層のエッチングは、実施の形態３の［工程−３４
０］と同様に行うことができる。電子放出電極２６と基
部５０、及び、電子放出電極２６と基部５０の間に残存
する密着層４０とによって、電子放出部が形成される。
電子放出部は、全体が錐状形状を有していても勿論構わ
ないが、図２５の（Ａ）には基部５０の一部が開口部２
５の底部を埋め込むように残存した状態を示した。かか
る形状は、柱状部４１Ｂに埋め込まれたマスク材料層４
２の高さが低いか、若しくは、マスク材料層４２のエッ
チング速度が比較的速い場合に生じ得るが、電子放出部
としての機能に何ら支障はない。
【００９６】［工程−６３０］その後、等方的なエッチ
ング条件で開口部２５の内部において絶縁層２３の側壁
面を後退させると、図２５の（Ｂ）に示した電界放出素
子が完成される。等方的なエッチング条件は、実施の形
態２で説明したと同様とすればよい。かかる電界放出素
子を用いて、実施の形態１で述べたと同様に表示装置を
構成することができる。
ング条件で開口部２５の内部において絶縁層２３の側壁
面を後退させると、図２５の（Ｂ）に示した電界放出素
子が完成される。等方的なエッチング条件は、実施の形
態２で説明したと同様とすればよい。かかる電界放出素
子を用いて、実施の形態１で述べたと同様に表示装置を
構成することができる。
【００９７】（実施の形態７）実施の形態７は、実施の
形態４のスピント型電界放出素子の製造方法の変形であ
る。実施の形態７の電界放出素子が実施の形態４の態様
の電界放出素子と異なる点は、電子放出部が、実施の形
態５の電界放出素子と同様に、基部５０と、基部５０上
に積層された錐状の電子放出電極２６とから構成されて
いる点にある。以下、実施の形態７におけるスピント型
電界放出素子の製造方法を、支持体等の模式的な一部端
面図である図２６を参照して説明する。
形態４のスピント型電界放出素子の製造方法の変形であ
る。実施の形態７の電界放出素子が実施の形態４の態様
の電界放出素子と異なる点は、電子放出部が、実施の形
態５の電界放出素子と同様に、基部５０と、基部５０上
に積層された錐状の電子放出電極２６とから構成されて
いる点にある。以下、実施の形態７におけるスピント型
電界放出素子の製造方法を、支持体等の模式的な一部端
面図である図２６を参照して説明する。
【００９８】［工程−７００］マスク材料層４２の形成
までを実施の形態６の［工程−６００］と同様に行う。
その後、導電材料層４１上と拡大部４１Ｂ内のマスク材
料層４２のみを除去することにより、柱状部４１Ｂにマ
スク材料層４２を残す（図２６参照）。例えば希フッ酸
水溶液を用いたウェットエッチングを行い、タングステ
ンから成る導電材料層４１を除去することなく、銅から
成るマスク材料層４２のみを選択的に除去することがで
きる。この後の導電材料層４１とマスク材料層４２のエ
ッチング、絶縁層２３の等方的なエッチング等のプロセ
スは、全て実施の形態６と同様に行うことができる。
までを実施の形態６の［工程−６００］と同様に行う。
その後、導電材料層４１上と拡大部４１Ｂ内のマスク材
料層４２のみを除去することにより、柱状部４１Ｂにマ
スク材料層４２を残す（図２６参照）。例えば希フッ酸
水溶液を用いたウェットエッチングを行い、タングステ
ンから成る導電材料層４１を除去することなく、銅から
成るマスク材料層４２のみを選択的に除去することがで
きる。この後の導電材料層４１とマスク材料層４２のエ
ッチング、絶縁層２３の等方的なエッチング等のプロセ
スは、全て実施の形態６と同様に行うことができる。
【００９９】（実施の形態８）実施の形態８も実施の形
態１の変形であるが、電界放出素子の構造及び製造工程
が、実施の形態１における電界放出素子と異なってい
る。実施の形態８におけるエッジ型電界放出素子は、図
２７の（Ａ）に模式的な一部端面図を示すように、
（Ａ）支持体７１上に形成された第１絶縁層７３、
（Ｂ）第１絶縁層７３上に形成された電子放出層７４、
（Ｃ）電子放出層７４上を含む第１絶縁層７３上に形成
された第２絶縁層７５、（Ｄ）第２絶縁層７５上に形成
されたゲート電極７６、並びに、（Ｅ）少なくとも、ゲ
ート電極７６、第２絶縁層７５及び電子放出層７４を貫
通した開口部７８、から成り、開口部７８の壁面から突
出した電子放出層７４の端部７４Ａ（電子放出部に相当
する）から電子が放出される。尚、このような構成のエ
ッジ型電界放出素子を、便宜上、第１の構造のエッジ型
電界放出素子と呼ぶ。１つの電子放出領域１２は、複数
（例えば、数十乃至数百個程度）のエッジ型電界放出素
子から構成することができる。
態１の変形であるが、電界放出素子の構造及び製造工程
が、実施の形態１における電界放出素子と異なってい
る。実施の形態８におけるエッジ型電界放出素子は、図
２７の（Ａ）に模式的な一部端面図を示すように、
（Ａ）支持体７１上に形成された第１絶縁層７３、
（Ｂ）第１絶縁層７３上に形成された電子放出層７４、
（Ｃ）電子放出層７４上を含む第１絶縁層７３上に形成
された第２絶縁層７５、（Ｄ）第２絶縁層７５上に形成
されたゲート電極７６、並びに、（Ｅ）少なくとも、ゲ
ート電極７６、第２絶縁層７５及び電子放出層７４を貫
通した開口部７８、から成り、開口部７８の壁面から突
出した電子放出層７４の端部７４Ａ（電子放出部に相当
する）から電子が放出される。尚、このような構成のエ
ッジ型電界放出素子を、便宜上、第１の構造のエッジ型
電界放出素子と呼ぶ。１つの電子放出領域１２は、複数
（例えば、数十乃至数百個程度）のエッジ型電界放出素
子から構成することができる。
【０１００】第１の構造のエッジ型電界放出素子にあっ
ては、電子放出層７４及び／又はゲート電極７６は、電
子放出層７４の端部７４Ａとゲート電極７６との間が短
絡状態にあるとき、酸化性雰囲気において電子放出層７
４とゲート電極７６との間に電圧を印加することによ
り、少なくとも一部が酸化され、以て、電子放出層７４
の端部７４Ａとゲート電極７６との間が不導電状態とな
るような材料から構成することが望ましい。一部の酸化
は、ゲート電極７６のみであってもよいし、電子放出層
７４Ａの端部７４Ａのみであってもよいし、ゲート電極
７６と電子放出層７４の端部７４Ａの両方であってもよ
い。
ては、電子放出層７４及び／又はゲート電極７６は、電
子放出層７４の端部７４Ａとゲート電極７６との間が短
絡状態にあるとき、酸化性雰囲気において電子放出層７
４とゲート電極７６との間に電圧を印加することによ
り、少なくとも一部が酸化され、以て、電子放出層７４
の端部７４Ａとゲート電極７６との間が不導電状態とな
るような材料から構成することが望ましい。一部の酸化
は、ゲート電極７６のみであってもよいし、電子放出層
７４Ａの端部７４Ａのみであってもよいし、ゲート電極
７６と電子放出層７４の端部７４Ａの両方であってもよ
い。
【０１０１】あるいは又、エッジ型電界放出素子の変形
例の模式的な一部端面図を、図２７の（Ｂ）に示す。こ
のエッジ型電界放出素子は、（Ａ）支持体７１上に形成
された第１ゲート電極７２、（Ｂ）第１ゲート電極７２
上を含む支持体７１上に形成された第１絶縁層７３、
（Ｃ）第１絶縁層７３上に形成された電子放出層７４、
（Ｄ）電子放出層７４上を含む第１絶縁層７３上に形成
された第２絶縁層７５、（Ｅ）第２絶縁層７５上に形成
された第２ゲート電極７７、並びに、（Ｆ）第２ゲート
電極７７、第２絶縁層７５、電子放出層７４及び第１絶
縁層７３を貫通し、底部に第１ゲート電極７２の表面が
露出した開口部７８、から成り、開口部７８の壁面から
突出した電子放出層７４の端部７４Ａ（電子放出部に相
当する）から電子が放出される。ゲート電極は、第１ゲ
ート電極７２と第２ゲート電極７７から構成される。開
口部７８近傍の支持体７１等を一部切断して露出させた
模式的な斜視図を図２８に示す。ここで、図２７の
（Ｂ）に示した模式的な一部端面図は、図２８の線Ａ−
Ａに沿った端面図である。このような構成のエッジ型電
界放出素子を、便宜上、第２の構造のエッジ型電界放出
素子と呼ぶ。第２の構造のエッジ型電界放出素子におい
ては、電子放出層７４の下方に第１ゲート電極７２が設
けられているので、第１の構造のエッジ型電界放出素子
と比較して、開口部７８の壁面から突出した電子放出層
７４の端部７４Ａの近傍に一層高強度の電界を形成する
ことができる。尚、１つの電子放出領域１２は、複数
（例えば、数十乃至数百個程度）のエッジ型電界放出素
子から構成することができる。
例の模式的な一部端面図を、図２７の（Ｂ）に示す。こ
のエッジ型電界放出素子は、（Ａ）支持体７１上に形成
された第１ゲート電極７２、（Ｂ）第１ゲート電極７２
上を含む支持体７１上に形成された第１絶縁層７３、
（Ｃ）第１絶縁層７３上に形成された電子放出層７４、
（Ｄ）電子放出層７４上を含む第１絶縁層７３上に形成
された第２絶縁層７５、（Ｅ）第２絶縁層７５上に形成
された第２ゲート電極７７、並びに、（Ｆ）第２ゲート
電極７７、第２絶縁層７５、電子放出層７４及び第１絶
縁層７３を貫通し、底部に第１ゲート電極７２の表面が
露出した開口部７８、から成り、開口部７８の壁面から
突出した電子放出層７４の端部７４Ａ（電子放出部に相
当する）から電子が放出される。ゲート電極は、第１ゲ
ート電極７２と第２ゲート電極７７から構成される。開
口部７８近傍の支持体７１等を一部切断して露出させた
模式的な斜視図を図２８に示す。ここで、図２７の
（Ｂ）に示した模式的な一部端面図は、図２８の線Ａ−
Ａに沿った端面図である。このような構成のエッジ型電
界放出素子を、便宜上、第２の構造のエッジ型電界放出
素子と呼ぶ。第２の構造のエッジ型電界放出素子におい
ては、電子放出層７４の下方に第１ゲート電極７２が設
けられているので、第１の構造のエッジ型電界放出素子
と比較して、開口部７８の壁面から突出した電子放出層
７４の端部７４Ａの近傍に一層高強度の電界を形成する
ことができる。尚、１つの電子放出領域１２は、複数
（例えば、数十乃至数百個程度）のエッジ型電界放出素
子から構成することができる。
【０１０２】第２の構造のエッジ型電界放出素子にあっ
ては、電子放出部及び／又はゲート電極は、電子放出部
とゲート電極との間が短絡状態にあるとき、酸化性雰囲
気において電子放出部とゲート電極との間に電圧を印加
することにより、少なくとも一部が酸化され、以て、電
子放出部とゲート電極との間が不導電状態となるような
材料から構成することが望ましい。具体的には、電子放
出層７４と第１ゲート電極７２の間で短絡状態になる場
合があるし、電子放出層７４と第２ゲート電極７７の間
で短絡状態になる場合があるし、第１ゲート電極７２と
第２ゲート電極７７の間で短絡状態になる場合がある。
従って、電子放出層７４、第１ゲート電極７２及び第２
ゲート電極７７のいずれもが、いずれかの部位が短絡状
態にあるとき、酸化性雰囲気において電子放出層７４と
第１ゲート電極７２との間、及び電子放出層７４と第２
ゲート電極７７との間に電圧を印加することにより、少
なくとも一部が酸化され、以て、短絡状態にある電子放
出層７４の端部７４Ａと第１ゲート電極７２、短絡状態
にある電子放出層７４の端部７４Ａと第２ゲート電極７
７、あるいは短絡状態にある第１ゲート電極７２と第２
ゲート電極７７との間が不導電状態となるような材料か
ら構成することが望ましい。一部の酸化は、短絡状態に
ある第１ゲート電極７２、第２ゲート電極７７、電子放
出層７４Ａの端部７４Ａのいずれか１つあってもよい
し、両方であってもよい。
ては、電子放出部及び／又はゲート電極は、電子放出部
とゲート電極との間が短絡状態にあるとき、酸化性雰囲
気において電子放出部とゲート電極との間に電圧を印加
することにより、少なくとも一部が酸化され、以て、電
子放出部とゲート電極との間が不導電状態となるような
材料から構成することが望ましい。具体的には、電子放
出層７４と第１ゲート電極７２の間で短絡状態になる場
合があるし、電子放出層７４と第２ゲート電極７７の間
で短絡状態になる場合があるし、第１ゲート電極７２と
第２ゲート電極７７の間で短絡状態になる場合がある。
従って、電子放出層７４、第１ゲート電極７２及び第２
ゲート電極７７のいずれもが、いずれかの部位が短絡状
態にあるとき、酸化性雰囲気において電子放出層７４と
第１ゲート電極７２との間、及び電子放出層７４と第２
ゲート電極７７との間に電圧を印加することにより、少
なくとも一部が酸化され、以て、短絡状態にある電子放
出層７４の端部７４Ａと第１ゲート電極７２、短絡状態
にある電子放出層７４の端部７４Ａと第２ゲート電極７
７、あるいは短絡状態にある第１ゲート電極７２と第２
ゲート電極７７との間が不導電状態となるような材料か
ら構成することが望ましい。一部の酸化は、短絡状態に
ある第１ゲート電極７２、第２ゲート電極７７、電子放
出層７４Ａの端部７４Ａのいずれか１つあってもよい
し、両方であってもよい。
【０１０３】図２７（Ａ）に示した構造を有するエッジ
型電界放出素子から構成された１つの電子放出領域１２
においては、ストライプ状にパターニングされた電子放
出層用導電材料層に、電子放出領域１２を構成するエッ
ジ型電界放出素子の電子放出層７４が所望の数だけ存在
している。具体的には、ストライプ状の電子放出層用導
電材料層それ自体が電子放出層７４に相当し、開口部７
８の近傍に位置する電子放出層用導電材料層の領域が電
子放出層７４に該当する。更には、ストライプ状にパタ
ーニングされたゲート電極用導電材料層に、電子放出領
域１２を構成するエッジ型電界放出素子のゲート電極７
６が所望の数だけ存在している。具体的には、ストライ
プ状のゲート電極用導電材料層それ自体がゲート電極７
６に相当し、開口部７８の近傍に位置するゲート電極用
導電材料層の領域がゲート電極７６に該当する。そし
て、ストライプ状のカソード電極用導電材料層とストラ
イプ状のゲート電極用導電材料層とが重複する領域が、
各電子放出領域１２に相当する。ストライプ状の電子放
出層用導電材料層の延びる方向（第１の方向とする）
と、ストライプ状のゲート電極用導電材料層の延びる方
向（第２の方向とする）とは異なる。第２の方向は、第
１の方向に対して直角であることが好ましい。
型電界放出素子から構成された１つの電子放出領域１２
においては、ストライプ状にパターニングされた電子放
出層用導電材料層に、電子放出領域１２を構成するエッ
ジ型電界放出素子の電子放出層７４が所望の数だけ存在
している。具体的には、ストライプ状の電子放出層用導
電材料層それ自体が電子放出層７４に相当し、開口部７
８の近傍に位置する電子放出層用導電材料層の領域が電
子放出層７４に該当する。更には、ストライプ状にパタ
ーニングされたゲート電極用導電材料層に、電子放出領
域１２を構成するエッジ型電界放出素子のゲート電極７
６が所望の数だけ存在している。具体的には、ストライ
プ状のゲート電極用導電材料層それ自体がゲート電極７
６に相当し、開口部７８の近傍に位置するゲート電極用
導電材料層の領域がゲート電極７６に該当する。そし
て、ストライプ状のカソード電極用導電材料層とストラ
イプ状のゲート電極用導電材料層とが重複する領域が、
各電子放出領域１２に相当する。ストライプ状の電子放
出層用導電材料層の延びる方向（第１の方向とする）
と、ストライプ状のゲート電極用導電材料層の延びる方
向（第２の方向とする）とは異なる。第２の方向は、第
１の方向に対して直角であることが好ましい。
【０１０４】更には、図２７の（Ｂ）に示した構造を有
するエッジ型電界放出素子から構成された１つの電子放
出領域１２においては、ストライプ状にパターニングさ
れた第１ゲート電極用導電材料層に、電子放出領域１２
を構成するエッジ型電界放出素子の第１ゲート電極７２
が所望の数だけ存在している。具体的には、ストライプ
状の第１ゲート電極用導電材料層それ自体が第１ゲート
電極７２に相当し、開口部７８の底部に位置する第１ゲ
ート電極用導電材料層の領域が第１ゲート電極７２に該
当する。また、ストライプ状にパターニングされた電子
放出層用導電材料層に、電子放出領域１２を構成するエ
ッジ型電界放出素子の電子放出層７４が所望の数だけ存
在している。具体的には、ストライプ状の電子放出層用
導電材料層それ自体が電子放出層７４に相当し、開口部
７８の近傍に位置する電子放出層用導電材料層の領域が
電子放出層７４に該当する。更には、ストライプ状にパ
ターニングされた第２ゲート電極用導電材料層に、電子
放出領域１２を構成するエッジ型電界放出素子の第２ゲ
ート電極７７が所望の数だけ存在している。具体的に
は、ストライプ状の第２ゲート電極用導電材料層それ自
体が第２ゲート電極７７に相当し、開口部７８の近傍に
位置する第２ゲート電極用導電材料層の領域が第２ゲー
ト電極７７に該当する。ストライプ状の電子放出層用導
電材料層の延びる方向と（第１の方向とする）と、スト
ライプ状の第１ゲート電極用導電材料層の延びる方向
（第２の方向とする）とは異なる。第２の方向は、第１
の方向に対して直角であることが好ましい。ストライプ
状の第２ゲート電極用導電材料層の延びる方向は、第１
の方向であってもよいし、第２の方向であってもよい
が、構成の簡素化の面からは、第１の方向に延びている
ことが好ましい。
するエッジ型電界放出素子から構成された１つの電子放
出領域１２においては、ストライプ状にパターニングさ
れた第１ゲート電極用導電材料層に、電子放出領域１２
を構成するエッジ型電界放出素子の第１ゲート電極７２
が所望の数だけ存在している。具体的には、ストライプ
状の第１ゲート電極用導電材料層それ自体が第１ゲート
電極７２に相当し、開口部７８の底部に位置する第１ゲ
ート電極用導電材料層の領域が第１ゲート電極７２に該
当する。また、ストライプ状にパターニングされた電子
放出層用導電材料層に、電子放出領域１２を構成するエ
ッジ型電界放出素子の電子放出層７４が所望の数だけ存
在している。具体的には、ストライプ状の電子放出層用
導電材料層それ自体が電子放出層７４に相当し、開口部
７８の近傍に位置する電子放出層用導電材料層の領域が
電子放出層７４に該当する。更には、ストライプ状にパ
ターニングされた第２ゲート電極用導電材料層に、電子
放出領域１２を構成するエッジ型電界放出素子の第２ゲ
ート電極７７が所望の数だけ存在している。具体的に
は、ストライプ状の第２ゲート電極用導電材料層それ自
体が第２ゲート電極７７に相当し、開口部７８の近傍に
位置する第２ゲート電極用導電材料層の領域が第２ゲー
ト電極７７に該当する。ストライプ状の電子放出層用導
電材料層の延びる方向と（第１の方向とする）と、スト
ライプ状の第１ゲート電極用導電材料層の延びる方向
（第２の方向とする）とは異なる。第２の方向は、第１
の方向に対して直角であることが好ましい。ストライプ
状の第２ゲート電極用導電材料層の延びる方向は、第１
の方向であってもよいし、第２の方向であってもよい
が、構成の簡素化の面からは、第１の方向に延びている
ことが好ましい。
【０１０５】電子放出素子の検査方法、表示装置用のカ
ソード・パネルの検査方法、及び表示装置の製造方法に
関しては、実質的に実施の形態１と同じとすることがで
きるので、詳細な説明は省略する。図２７の（Ｂ）に示
したエッジ型電界放出素子の製造方法を、以下、支持体
等の模式的な一部端面図である図２９〜図３１を参照し
て説明する。
ソード・パネルの検査方法、及び表示装置の製造方法に
関しては、実質的に実施の形態１と同じとすることがで
きるので、詳細な説明は省略する。図２７の（Ｂ）に示
したエッジ型電界放出素子の製造方法を、以下、支持体
等の模式的な一部端面図である図２９〜図３１を参照し
て説明する。
【０１０６】［工程−８００］先ず、例えばガラス基板
から成る支持体７１の上に、スパッタ法にて厚さ約０．
２μｍのタングステンから成る第１ゲート電極用導電材
料層を成膜し、通常の手順に基づきリソグラフィ技術及
びドライエッチング技術により第１ゲート電極用導電材
料層をパターニングして、第１ゲート電極７２を形成す
る（図２９の（Ａ）参照）。パターニングされた第１ゲ
ート電極用導電材料層はストライプ形状を有する。
から成る支持体７１の上に、スパッタ法にて厚さ約０．
２μｍのタングステンから成る第１ゲート電極用導電材
料層を成膜し、通常の手順に基づきリソグラフィ技術及
びドライエッチング技術により第１ゲート電極用導電材
料層をパターニングして、第１ゲート電極７２を形成す
る（図２９の（Ａ）参照）。パターニングされた第１ゲ
ート電極用導電材料層はストライプ形状を有する。
【０１０７】［工程−８１０］次に、全面に、例えば約
０．３μｍの厚さのＳｉＯ2から成る第１絶縁層７３を
形成する。更に、この第１絶縁層２３の上にタングステ
ンから成る電子放出層用導電材料層を０．２μｍの厚さ
に形成した後、所定の形状にパターニングし、電子放出
層７４を形成する（図２９の（Ｂ）参照）。パターニン
グされた電子放出層用導電材料層はストライプ形状を有
する。
０．３μｍの厚さのＳｉＯ2から成る第１絶縁層７３を
形成する。更に、この第１絶縁層２３の上にタングステ
ンから成る電子放出層用導電材料層を０．２μｍの厚さ
に形成した後、所定の形状にパターニングし、電子放出
層７４を形成する（図２９の（Ｂ）参照）。パターニン
グされた電子放出層用導電材料層はストライプ形状を有
する。
【０１０８】［工程−８２０］次に、全面に例えばＳｉ
Ｏ2から成る第２絶縁層７５を例えば約０．７μｍの厚
さに形成する。更に、この第２絶縁層７５の上に厚さ約
０．２μｍのタングステンから成る第２ゲート電極用導
電材料層を形成し、所定のパターニングを行うことによ
って、第２ゲート電極７７を得ることができる（図２９
の（Ｃ）参照）。パターニングされた第２ゲート電極用
導電材料層はストライプ形状を有する。第２ゲート電極
７７の構成材料や厚さは、第１ゲート電極７２と同じで
あってもよいし、異なっていてもよい。
Ｏ2から成る第２絶縁層７５を例えば約０．７μｍの厚
さに形成する。更に、この第２絶縁層７５の上に厚さ約
０．２μｍのタングステンから成る第２ゲート電極用導
電材料層を形成し、所定のパターニングを行うことによ
って、第２ゲート電極７７を得ることができる（図２９
の（Ｃ）参照）。パターニングされた第２ゲート電極用
導電材料層はストライプ形状を有する。第２ゲート電極
７７の構成材料や厚さは、第１ゲート電極７２と同じで
あってもよいし、異なっていてもよい。
【０１０９】［工程−８３０］その後、全面にレジスト
層７９を形成し、更にこのレジスト層７９に、第２ゲー
ト電極７７の表面を一部露出させるようにレジスト開口
部７９Ａを形成する。レジスト開口部７９Ａの平面形状
は矩形であり、矩形の長辺はおおよそ１００μｍ、短辺
は数μｍ〜１０μｍである。続いて、レジスト開口部７
９Ａの底面に露出した第２ゲート電極７７を例えばＲＩ
Ｅ（反応性イオン・エッチング）法により異方的にエッ
チングし、開口部７８Ａを形成する（図３０の（Ａ）参
照）。尚、第２ゲート電極７７をタングステンを用いて
構成しているので、ＳＦ6ガスを用いたエッチングによ
り垂直壁を有する開口部７８Ａを形成することができ
る。
層７９を形成し、更にこのレジスト層７９に、第２ゲー
ト電極７７の表面を一部露出させるようにレジスト開口
部７９Ａを形成する。レジスト開口部７９Ａの平面形状
は矩形であり、矩形の長辺はおおよそ１００μｍ、短辺
は数μｍ〜１０μｍである。続いて、レジスト開口部７
９Ａの底面に露出した第２ゲート電極７７を例えばＲＩ
Ｅ（反応性イオン・エッチング）法により異方的にエッ
チングし、開口部７８Ａを形成する（図３０の（Ａ）参
照）。尚、第２ゲート電極７７をタングステンを用いて
構成しているので、ＳＦ6ガスを用いたエッチングによ
り垂直壁を有する開口部７８Ａを形成することができ
る。
【０１１０】［工程−８４０］次に、開口部７８Ａの底
面に露出した第２絶縁層７５を等方的にエッチングし、
開口部７８Ｂを形成する（図３０の（Ｂ）参照）。第２
絶縁層をＳｉＯ2を用いて形成しているので、緩衝化フ
ッ酸水溶液を用いたウェットエッチングを行う。開口部
７８Ｂの壁面は、開口部７８Ａの開口端面よりも後退す
るが、このときの後退量はエッチング時間の長短により
制御することができる。開口部７８Ｂの下端が開口部７
８Ａの開口端面よりも後退するまで、ウェットエッチン
グを行う。
面に露出した第２絶縁層７５を等方的にエッチングし、
開口部７８Ｂを形成する（図３０の（Ｂ）参照）。第２
絶縁層をＳｉＯ2を用いて形成しているので、緩衝化フ
ッ酸水溶液を用いたウェットエッチングを行う。開口部
７８Ｂの壁面は、開口部７８Ａの開口端面よりも後退す
るが、このときの後退量はエッチング時間の長短により
制御することができる。開口部７８Ｂの下端が開口部７
８Ａの開口端面よりも後退するまで、ウェットエッチン
グを行う。
【０１１１】［工程−８５０］次に、開口部７８Ｂの底
面に露出した電子放出層７４を、イオンを主エッチング
種とする条件によりドライエッチングする（図３１の
（Ａ）参照）。イオンを主エッチング種とするドライエ
ッチングでは、被エッチング物へのバイアス電圧の印加
やプラズマと磁界との相互作用を利用して荷電粒子であ
るイオンを加速することができるため、一般には異方性
エッチングが進行し、被エッチング物の加工面は垂直壁
となる。しかし、この［工程−８５０］では、プラズマ
中の主エッチング種の中にも垂直以外の角度を有する入
射成分が若干存在すること、及び開口部７８Ａの端部に
おける散乱によってもこの斜め入射成分が生ずることに
より、電子放出層７４の露出面の中で、本来であれば開
口部７８Ａによって遮蔽されてイオンが到達しないはず
の領域にも、ある程度の確率で主エッチング種が入射す
る。このとき、電子放出層７４の法線に対する入射角の
小さい主エッチング種ほど入射確率は高く、入射角の大
きい主エッチング種ほど入射確率は低い。従って、電子
放出層７４に形成された開口部７８Ｃの上端部の位置は
開口部７８Ｂの下端部とほぼ揃っているものの、開口部
７８Ｃの下端部の位置はその上端部よりも突出した状態
となる。つまり、電子放出層７４の厚さが、突出方向の
先端部に向けて薄くなり、端部が先鋭化される。エッチ
ング・ガスとしてＳＦ6を用いることにより、電子放出
層７４の良好な加工を行うことができる。
面に露出した電子放出層７４を、イオンを主エッチング
種とする条件によりドライエッチングする（図３１の
（Ａ）参照）。イオンを主エッチング種とするドライエ
ッチングでは、被エッチング物へのバイアス電圧の印加
やプラズマと磁界との相互作用を利用して荷電粒子であ
るイオンを加速することができるため、一般には異方性
エッチングが進行し、被エッチング物の加工面は垂直壁
となる。しかし、この［工程−８５０］では、プラズマ
中の主エッチング種の中にも垂直以外の角度を有する入
射成分が若干存在すること、及び開口部７８Ａの端部に
おける散乱によってもこの斜め入射成分が生ずることに
より、電子放出層７４の露出面の中で、本来であれば開
口部７８Ａによって遮蔽されてイオンが到達しないはず
の領域にも、ある程度の確率で主エッチング種が入射す
る。このとき、電子放出層７４の法線に対する入射角の
小さい主エッチング種ほど入射確率は高く、入射角の大
きい主エッチング種ほど入射確率は低い。従って、電子
放出層７４に形成された開口部７８Ｃの上端部の位置は
開口部７８Ｂの下端部とほぼ揃っているものの、開口部
７８Ｃの下端部の位置はその上端部よりも突出した状態
となる。つまり、電子放出層７４の厚さが、突出方向の
先端部に向けて薄くなり、端部が先鋭化される。エッチ
ング・ガスとしてＳＦ6を用いることにより、電子放出
層７４の良好な加工を行うことができる。
【０１１２】［工程−８６０］次に、開口部７８Ｃの底
面に露出した第１絶縁層７３を等方的にエッチングし、
開口部７８Ｄを形成し、開口部７８を完成させる（図３
１の（Ｂ）参照）。上述の第２絶縁層７５の場合と同様
に、緩衝化フッ酸水溶液を用いたウェットエッチングを
行う。開口部７８Ｄの壁面は開口部７８Ｃの下端部より
も後退する。このときの後退量はエッチング時間の長短
により制御可能である。このとき、先に形成された開口
部７８Ｂの壁面は更に後退する。尚、開口部７８の完成
後にレジスト層７９を除去すると、図２７の（Ｂ）に示
した構造を有するエッジ型電界放出素子が形成されたカ
ソード・パネルを得ることができる。
面に露出した第１絶縁層７３を等方的にエッチングし、
開口部７８Ｄを形成し、開口部７８を完成させる（図３
１の（Ｂ）参照）。上述の第２絶縁層７５の場合と同様
に、緩衝化フッ酸水溶液を用いたウェットエッチングを
行う。開口部７８Ｄの壁面は開口部７８Ｃの下端部より
も後退する。このときの後退量はエッチング時間の長短
により制御可能である。このとき、先に形成された開口
部７８Ｂの壁面は更に後退する。尚、開口部７８の完成
後にレジスト層７９を除去すると、図２７の（Ｂ）に示
した構造を有するエッジ型電界放出素子が形成されたカ
ソード・パネルを得ることができる。
【０１１３】（実施の形態９）平面型電界放出素子の模
式的な一部端面図を、図３２に示す。この平面型電界放
出素子は、（Ａ）支持体８１上に形成された電子放出層
８４、（Ｂ）電子放出層８４上を含む支持体８１上に形
成された絶縁層８５、（Ｃ）絶縁層８５上に形成された
ゲート電極８６、並びに、（Ｄ）ゲート電極８６及び絶
縁層８５を貫通し、底部に電子放出層８４の表面が露出
した開口部８８、から成り、開口部８８の底部に露出し
た電子放出層８４の表面（電子放出部に相当する）から
電子が放出される。１つの電子放出領域１２は、１つ若
しくは複数の平面型電界放出素子から構成することがで
きる。
式的な一部端面図を、図３２に示す。この平面型電界放
出素子は、（Ａ）支持体８１上に形成された電子放出層
８４、（Ｂ）電子放出層８４上を含む支持体８１上に形
成された絶縁層８５、（Ｃ）絶縁層８５上に形成された
ゲート電極８６、並びに、（Ｄ）ゲート電極８６及び絶
縁層８５を貫通し、底部に電子放出層８４の表面が露出
した開口部８８、から成り、開口部８８の底部に露出し
た電子放出層８４の表面（電子放出部に相当する）から
電子が放出される。１つの電子放出領域１２は、１つ若
しくは複数の平面型電界放出素子から構成することがで
きる。
【０１１４】図３２に示した構造を有する平面型電界放
出素子から構成された１つの電子放出領域１２において
は、ストライプ状にパターニングされた電子放出層用導
電材料層に、電子放出領域１２を構成する平面型電界放
出素子の電子放出層８４が所望の数だけ存在している。
具体的には、ストライプ状の電子放出層用導電材料層そ
れ自体が電子放出層８４に相当し、開口部８８の底部に
位置する電子放出層用導電材料層の領域が電子放出層８
４に該当する。更には、ストライプ状にパターニングさ
れたゲート電極用導電材料層に、電子放出領域１２を構
成するエッジ型電界放出素子のゲート電極８６が所望の
数だけ存在している。具体的には、ストライプ状のゲー
ト電極用導電材料層それ自体がゲート電極８６に相当
し、開口部８８の近傍に位置するゲート電極用導電材料
層の領域がゲート電極８６に該当する。ストライプ状の
電子放出層用導電材料層の延びる方向（第１の方向とす
る）と、ストライプ状のゲート電極用導電材料層の延び
る方向（第２の方向とする）とは異なる。第２の方向
は、第１の方向に対して直角であることが好ましい。
出素子から構成された１つの電子放出領域１２において
は、ストライプ状にパターニングされた電子放出層用導
電材料層に、電子放出領域１２を構成する平面型電界放
出素子の電子放出層８４が所望の数だけ存在している。
具体的には、ストライプ状の電子放出層用導電材料層そ
れ自体が電子放出層８４に相当し、開口部８８の底部に
位置する電子放出層用導電材料層の領域が電子放出層８
４に該当する。更には、ストライプ状にパターニングさ
れたゲート電極用導電材料層に、電子放出領域１２を構
成するエッジ型電界放出素子のゲート電極８６が所望の
数だけ存在している。具体的には、ストライプ状のゲー
ト電極用導電材料層それ自体がゲート電極８６に相当
し、開口部８８の近傍に位置するゲート電極用導電材料
層の領域がゲート電極８６に該当する。ストライプ状の
電子放出層用導電材料層の延びる方向（第１の方向とす
る）と、ストライプ状のゲート電極用導電材料層の延び
る方向（第２の方向とする）とは異なる。第２の方向
は、第１の方向に対して直角であることが好ましい。
【０１１５】平面型電界放出素子にあっては、電子放出
層８４及び／又はゲート電極８６は、開口部８８の底部
に露出した電子放出層８４の表面とゲート電極８６との
間が短絡状態にあるとき、酸化性雰囲気において電子放
出層８４とゲート電極８６との間に電圧を印加すること
により、少なくとも一部が酸化され、以て、開口部８８
の底部に露出した電子放出層８４の表面とゲート電極８
６との間が不導電状態となるような材料から構成するこ
とが望ましい。一部の酸化は、開口部８８の底部に露出
した電子放出層８４の表面のみであってもよいし、ゲー
ト電極２４のみであってもよいし、両方であってもよ
い。
層８４及び／又はゲート電極８６は、開口部８８の底部
に露出した電子放出層８４の表面とゲート電極８６との
間が短絡状態にあるとき、酸化性雰囲気において電子放
出層８４とゲート電極８６との間に電圧を印加すること
により、少なくとも一部が酸化され、以て、開口部８８
の底部に露出した電子放出層８４の表面とゲート電極８
６との間が不導電状態となるような材料から構成するこ
とが望ましい。一部の酸化は、開口部８８の底部に露出
した電子放出層８４の表面のみであってもよいし、ゲー
ト電極２４のみであってもよいし、両方であってもよ
い。
【０１１６】電子放出素子の検査方法、表示装置用のカ
ソード・パネルの検査方法、及び表示装置の製造方法に
関しては、実質的に実施の形態１と同じとすることがで
きるので、詳細な説明は省略する。図３２に示した平面
型電界放出素子の製造方法を、以下、支持体等の模式的
な一部端面図である図３３を参照して説明する。
ソード・パネルの検査方法、及び表示装置の製造方法に
関しては、実質的に実施の形態１と同じとすることがで
きるので、詳細な説明は省略する。図３２に示した平面
型電界放出素子の製造方法を、以下、支持体等の模式的
な一部端面図である図３３を参照して説明する。
【０１１７】［工程−９００］先ず、例えばガラス基板
から成る支持体８１の上に、スパッタ法により厚さ約
０．２μｍのタングステンから成る電子放出層用導電材
料層を製膜し、通常の手順に基づき電子放出層用導電材
料層をパターニングし、電子放出層８４を形成する。パ
ターニングされた電子放出層用導電材料層はストライプ
形状を有する。次に、電子放出層８４上を含む支持体８
１上に絶縁層８５を形成する。例えばＴＥＯＳ（テトラ
エトキシシラン）原料ガスとして用いるＣＶＤ法によ
り、ＳｉＯ2層を約１μｍの厚さに形成する。更に、こ
の絶縁層８５の上に、例えば厚さ約０．２μｍのタング
ステンから成るゲート電極用導電材料層を製膜し、パタ
ーニングしてゲート電極８６を形成する。パターニング
されたゲート電極用導電材料層はストライプ形状を有す
る。ここまでのプロセスが終了した状態を、図３３の
（Ａ）に示す。
から成る支持体８１の上に、スパッタ法により厚さ約
０．２μｍのタングステンから成る電子放出層用導電材
料層を製膜し、通常の手順に基づき電子放出層用導電材
料層をパターニングし、電子放出層８４を形成する。パ
ターニングされた電子放出層用導電材料層はストライプ
形状を有する。次に、電子放出層８４上を含む支持体８
１上に絶縁層８５を形成する。例えばＴＥＯＳ（テトラ
エトキシシラン）原料ガスとして用いるＣＶＤ法によ
り、ＳｉＯ2層を約１μｍの厚さに形成する。更に、こ
の絶縁層８５の上に、例えば厚さ約０．２μｍのタング
ステンから成るゲート電極用導電材料層を製膜し、パタ
ーニングしてゲート電極８６を形成する。パターニング
されたゲート電極用導電材料層はストライプ形状を有す
る。ここまでのプロセスが終了した状態を、図３３の
（Ａ）に示す。
【０１１８】［工程−９１０］次に、全面にレジスト層
８９を形成し、更にこのレジスト層８９に、ゲート電極
８６の表面を一部露出させるようにレジスト開口部８９
Ａを形成する。レジスト開口部８９Ａの平面形状は、例
えば円形である。続いて、レジスト開口部８９Ａの底部
に露出したゲート電極８６を例えばＲＩＥ法により異方
的にエッチングする。ゲート電極８６をタングステンを
用いて構成しているので、ＳＦ6ガスを用いたエッチン
グを行うことができる。ここまでのプロセスが終了した
状態を、図３３の（Ｂ）に示す。
８９を形成し、更にこのレジスト層８９に、ゲート電極
８６の表面を一部露出させるようにレジスト開口部８９
Ａを形成する。レジスト開口部８９Ａの平面形状は、例
えば円形である。続いて、レジスト開口部８９Ａの底部
に露出したゲート電極８６を例えばＲＩＥ法により異方
的にエッチングする。ゲート電極８６をタングステンを
用いて構成しているので、ＳＦ6ガスを用いたエッチン
グを行うことができる。ここまでのプロセスが終了した
状態を、図３３の（Ｂ）に示す。
【０１１９】［工程−９２０］次に、レジスト開口部８
９Ａの内部に露出した絶縁層８５を等方的にエッチング
し、開口部８８を形成する（図３３の（Ｃ）参照）。絶
縁層８５をＳｉＯ2を用いて形成しているので、緩衝化
フッ酸水溶液を用いたウェットエッチングを行う。絶縁
層８５の壁面は、ゲート電極８６の先端部よりも後退す
るが、このときの後退量はエッチング時間の長短により
制御することができる。こうして、図３２に示す平面型
電界放出素子が形成されたカソード・パネルを得ること
ができる。
９Ａの内部に露出した絶縁層８５を等方的にエッチング
し、開口部８８を形成する（図３３の（Ｃ）参照）。絶
縁層８５をＳｉＯ2を用いて形成しているので、緩衝化
フッ酸水溶液を用いたウェットエッチングを行う。絶縁
層８５の壁面は、ゲート電極８６の先端部よりも後退す
るが、このときの後退量はエッチング時間の長短により
制御することができる。こうして、図３２に示す平面型
電界放出素子が形成されたカソード・パネルを得ること
ができる。
【０１２０】以上、本発明を、発明の実施の形態に基づ
き説明したが、本発明はこれらに限定されるものではな
い。
き説明したが、本発明はこれらに限定されるものではな
い。
【０１２１】スピント型電界放出素子における電子放出
電極２６（電子放出部に相当する）は、タングステン
（Ｗ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、チタン
（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アル
ミニウム（Ａｌ）、銅（Ｃｕ）等の金属又はこれらの金
属元素を含む合金や化合物を用いて形成することができ
るが、中でも所謂高融点金属あるいはその合金を用いて
形成することが好ましい。電子放出電極２６は、例え
ば、蒸着法やスパッタ法によって形成することができ
る。スピント型電界放出素子における密着層４０や基部
５０は、タングステン（Ｗ）、チタン（Ｔｉ）、モリブ
デン（Ｍｏ）、タンタル（Ｔａ）、ハフニウム（Ｈｆ）
といった所謂高融点金属又はこれらの金属元素を含む合
金や化合物、不純物を含有したシリコン（例えば、アモ
ルファスシリコンあるいはポリシリコン）を用いて形成
することができるが、中でも所謂高融点金属あるいはそ
の合金、若しくは不純物を含有したアモルファスシリコ
ンあるいはポリシリコンを用いて形成することが好まし
い。尚、電子放出電極２６を構成する材料よりも密着層
４０や基部５０を構成する材料の方が、酸化され易いこ
とが好ましい。
電極２６（電子放出部に相当する）は、タングステン
（Ｗ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、チタン
（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アル
ミニウム（Ａｌ）、銅（Ｃｕ）等の金属又はこれらの金
属元素を含む合金や化合物を用いて形成することができ
るが、中でも所謂高融点金属あるいはその合金を用いて
形成することが好ましい。電子放出電極２６は、例え
ば、蒸着法やスパッタ法によって形成することができ
る。スピント型電界放出素子における密着層４０や基部
５０は、タングステン（Ｗ）、チタン（Ｔｉ）、モリブ
デン（Ｍｏ）、タンタル（Ｔａ）、ハフニウム（Ｈｆ）
といった所謂高融点金属又はこれらの金属元素を含む合
金や化合物、不純物を含有したシリコン（例えば、アモ
ルファスシリコンあるいはポリシリコン）を用いて形成
することができるが、中でも所謂高融点金属あるいはそ
の合金、若しくは不純物を含有したアモルファスシリコ
ンあるいはポリシリコンを用いて形成することが好まし
い。尚、電子放出電極２６を構成する材料よりも密着層
４０や基部５０を構成する材料の方が、酸化され易いこ
とが好ましい。
【０１２２】エッジ型電界放出素子あるいは平面型電界
放出素子における電子放出層７４，８４は、典型的に
は、タングステン（Ｗ）やタンタル（Ｔａ）、チタン
（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ある
いはこれらの合金や化合物（例えばＴｉＮ等の窒化物
や、ＷＳｉ2、ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2等のシ
リサイド）、あるいはダイヤモンド等の半導体から構成
することができる。電子放出層７４，８４の形成方法と
して、蒸着法、スパッタ法、ＣＶＤ法、イオン・プレー
ティング法、印刷法、メッキ法等、通常の薄膜作製プロ
セスを利用できる。電子放出層７４，８４の厚さは、お
およそ０．０５〜０．５μｍ、好ましくは０．１〜０．
３μｍの範囲とすることが望ましいが、かかる範囲に限
定するものではない。電子放出層７４，８４を構成する
材料は、ゲート電極を構成する材料と同じであっても、
異なっていてもよい。
放出素子における電子放出層７４，８４は、典型的に
は、タングステン（Ｗ）やタンタル（Ｔａ）、チタン
（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ある
いはこれらの合金や化合物（例えばＴｉＮ等の窒化物
や、ＷＳｉ2、ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2等のシ
リサイド）、あるいはダイヤモンド等の半導体から構成
することができる。電子放出層７４，８４の形成方法と
して、蒸着法、スパッタ法、ＣＶＤ法、イオン・プレー
ティング法、印刷法、メッキ法等、通常の薄膜作製プロ
セスを利用できる。電子放出層７４，８４の厚さは、お
およそ０．０５〜０．５μｍ、好ましくは０．１〜０．
３μｍの範囲とすることが望ましいが、かかる範囲に限
定するものではない。電子放出層７４，８４を構成する
材料は、ゲート電極を構成する材料と同じであっても、
異なっていてもよい。
【０１２３】スピント型電界放出素子におけるカソード
電極２２、ゲート電極２４、エッジ型電界放出素子にお
けるゲート電極７６、若しくは、第１ゲート電極７２、
第２ゲート電極７７、平面型電界放出素子におけるゲー
ト電極８６を構成する材料として、タングステン
（Ｗ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、モリブデ
ン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、
銅（Ｃｕ）等の金属、これらの金属元素を含む合金ある
いは化合物、あるいはシリコン（Ｓｉ）等の半導体やダ
イヤモンド、カーボンを例示することができる。尚、第
これらの電極を構成する材料を、同一の材料としてもよ
いし、同種材料としてもよいし、異種の材料としてもよ
い。これらの電極の形成方法として、蒸着法、スパッタ
法、ＣＶＤ法、イオン・プレーティング法、印刷法、メ
ッキ法等、通常の薄膜作製プロセスを利用できる。
電極２２、ゲート電極２４、エッジ型電界放出素子にお
けるゲート電極７６、若しくは、第１ゲート電極７２、
第２ゲート電極７７、平面型電界放出素子におけるゲー
ト電極８６を構成する材料として、タングステン
（Ｗ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、モリブデ
ン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、
銅（Ｃｕ）等の金属、これらの金属元素を含む合金ある
いは化合物、あるいはシリコン（Ｓｉ）等の半導体やダ
イヤモンド、カーボンを例示することができる。尚、第
これらの電極を構成する材料を、同一の材料としてもよ
いし、同種材料としてもよいし、異種の材料としてもよ
い。これらの電極の形成方法として、蒸着法、スパッタ
法、ＣＶＤ法、イオン・プレーティング法、印刷法、メ
ッキ法等、通常の薄膜作製プロセスを利用できる。
【０１２４】絶縁層２３、第１絶縁層７３、第２絶縁層
７５、絶縁層８５の構成材料としては、ＳｉＯ2、Ｓｉ
Ｎ、ＳｉＯＮ、ガラス・ペースト硬化物を単独あるいは
適宜積層して使用することができ、製膜には、ＣＶＤ
法、塗布法、スパッタ法、印刷法等の公知のプロセスが
利用できる。
７５、絶縁層８５の構成材料としては、ＳｉＯ2、Ｓｉ
Ｎ、ＳｉＯＮ、ガラス・ペースト硬化物を単独あるいは
適宜積層して使用することができ、製膜には、ＣＶＤ
法、塗布法、スパッタ法、印刷法等の公知のプロセスが
利用できる。
【０１２５】支持体２１，７１，８１は、少なくとも表
面が絶縁性を有する材料から構成されていればよく、ガ
ラス基板、表面に絶縁膜が形成されたガラス基板、石英
基板、表面に絶縁膜が形成された石英基板、表面に絶縁
膜が形成された半導体基板を挙げることができる。アノ
ード・パネル６０を構成する基板６１としても、少なく
とも表面が絶縁性を有する材料から構成されていればよ
く、ガラス基板、表面に絶縁膜が形成されたガラス基
板、石英基板、表面に絶縁膜が形成された石英基板、表
面に絶縁膜が形成された半導体基板を挙げることがで
き、表示装置の構成に依っては、透明性が要求される。
面が絶縁性を有する材料から構成されていればよく、ガ
ラス基板、表面に絶縁膜が形成されたガラス基板、石英
基板、表面に絶縁膜が形成された石英基板、表面に絶縁
膜が形成された半導体基板を挙げることができる。アノ
ード・パネル６０を構成する基板６１としても、少なく
とも表面が絶縁性を有する材料から構成されていればよ
く、ガラス基板、表面に絶縁膜が形成されたガラス基
板、石英基板、表面に絶縁膜が形成された石英基板、表
面に絶縁膜が形成された半導体基板を挙げることがで
き、表示装置の構成に依っては、透明性が要求される。
【０１２６】本発明においては、ゲート電極や第２ゲー
ト電極上を含む全面に更に層間絶縁層を形成し、かかる
層間絶縁層上にフォーカス電極を形成する構成とするこ
ともできる。例えば、第２の構造のエッジ型電界放出素
子に、フォーカス電極を組み込んだ例を、図３４の模式
的な一部端面図に示す。この電界放出素子においては、
第２ゲート電極７７上を含む全面に更に層間絶縁層９４
が形成され、かかる層間絶縁層９４上にフォーカス電極
９５が形成されている。層間絶縁層９４には開口部７８
に連通する第２開口部９６が設けられている。尚、フォ
ーカス電極９５は、必ずしも各電界放出素子毎に設ける
必要はなく、例えば、電界放出素子の所定の配列方向に
沿って配設することにより、複数の電界放出素子に共通
の収束効果を及ぼすこともできる。従って、層間絶縁層
９４に設けられる第２開口部９６は、必ずしもフォーカ
ス電極９５を構成する材料層に設けられている必要はな
い。また、フォーカス電極９５の電位は、通常、電子放
出層７４の電位と近似あるいは同一であるため、フォー
カス電極９５の開口端部が開口部７８や第２開口部９６
の内部に向けて突出していると、フォーカス電極９５か
ら第１ゲート電極７２や第２ゲート電極７７へ向かって
電子放出が生ずる虞がある。従って、フォーカス電極９
５は第２開口部９６内へ突出しないように設けられてい
ることが特に望ましい。尚、第２ゲート電極７７の先端
部を層間絶縁層９４から突出させることが、電子放出層
７４の開口部７８から突出した端部７４Ａ近傍の電界強
度を高める観点から特に好ましい。第２開口部９６の平
面形状は、フォーカス電極９５の構成に依り、開口部７
８の平面形状と合同又は相似としてもよいし、異なって
いてもよい。
ト電極上を含む全面に更に層間絶縁層を形成し、かかる
層間絶縁層上にフォーカス電極を形成する構成とするこ
ともできる。例えば、第２の構造のエッジ型電界放出素
子に、フォーカス電極を組み込んだ例を、図３４の模式
的な一部端面図に示す。この電界放出素子においては、
第２ゲート電極７７上を含む全面に更に層間絶縁層９４
が形成され、かかる層間絶縁層９４上にフォーカス電極
９５が形成されている。層間絶縁層９４には開口部７８
に連通する第２開口部９６が設けられている。尚、フォ
ーカス電極９５は、必ずしも各電界放出素子毎に設ける
必要はなく、例えば、電界放出素子の所定の配列方向に
沿って配設することにより、複数の電界放出素子に共通
の収束効果を及ぼすこともできる。従って、層間絶縁層
９４に設けられる第２開口部９６は、必ずしもフォーカ
ス電極９５を構成する材料層に設けられている必要はな
い。また、フォーカス電極９５の電位は、通常、電子放
出層７４の電位と近似あるいは同一であるため、フォー
カス電極９５の開口端部が開口部７８や第２開口部９６
の内部に向けて突出していると、フォーカス電極９５か
ら第１ゲート電極７２や第２ゲート電極７７へ向かって
電子放出が生ずる虞がある。従って、フォーカス電極９
５は第２開口部９６内へ突出しないように設けられてい
ることが特に望ましい。尚、第２ゲート電極７７の先端
部を層間絶縁層９４から突出させることが、電子放出層
７４の開口部７８から突出した端部７４Ａ近傍の電界強
度を高める観点から特に好ましい。第２開口部９６の平
面形状は、フォーカス電極９５の構成に依り、開口部７
８の平面形状と合同又は相似としてもよいし、異なって
いてもよい。
【０１２７】電界放出素子を、図３５の（Ａ）に模式的
な一部端面図を示し、図３５の（Ｂ）に模式的な分解斜
視図を示すように、所謂シャント構造を有する幹配線２
２Ｃ，２２Ｄを備えた構成とすることもできる。即ち、
［工程−１００］において、例えばガラス基板から成る
支持体２１の上に、例えばポリシリコンから成るカソー
ド電極用導電材料層をプラズマＣＶＤ法にて製膜した
後、リソグラフィ技術及びドライエッチング技術に基づ
きカソード電極用導電材料層をパターニングして、平面
形状が矩形のカソード電極群、枝配線２２Ｂ及び幹配線
２２Ｃを形成する。その後、全面にＳｉＯ2から成る絶
縁層２３’をＣＶＤ法にて製膜し、幹配線２２Ｃの上方
の絶縁層２３’に孔部を形成する。その後、孔部内を含
む絶縁層２３’上に例えばアルミニウム系合金層をスパ
ッタ法にて製膜し、かかるアルミニウム系合金層をパタ
ーニングすることによって、絶縁層２３’上にも幹配線
２２Ｄを形成する。かかる幹配線２２Ｄは、孔部及び孔
部に充填されたアルミニウム系合金層（これらを総称し
てコンタクトホールと呼ぶ）によって幹配線２２Ｃと電
気的に接続されている。次いで、全面に絶縁層５３”を
形成し、ゲート電極用導電材料層（例えば、ＴｉＮ層）
をスパッタ法にて、順次製膜し、次いで、ゲート電極用
導電材料層をリソグラフィ技術及びドライエッチング技
術にてパターニングすることによってストライプ状のゲ
ート電極用導電材料層から成り、開口部２５を有するゲ
ート電極群を形成する。その後、ゲート電極群をエッチ
ング用マスクとして用いて、絶縁層２３”，２３’に、
例えば直径１μｍ程度の開口部２５を形成する。
な一部端面図を示し、図３５の（Ｂ）に模式的な分解斜
視図を示すように、所謂シャント構造を有する幹配線２
２Ｃ，２２Ｄを備えた構成とすることもできる。即ち、
［工程−１００］において、例えばガラス基板から成る
支持体２１の上に、例えばポリシリコンから成るカソー
ド電極用導電材料層をプラズマＣＶＤ法にて製膜した
後、リソグラフィ技術及びドライエッチング技術に基づ
きカソード電極用導電材料層をパターニングして、平面
形状が矩形のカソード電極群、枝配線２２Ｂ及び幹配線
２２Ｃを形成する。その後、全面にＳｉＯ2から成る絶
縁層２３’をＣＶＤ法にて製膜し、幹配線２２Ｃの上方
の絶縁層２３’に孔部を形成する。その後、孔部内を含
む絶縁層２３’上に例えばアルミニウム系合金層をスパ
ッタ法にて製膜し、かかるアルミニウム系合金層をパタ
ーニングすることによって、絶縁層２３’上にも幹配線
２２Ｄを形成する。かかる幹配線２２Ｄは、孔部及び孔
部に充填されたアルミニウム系合金層（これらを総称し
てコンタクトホールと呼ぶ）によって幹配線２２Ｃと電
気的に接続されている。次いで、全面に絶縁層５３”を
形成し、ゲート電極用導電材料層（例えば、ＴｉＮ層）
をスパッタ法にて、順次製膜し、次いで、ゲート電極用
導電材料層をリソグラフィ技術及びドライエッチング技
術にてパターニングすることによってストライプ状のゲ
ート電極用導電材料層から成り、開口部２５を有するゲ
ート電極群を形成する。その後、ゲート電極群をエッチ
ング用マスクとして用いて、絶縁層２３”，２３’に、
例えば直径１μｍ程度の開口部２５を形成する。
【０１２８】このようにシャント構造を有する幹配線２
２Ｃ，２０を採用することによって、信号の遅れ等の発
生を回避することができる。かかるシャント構造は、エ
ッジ型電界放出素子や平面型電界放出素子から構成され
た電子放出領域１２を備えたカソード・パネルに対して
も適用することができる。
２Ｃ，２０を採用することによって、信号の遅れ等の発
生を回避することができる。かかるシャント構造は、エ
ッジ型電界放出素子や平面型電界放出素子から構成され
た電子放出領域１２を備えたカソード・パネルに対して
も適用することができる。
【０１２９】また、図３６の（Ａ）に模式的な一部端面
図を示し、図３６の（Ｂ）に模式的な分解斜視図を示す
ように、支持体２１上に幹配線２２Ｃを形成せずに、絶
縁層２３’上にのみ幹配線２２Ｄを形成し、コンタクト
ホールを介して、支持体２１上に形成された枝配線２２
Ｂと幹配線２２Ｄとを接続する構造とすることもでき
る。
図を示し、図３６の（Ｂ）に模式的な分解斜視図を示す
ように、支持体２１上に幹配線２２Ｃを形成せずに、絶
縁層２３’上にのみ幹配線２２Ｄを形成し、コンタクト
ホールを介して、支持体２１上に形成された枝配線２２
Ｂと幹配線２２Ｄとを接続する構造とすることもでき
る。
【０１３０】
【発明の効果】本発明においては、欠陥部が存在する場
合には電子放出部とゲート電極との間に電流が流れる結
果、電子放出部とゲート電極との間が不導電状態となる
ので、欠陥電界放出素子が実質的に除去される結果、か
かる欠陥電界放出素子を含む電子放出領域あるいはスト
ライプ状の電子放出領域列の一列全体の完全なる表示が
出来なくなるといった問題の発生を回避することができ
る。その結果、冷陰極電界電子放出表示装置用のカソー
ド・パネルあるいは冷陰極電界電子放出表示装置の製造
歩留や生産性の向上を図ることができる。また、電界放
出素子やカソード・パネルを特別な清浄度の環境内で製
造する必要が無くなるし、特別な清浄装置や電界放出素
子の補修装置等も不要となる。
合には電子放出部とゲート電極との間に電流が流れる結
果、電子放出部とゲート電極との間が不導電状態となる
ので、欠陥電界放出素子が実質的に除去される結果、か
かる欠陥電界放出素子を含む電子放出領域あるいはスト
ライプ状の電子放出領域列の一列全体の完全なる表示が
出来なくなるといった問題の発生を回避することができ
る。その結果、冷陰極電界電子放出表示装置用のカソー
ド・パネルあるいは冷陰極電界電子放出表示装置の製造
歩留や生産性の向上を図ることができる。また、電界放
出素子やカソード・パネルを特別な清浄度の環境内で製
造する必要が無くなるし、特別な清浄装置や電界放出素
子の補修装置等も不要となる。
【図１】スピント型電界放出素子を適用した冷陰極電界
電子放出表示装置の概念図である。
電子放出表示装置の概念図である。
【図２】スピント型電界放出素子を適用した冷陰極電界
電子放出表示装置におけるカソード・パネル及びアノー
ド・パネルの一部分の模式的な分解斜視図である。
電子放出表示装置におけるカソード・パネル及びアノー
ド・パネルの一部分の模式的な分解斜視図である。
【図３】カソード・パネルの模式的な部分的斜視図、及
び、カソード電極、ゲート電極、電子放出電極等の配置
を示すための分解斜視図である。
び、カソード電極、ゲート電極、電子放出電極等の配置
を示すための分解斜視図である。
【図４】電子放出部とゲート電極との間が短絡状態にあ
る電界放出素子の模式図、及び、電子放出部及びゲート
電極が不導電状態となった電界放出素子の模式図であ
る。
る電界放出素子の模式図、及び、電子放出部及びゲート
電極が不導電状態となった電界放出素子の模式図であ
る。
【図５】電子放出部とゲート電極との間が短絡状態にあ
る電界放出素子の模式図、及び、電子放出部及びゲート
電極が不導電状態となった電界放出素子の模式図であ
る。
る電界放出素子の模式図、及び、電子放出部及びゲート
電極が不導電状態となった電界放出素子の模式図であ
る。
【図６】スピント型電界放出素子の製造方法を説明する
ための支持体等の模式的な一部端面図である。
ための支持体等の模式的な一部端面図である。
【図７】図６に引き続き、スピント型電界放出素子の製
造方法を説明するための支持体等の模式的な一部端面図
である。
造方法を説明するための支持体等の模式的な一部端面図
である。
【図８】発明の実施の形態２におけるスピント型電界放
出素子を示す模式的な一部端面図である。
出素子を示す模式的な一部端面図である。
【図９】図８に示したスピント型電界放出素子の製造方
法を説明するための支持体等の模式的な一部端面図であ
る。
法を説明するための支持体等の模式的な一部端面図であ
る。
【図１０】図９に引き続き、図８に示したスピント型電
界放出素子の製造方法を説明するための支持体等の模式
的な一部端面図である。
界放出素子の製造方法を説明するための支持体等の模式
的な一部端面図である。
【図１１】図１０に引き続き、図８に示したスピント型
電界放出素子の製造方法を説明するための支持体等の模
式的な一部端面図である。
電界放出素子の製造方法を説明するための支持体等の模
式的な一部端面図である。
【図１２】円錐形状の電子放出電極が形成される機構を
説明するための図である。
説明するための図である。
【図１３】対レジスト選択比と、電子放出電極の高さと
形状の関係を模式的に示す図である。
形状の関係を模式的に示す図である。
【図１４】発明の実施の形態３におけるスピント型電界
放出素子の製造方法を説明するための支持体等の模式的
な一部端面図である。
放出素子の製造方法を説明するための支持体等の模式的
な一部端面図である。
【図１５】図１４に引き続き、発明の実施の形態３にお
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
【図１６】図１５に引き続き、発明の実施の形態３にお
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
【図１７】被エッチング物の表面プロファイルが一定時
間毎にどのように変化するかを示す図である。
間毎にどのように変化するかを示す図である。
【図１８】発明の実施の形態４におけるスピント型電界
放出素子の製造方法を説明するための支持体等の模式的
な一部端面図である。
放出素子の製造方法を説明するための支持体等の模式的
な一部端面図である。
【図１９】図１８に引き続き、発明の実施の形態４にお
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
【図２０】発明の実施の形態５におけるスピント型電界
放出素子の製造方法を説明するための支持体等の模式的
な一部端面図である。
放出素子の製造方法を説明するための支持体等の模式的
な一部端面図である。
【図２１】図２０に引き続き、発明の実施の形態５にお
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
【図２２】図２１に引き続き、発明の実施の形態５にお
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
【図２３】図２２に引き続き、発明の実施の形態５にお
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
【図２４】発明の実施の形態６におけるスピント型電界
放出素子の製造方法を説明するための支持体等の模式的
な一部端面図である。
放出素子の製造方法を説明するための支持体等の模式的
な一部端面図である。
【図２５】図２４に引き続き、発明の実施の形態６にお
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
【図２６】発明の実施の形態７におけるスピント型電界
放出素子の製造方法を説明するための支持体等の模式的
な一部端面図である。
放出素子の製造方法を説明するための支持体等の模式的
な一部端面図である。
【図２７】発明の実施の形態８におけるエッジ型電界放
出素子を示す模式的な一部端面図である。
出素子を示す模式的な一部端面図である。
【図２８】発明の実施の形態８におけるエッジ型電界放
出素子を示す模式的な一部斜視図である。
出素子を示す模式的な一部斜視図である。
【図２９】発明の実施の形態８におけるエッジ型電界放
出素子の製造方法を説明するための支持体等の模式的な
一部端面図である。
出素子の製造方法を説明するための支持体等の模式的な
一部端面図である。
【図３０】図２９に引き続き、発明の実施の形態８にお
けるエッジ型電界放出素子の製造方法を説明するための
支持体等の模式的な一部端面図である。
けるエッジ型電界放出素子の製造方法を説明するための
支持体等の模式的な一部端面図である。
【図３１】図３０に引き続き、発明の実施の形態８にお
けるエッジ型電界放出素子の製造方法を説明するための
支持体等の模式的な一部端面図である。
けるエッジ型電界放出素子の製造方法を説明するための
支持体等の模式的な一部端面図である。
【図３２】発明の実施の形態９における平面型電界放出
素子を示す模式的な一部端面図である。
素子を示す模式的な一部端面図である。
【図３３】発明の実施の形態９における平面型電界放出
素子の製造方法を説明するための支持体等の模式的な一
部端面図である。
素子の製造方法を説明するための支持体等の模式的な一
部端面図である。
【図３４】第２の構造のエッジ型電界放出素子に、フォ
ーカス電極を組み込んだ電界放出素子の模式的な一部端
面図である。
ーカス電極を組み込んだ電界放出素子の模式的な一部端
面図である。
【図３５】シャント構造を有する幹配線を備えたカソー
ド・パネル・ユニットの模式的な一部端面図及び模式的
な分解斜視図である。
ド・パネル・ユニットの模式的な一部端面図及び模式的
な分解斜視図である。
【図３６】幹配線の構造の変形例を示す模式的な一部端
面図及び模式的な分解斜視図である。
面図及び模式的な分解斜視図である。
１０・・・カソード・パネル、１２・・・電子放出領
域、２１支持体、２２・・・カソード電極、２２Ａ・・
・カソード電極用導電材料層、２３・・・絶縁層、２４
・・・ゲート電極、２４Ａ・・・ゲート電極用導電材料
層、２４Ｂ・・・ゲート電極の酸化された部分、２５・
・・開口部、２６・・・電子放出電極、２６Ａ・・・酸
化された電子放出電極、２７・・・剥離層、２８・・・
導電材料層、３０・・・導電性異物、３１・・・導電性
薄膜、４０・・・密着層、４１・・・導電材料層、４２
・・・マスク材料層、４３・・・エッチング停止層、５
０・・・基部、５１・・・平坦化層、６０・・・アノー
ド・パネル、６１・・・基板、６２，６２Ｒ，６２Ｇ，
６２Ｂ・・・蛍光体層、６３・・・アノード電極、６４
・・・ブラック・マトリクス、７１・・・支持体、７２
・・・第１ゲート電極、７３・・・第１絶縁層、７４・
・・電子放出層、７５・・・第２絶縁層、７６・・・ゲ
ート電極、７７・・・第２ゲート電極、７８，７８Ａ，
７８Ｂ，７８Ｃ，７８Ｄ・・・開口部、７９・・・レジ
スト層、７９Ａ・・・レジスト開口部、８１・・・支持
体、８４・・・電子放出層、８５・・・絶縁層、８６・
・・ゲート電極、８８・・・開口部、８９・・・レジス
ト層、８９Ａ・・・レジスト開口部
域、２１支持体、２２・・・カソード電極、２２Ａ・・
・カソード電極用導電材料層、２３・・・絶縁層、２４
・・・ゲート電極、２４Ａ・・・ゲート電極用導電材料
層、２４Ｂ・・・ゲート電極の酸化された部分、２５・
・・開口部、２６・・・電子放出電極、２６Ａ・・・酸
化された電子放出電極、２７・・・剥離層、２８・・・
導電材料層、３０・・・導電性異物、３１・・・導電性
薄膜、４０・・・密着層、４１・・・導電材料層、４２
・・・マスク材料層、４３・・・エッチング停止層、５
０・・・基部、５１・・・平坦化層、６０・・・アノー
ド・パネル、６１・・・基板、６２，６２Ｒ，６２Ｇ，
６２Ｂ・・・蛍光体層、６３・・・アノード電極、６４
・・・ブラック・マトリクス、７１・・・支持体、７２
・・・第１ゲート電極、７３・・・第１絶縁層、７４・
・・電子放出層、７５・・・第２絶縁層、７６・・・ゲ
ート電極、７７・・・第２ゲート電極、７８，７８Ａ，
７８Ｂ，７８Ｃ，７８Ｄ・・・開口部、７９・・・レジ
スト層、７９Ａ・・・レジスト開口部、８１・・・支持
体、８４・・・電子放出層、８５・・・絶縁層、８６・
・・ゲート電極、８８・・・開口部、８９・・・レジス
ト層、８９Ａ・・・レジスト開口部
Claims (8)
- 【請求項１】電子放出部及びゲート電極が支持体上に形
成されて成る冷陰極電界電子放出素子を酸化性雰囲気に
置き、電子放出部とゲート電極との間に電圧を印加する
ことを特徴とする冷陰極電界電子放出素子の検査方法。 - 【請求項２】冷陰極電界電子放出素子を酸化性雰囲気に
置き、電子放出部とゲート電極との間に電圧を印加する
ことにより、電子放出部とゲート電極との間が短絡状態
にあるとき、電子放出部及び／又はゲート電極を構成す
る材料の少なくとも一部を酸化し、以て、電子放出部と
ゲート電極との間を不導電状態とすることを特徴とする
請求項１に記載の冷陰極電界電子放出素子の検査方法。 - 【請求項３】冷陰極電界電子放出素子は、 （Ａ）支持体上に形成されたカソード電極、 （Ｂ）カソード電極上を含む支持体上に形成された絶縁
層、 （Ｃ）絶縁層上に形成されたゲート電極、 （Ｄ）ゲート電極及び絶縁層を貫通した開口部、並び
に、 （Ｅ）開口部の底部に位置するカソード電極上に形成さ
れた錐状形状を有する電子放出電極、から構成されてお
り、 電子放出電極が電子放出部に相当することを特徴とする
請求項１に記載の冷陰極電界電子放出素子の検査方法。 - 【請求項４】（Ｆ）電子放出電極とカソード電極との間
に形成された密着層を更に備え、 電子放出電極及び密着層が電子放出部に相当することを
特徴とする請求項３に記載の冷陰極電界電子放出素子の
検査方法。 - 【請求項５】密着層を構成する材料は、チタン、タング
ステン、モリブデン、タンタル、ハフニウム及び不純物
を含有したシリコンから成る群から選択された材料であ
ることを特徴とする請求項４に記載の冷陰極電界電子放
出素子の検査方法。 - 【請求項６】支持体上に電子放出部及びゲート電極から
成る冷陰極電界電子放出素子が形成されたカソード・パ
ネルを酸化性雰囲気に置き、電子放出部とゲート電極と
の間に電圧を印加することを特徴とする冷陰極電界電子
放出表示装置用のカソード・パネルの検査方法。 - 【請求項７】カソード・パネルを酸化性雰囲気に置き、
電子放出部とゲート電極との間に電圧を印加することに
より、電子放出部とゲート電極との間が短絡状態にある
とき、電子放出部及び／又はゲート電極を構成する材料
の少なくとも一部を酸化し、以て、電子放出部とゲート
電極との間を不導電状態とすることを特徴とする請求項
６に記載の冷陰極電界電子放出表示装置用のカソード・
パネルの検査方法。 - 【請求項８】複数の画素から構成され、 各画素は、カソード・パネルに設けられた冷陰極電界電
子放出素子と、冷陰極電界電子放出素子に対向してアノ
ード・パネル上に設けられたアノード電極及び蛍光体層
とから構成された冷陰極電界電子放出表示装置の製造方
法であって、 （イ）電子放出部及びゲート電極から成る冷陰極電界電
子放出素子を形成し、以て、支持体及び冷陰極電界電子
放出素子から構成されたカソード・パネルを得る工程
と、 （ロ）該カソード・パネルとアノード・パネルとを張り
合わせる工程と、 （ハ）張り合わされたカソード・パネルとアノード・パ
ネルとによって形成された空間を酸化性雰囲気とし、電
子放出部とゲート電極との間に電圧を印加する工程と、 （ニ）張り合わされたカソード・パネルとアノード・パ
ネルとによって形成された空間を排気し、所望の真空状
態とする工程、から成ることを特徴とする冷陰極電界電
子放出表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14470499A JP4214617B2 (ja) | 1999-05-25 | 1999-05-25 | 冷陰極電界電子放出表示装置用のカソード・パネルの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14470499A JP4214617B2 (ja) | 1999-05-25 | 1999-05-25 | 冷陰極電界電子放出表示装置用のカソード・パネルの検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000340121A true JP2000340121A (ja) | 2000-12-08 |
| JP4214617B2 JP4214617B2 (ja) | 2009-01-28 |
Family
ID=15368355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14470499A Expired - Fee Related JP4214617B2 (ja) | 1999-05-25 | 1999-05-25 | 冷陰極電界電子放出表示装置用のカソード・パネルの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4214617B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016536771A (ja) * | 2014-08-25 | 2016-11-24 | ヌクテック カンパニー リミテッド | 電子源、ｘ線源、当該ｘ線源を使用した装置 |
-
1999
- 1999-05-25 JP JP14470499A patent/JP4214617B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016536771A (ja) * | 2014-08-25 | 2016-11-24 | ヌクテック カンパニー リミテッド | 電子源、ｘ線源、当該ｘ線源を使用した装置 |
| US10014148B2 (en) | 2014-08-25 | 2018-07-03 | Nuctech Company Limited | Electron source, X-ray source and device using the X-ray source |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4214617B2 (ja) | 2009-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100847854B1 (ko) | 냉음극 전계 전자 방출 표시 장치용 캐소드 패널 및 냉음극전계 전자 방출 표시 장치 | |
| JP2002150922A (ja) | 電子放出装置、冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法 | |
| US6520820B2 (en) | Cold cathode field emission device, process for the production thereof, and cold cathode field emission display | |
| US6391670B1 (en) | Method of forming a self-aligned field extraction grid | |
| JP2002025426A (ja) | 電界放出表示素子及びその製造方法 | |
| JP2000100315A (ja) | 冷陰極電界電子放出素子及び冷陰極電界電子放出表示装置 | |
| JP2001023505A (ja) | 冷陰極電界電子放出表示装置用のカソード・パネルの検査方法 | |
| JP2001143608A (ja) | 炭素薄膜の加工方法、冷陰極電界電子放出素子の製造方法、及び冷陰極電界電子放出表示装置の製造方法 | |
| JP4214617B2 (ja) | 冷陰極電界電子放出表示装置用のカソード・パネルの検査方法 | |
| JP2001043789A (ja) | 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置 | |
| JP2000331596A (ja) | 冷陰極電界電子放出素子及び冷陰極電界電子放出表示装置 | |
| JP3852692B2 (ja) | 冷陰極電界電子放出素子及びその製造方法、並びに冷陰極電界電子放出表示装置 | |
| KR20010020824A (ko) | 냉음극 전계 방출 소자와 그 제조 방법 및 냉음극 전계방출 표시 장치 | |
| JP2000357448A (ja) | 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置 | |
| JP4193294B2 (ja) | 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置 | |
| JP2003007200A (ja) | 電子放出装置の製造方法、冷陰極電界電子放出素子の製造方法、並びに、冷陰極電界電子放出表示装置の製造方法 | |
| JP2000340145A (ja) | 冷陰極電界電子放出表示装置用カソード・パネル・ユニット、冷陰極電界電子放出表示装置用カソード・パネル及びその製造方法、冷陰極電界電子放出表示装置、試験装置、並びに、かかる試験装置を用いた冷陰極電界電子放出表示装置用カソード・パネル・ユニットの試験方法 | |
| JP4622145B2 (ja) | 電子放出装置の製造方法、冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法 | |
| JP2002231125A (ja) | 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法 | |
| JP2000235832A (ja) | 冷陰極電界電子放出素子、冷陰極電界電子放出型表示装置、及びそれらの製造方法 | |
| JP2005116231A (ja) | 冷陰極電界電子放出表示装置の製造方法 | |
| JP2000090861A (ja) | 冷陰極電界電子放出表示装置用のカソ―ド・パネル、及び冷陰極電界電子放出表示装置 | |
| JP2000251617A (ja) | 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置 | |
| JP2003007196A (ja) | 電子放出体及びその製造方法、冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法 | |
| JP2003109489A (ja) | 電子放出素子、電子源及び画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081014 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081027 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |