JP2000329829A - 半導体装置およびその試験方法 - Google Patents
半導体装置およびその試験方法Info
- Publication number
- JP2000329829A JP2000329829A JP11135745A JP13574599A JP2000329829A JP 2000329829 A JP2000329829 A JP 2000329829A JP 11135745 A JP11135745 A JP 11135745A JP 13574599 A JP13574599 A JP 13574599A JP 2000329829 A JP2000329829 A JP 2000329829A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- semiconductor device
- output signal
- signal
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 内蔵されたＤＡコンバータおよびＡＤコンバ
ータの試験を、アナログ試験用の試験装置を用いること
なく行えるようにする。 【解決手段】 アッテネータ９はＤＡコンバータ２Ａの
出力信号を減衰させ、また、レベルシフタ１０は、ＤＡ
コンバータ２Ａの出力信号の直流レベルを変更して、ア
ナログスイッチ８を通じＡＤコンバータ３Ａに供給す
る。したがって、ＤＡコンバータの出力信号の変化幅お
よび直流レベルとＡＤコンバータの変化幅および直流レ
ベルとが異なっていても、また、ＤＡコンバータおよび
ＡＤコンバータの分解能が異なっていても、それらを一
致させて試験を行うことができ、アナログ試験用の高価
な試験装置はいっさい不要である。
ータの試験を、アナログ試験用の試験装置を用いること
なく行えるようにする。 【解決手段】 アッテネータ９はＤＡコンバータ２Ａの
出力信号を減衰させ、また、レベルシフタ１０は、ＤＡ
コンバータ２Ａの出力信号の直流レベルを変更して、ア
ナログスイッチ８を通じＡＤコンバータ３Ａに供給す
る。したがって、ＤＡコンバータの出力信号の変化幅お
よび直流レベルとＡＤコンバータの変化幅および直流レ
ベルとが異なっていても、また、ＤＡコンバータおよび
ＡＤコンバータの分解能が異なっていても、それらを一
致させて試験を行うことができ、アナログ試験用の高価
な試験装置はいっさい不要である。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＡコンバータお
よびＡＤコンバータを備えた半導体装置、およびその試
験方法に関するものである。
よびＡＤコンバータを備えた半導体装置、およびその試
験方法に関するものである。
【０００２】
【従来の技術】ＤＡコンバータやＡＤコンバータを搭載
した半導体装置ではＤＡコンバータおよびＡＤコンバー
タの試験を行う場合、ＤＡコンバータが出力するアナロ
グ信号、およびＡＤコンバータに入力するアナログ信号
を調べる必要がある。そのため、半導体装置の試験装置
としてアナログ試験用の高価な半導体装置試験装置を用
いていた。図２０は従来の半導体装置の一例を示すブロ
ック図である。この半導体装置９４０はＤＡコンバータ
９０２およびＡＤコンバータ９０３を備え、ＤＡコンバ
ータ９０２の出力は端子９１５に、ＡＤコンバータ９０
３の入力は端子９１６にそれぞれ接続されている。試験
実行時には、テスト制御回路９０４の制御のもとでセレ
クタ９０５、９０６を制御し、端子９１３から試験用の
デジタル信号をセレクタ９０５を通じてＤＡコンバータ
に供給できるようにし、また、ＡＤコンバータ９０３が
出力するデジタル信号をセレクタ９０６を通じ端子９１
４から取得できるようにする。
した半導体装置ではＤＡコンバータおよびＡＤコンバー
タの試験を行う場合、ＤＡコンバータが出力するアナロ
グ信号、およびＡＤコンバータに入力するアナログ信号
を調べる必要がある。そのため、半導体装置の試験装置
としてアナログ試験用の高価な半導体装置試験装置を用
いていた。図２０は従来の半導体装置の一例を示すブロ
ック図である。この半導体装置９４０はＤＡコンバータ
９０２およびＡＤコンバータ９０３を備え、ＤＡコンバ
ータ９０２の出力は端子９１５に、ＡＤコンバータ９０
３の入力は端子９１６にそれぞれ接続されている。試験
実行時には、テスト制御回路９０４の制御のもとでセレ
クタ９０５、９０６を制御し、端子９１３から試験用の
デジタル信号をセレクタ９０５を通じてＤＡコンバータ
に供給できるようにし、また、ＡＤコンバータ９０３が
出力するデジタル信号をセレクタ９０６を通じ端子９１
４から取得できるようにする。
【０００３】そして、端子９１３より試験用のデジタル
信号を入力したときＤＡコンバータ９０２が出力するア
ナログ信号を端子９１５を通じて取得する。また、端子
９１６を通じて試験用のアナログ信号を入力したときＡ
Ｄコンバータ９０３が出力するデジタル信号を端子９１
４をより取得する。これら試験信号の供給および変換後
の信号の取得は上記アナログ用の試験装置によって行
い、半導体装置に供給した試験信号と、半導体装置が出
力した変換後の信号を試験装置において比較することで
ＤＡコンバータ９０２、ＡＤコンバータ９０３の良否が
判定される。
信号を入力したときＤＡコンバータ９０２が出力するア
ナログ信号を端子９１５を通じて取得する。また、端子
９１６を通じて試験用のアナログ信号を入力したときＡ
Ｄコンバータ９０３が出力するデジタル信号を端子９１
４をより取得する。これら試験信号の供給および変換後
の信号の取得は上記アナログ用の試験装置によって行
い、半導体装置に供給した試験信号と、半導体装置が出
力した変換後の信号を試験装置において比較することで
ＤＡコンバータ９０２、ＡＤコンバータ９０３の良否が
判定される。
【０００４】しかし、アナログ試験用の半導体装置試験
装置はきわめて高価であるため、このような試験装置を
配備することは設備費用の上昇を招き、望ましくない。
そこで、アナログ試験用の試験装置を使用せずにＤＡコ
ンバータおよびＡＤコンバータを試験する方法として、
図２０に示した半導体装置のようにＤＡコンバータとＡ
Ｄコンバータの両方が搭載されている場合には、半導体
装置内でＤＡコンバータのアナログ出力とＡＤコンバー
タのアナログ入力とを接続することにより、ＤＡコンバ
ータおよびＡＤコンバータの試験を行うことが考えられ
る。
装置はきわめて高価であるため、このような試験装置を
配備することは設備費用の上昇を招き、望ましくない。
そこで、アナログ試験用の試験装置を使用せずにＤＡコ
ンバータおよびＡＤコンバータを試験する方法として、
図２０に示した半導体装置のようにＤＡコンバータとＡ
Ｄコンバータの両方が搭載されている場合には、半導体
装置内でＤＡコンバータのアナログ出力とＡＤコンバー
タのアナログ入力とを接続することにより、ＤＡコンバ
ータおよびＡＤコンバータの試験を行うことが考えられ
る。
【０００５】しかし、通常、ＤＡコンバータとＡＤコン
バータとは分解能が同じでも、ＤＡコンバータの出力信
号の変化幅および直流レベルと、ＡＤコンバータの入力
信号の変化幅および直流レベルとは異なっているため、
単に、ＤＡコンバータの出力をＡＤコンバータの入力に
接続しただけでは、すべての信号範囲で完全な試験を行
うことはできない。また、ＤＡコンバータとＡＤコンバ
ータの分解能が異なる場合には、上記信号の変化幅およ
び直流レベルが同じであっても、変化ピッチが異なるた
め、必要な分解能で試験を行うことができない。
バータとは分解能が同じでも、ＤＡコンバータの出力信
号の変化幅および直流レベルと、ＡＤコンバータの入力
信号の変化幅および直流レベルとは異なっているため、
単に、ＤＡコンバータの出力をＡＤコンバータの入力に
接続しただけでは、すべての信号範囲で完全な試験を行
うことはできない。また、ＤＡコンバータとＡＤコンバ
ータの分解能が異なる場合には、上記信号の変化幅およ
び直流レベルが同じであっても、変化ピッチが異なるた
め、必要な分解能で試験を行うことができない。
【０００６】
【発明が解決しようとする課題】本発明はこのような問
題を解決するためになされたもので、その目的は、ＤＡ
コンバータの出力信号の変化幅および直流レベルとＡＤ
コンバータの入力信号の変化幅および直流レベルとが異
なっていても、また、ＤＡコンバータとＡＤコンバータ
の分解能が異なっていても、アナログ試験用の試験装置
を用いることなくＤＡコンバータおよびＡＤコンバータ
の試験を行える半導体装置、および半導体装置の試験方
法を提供することにある。
題を解決するためになされたもので、その目的は、ＤＡ
コンバータの出力信号の変化幅および直流レベルとＡＤ
コンバータの入力信号の変化幅および直流レベルとが異
なっていても、また、ＤＡコンバータとＡＤコンバータ
の分解能が異なっていても、アナログ試験用の試験装置
を用いることなくＤＡコンバータおよびＡＤコンバータ
の試験を行える半導体装置、および半導体装置の試験方
法を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するため、ＤＡコンバータおよびＡＤコンバータを備
えた半導体装置であって、前記半導体装置の外部から入
力された試験用の信号を前記ＤＡコンバータに供給する
信号入力手段と、前記ＤＡコンバータの出力信号を減衰
させるアッテネータ、または前記ＤＡコンバータの出力
信号を増幅するアンプと、前記ＤＡコンバータの出力信
号の直流レベルを変更するレベルシフタと、前記アッテ
ネータにより減衰するか、または前記アンプにより増幅
され、かつ前記レベルシフタにより直流レベルを変更さ
れた前記ＤＡコンバータの出力信号を前記ＡＤコンバー
タに供給する信号供給手段と、前記ＡＤコンバータの出
力信号を半導体装置の外部に出力する信号出力手段とを
備えたことを特徴とする。
成するため、ＤＡコンバータおよびＡＤコンバータを備
えた半導体装置であって、前記半導体装置の外部から入
力された試験用の信号を前記ＤＡコンバータに供給する
信号入力手段と、前記ＤＡコンバータの出力信号を減衰
させるアッテネータ、または前記ＤＡコンバータの出力
信号を増幅するアンプと、前記ＤＡコンバータの出力信
号の直流レベルを変更するレベルシフタと、前記アッテ
ネータにより減衰するか、または前記アンプにより増幅
され、かつ前記レベルシフタにより直流レベルを変更さ
れた前記ＤＡコンバータの出力信号を前記ＡＤコンバー
タに供給する信号供給手段と、前記ＡＤコンバータの出
力信号を半導体装置の外部に出力する信号出力手段とを
備えたことを特徴とする。
【０００８】本発明の半導体装置では、アッテネータま
たはアンプによってＤＡコンバータの出力信号を減衰さ
せるか増幅し、また、レベルシフタによってＤＡコンバ
ータの出力信号の直流レベルを変更した上で、ＤＡコン
バータの出力信号を信号供給手段を通じてＡＤコンバー
タに供給することができる。したがって、ＤＡコンバー
タの出力範囲とＡＤコンバータの入力範囲とが異なって
いても、それらを一致させて試験を行うことができ、ま
た、ＤＡコンバータとＡＤコンバータの分解能が異なっ
ていても、Ｎを自然数としてＤＡコンバータの出力信号
を２のＮ乗倍に増幅したり、あるいは２のＮ乗分の１に
減衰させて必要な分解能で試験を行うことができる。そ
の結果、本発明の半導体装置では、アナログ試験用の高
価な試験装置はいっさい不要となる。
たはアンプによってＤＡコンバータの出力信号を減衰さ
せるか増幅し、また、レベルシフタによってＤＡコンバ
ータの出力信号の直流レベルを変更した上で、ＤＡコン
バータの出力信号を信号供給手段を通じてＡＤコンバー
タに供給することができる。したがって、ＤＡコンバー
タの出力範囲とＡＤコンバータの入力範囲とが異なって
いても、それらを一致させて試験を行うことができ、ま
た、ＤＡコンバータとＡＤコンバータの分解能が異なっ
ていても、Ｎを自然数としてＤＡコンバータの出力信号
を２のＮ乗倍に増幅したり、あるいは２のＮ乗分の１に
減衰させて必要な分解能で試験を行うことができる。そ
の結果、本発明の半導体装置では、アナログ試験用の高
価な試験装置はいっさい不要となる。
【０００９】また、本発明は、半導体装置を構成するＤ
ＡコンバータおよびＡＤコンバータを試験する方法であ
って、前記ＤＡコンバータに前記半導体装置の外部から
信号を入力し、前記ＤＡコンバータの出力信号を前記半
導体装置内で減衰させるかまたは増幅し、前記ＤＡコン
バータの出力信号の直流レベルを前記半導体装置内で変
更し、減衰させるかまたは増幅し、かつ直流レベルを変
更した前記ＤＡコンバータの出力信号を前記ＡＤコンバ
ータに供給し、前記ＡＤコンバータの出力信号を前記半
導体装置の外部に取り出し、半導体装置の外部において
前記ＤＡコンバータの前記入力信号と前記ＡＤコンバー
タの出力信号とを比較して前記ＤＡコンバータおよび前
記ＡＤコンバータの試験結果の良否を判定することを特
徴とする。
ＡコンバータおよびＡＤコンバータを試験する方法であ
って、前記ＤＡコンバータに前記半導体装置の外部から
信号を入力し、前記ＤＡコンバータの出力信号を前記半
導体装置内で減衰させるかまたは増幅し、前記ＤＡコン
バータの出力信号の直流レベルを前記半導体装置内で変
更し、減衰させるかまたは増幅し、かつ直流レベルを変
更した前記ＤＡコンバータの出力信号を前記ＡＤコンバ
ータに供給し、前記ＡＤコンバータの出力信号を前記半
導体装置の外部に取り出し、半導体装置の外部において
前記ＤＡコンバータの前記入力信号と前記ＡＤコンバー
タの出力信号とを比較して前記ＤＡコンバータおよび前
記ＡＤコンバータの試験結果の良否を判定することを特
徴とする。
【００１０】本発明の半導体装置の試験方法では、ＤＡ
コンバータの出力信号を半導体装置内で減衰させるかま
たは増幅し、かつＤＡコンバータの出力信号の直流レベ
ルを半導体装置内で変更してＡＤコンバータに供給す
る。したがって、ＤＡコンバータの出力範囲とＡＤコン
バータの入力範囲とが異なっていても、それらを一致さ
せて試験を行うことができ、また、ＤＡコンバータとＡ
Ｄコンバータの分解能が異なっていても、Ｎを自然数と
してＤＡコンバータの出力信号を２のＮ乗倍に増幅した
り、あるいは２のＮ乗分の１に減衰させて必要な分解能
で試験を行うことができる。その結果、本発明の半導体
装置の試験方法では、アナログ試験用の高価な試験装置
はいっさい不要となる。
コンバータの出力信号を半導体装置内で減衰させるかま
たは増幅し、かつＤＡコンバータの出力信号の直流レベ
ルを半導体装置内で変更してＡＤコンバータに供給す
る。したがって、ＤＡコンバータの出力範囲とＡＤコン
バータの入力範囲とが異なっていても、それらを一致さ
せて試験を行うことができ、また、ＤＡコンバータとＡ
Ｄコンバータの分解能が異なっていても、Ｎを自然数と
してＤＡコンバータの出力信号を２のＮ乗倍に増幅した
り、あるいは２のＮ乗分の１に減衰させて必要な分解能
で試験を行うことができる。その結果、本発明の半導体
装置の試験方法では、アナログ試験用の高価な試験装置
はいっさい不要となる。
【００１１】
【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。 （第１の実施の形態例）図１は本発明による半導体装置
の一例を示すブロック図、図２の（Ａ）ないし（Ｄ）は
図１の半導体装置の動作を説明するためのグラフであ
る。以下では、これらの図面を参照して本発明の半導体
装置および半導体装置の試験方法の第１の実施の形態例
について説明する。
て図面を参照して説明する。 （第１の実施の形態例）図１は本発明による半導体装置
の一例を示すブロック図、図２の（Ａ）ないし（Ｄ）は
図１の半導体装置の動作を説明するためのグラフであ
る。以下では、これらの図面を参照して本発明の半導体
装置および半導体装置の試験方法の第１の実施の形態例
について説明する。
【００１２】図１に示した半導体装置４０は、演算処理
等を行うロジック回路や一時記憶メモリを含むデジタル
信号処理回路１を備え、デジタル信号処理回路１で信号
処理されたデジタル信号をアナログ信号に変換するＤＡ
コンバータ２Ａと、デジタル信号処理回路１で信号処理
を行うためにアナログ信号をデジタル信号に変換するＡ
Ｄコンバータ３Ａとを備えている。
等を行うロジック回路や一時記憶メモリを含むデジタル
信号処理回路１を備え、デジタル信号処理回路１で信号
処理されたデジタル信号をアナログ信号に変換するＤＡ
コンバータ２Ａと、デジタル信号処理回路１で信号処理
を行うためにアナログ信号をデジタル信号に変換するＡ
Ｄコンバータ３Ａとを備えている。
【００１３】また、半導体装置４０は、複数からなる入
力端子１３より入力されるテスト用のデジタル信号とデ
ジタル信号処理回路１から出力されるデジタル信号のい
ずれかを選択してＤＡコンバータ２Ａに供給するセレク
タ５と、ＡＤコンバータ３Ａからのデジタル信号をデジ
タル信号処理回路１と、複数からなる出力端子１４のい
ずれかに選択して出力するセレクタ６とを備えている。
ここで、入力端子１３およびセレクタ５は本発明に係わ
る信号入力手段を構成し、セレクタ６および出力端子１
４は本発明に係わる信号出力手段を構成している。
力端子１３より入力されるテスト用のデジタル信号とデ
ジタル信号処理回路１から出力されるデジタル信号のい
ずれかを選択してＤＡコンバータ２Ａに供給するセレク
タ５と、ＡＤコンバータ３Ａからのデジタル信号をデジ
タル信号処理回路１と、複数からなる出力端子１４のい
ずれかに選択して出力するセレクタ６とを備えている。
ここで、入力端子１３およびセレクタ５は本発明に係わ
る信号入力手段を構成し、セレクタ６および出力端子１
４は本発明に係わる信号出力手段を構成している。
【００１４】さらに、半導体装置４０は、ＤＡコンバー
タ２Ａのアナログ出力信号を出力端子１５と、アッテネ
ータ９のいずれかに切り替えて出力するアナログスイッ
チ７と、ＤＡコンバータ２Ａのアナログ出力信号を減衰
させるアッテネータ９と、アッテネータ９の出力信号の
直流レベルを変化させるレベルシフタ１０Ａとを備え、
そして、入力端子１６から入力されるアナログ信号と、
レベルシフタ１０Ａの出力信号のいずれかを選択してＡ
Ｄコンバータ３Ａに供給するアナログスイッチ８（本発
明に係わる信号供給手段）と、テスト制御回路４とを備
えている。このテスト制御回路４は、デジタル信号処理
回路１、セレクタ５、セレクタ６、アナログスイッチ
７、アナログスイッチ８などに制御信号を供給してＤＡ
コンバータおよびＡＤコンバータの試験を行うべく制御
するように構成されている。上記アナログスイッチ７、
８、アッテネータ９、ならびにレベルシフタ１０Ａはア
ナログテストブロック３０を構成している。また、半導
体装置４０の上述した各構成要素は単一の半導体基板上
に搭載されている。
タ２Ａのアナログ出力信号を出力端子１５と、アッテネ
ータ９のいずれかに切り替えて出力するアナログスイッ
チ７と、ＤＡコンバータ２Ａのアナログ出力信号を減衰
させるアッテネータ９と、アッテネータ９の出力信号の
直流レベルを変化させるレベルシフタ１０Ａとを備え、
そして、入力端子１６から入力されるアナログ信号と、
レベルシフタ１０Ａの出力信号のいずれかを選択してＡ
Ｄコンバータ３Ａに供給するアナログスイッチ８（本発
明に係わる信号供給手段）と、テスト制御回路４とを備
えている。このテスト制御回路４は、デジタル信号処理
回路１、セレクタ５、セレクタ６、アナログスイッチ
７、アナログスイッチ８などに制御信号を供給してＤＡ
コンバータおよびＡＤコンバータの試験を行うべく制御
するように構成されている。上記アナログスイッチ７、
８、アッテネータ９、ならびにレベルシフタ１０Ａはア
ナログテストブロック３０を構成している。また、半導
体装置４０の上述した各構成要素は単一の半導体基板上
に搭載されている。
【００１５】図１６はアッテネータ９の一例を示す回路
図、図１８はレベルシフタの一例を示す回路図である。
上記アッテネータ９は図１６に示したように、入力端子
５０から入力された信号を抵抗５２と抵抗５３とにより
分圧し、出力端子５１に出力する構成となっている。な
お、アッテネータ９としては、このような構成のものを
用いる以外にも、たとえば、後述するレベルシフタ１０
Ａの回路定数を、入力信号を減衰させるように設定し
て、レベルシフタ１０Ａにアッテネータとしての機能も
持たせるようにしてもよい。本実施の形態例では、レベ
ルシフタ１０Ａは、図１８に示したように、入力端子５
９から入力される信号に、抵抗６３と抵抗６４とによっ
て電源電圧６２を分圧した電圧を加算することにより、
入力信号の直流レベルを変更する構成となっている。
図、図１８はレベルシフタの一例を示す回路図である。
上記アッテネータ９は図１６に示したように、入力端子
５０から入力された信号を抵抗５２と抵抗５３とにより
分圧し、出力端子５１に出力する構成となっている。な
お、アッテネータ９としては、このような構成のものを
用いる以外にも、たとえば、後述するレベルシフタ１０
Ａの回路定数を、入力信号を減衰させるように設定し
て、レベルシフタ１０Ａにアッテネータとしての機能も
持たせるようにしてもよい。本実施の形態例では、レベ
ルシフタ１０Ａは、図１８に示したように、入力端子５
９から入力される信号に、抵抗６３と抵抗６４とによっ
て電源電圧６２を分圧した電圧を加算することにより、
入力信号の直流レベルを変更する構成となっている。
【００１６】次に、このように構成された半導体装置４
０においてＤＡコンバータ２ＡおよびＡＤコンバータ３
Ａをいかに試験するかについて詳しく説明する。ここで
はＤＡコンバータ２ＡとＡＤコンバータ３Ａは同じ分解
能を有し、ＤＡコンバータ２ＡがＡＤコンバータ３Ａの
入力範囲よりも広い出力範囲を持っているものとする。
なお、ＡＤコンバータの入力範囲とは、ＡＤコンバータ
の入力信号の最小値から最大値までの範囲を言い、最小
値の入力信号が供給されたときＡＤコンバータが出力す
るデジタル信号が表す値、すなわち出力コードは最小値
となり、最大値の入力信号が供給されたときＡＤコンバ
ータの出力コードは最大値となる。また、ＤＡコンバー
タの出力範囲とは、ＤＡコンバータの出力信号の最小値
から最大値までの範囲を言い、最小値の入力コード（入
力デジタル信号が表すコード）が供給されたときＤＡコ
ンバータは最小値の出力信号を出力し、最大値の入力コ
ードが供給されたときＤＡコンバータは最大値の出力信
号を出力する。
０においてＤＡコンバータ２ＡおよびＡＤコンバータ３
Ａをいかに試験するかについて詳しく説明する。ここで
はＤＡコンバータ２ＡとＡＤコンバータ３Ａは同じ分解
能を有し、ＤＡコンバータ２ＡがＡＤコンバータ３Ａの
入力範囲よりも広い出力範囲を持っているものとする。
なお、ＡＤコンバータの入力範囲とは、ＡＤコンバータ
の入力信号の最小値から最大値までの範囲を言い、最小
値の入力信号が供給されたときＡＤコンバータが出力す
るデジタル信号が表す値、すなわち出力コードは最小値
となり、最大値の入力信号が供給されたときＡＤコンバ
ータの出力コードは最大値となる。また、ＤＡコンバー
タの出力範囲とは、ＤＡコンバータの出力信号の最小値
から最大値までの範囲を言い、最小値の入力コード（入
力デジタル信号が表すコード）が供給されたときＤＡコ
ンバータは最小値の出力信号を出力し、最大値の入力コ
ードが供給されたときＤＡコンバータは最大値の出力信
号を出力する。
【００１７】まず、テストモードを設定するため、外部
端子１２に所定の信号を入力する。これによりテスト制
御回路４は、セレクタ５およびセレクタ６を制御して、
外部端子１３からのデジタル信号がＤＡコンバータ２Ａ
に入力され、ＡＤコンバータ３Ａの出力信号が外部端子
１４に出力されるようにする。テスト制御回路４はま
た、アナログスイッチ７およびアナログスイッチ８を制
御して、ＤＡコンバータ２Ａの出力信号がアッテネータ
９へ、一方、レベルシフタ１０Ａの出力信号がＡＤコン
バータ３Ａに入力されるようにする。
端子１２に所定の信号を入力する。これによりテスト制
御回路４は、セレクタ５およびセレクタ６を制御して、
外部端子１３からのデジタル信号がＤＡコンバータ２Ａ
に入力され、ＡＤコンバータ３Ａの出力信号が外部端子
１４に出力されるようにする。テスト制御回路４はま
た、アナログスイッチ７およびアナログスイッチ８を制
御して、ＤＡコンバータ２Ａの出力信号がアッテネータ
９へ、一方、レベルシフタ１０Ａの出力信号がＡＤコン
バータ３Ａに入力されるようにする。
【００１８】この状態で、外部端子１３より、試験用の
デジタル信号を入力し、そのコード値を一定の速度で、
２進数の１ずつ大きくする。本実施の形態例では、アッ
テネータ９の減衰量は次のように設定されている。すな
わち、ＡＤコンバータ３Ａに供給される信号の変化範囲
の幅が、ＡＤコンバータ３Ａの入力範囲の幅に一致する
ように、アッテネータ９によりＤＡコンバータ２Ａの出
力信号は減衰する。また、レベルシフタ１０Ａのシフト
量は次のように設定されている。すなわち、ＡＤコンバ
ータ３Ａに供給される信号が、ＡＤコンバータ３Ａの入
力範囲に一致して変化するようにＤＡコンバータ２Ａの
出力信号、つまりアッテネータ９の出力信号の直流レベ
ルが、レベルシフタ１０Ａにより変更される。
デジタル信号を入力し、そのコード値を一定の速度で、
２進数の１ずつ大きくする。本実施の形態例では、アッ
テネータ９の減衰量は次のように設定されている。すな
わち、ＡＤコンバータ３Ａに供給される信号の変化範囲
の幅が、ＡＤコンバータ３Ａの入力範囲の幅に一致する
ように、アッテネータ９によりＤＡコンバータ２Ａの出
力信号は減衰する。また、レベルシフタ１０Ａのシフト
量は次のように設定されている。すなわち、ＡＤコンバ
ータ３Ａに供給される信号が、ＡＤコンバータ３Ａの入
力範囲に一致して変化するようにＤＡコンバータ２Ａの
出力信号、つまりアッテネータ９の出力信号の直流レベ
ルが、レベルシフタ１０Ａにより変更される。
【００１９】図２の（Ａ）は、半導体装置４０における
ＤＡコンバータ２Ａの入力コードとＤＡコンバータ２Ａ
の出力電圧との関係を示し、（Ｂ）はアッテネータ９の
出力電圧の時間変化を示している。また、図２の（Ｃ）
はレベルシフタ１０Ａの出力電圧の時間変化を示し、
（Ｄ）はＡＤコンバータ３Ａの入力電圧と出力コードと
の関係を示している。
ＤＡコンバータ２Ａの入力コードとＤＡコンバータ２Ａ
の出力電圧との関係を示し、（Ｂ）はアッテネータ９の
出力電圧の時間変化を示している。また、図２の（Ｃ）
はレベルシフタ１０Ａの出力電圧の時間変化を示し、
（Ｄ）はＡＤコンバータ３Ａの入力電圧と出力コードと
の関係を示している。
【００２０】図２の（Ａ）に示したように、ＤＡコンバ
ータ２Ａの入力コードが一定速度で大きくなると、ＤＡ
コンバータ２Ａの出力電圧（出力信号）も一定速度で、
入力コードに比例して大きくなり、この電圧がアッテネ
ータ９に供給される。アッテネータ９は減衰量が上述の
ように設定されているため、アッテネータ９の出力電圧
（出力信号）の変化範囲の幅は、図２の（Ｂ）に示した
ように、ＡＤコンバータ３Ａの入力範囲の幅に一致す
る。また、アッテネータ９の出力電圧は、レベルシフタ
１０Ａにより直流レベルが変更され、レベルシフタ１０
Ａは上述のように設定されているため、レベルシフタ１
０Ａの出力電圧は、ＡＤコンバータ３Ａの入力範囲に一
致して変化する。
ータ２Ａの入力コードが一定速度で大きくなると、ＤＡ
コンバータ２Ａの出力電圧（出力信号）も一定速度で、
入力コードに比例して大きくなり、この電圧がアッテネ
ータ９に供給される。アッテネータ９は減衰量が上述の
ように設定されているため、アッテネータ９の出力電圧
（出力信号）の変化範囲の幅は、図２の（Ｂ）に示した
ように、ＡＤコンバータ３Ａの入力範囲の幅に一致す
る。また、アッテネータ９の出力電圧は、レベルシフタ
１０Ａにより直流レベルが変更され、レベルシフタ１０
Ａは上述のように設定されているため、レベルシフタ１
０Ａの出力電圧は、ＡＤコンバータ３Ａの入力範囲に一
致して変化する。
【００２１】そして、ＡＤコンバータ３Ａの出力信号は
セレクタ６を通じて外部端子１４から出力されるので、
このデジタル信号の値を期待値と比較することにより、
ＤＡコンバータ２ＡおよびＡＤコンバータ３Ａが正しく
動作しているか否かを判定することができる。このよう
に本実施の形態例の半導体装置４０では、ＤＡコンバー
タ２ＡがＡＤコンバータ３Ａの入力範囲よりも広い出力
範囲を持っているにもかかわらず、ＤＡコンバータ２Ａ
の全出力範囲、およびＡＤコンバータ３Ａの全入力範囲
で試験を行うことができる。したがって、アナログ試験
用の高価な試験装置はいっさい不要である。
セレクタ６を通じて外部端子１４から出力されるので、
このデジタル信号の値を期待値と比較することにより、
ＤＡコンバータ２ＡおよびＡＤコンバータ３Ａが正しく
動作しているか否かを判定することができる。このよう
に本実施の形態例の半導体装置４０では、ＤＡコンバー
タ２ＡがＡＤコンバータ３Ａの入力範囲よりも広い出力
範囲を持っているにもかかわらず、ＤＡコンバータ２Ａ
の全出力範囲、およびＡＤコンバータ３Ａの全入力範囲
で試験を行うことができる。したがって、アナログ試験
用の高価な試験装置はいっさい不要である。
【００２２】（第２の実施の形態例）次に本発明の第２
の実施の形態例の半導体装置および半導体装置の試験方
法について説明する。図３は第２の実施の形態例の半導
体装置を示すブロック図、図４の（Ａ）ないし（Ｄ）は
図３の半導体装置の動作を説明するためのグラフであ
る。なお、図３において図１と同一の要素には同一の符
号が付されており、それらに関する詳しい説明はここで
は省略する。
の実施の形態例の半導体装置および半導体装置の試験方
法について説明する。図３は第２の実施の形態例の半導
体装置を示すブロック図、図４の（Ａ）ないし（Ｄ）は
図３の半導体装置の動作を説明するためのグラフであ
る。なお、図３において図１と同一の要素には同一の符
号が付されており、それらに関する詳しい説明はここで
は省略する。
【００２３】図４に示した半導体装置１４０が上記半導
体装置４０と異なるのは、アッテネータ９に代えてアン
プ１１７を用いたアナログテストブロック１３０を備え
ている点である。図１７はアンプ１１７を詳しく示す回
路図である。図１７に示したように、アンプ１１７は、
ＯＰアンプを用いた非反転増幅器であり入力端子５４か
ら入力された信号を、抵抗５７と抵抗５８との比によっ
て決まる増幅率で増幅し出力端子５５に出力する構成と
なっている。なお、レベルシフタ１０Ａの回路定数を、
入力信号を増幅するように設定しレベルシフタ１０Ａが
アンプとレベルシフタの両方の機能を合わせ持つような
回路として、アンプ１１７を個別には設けない構成にす
ることも可能である。
体装置４０と異なるのは、アッテネータ９に代えてアン
プ１１７を用いたアナログテストブロック１３０を備え
ている点である。図１７はアンプ１１７を詳しく示す回
路図である。図１７に示したように、アンプ１１７は、
ＯＰアンプを用いた非反転増幅器であり入力端子５４か
ら入力された信号を、抵抗５７と抵抗５８との比によっ
て決まる増幅率で増幅し出力端子５５に出力する構成と
なっている。なお、レベルシフタ１０Ａの回路定数を、
入力信号を増幅するように設定しレベルシフタ１０Ａが
アンプとレベルシフタの両方の機能を合わせ持つような
回路として、アンプ１１７を個別には設けない構成にす
ることも可能である。
【００２４】次に、半導体装置１４０の動作について説
明する。ここでは、ＤＡコンバータ１０２ＢとＡＤコン
バータ１０３Ｂは同じ分解能で、ＤＡコンバータ１０２
ＢがＡＤコンバータ１０３Ｂの入力範囲より狭い出力範
囲を持っているものとする。まず、上述の場合と同様、
テストモードを設定するために外部端子１２に所定の信
号を入力する。これによりセレクタ５、６およびアナロ
グスイッチ７、８はテスト制御回路４によって半導体装
置４０の場合と同様に設定される。ＤＡコンバータ１０
２Ｂの出力信号はアンプ１１７によって、その変化範囲
の幅が、ＡＤコンバータ３Ａの入力範囲の幅に一致する
ように増幅される（図４（Ａ）、図４（Ｂ））。そし
て、アンプ１１７により増幅されたＤＡコンバータ１０
２Ｂの出力信号は、レベルシフタ１０Ａにより直流レベ
ルがシフトされ、レベルシフタ１０Ａの出力信号の変化
範囲は、ＡＤコンバータ１０３Ｂの入力範囲に一致する
（図４（Ｂ）、図４（Ｃ）、図４（Ｄ））。したがっ
て、第２の実施の形態例においても、外部端子１３から
試験用のデジタル信号を入力し、そのとき外部端子１４
から出力されるデジタル信号の値を期待値と比較するこ
とにより、ＤＡコンバータ１０２Ｂの全出力範囲、およ
びＡＤコンバータ１０３Ｂの全入力範囲において試験を
行うことができ、アナログ試験用の高価な試験装置はい
っさい不要である。
明する。ここでは、ＤＡコンバータ１０２ＢとＡＤコン
バータ１０３Ｂは同じ分解能で、ＤＡコンバータ１０２
ＢがＡＤコンバータ１０３Ｂの入力範囲より狭い出力範
囲を持っているものとする。まず、上述の場合と同様、
テストモードを設定するために外部端子１２に所定の信
号を入力する。これによりセレクタ５、６およびアナロ
グスイッチ７、８はテスト制御回路４によって半導体装
置４０の場合と同様に設定される。ＤＡコンバータ１０
２Ｂの出力信号はアンプ１１７によって、その変化範囲
の幅が、ＡＤコンバータ３Ａの入力範囲の幅に一致する
ように増幅される（図４（Ａ）、図４（Ｂ））。そし
て、アンプ１１７により増幅されたＤＡコンバータ１０
２Ｂの出力信号は、レベルシフタ１０Ａにより直流レベ
ルがシフトされ、レベルシフタ１０Ａの出力信号の変化
範囲は、ＡＤコンバータ１０３Ｂの入力範囲に一致する
（図４（Ｂ）、図４（Ｃ）、図４（Ｄ））。したがっ
て、第２の実施の形態例においても、外部端子１３から
試験用のデジタル信号を入力し、そのとき外部端子１４
から出力されるデジタル信号の値を期待値と比較するこ
とにより、ＤＡコンバータ１０２Ｂの全出力範囲、およ
びＡＤコンバータ１０３Ｂの全入力範囲において試験を
行うことができ、アナログ試験用の高価な試験装置はい
っさい不要である。
【００２５】次に、本発明の第３の実施の形態例の半導
体装置および半導体装置の試験方法について説明する。
図５は第３の実施の形態例の半導体装置を示すブロック
図、図６の（Ａ）および（Ｂ）は図５の半導体装置を構
成するアッテネータの動作を示すグラフ、図７の（Ａ）
ないし（Ｆ）は図５の半導体装置の動作を説明するため
のグラフである。なお、図５において図１と同一の要素
には同一の符号が付されており、それらに関する詳しい
説明はここでは省略する。
体装置および半導体装置の試験方法について説明する。
図５は第３の実施の形態例の半導体装置を示すブロック
図、図６の（Ａ）および（Ｂ）は図５の半導体装置を構
成するアッテネータの動作を示すグラフ、図７の（Ａ）
ないし（Ｆ）は図５の半導体装置の動作を説明するため
のグラフである。なお、図５において図１と同一の要素
には同一の符号が付されており、それらに関する詳しい
説明はここでは省略する。
【００２６】図５に示した半導体装置２４０が上記半導
体装置４０と異なるのは、レベルシフタ１０Ａに代えて
レベルシフタ２１０Ｂを用いたアナログテストブロック
２３０を備えている点である。図１９はレベルシフタ２
１０Ｂを詳しく示す回路図である。図１９に示したよう
に、レベルシフタ２１０Ｂは入力端子７４から入力され
るアナログの入力信号に対して、抵抗７８、抵抗７９、
ならびに抵抗８０によって電源電圧６２を分圧した電圧
のうち、アナログスイッチ８８により選択された電圧を
加算することにより、入力信号の直流レベルを変更し、
出力端子７５に出力する。アナログスイッチ８３は、入
力端子７３を通じてテスト制御回路４より入力される制
御信号により制御されて、入力信号に加算する電圧を切
り替え、その結果、入力信号の直流レベルのシフト量が
変化する。
体装置４０と異なるのは、レベルシフタ１０Ａに代えて
レベルシフタ２１０Ｂを用いたアナログテストブロック
２３０を備えている点である。図１９はレベルシフタ２
１０Ｂを詳しく示す回路図である。図１９に示したよう
に、レベルシフタ２１０Ｂは入力端子７４から入力され
るアナログの入力信号に対して、抵抗７８、抵抗７９、
ならびに抵抗８０によって電源電圧６２を分圧した電圧
のうち、アナログスイッチ８８により選択された電圧を
加算することにより、入力信号の直流レベルを変更し、
出力端子７５に出力する。アナログスイッチ８３は、入
力端子７３を通じてテスト制御回路４より入力される制
御信号により制御されて、入力信号に加算する電圧を切
り替え、その結果、入力信号の直流レベルのシフト量が
変化する。
【００２７】次に、半導体装置２４０の動作について説
明する。ここでは、ＤＡコンバータ２０２ＣがＡＤコン
バータ２０３Ｃよりも１ビット分だけ分解能が低いもの
とする。まず、上述の場合と同様、テストモードを設定
するために外部端子１２に所定の信号を入力する。これ
によりセレクタ５、６およびアナログスイッチ７、８は
テスト制御回路４によって半導体装置４０の場合と同様
に設定される。本実施の形態例では、アッテネータ９が
ＤＡコンバータ２０２Ｃの出力信号を減衰させるが、そ
の際、図６の（Ａ）、（Ｂ）に示したように、ＤＡコン
バータ２０２Ｃの出力信号における１ピッチの変化量
が、ＡＤコンバータ２０３Ｃの入力信号の１ピッチの変
化量に一致するようにＤＡコンバータ２０２Ｃの出力信
号を減衰させる。なお、図６の（Ａ）のグラフにおいて
横軸はＤＡコンバータ２０２Ｃの入力コードを表し、縦
軸はＤＡコンバータの出力電圧を表している。また、図
６の（Ｂ）のグラフでは、横軸はＡＤコンバータ２０３
Ｃの出力コードを表し、縦軸はＡＤコンバータの入力電
圧を表している。
明する。ここでは、ＤＡコンバータ２０２ＣがＡＤコン
バータ２０３Ｃよりも１ビット分だけ分解能が低いもの
とする。まず、上述の場合と同様、テストモードを設定
するために外部端子１２に所定の信号を入力する。これ
によりセレクタ５、６およびアナログスイッチ７、８は
テスト制御回路４によって半導体装置４０の場合と同様
に設定される。本実施の形態例では、アッテネータ９が
ＤＡコンバータ２０２Ｃの出力信号を減衰させるが、そ
の際、図６の（Ａ）、（Ｂ）に示したように、ＤＡコン
バータ２０２Ｃの出力信号における１ピッチの変化量
が、ＡＤコンバータ２０３Ｃの入力信号の１ピッチの変
化量に一致するようにＤＡコンバータ２０２Ｃの出力信
号を減衰させる。なお、図６の（Ａ）のグラフにおいて
横軸はＤＡコンバータ２０２Ｃの入力コードを表し、縦
軸はＤＡコンバータの出力電圧を表している。また、図
６の（Ｂ）のグラフでは、横軸はＡＤコンバータ２０３
Ｃの出力コードを表し、縦軸はＡＤコンバータの入力電
圧を表している。
【００２８】そして、ＤＡコンバータの出力信号（出力
電圧）における１ピッチの変化量とは、入力コードが２
進数の１だけ変化した場合のＤＡコンバータの出力信号
の変化量のことである。一方、ＡＤコンバータの入力信
号（入力電圧）の１ピッチの変化量とは、出力コードが
２進数の１だけ変化するようなＡＤコンバータの入力信
号の変化量のことである。
電圧）における１ピッチの変化量とは、入力コードが２
進数の１だけ変化した場合のＤＡコンバータの出力信号
の変化量のことである。一方、ＡＤコンバータの入力信
号（入力電圧）の１ピッチの変化量とは、出力コードが
２進数の１だけ変化するようなＡＤコンバータの入力信
号の変化量のことである。
【００２９】このとき、図７の（Ａ）および（Ｂ）に示
したように、アッテネータ９は、ＡＤコンバータ２０３
Ｃに供給される信号の変化幅が、ＡＤコンバータの入力
範囲の幅を２で割った幅に一致するように、ＤＡコンバ
ータの出力信号を減衰させることになる。その後、レベ
ルシフタ２１０Ｂはまず、図７の（Ｂ）、（Ｃ）、
（Ｄ）に示したように、ＡＤコンバータに供給される信
号が、ＡＤコンバータの入力範囲を２で割って等分割し
た各範囲のうちの下側の範囲で変化するようにＤＡコン
バータの出力信号の直流レベルを変更する。
したように、アッテネータ９は、ＡＤコンバータ２０３
Ｃに供給される信号の変化幅が、ＡＤコンバータの入力
範囲の幅を２で割った幅に一致するように、ＤＡコンバ
ータの出力信号を減衰させることになる。その後、レベ
ルシフタ２１０Ｂはまず、図７の（Ｂ）、（Ｃ）、
（Ｄ）に示したように、ＡＤコンバータに供給される信
号が、ＡＤコンバータの入力範囲を２で割って等分割し
た各範囲のうちの下側の範囲で変化するようにＤＡコン
バータの出力信号の直流レベルを変更する。
【００３０】したがって、この状態では、外部端子１３
から試験用のデジタル信号を入力し、外部端子１４から
出力されるデジタル信号の値を期待値と比較することに
より、ＤＡコンバータ２０２Ｃの全出力範囲と、ＡＤコ
ンバータ２０３Ｃの入力範囲の下半分に対して試験を行
うことができる。
から試験用のデジタル信号を入力し、外部端子１４から
出力されるデジタル信号の値を期待値と比較することに
より、ＤＡコンバータ２０２Ｃの全出力範囲と、ＡＤコ
ンバータ２０３Ｃの入力範囲の下半分に対して試験を行
うことができる。
【００３１】次に、外部端子１２より所定の信号を入力
してテスト制御回路４を操作し、レベルシフタ２１０Ｂ
における直流レベルのシフト量を変化させ、図７の
（Ｂ）、（Ｅ）、（Ｆ）に示したように、アッテネータ
Ｂ２０９で減衰されたＤＡコンバータ２０２Ｃの出力信
号が、ＡＤコンバータ２０３Ｃの入力範囲の上半分の範
囲で変化するようにさせる。そして、この状態で、外部
端子１３から試験用のデジタル信号を入力し、外部端子
１４から出力されるデジタル信号の値を期待値と比較す
ることにより、ＤＡコンバータ２０２Ｃの全出力範囲
と、ＡＤコンバータ２０３Ｃの入力範囲の上半分に対し
て試験を行うことができる。
してテスト制御回路４を操作し、レベルシフタ２１０Ｂ
における直流レベルのシフト量を変化させ、図７の
（Ｂ）、（Ｅ）、（Ｆ）に示したように、アッテネータ
Ｂ２０９で減衰されたＤＡコンバータ２０２Ｃの出力信
号が、ＡＤコンバータ２０３Ｃの入力範囲の上半分の範
囲で変化するようにさせる。そして、この状態で、外部
端子１３から試験用のデジタル信号を入力し、外部端子
１４から出力されるデジタル信号の値を期待値と比較す
ることにより、ＤＡコンバータ２０２Ｃの全出力範囲
と、ＡＤコンバータ２０３Ｃの入力範囲の上半分に対し
て試験を行うことができる。
【００３２】このように、第３の実施の形態例の半導体
装置２４０では、ＡＤコンバータ２０３Ｃの入力範囲を
アッテネータ９とレベルシフタ２１０Ｂにより下半分と
上半分に２分割することで、ＡＤコンバータ２０３Ｃよ
りも１ビット分だけ分解能が低いＤＡコンバータ２０２
Ｃで、ＡＤコンバータ２０３Ｃの全ての入力範囲におい
て分解能を落とすことなく試験を行うことができる。な
お、ここでは、ＡＤコンバータの分解能がＤＡコンバー
タの分解能よりも１ビット大きいとしたが、ＡＤコンバ
ータの分解能がＤＡコンバータの分解能よりもＮビット
大きい場合には、アッテネータ９とレベルシフタにより
ＡＤコンバータの入力範囲を２のＮ乗で割って等分割す
ることによって同様に、ＡＤコンバータの全ての入力範
囲を分解能を落とすことなく試験することができる。
装置２４０では、ＡＤコンバータ２０３Ｃの入力範囲を
アッテネータ９とレベルシフタ２１０Ｂにより下半分と
上半分に２分割することで、ＡＤコンバータ２０３Ｃよ
りも１ビット分だけ分解能が低いＤＡコンバータ２０２
Ｃで、ＡＤコンバータ２０３Ｃの全ての入力範囲におい
て分解能を落とすことなく試験を行うことができる。な
お、ここでは、ＡＤコンバータの分解能がＤＡコンバー
タの分解能よりも１ビット大きいとしたが、ＡＤコンバ
ータの分解能がＤＡコンバータの分解能よりもＮビット
大きい場合には、アッテネータ９とレベルシフタにより
ＡＤコンバータの入力範囲を２のＮ乗で割って等分割す
ることによって同様に、ＡＤコンバータの全ての入力範
囲を分解能を落とすことなく試験することができる。
【００３３】次に、本発明の第４の実施の形態例の半導
体装置および半導体装置の試験方法について説明する。
図８は第４の実施の形態例の半導体装置を示すブロック
図、図９の（Ａ）および（Ｂ）は図８の半導体装置を構
成するアッテネータの動作を示すグラフ、図１０の
（Ａ）ないし（Ｆ）は図８の半導体装置の動作を説明す
るためのグラフである。なお、図８において図３、図５
と同一の要素には同一の符号が付されており、それらに
関する詳しい説明はここでは省略する。
体装置および半導体装置の試験方法について説明する。
図８は第４の実施の形態例の半導体装置を示すブロック
図、図９の（Ａ）および（Ｂ）は図８の半導体装置を構
成するアッテネータの動作を示すグラフ、図１０の
（Ａ）ないし（Ｆ）は図８の半導体装置の動作を説明す
るためのグラフである。なお、図８において図３、図５
と同一の要素には同一の符号が付されており、それらに
関する詳しい説明はここでは省略する。
【００３４】図８に示した半導体装置３４０が上記半導
体装置２４０と異なるのは、アッテネータ９に代えてア
ンプ１１７を用いたアナログテストブロック３３０を備
えている点である。ここでは、ＤＡコンバータ３０２Ｄ
がＡＤコンバータ３０３Ｄよりも１ビット分だけ分解能
が高いものとする。まず、上述の場合と同様、テストモ
ードを設定するために外部端子１２に所定の信号を入力
する。これによりセレクタ５、６およびアナログスイッ
チ７、８はテスト制御回路４によって半導体装置２４０
の場合と同様に設定される。本実施の形態例では、アン
プ１１７がＤＡコンバータ３０２Ｄの出力信号を増幅す
るが、その際、図９の（Ａ）、（Ｂ）に示したように、
ＤＡコンバータ３０２Ｄの出力信号における１ピッチの
変化量が、ＡＤコンバータ３０３Ｄの入力信号の１ピッ
チの変化量に一致するようにＤＡコンバータ３０２Ｄの
出力信号を増幅する。
体装置２４０と異なるのは、アッテネータ９に代えてア
ンプ１１７を用いたアナログテストブロック３３０を備
えている点である。ここでは、ＤＡコンバータ３０２Ｄ
がＡＤコンバータ３０３Ｄよりも１ビット分だけ分解能
が高いものとする。まず、上述の場合と同様、テストモ
ードを設定するために外部端子１２に所定の信号を入力
する。これによりセレクタ５、６およびアナログスイッ
チ７、８はテスト制御回路４によって半導体装置２４０
の場合と同様に設定される。本実施の形態例では、アン
プ１１７がＤＡコンバータ３０２Ｄの出力信号を増幅す
るが、その際、図９の（Ａ）、（Ｂ）に示したように、
ＤＡコンバータ３０２Ｄの出力信号における１ピッチの
変化量が、ＡＤコンバータ３０３Ｄの入力信号の１ピッ
チの変化量に一致するようにＤＡコンバータ３０２Ｄの
出力信号を増幅する。
【００３５】このとき、図１０の（Ａ）および（Ｂ）に
示したように、アンプ１１７は、ＤＡコンバータ３０２
Ｄの出力範囲を２等分した各範囲の幅が、ＡＤコンバー
タ３０３Ｄの入力範囲の幅に一致するように、ＤＡコン
バータの出力信号を増幅することになる。
示したように、アンプ１１７は、ＤＡコンバータ３０２
Ｄの出力範囲を２等分した各範囲の幅が、ＡＤコンバー
タ３０３Ｄの入力範囲の幅に一致するように、ＤＡコン
バータの出力信号を増幅することになる。
【００３６】その後、レベルシフタ２１０Ｂはまず、図
１０の（Ｂ）、（Ｃ）、（Ｄ）に示したように、ＤＡコ
ンバータ３０２Ｄの出力範囲における下半分の範囲が、
ＡＤコンバータ３０３Ｄの入力信号の最小値から最大値
までの範囲に一致するようにアンプ１１７の出力信号の
直流レベルを変更する。したがって、この状態で、外部
端子１３から試験用のデジタル信号を入力し、外部端子
１４から出力されるデジタル信号の値を期待値と比較す
ることにより、ＤＡコンバータ３０２Ｄの出力範囲の下
半分と、ＡＤコンバータ３０３Ｄの全入力範囲に対して
試験を行うことができる。
１０の（Ｂ）、（Ｃ）、（Ｄ）に示したように、ＤＡコ
ンバータ３０２Ｄの出力範囲における下半分の範囲が、
ＡＤコンバータ３０３Ｄの入力信号の最小値から最大値
までの範囲に一致するようにアンプ１１７の出力信号の
直流レベルを変更する。したがって、この状態で、外部
端子１３から試験用のデジタル信号を入力し、外部端子
１４から出力されるデジタル信号の値を期待値と比較す
ることにより、ＤＡコンバータ３０２Ｄの出力範囲の下
半分と、ＡＤコンバータ３０３Ｄの全入力範囲に対して
試験を行うことができる。
【００３７】次に、外部端子１２より所定の信号を入力
してテスト制御回路４を操作し、レベルシフタ２１０Ｂ
における直流レベルのシフト量を変化させ、図１０の
（Ｂ）、（Ｅ）、（Ｆ）に示したように、アンプ１１７
で増幅されたＤＡコンバータ３０２Ｄの出力範囲におけ
る上半分が、ＡＤコンバータ３０３Ｄの入力範囲に一致
するようにアンプ１１７の出力信号の直流レベルを変更
する。そして、この状態で、外部端子１３から試験用の
デジタル信号を入力し、外部端子１４から出力されるデ
ジタル信号の値を期待値と比較することにより、ＤＡコ
ンバータ３０２Ｄの出力範囲の上半分と、ＡＤコンバー
タ３０３Ｄの全入力範囲に対して試験を行うことができ
る。
してテスト制御回路４を操作し、レベルシフタ２１０Ｂ
における直流レベルのシフト量を変化させ、図１０の
（Ｂ）、（Ｅ）、（Ｆ）に示したように、アンプ１１７
で増幅されたＤＡコンバータ３０２Ｄの出力範囲におけ
る上半分が、ＡＤコンバータ３０３Ｄの入力範囲に一致
するようにアンプ１１７の出力信号の直流レベルを変更
する。そして、この状態で、外部端子１３から試験用の
デジタル信号を入力し、外部端子１４から出力されるデ
ジタル信号の値を期待値と比較することにより、ＤＡコ
ンバータ３０２Ｄの出力範囲の上半分と、ＡＤコンバー
タ３０３Ｄの全入力範囲に対して試験を行うことができ
る。
【００３８】このように、第４の実施の形態例の半導体
装置３４０では、ＤＡコンバータ３０２Ｄの出力範囲を
アンプ１１７とレベルシフタ２１０Ｂにより下半分と上
半分に２分割することで、ＤＡコンバータ３０２Ｄより
も１ビット分だけ分解能が低いＡＤコンバータＤ３０２
で、ＤＡコンバータ３０２Ｄの全ての出力範囲を分解能
を落とすことなく試験を行うことができる。なお、ここ
では、ＡＤコンバータの分解能がＤＡコンバータの分解
能よりも１ビット低いとしたが、ＡＤコンバータの分解
能がＤＡコンバータの分解能よりもＮビット低い場合に
は、アッテネータ９とレベルシフタによりＤＡコンバー
タの出力範囲を２のＮ乗で割って等分割することによっ
て同様に、ＤＡコンバータの全ての出力範囲を分解能を
落とすことなく試験することができる。
装置３４０では、ＤＡコンバータ３０２Ｄの出力範囲を
アンプ１１７とレベルシフタ２１０Ｂにより下半分と上
半分に２分割することで、ＤＡコンバータ３０２Ｄより
も１ビット分だけ分解能が低いＡＤコンバータＤ３０２
で、ＤＡコンバータ３０２Ｄの全ての出力範囲を分解能
を落とすことなく試験を行うことができる。なお、ここ
では、ＡＤコンバータの分解能がＤＡコンバータの分解
能よりも１ビット低いとしたが、ＡＤコンバータの分解
能がＤＡコンバータの分解能よりもＮビット低い場合に
は、アッテネータ９とレベルシフタによりＤＡコンバー
タの出力範囲を２のＮ乗で割って等分割することによっ
て同様に、ＤＡコンバータの全ての出力範囲を分解能を
落とすことなく試験することができる。
【００３９】次に本発明の第５の実施の形態例の半導体
装置および半導体装置の試験方法について説明する。図
１１は第５の実施の形態例の半導体装置を示すブロック
図、図１２の（Ａ）ないし（Ｇ）は図１１の半導体装置
の動作を説明するためのグラフである。なお、図１１に
おいて図８と同一の要素には同一の符号が付されてお
り、それらに関する詳しい説明はここでは省略する。
装置および半導体装置の試験方法について説明する。図
１１は第５の実施の形態例の半導体装置を示すブロック
図、図１２の（Ａ）ないし（Ｇ）は図１１の半導体装置
の動作を説明するためのグラフである。なお、図１１に
おいて図８と同一の要素には同一の符号が付されてお
り、それらに関する詳しい説明はここでは省略する。
【００４０】図１１に示した半導体装置５４０が上記半
導体装置３４０と異なるのは、アナログテストブロック
５３０において、アンプ１１７とレベルシフタ２１０Ｂ
の順序が入れ替わっている点である。このような構成
は、ＤＡコンバータの出力範囲が広い場合や、ＤＡコン
バータとＡＤコンバータの分解能の差が大きくアンプ１
１７の出力が飽和してしまう場合に有効である。アンプ
１１７の増幅率は、ＤＡコンバータ３０２Ｄの出力信号
における１ピッチの変化量が、ＡＤコンバータ３０３Ｄ
の入力信号における１ピッチの変化量に一致するように
設定されている。ＤＡコンバータ３０２Ｄの出力信号
は、レベルシフタ２１０Ｂによって、ＤＡコンバータ３
０２Ｄの出力範囲を２等分した各範囲の信号が特定の直
流レベルとなるように直流レベルが変更される。すなわ
ち、まずＤＡコンバータ３０２Ｄの出力範囲の下半分が
アンプ１１７で増幅後にＡＤコンバータ３０３Ｄの入力
範囲と一致するようにレベルシフタ２１０ＢによりＤＡ
コンバータ３０２Ｄの出力信号の直流レベルがシフトさ
れる（図１２の（Ａ）、（Ｂ））。
導体装置３４０と異なるのは、アナログテストブロック
５３０において、アンプ１１７とレベルシフタ２１０Ｂ
の順序が入れ替わっている点である。このような構成
は、ＤＡコンバータの出力範囲が広い場合や、ＤＡコン
バータとＡＤコンバータの分解能の差が大きくアンプ１
１７の出力が飽和してしまう場合に有効である。アンプ
１１７の増幅率は、ＤＡコンバータ３０２Ｄの出力信号
における１ピッチの変化量が、ＡＤコンバータ３０３Ｄ
の入力信号における１ピッチの変化量に一致するように
設定されている。ＤＡコンバータ３０２Ｄの出力信号
は、レベルシフタ２１０Ｂによって、ＤＡコンバータ３
０２Ｄの出力範囲を２等分した各範囲の信号が特定の直
流レベルとなるように直流レベルが変更される。すなわ
ち、まずＤＡコンバータ３０２Ｄの出力範囲の下半分が
アンプ１１７で増幅後にＡＤコンバータ３０３Ｄの入力
範囲と一致するようにレベルシフタ２１０ＢによりＤＡ
コンバータ３０２Ｄの出力信号の直流レベルがシフトさ
れる（図１２の（Ａ）、（Ｂ））。
【００４１】次に、ＤＡコンバータ３０２Ｄの各範囲の
信号がＡＤコンバータＤ３０２の入力範囲に一致して変
化するようにレベルシフタ２１０Ｂの出力信号がアンプ
１１７により増幅される。すなわち、アンプ１１７によ
って、ＤＡコンバータ３０２Ｄの出力範囲のまず下半分
がＡＤコンバータ３０３Ｄの入力範囲に一致するよう
に、レベルシフタ２１０Ｂで直流レベルをシフトされた
ＤＡコンバータ３０２Ｄの出力信号が増幅される（図１
２の（Ｂ）、（Ｃ）、（Ｄ））。
信号がＡＤコンバータＤ３０２の入力範囲に一致して変
化するようにレベルシフタ２１０Ｂの出力信号がアンプ
１１７により増幅される。すなわち、アンプ１１７によ
って、ＤＡコンバータ３０２Ｄの出力範囲のまず下半分
がＡＤコンバータ３０３Ｄの入力範囲に一致するよう
に、レベルシフタ２１０Ｂで直流レベルをシフトされた
ＤＡコンバータ３０２Ｄの出力信号が増幅される（図１
２の（Ｂ）、（Ｃ）、（Ｄ））。
【００４２】この状態で、外部端子１３から試験用のデ
ジタル信号を入力し、外部端子１４から出力されるデジ
タル信号の値を期待値と比較することにより、ＤＡコン
バータ３０２Ｄの出力範囲の下半分と、ＡＤコンバータ
３０３Ｄの全入力範囲に対して試験を行うことができ
る。
ジタル信号を入力し、外部端子１４から出力されるデジ
タル信号の値を期待値と比較することにより、ＤＡコン
バータ３０２Ｄの出力範囲の下半分と、ＡＤコンバータ
３０３Ｄの全入力範囲に対して試験を行うことができ
る。
【００４３】次に、次に外部端子１２より所定の信号を
入力してテスト制御回路４を操作し、レベルシフタ２１
０Ｂの直流レベルのシフト量を変化させて、ＤＡコンバ
ータ３０２Ｄの出力範囲の上半分がアンプ１１７で増幅
後にＡＤコンバータ３０３Ｄの入力範囲に一致するよう
にＤＡコンバータ３０２Ｄの出力信号の直流レベルがシ
フトされる（図１２の（Ａ）、（Ｅ））。そして、ＤＡ
コンバータ３０２Ｄの出力範囲の上半分がＡＤコンバー
タ３０３Ｄの入力範囲に一致するように、レベルシフタ
２１０Ｂで直流レベルが変更されたＤＡコンバータ３０
２Ｄの出力信号がアンプ１１７によって増幅される（図
１２の（Ｅ）、（Ｆ）、（Ｇ））。この状態で、外部端
子１３から試験用のデジタル信号を入力し、外部端子１
４から出力されるデジタル信号の値を期待値と比較する
ことにより、ＤＡコンバータ３０２Ｄの出力範囲の上半
分と、ＡＤコンバータ３０３Ｄの全入力範囲に対して試
験を行うことができる。
入力してテスト制御回路４を操作し、レベルシフタ２１
０Ｂの直流レベルのシフト量を変化させて、ＤＡコンバ
ータ３０２Ｄの出力範囲の上半分がアンプ１１７で増幅
後にＡＤコンバータ３０３Ｄの入力範囲に一致するよう
にＤＡコンバータ３０２Ｄの出力信号の直流レベルがシ
フトされる（図１２の（Ａ）、（Ｅ））。そして、ＤＡ
コンバータ３０２Ｄの出力範囲の上半分がＡＤコンバー
タ３０３Ｄの入力範囲に一致するように、レベルシフタ
２１０Ｂで直流レベルが変更されたＤＡコンバータ３０
２Ｄの出力信号がアンプ１１７によって増幅される（図
１２の（Ｅ）、（Ｆ）、（Ｇ））。この状態で、外部端
子１３から試験用のデジタル信号を入力し、外部端子１
４から出力されるデジタル信号の値を期待値と比較する
ことにより、ＤＡコンバータ３０２Ｄの出力範囲の上半
分と、ＡＤコンバータ３０３Ｄの全入力範囲に対して試
験を行うことができる。
【００４４】このように、アンプ１１７とレベルシフタ
の順序を入れ替えた構成にすることにより、上記第４の
実施の形態例と同様の効果を得ることができることに加
えて、アンプ１１７の出力が飽和することを防止できる
という新たな効果が得られる。
の順序を入れ替えた構成にすることにより、上記第４の
実施の形態例と同様の効果を得ることができることに加
えて、アンプ１１７の出力が飽和することを防止できる
という新たな効果が得られる。
【００４５】次に、本発明の第６の実施の形態例の半導
体装置および半導体装置の試験方法について説明する。
図１３は、第６の実施の形態例の半導体装置を示すブロ
ック図、図１４の（Ａ）および（Ｂ）は図１３の半導体
装置を構成するアッテネータの動作を説明するためのグ
ラフである。また、図１５の（Ａ）ないし（Ｆ）は図１
３の半導体装置の動作を説明するためのグラフである。
なお、図１３において図５と同一の要素には同一の符号
が付されており、それらに関する詳しい説明はここでは
省略する。
体装置および半導体装置の試験方法について説明する。
図１３は、第６の実施の形態例の半導体装置を示すブロ
ック図、図１４の（Ａ）および（Ｂ）は図１３の半導体
装置を構成するアッテネータの動作を説明するためのグ
ラフである。また、図１５の（Ａ）ないし（Ｆ）は図１
３の半導体装置の動作を説明するためのグラフである。
なお、図１３において図５と同一の要素には同一の符号
が付されており、それらに関する詳しい説明はここでは
省略する。
【００４６】図１３にに示した半導体装置４４０は、Ｄ
Ａコンバータ４０２Ｅの分解能と、ＡＤコンバータ４０
３Ｅの分解能が等しく、そしてＤＡコンバータ４０２Ｅ
の出力信号における１ピッチの変化量が、ＡＤコンバー
タ４０３Ｅの入力信号における１ピッチの変化量１の半
分よりも大きいという点で、図５の半導体装置２４０と
異なっている。
Ａコンバータ４０２Ｅの分解能と、ＡＤコンバータ４０
３Ｅの分解能が等しく、そしてＤＡコンバータ４０２Ｅ
の出力信号における１ピッチの変化量が、ＡＤコンバー
タ４０３Ｅの入力信号における１ピッチの変化量１の半
分よりも大きいという点で、図５の半導体装置２４０と
異なっている。
【００４７】以下、図１３ないし図１５を参照して半導
体装置４４０の動作を説明する。まず、上述の場合と同
様、テストモードを設定するために外部端子１２に所定
の信号を入力する。これによりセレクタ５、６およびア
ナログスイッチ７、８はテスト制御回路４によって半導
体装置２４０の場合と同様に設定される。この半導体装
置４４０では、アッテネータ９は、図１４の（Ａ）およ
び（Ｂ）に示したように、ＤＡコンバータ４０２Ｅの出
力信号における１ピッチの変化量が、ＡＤコンバータ４
０３Ｅの入力信号における１ピッチの変化量の半分に一
致するようにＤＡコンバータ４０２Ｅの出力信号を減衰
させる。
体装置４４０の動作を説明する。まず、上述の場合と同
様、テストモードを設定するために外部端子１２に所定
の信号を入力する。これによりセレクタ５、６およびア
ナログスイッチ７、８はテスト制御回路４によって半導
体装置２４０の場合と同様に設定される。この半導体装
置４４０では、アッテネータ９は、図１４の（Ａ）およ
び（Ｂ）に示したように、ＤＡコンバータ４０２Ｅの出
力信号における１ピッチの変化量が、ＡＤコンバータ４
０３Ｅの入力信号における１ピッチの変化量の半分に一
致するようにＤＡコンバータ４０２Ｅの出力信号を減衰
させる。
【００４８】すなわち、アッテネータ９は、ＤＡコンバ
ータの出力範囲の幅が、ＡＤコンバータの入力範囲の幅
の２分の１に一致するようにＤＡコンバータの出力信号
を減衰させる。その後、レベルシフタ２１０Ｂは、減衰
させたＤＡコンバータ４０２Ｅの出力範囲が、ＡＤコン
バータ４０３Ｅの入力範囲を２等分した各範囲に一致す
るように、減衰させたＤＡコンバータ４０２Ｅの出力信
号の直流レベルを変更する。
ータの出力範囲の幅が、ＡＤコンバータの入力範囲の幅
の２分の１に一致するようにＤＡコンバータの出力信号
を減衰させる。その後、レベルシフタ２１０Ｂは、減衰
させたＤＡコンバータ４０２Ｅの出力範囲が、ＡＤコン
バータ４０３Ｅの入力範囲を２等分した各範囲に一致す
るように、減衰させたＤＡコンバータ４０２Ｅの出力信
号の直流レベルを変更する。
【００４９】すなわち、レベルシフタ２１０Ｂは、アッ
テネータ９で減衰したＤＡコンバータ４０２Ｅの出力信
号の直流レベルをシフトさせ、ＤＡコンバータ４０２Ｅ
の出力範囲を、ＡＤコンバータ４０３Ｅの入力範囲にお
ける、まず下半分の範囲に一致させる（図１５の
（Ｂ）、（Ｃ）、（Ｄ））。この状態で外部端子１３か
ら試験用のデジタル信号を入力し、外部端子１４から出
力されるデジタル信号の値を期待値と比較することによ
り、ＡＤコンバータ４０３Ｅの入力範囲の下半分に対し
て試験を行うことができる。
テネータ９で減衰したＤＡコンバータ４０２Ｅの出力信
号の直流レベルをシフトさせ、ＤＡコンバータ４０２Ｅ
の出力範囲を、ＡＤコンバータ４０３Ｅの入力範囲にお
ける、まず下半分の範囲に一致させる（図１５の
（Ｂ）、（Ｃ）、（Ｄ））。この状態で外部端子１３か
ら試験用のデジタル信号を入力し、外部端子１４から出
力されるデジタル信号の値を期待値と比較することによ
り、ＡＤコンバータ４０３Ｅの入力範囲の下半分に対し
て試験を行うことができる。
【００５０】次に、外部端子１２より所定の信号を入力
してテスト制御回路４を操作し、レベルシフタ２１０Ｂ
の直流レベルシフト量を変更する。これにより、レベル
シフタ２１０Ｂは、アッテネータ９で減衰したＤＡコン
バータ４０２Ｅの出力範囲を、ＡＤコンバータ４０３Ｅ
の入力範囲の上半分に一致させる（図１５の（Ｂ）、
（Ｅ）、（Ｆ））。この状態で外部端子１３から試験用
のデジタル信号を入力し、外部端子１４から出力される
デジタル信号の値を期待値と比較することにより、ＡＤ
コンバータ４０３Ｅの入力範囲における上半分に対して
試験を行うことができる。
してテスト制御回路４を操作し、レベルシフタ２１０Ｂ
の直流レベルシフト量を変更する。これにより、レベル
シフタ２１０Ｂは、アッテネータ９で減衰したＤＡコン
バータ４０２Ｅの出力範囲を、ＡＤコンバータ４０３Ｅ
の入力範囲の上半分に一致させる（図１５の（Ｂ）、
（Ｅ）、（Ｆ））。この状態で外部端子１３から試験用
のデジタル信号を入力し、外部端子１４から出力される
デジタル信号の値を期待値と比較することにより、ＡＤ
コンバータ４０３Ｅの入力範囲における上半分に対して
試験を行うことができる。
【００５１】このように、本実施の形態例の半導体装置
４４０では、ＡＤコンバータ４０３Ｅの入力範囲をアッ
テネータ９とレベルシフタ２１０Ｂにより下半分と上半
分に２分割することで、ＡＤコンバータ４０３Ｅと分解
能が同じＤＡコンバータ４０２Ｅによって、ＡＤコンバ
ータ４０３Ｅを、その全入力範囲において、ＤＡコンバ
ータ４０２Ｅの２倍の分解能で、したがって２倍の精度
で試験を行うことができる。
４４０では、ＡＤコンバータ４０３Ｅの入力範囲をアッ
テネータ９とレベルシフタ２１０Ｂにより下半分と上半
分に２分割することで、ＡＤコンバータ４０３Ｅと分解
能が同じＤＡコンバータ４０２Ｅによって、ＡＤコンバ
ータ４０３Ｅを、その全入力範囲において、ＤＡコンバ
ータ４０２Ｅの２倍の分解能で、したがって２倍の精度
で試験を行うことができる。
【００５２】なお、本実施の形態例では、ＡＤコンバー
タの入力範囲を２分割する方式としたが、Ｎを３以上の
整数として、アッテネータ９とレベルシフタによりＡＤ
コンバータの入力範囲をＮ分割することにより、ＡＤコ
ンバータをＤＡコンバータの分解能のＮ倍の分解能で試
験を行うことも可能となる。
タの入力範囲を２分割する方式としたが、Ｎを３以上の
整数として、アッテネータ９とレベルシフタによりＡＤ
コンバータの入力範囲をＮ分割することにより、ＡＤコ
ンバータをＤＡコンバータの分解能のＮ倍の分解能で試
験を行うことも可能となる。
【００５３】
【発明の効果】以上説明したように本発明は、ＤＡコン
バータおよびＡＤコンバータを備えた半導体装置であっ
て、前記半導体装置の外部から入力された試験用の信号
を前記ＤＡコンバータに供給する信号入力手段と、前記
ＤＡコンバータの出力信号を減衰させるアッテネータ、
または前記ＤＡコンバータの出力信号を増幅するアンプ
と、前記ＤＡコンバータの出力信号の直流レベルを変更
するレベルシフタと、前記アッテネータにより減衰する
か、または前記アンプにより増幅され、かつ前記レベル
シフタにより直流レベルを変更された前記ＤＡコンバー
タの出力信号を前記ＡＤコンバータに供給する信号供給
手段と、前記ＡＤコンバータの出力信号を半導体装置の
外部に出力する信号出力手段とを備えたことを特徴とす
る。
バータおよびＡＤコンバータを備えた半導体装置であっ
て、前記半導体装置の外部から入力された試験用の信号
を前記ＤＡコンバータに供給する信号入力手段と、前記
ＤＡコンバータの出力信号を減衰させるアッテネータ、
または前記ＤＡコンバータの出力信号を増幅するアンプ
と、前記ＤＡコンバータの出力信号の直流レベルを変更
するレベルシフタと、前記アッテネータにより減衰する
か、または前記アンプにより増幅され、かつ前記レベル
シフタにより直流レベルを変更された前記ＤＡコンバー
タの出力信号を前記ＡＤコンバータに供給する信号供給
手段と、前記ＡＤコンバータの出力信号を半導体装置の
外部に出力する信号出力手段とを備えたことを特徴とす
る。
【００５４】本発明の半導体装置では、アッテネータま
たはアンプによってＤＡコンバータの出力信号を減衰さ
せるか増幅し、また、レベルシフタによってＤＡコンバ
ータの出力信号の直流レベルを変更した上で、ＤＡコン
バータの出力信号を信号供給手段を通じてＡＤコンバー
タに供給することができる。したがって、ＤＡコンバー
タの出力範囲とＡＤコンバータの入力範囲とが異なって
いても、それらを一致させて試験を行うことができ、ま
た、ＤＡコンバータとＡＤコンバータの分解能が異なっ
ていても、Ｎを自然数としてＤＡコンバータの出力信号
を２のＮ乗倍に増幅したり、あるいは２のＮ乗分の１に
減衰させて必要な分解能で試験を行うことができる。そ
の結果、本発明の半導体装置では、アナログ試験用の高
価な試験装置はいっさい不要となる。
たはアンプによってＤＡコンバータの出力信号を減衰さ
せるか増幅し、また、レベルシフタによってＤＡコンバ
ータの出力信号の直流レベルを変更した上で、ＤＡコン
バータの出力信号を信号供給手段を通じてＡＤコンバー
タに供給することができる。したがって、ＤＡコンバー
タの出力範囲とＡＤコンバータの入力範囲とが異なって
いても、それらを一致させて試験を行うことができ、ま
た、ＤＡコンバータとＡＤコンバータの分解能が異なっ
ていても、Ｎを自然数としてＤＡコンバータの出力信号
を２のＮ乗倍に増幅したり、あるいは２のＮ乗分の１に
減衰させて必要な分解能で試験を行うことができる。そ
の結果、本発明の半導体装置では、アナログ試験用の高
価な試験装置はいっさい不要となる。
【００５５】また、本発明は、半導体装置を構成するＤ
ＡコンバータおよびＡＤコンバータを試験する方法であ
って、前記ＤＡコンバータに前記半導体装置の外部から
信号を入力し、前記ＤＡコンバータの出力信号を前記半
導体装置内で減衰させるかまたは増幅し、前記ＤＡコン
バータの出力信号の直流レベルを前記半導体装置内で変
更し、減衰させるかまたは増幅し、かつ直流レベルを変
更した前記ＤＡコンバータの出力信号を前記ＡＤコンバ
ータに供給し、前記ＡＤコンバータの出力信号を前記半
導体装置の外部に取り出し、半導体装置の外部において
前記ＤＡコンバータの前記入力信号と前記ＡＤコンバー
タの出力信号とを比較して前記ＤＡコンバータおよび前
記ＡＤコンバータの試験結果の良否を判定することを特
徴とする。
ＡコンバータおよびＡＤコンバータを試験する方法であ
って、前記ＤＡコンバータに前記半導体装置の外部から
信号を入力し、前記ＤＡコンバータの出力信号を前記半
導体装置内で減衰させるかまたは増幅し、前記ＤＡコン
バータの出力信号の直流レベルを前記半導体装置内で変
更し、減衰させるかまたは増幅し、かつ直流レベルを変
更した前記ＤＡコンバータの出力信号を前記ＡＤコンバ
ータに供給し、前記ＡＤコンバータの出力信号を前記半
導体装置の外部に取り出し、半導体装置の外部において
前記ＤＡコンバータの前記入力信号と前記ＡＤコンバー
タの出力信号とを比較して前記ＤＡコンバータおよび前
記ＡＤコンバータの試験結果の良否を判定することを特
徴とする。
【００５６】本発明の半導体装置の試験方法では、ＤＡ
コンバータの出力信号を半導体装置内で減衰させるかま
たは増幅し、かつＤＡコンバータの出力信号の直流レベ
ルを半導体装置内で変更してＡＤコンバータに供給す
る。したがって、ＤＡコンバータの出力範囲とＡＤコン
バータの入力範囲とが異なっていても、それらを一致さ
せて試験を行うことができ、また、ＤＡコンバータとＡ
Ｄコンバータの分解能が異なっていても、Ｎを自然数と
してＤＡコンバータの出力信号を２のＮ乗倍に増幅した
り、あるいは２のＮ乗分の１に減衰させて必要な分解能
で試験を行うことができる。その結果、本発明の半導体
装置の試験方法では、アナログ試験用の高価な試験装置
はいっさい不要となる。
コンバータの出力信号を半導体装置内で減衰させるかま
たは増幅し、かつＤＡコンバータの出力信号の直流レベ
ルを半導体装置内で変更してＡＤコンバータに供給す
る。したがって、ＤＡコンバータの出力範囲とＡＤコン
バータの入力範囲とが異なっていても、それらを一致さ
せて試験を行うことができ、また、ＤＡコンバータとＡ
Ｄコンバータの分解能が異なっていても、Ｎを自然数と
してＤＡコンバータの出力信号を２のＮ乗倍に増幅した
り、あるいは２のＮ乗分の１に減衰させて必要な分解能
で試験を行うことができる。その結果、本発明の半導体
装置の試験方法では、アナログ試験用の高価な試験装置
はいっさい不要となる。
【図１】本発明による半導体装置の一例を示すブロック
図である。
図である。
【図２】（Ａ）ないし（Ｄ）は図１の半導体装置の動作
を説明するためのグラフである。
を説明するためのグラフである。
【図３】第２の実施の形態例の半導体装置を示すブロッ
ク図である。
ク図である。
【図４】（Ａ）ないし（Ｄ）は図３の半導体装置の動作
を説明するためのグラフである。
を説明するためのグラフである。
【図５】第３の実施の形態例の半導体装置を示すブロッ
ク図である。
ク図である。
【図６】（Ａ）および（Ｂ）は図５の半導体装置を構成
するアッテネータの動作を示すグラフである。
するアッテネータの動作を示すグラフである。
【図７】（Ａ）ないし（Ｆ）は図５の半導体装置の動作
を説明するためのグラフである。
を説明するためのグラフである。
【図８】第４の実施の形態例の半導体装置を示すブロッ
ク図である。
ク図である。
【図９】（Ａ）および（Ｂ）は図８の半導体装置を構成
するアッテネータの動作を示すグラフである。
するアッテネータの動作を示すグラフである。
【図１０】（Ａ）ないし（Ｆ）は図８の半導体装置の動
作を説明するためのグラフである。
作を説明するためのグラフである。
【図１１】第５の実施の形態例の半導体装置を示すブロ
ック図である。
ック図である。
【図１２】（Ａ）ないし（Ｇ）は図１１の半導体装置の
動作を説明するためのグラフである。
動作を説明するためのグラフである。
【図１３】第６の実施の形態例の半導体装置を示すブロ
ック図である。
ック図である。
【図１４】（Ａ）および（Ｂ）は図１３の半導体装置を
構成するアッテネータの動作を説明するためのグラフで
ある。
構成するアッテネータの動作を説明するためのグラフで
ある。
【図１５】図１５の（Ａ）ないし（Ｆ）は図１３の半導
体装置４０の動作を説明するためのグラフである。
体装置４０の動作を説明するためのグラフである。
【図１６】アッテネータの一例を示す回路図である。
【図１７】アンプの一例を示す回路図である。
【図１８】レベルシフタの一例を示す回路図である。
【図１９】レベルシフタの他の例を示す回路図である。
【図２０】従来の半導体装置の一例を示すブロック図で
ある。
ある。
１……デジタル信号処理回路、３Ａ……ＡＤコンバー
タ、４……テスト制御回路、５……セレクタ、７……ア
ナログスイッチ、９……アッテネータ、１０Ａ……レベ
ルシフタ、１３……入力端子、１４……出力端子、３０
……アナログテストブロック、４０……半導体装置、４
０……半導体基板、４０……半導体装置、５７……抵
抗、１０２Ｂ……ＤＡコンバータ、１０３Ｂ……ＡＤコ
ンバータ、１１７……アンプ、１３０……アナログテス
トブロック、１４０……半導体装置、２０２Ｃ……ＤＡ
コンバータ、２０３Ｃ……ＡＤコンバータ、２１０Ｂ…
…レベルシフタ、２４０……半導体装置、３０２Ｄ……
ＤＡコンバータ、３０３Ｄ……ＡＤコンバータ、３３０
……アナログテストブロック、３４０……半導体装置、
４０２Ｅ……ＤＡコンバータ、４０３Ｅ……ＡＤコンバ
ータ、４４０……半導体装置、５３０……アナログテス
トブロック、５４０……半導体装置。
タ、４……テスト制御回路、５……セレクタ、７……ア
ナログスイッチ、９……アッテネータ、１０Ａ……レベ
ルシフタ、１３……入力端子、１４……出力端子、３０
……アナログテストブロック、４０……半導体装置、４
０……半導体基板、４０……半導体装置、５７……抵
抗、１０２Ｂ……ＤＡコンバータ、１０３Ｂ……ＡＤコ
ンバータ、１１７……アンプ、１３０……アナログテス
トブロック、１４０……半導体装置、２０２Ｃ……ＤＡ
コンバータ、２０３Ｃ……ＡＤコンバータ、２１０Ｂ…
…レベルシフタ、２４０……半導体装置、３０２Ｄ……
ＤＡコンバータ、３０３Ｄ……ＡＤコンバータ、３３０
……アナログテストブロック、３４０……半導体装置、
４０２Ｅ……ＤＡコンバータ、４０３Ｅ……ＡＤコンバ
ータ、４４０……半導体装置、５３０……アナログテス
トブロック、５４０……半導体装置。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G032 AA09 5J022 AC04 AC05 CB02 CD02 CF02 CF08 CG01 9A001 BB01 BB03 BB04 EE05 KK31 LL05
Claims (10)
- 【請求項１】 ＤＡコンバータおよびＡＤコンバータを
備えた半導体装置であって、 前記半導体装置の外部から入力された試験用の信号を前
記ＤＡコンバータに供給する信号入力手段と、 前記ＤＡコンバータの出力信号を減衰させるアッテネー
タ、または前記ＤＡコンバータの出力信号を増幅するア
ンプと、 前記ＤＡコンバータの出力信号の直流レベルを変更する
レベルシフタと、 前記アッテネータにより減衰するか、または前記アンプ
により増幅され、かつ前記レベルシフタにより直流レベ
ルを変更された前記ＤＡコンバータの出力信号を前記Ａ
Ｄコンバータに供給する信号供給手段と、 前記ＡＤコンバータの出力信号を半導体装置の外部に出
力する信号出力手段とを備えたことを特徴とする半導体
装置。 - 【請求項２】 前記レベルシフタは、前記アッテネータ
または前記アンプの出力信号の直流レベルを変更し、前
記信号供給手段は前記レベルシフタの出力信号を前記Ａ
Ｄコンバータに供給することを特徴とする請求項１記載
の半導体装置。 - 【請求項３】 前記アンプは、前記レベルシフタの出力
信号を増幅し、前記信号供給手段は前記アンプの出力信
号を前記ＡＤコンバータに供給することを特徴とする請
求項１記載の半導体装置。 - 【請求項４】 半導体装置を構成するＤＡコンバータお
よびＡＤコンバータを試験する方法であって、 前記ＤＡコンバータに前記半導体装置の外部から信号を
入力し、 前記ＤＡコンバータの出力信号を前記半導体装置内で減
衰させるかまたは増幅し、 前記ＤＡコンバータの出力信号の直流レベルを前記半導
体装置内で変更し、 減衰させるかまたは増幅し、かつ直流レベルを変更した
前記ＤＡコンバータの出力信号を前記ＡＤコンバータに
供給し、 前記ＡＤコンバータの出力信号を前記半導体装置の外部
に取り出し、半導体装置の外部において前記ＤＡコンバ
ータの前記入力信号と前記ＡＤコンバータの出力信号と
を比較して前記ＤＡコンバータおよび前記ＡＤコンバー
タの試験結果の良否を判定することを特徴とする半導体
装置の試験方法。 - 【請求項５】 前記ＡＤコンバータに供給する信号の変
化範囲の幅が、前記ＡＤコンバータの入力範囲の幅に一
致するように、前記ＤＡコンバータの出力信号を減衰さ
せるかまたは増幅することを特徴とする請求項４記載の
半導体装置。 - 【請求項６】 前記ＡＤコンバータに供給する信号の変
化範囲が、前記ＡＤコンバータの入力範囲に一致するよ
うに前記ＤＡコンバータの出力信号の直流レベルを変更
することを特徴とする請求項４記載の半導体装置。 - 【請求項７】 前記ＤＡコンバータの分解能は前記ＡＤ
コンバータの分解能より低く、 Ｎを自然数として、前記ＡＤコンバータに供給する信号
の変化範囲の幅が、前記ＡＤコンバータの入力範囲の幅
を２のＮ乗で割った幅に一致するように、前記ＤＡコン
バータの出力信号を減衰させ、 その上で、前記ＡＤコンバータに供給する信号の変化範
囲が、前記ＡＤコンバータの入力範囲を２のＮ乗で割っ
て等分割した各範囲に一致するように前記減衰させた前
記ＤＡコンバータの出力信号の直流レベルを順次、変更
することを特徴とする請求項４記載の半導体装置。 - 【請求項８】 前記ＤＡコンバータの分解能は前記ＡＤ
コンバータの分解能より高く、 Ｎを自然数として、前記ＤＡコンバータの出力範囲を２
のＮ乗で割って等分割した各範囲の幅が、前記ＡＤコン
バータの入力範囲の幅に一致するように、前記ＤＡコン
バータの出力信号を増幅し、 その上で、前記ＤＡコンバータの出力信号の変化範囲を
２のＮ乗で割って等分割した各範囲が、前記ＡＤコンバ
ータの入力範囲に一致するように前記増幅した前記ＤＡ
コンバータの出力信号の直流レベルを順次、変更するこ
とを特徴とする請求項４記載の半導体装置。 - 【請求項９】 前記ＤＡコンバータの分解能は前記ＡＤ
コンバータの分解能より高く、 Ｎを自然数として、前記ＤＡコンバータの出力範囲を２
のＮ乗で割って等分割した各範囲の信号が特定の直流レ
ベルとなるように前記ＤＡコンバータの出力信号の直流
レベルを変更し、 その上で、前記等分割した各範囲の信号が、前記ＡＤコ
ンバータの入力範囲に一致して変化するように前記ＤＡ
コンバータの出力信号を増幅することを特徴とする請求
項４記載の半導体装置。 - 【請求項１０】 前記ＤＡコンバータと前記ＡＤコンバ
ータは同一の分解能を有し、前記ＤＡコンバータの出力
信号の１ピッチの変化量は、前記ＡＤコンバータの入力
信号の１ピッチの変化量の半分より大きく、 Ｎを２以上の自然数として、前記ＤＡコンバータの出力
信号が、前記ＡＤコンバータの入力範囲をＮ等分した幅
内で変化するように前記ＤＡコンバータの出力信号を減
衰させ、 その上で、減衰させた前記ＤＡコンバータの出力信号の
変化範囲が、前記ＡＤコンバータの入力範囲をＮ等分し
た各範囲に一致するように、前記減衰させた前記ＤＡコ
ンバータの出力信号の直流レベルを変更することを特徴
とする請求項４記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13574599A JP3313664B2 (ja) | 1999-05-17 | 1999-05-17 | 半導体装置の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13574599A JP3313664B2 (ja) | 1999-05-17 | 1999-05-17 | 半導体装置の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000329829A true JP2000329829A (ja) | 2000-11-30 |
| JP3313664B2 JP3313664B2 (ja) | 2002-08-12 |
Family
ID=15158893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13574599A Expired - Fee Related JP3313664B2 (ja) | 1999-05-17 | 1999-05-17 | 半導体装置の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3313664B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009017359A (ja) * | 2007-07-06 | 2009-01-22 | Denso Corp | 半導体集積回路 |
-
1999
- 1999-05-17 JP JP13574599A patent/JP3313664B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009017359A (ja) * | 2007-07-06 | 2009-01-22 | Denso Corp | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3313664B2 (ja) | 2002-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7148834B2 (en) | Analog/digital converter and method for operating an analog/digital converter | |
| US10268314B2 (en) | Touch device and signal processing circuit as well as operating method thereof | |
| US8233069B2 (en) | Dithering techniques to reduce mismatch in multi-channel imaging systems | |
| JP2008538863A (ja) | 電源電圧の監視 | |
| WO2002056042A1 (fr) | Generateur de forme d'onde arbitraire a sorties multiples et unite de test mixte de lsi | |
| CN110830066B (zh) | 一种多道带宽及增益可调的信号处理系统及方法 | |
| JP2009038770A (ja) | 試験装置及び製造方法 | |
| JP3313664B2 (ja) | 半導体装置の試験方法 | |
| US5894426A (en) | Maximum/minimum value determination apparatus | |
| JP2008157769A (ja) | 任意波形発生器 | |
| JP4928339B2 (ja) | 任意波形発生装置 | |
| JP4566977B2 (ja) | Ａ／ｄ変換装置 | |
| JPH0645935A (ja) | アナログ・デジタル混載集積回路 | |
| KR102217903B1 (ko) | 신호 계측 회로를 이용한 신호 계측 장치 및 방법 | |
| JP3690583B2 (ja) | 測定装置 | |
| JPH0746129A (ja) | Ｄ／ａコンバータおよびｄ／ａコンバータの試験方法 | |
| KR100381783B1 (ko) | 다단자동이득제어증폭단을제어하는디지탈제어회로 | |
| JP2004274111A (ja) | 集積回路 | |
| CN115801005A (zh) | 模数转换校准电路、多路模数转换电路、芯片及计算装置 | |
| JPH04170225A (ja) | Ａ／ｄ変換装置 | |
| KR0174502B1 (ko) | 집적소자의 아날로그 스위치 테스트 회로 | |
| JP2001257589A (ja) | Ｄ／ａコンバータ及びｄ／ａ変換直線性テスト方法 | |
| JPH10276054A (ja) | 共通自動利得制御回路およびその制御方法 | |
| JP2008294761A (ja) | 半導体集積回路 | |
| US20020026609A1 (en) | Semiconductor integrated circuit and test method of built-in analog circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |