JPH10276054A - 共通自動利得制御回路およびその制御方法 - Google Patents
共通自動利得制御回路およびその制御方法Info
- Publication number
- JPH10276054A JPH10276054A JP7597197A JP7597197A JPH10276054A JP H10276054 A JPH10276054 A JP H10276054A JP 7597197 A JP7597197 A JP 7597197A JP 7597197 A JP7597197 A JP 7597197A JP H10276054 A JPH10276054 A JP H10276054A
- Authority
- JP
- Japan
- Prior art keywords
- reception level
- gain control
- circuit
- branches
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【課題】 開発工期の短縮、製造効率の向上、装置の小
型化、さらには消費電力の低減をも図ることができる共
通ＡＧＣ回路を得る。 【解決手段】 ｎ個のブランチ１〜ｎに対して、それぞ
れ利得可変増幅器３１−１〜３１−ｎを設け、また、こ
れら利得可変増幅器３１−１〜３１−ｎとは別にブラン
チ１〜ｎに対して受信レベル検出器３２−１〜３２−ｎ
を設け、これら受信レベル検出器３２−１〜３２−ｎで
検出された受信レベルのうち、最も大きい受信レベルを
選択して、この選択されたブランチの受信レベルを全て
の利得可変増幅器３１−１〜３１−ｎに出力する比較切
替回路３５を備える。
型化、さらには消費電力の低減をも図ることができる共
通ＡＧＣ回路を得る。 【解決手段】 ｎ個のブランチ１〜ｎに対して、それぞ
れ利得可変増幅器３１−１〜３１−ｎを設け、また、こ
れら利得可変増幅器３１−１〜３１−ｎとは別にブラン
チ１〜ｎに対して受信レベル検出器３２−１〜３２−ｎ
を設け、これら受信レベル検出器３２−１〜３２−ｎで
検出された受信レベルのうち、最も大きい受信レベルを
選択して、この選択されたブランチの受信レベルを全て
の利得可変増幅器３１−１〜３１−ｎに出力する比較切
替回路３５を備える。
Description
【０００１】
【発明の属する技術分野】この発明は、複数のブランチ
それぞれに設けられ、入力された受信信号それぞれに対
して増幅動作を行う複数の利得可変増幅器を有する共通
自動利得制御回路（以下、共通ＡＧＣ回路という）およ
びその制御方法に関するものである。
それぞれに設けられ、入力された受信信号それぞれに対
して増幅動作を行う複数の利得可変増幅器を有する共通
自動利得制御回路（以下、共通ＡＧＣ回路という）およ
びその制御方法に関するものである。
【０００２】
【従来の技術】ＡＧＣ回路は、レベル変動を有する受信
信号を一定レベルに増幅して出力することができる回路
であり、ディジタル無線通信における受信機の構成上、
重要なものとして知られている。そして、共通ＡＧＣ回
路は複数（ｎ＝１，２，３・・・）のブランチに共通の
利得を与える回路として知られており、電力の有効利用
およびその性能向上が要求されている。
信号を一定レベルに増幅して出力することができる回路
であり、ディジタル無線通信における受信機の構成上、
重要なものとして知られている。そして、共通ＡＧＣ回
路は複数（ｎ＝１，２，３・・・）のブランチに共通の
利得を与える回路として知られており、電力の有効利用
およびその性能向上が要求されている。
【０００３】この共通ＡＧＣ回路においては、複数のブ
ランチの受信信号のうち、最も受信レベルの大きなブラ
ンチに関して利得を決定し、他のブランチにその決定さ
れた利得と同一の利得を与えるものが知られている。
ランチの受信信号のうち、最も受信レベルの大きなブラ
ンチに関して利得を決定し、他のブランチにその決定さ
れた利得と同一の利得を与えるものが知られている。
【０００４】図３は従来の共通ＡＧＣ回路を示すブロッ
ク図である。ここでは、説明の簡単化のため、ブランチ
の数を２個（ｎ＝２）としている。図３において、共通
ＡＧＣ回路は、ブランチ１、２より入力される受信信号
をそれぞれ分配する分配器１１、２１、分配器１１、２
１により分配された受信信号の一方がそれぞれ入力さ
れ、受信信号の受信レベルを求める受信レベル検出器１
２、２２、これら受信レベル検出器１２、２２の出力信
号が入力され、利得制御信号ＧＣＳを形成する利得制御
信号形成回路１０、および分配器１１、２１にそれぞれ
接続されるとともに、利得制御信号形成回路１０の出力
にそれぞれ接続され、各分配器１１、２１より出力され
る受信信号Ｓ１、Ｓ２を利得制御信号ＧＣＳにより増幅
する利得可変増幅器１９、２９を備えている。
ク図である。ここでは、説明の簡単化のため、ブランチ
の数を２個（ｎ＝２）としている。図３において、共通
ＡＧＣ回路は、ブランチ１、２より入力される受信信号
をそれぞれ分配する分配器１１、２１、分配器１１、２
１により分配された受信信号の一方がそれぞれ入力さ
れ、受信信号の受信レベルを求める受信レベル検出器１
２、２２、これら受信レベル検出器１２、２２の出力信
号が入力され、利得制御信号ＧＣＳを形成する利得制御
信号形成回路１０、および分配器１１、２１にそれぞれ
接続されるとともに、利得制御信号形成回路１０の出力
にそれぞれ接続され、各分配器１１、２１より出力され
る受信信号Ｓ１、Ｓ２を利得制御信号ＧＣＳにより増幅
する利得可変増幅器１９、２９を備えている。
【０００５】利得制御信号形成回路１０は、受信レベル
検出器１２、２２それぞれに接続されるＡ／Ｄコンバー
タ１４、２４、Ａ／Ｄコンバータ１４、２４の出力が入
力される利得制御値出力回路１５、利得制御値出力回路
１５に接続され、利得制御値出力回路１５より出力され
たディジタル値をアナログ値に変換するＤ／Ａコンバー
タ１６、Ｄ／Ａコンバータ１６の出力側に接続されたＬ
ＰＦ（ローパスフィルタ）１８、更にＡ／Ｄコンバータ
１４、２４およびＤ／Ａコンバータ１６を動作させるク
ロック発生器２０を備えている。
検出器１２、２２それぞれに接続されるＡ／Ｄコンバー
タ１４、２４、Ａ／Ｄコンバータ１４、２４の出力が入
力される利得制御値出力回路１５、利得制御値出力回路
１５に接続され、利得制御値出力回路１５より出力され
たディジタル値をアナログ値に変換するＤ／Ａコンバー
タ１６、Ｄ／Ａコンバータ１６の出力側に接続されたＬ
ＰＦ（ローパスフィルタ）１８、更にＡ／Ｄコンバータ
１４、２４およびＤ／Ａコンバータ１６を動作させるク
ロック発生器２０を備えている。
【０００６】以下に従来の共通ＡＧＣ回路の動作につい
て説明する。ブランチ１の受信信号は分配器１１で分配
され、それぞれ利得可変増幅器１９と受信レベル検出器
１２に入力される。利得可変増幅器１９は利得制御信号
ＧＣＳで利得を可変できる増幅器である。受信レベル検
出器１２は受信信号をＲＳＳＩ（Ｒｅｃｅｉｖｅｄ Ｓ
ｉｇｎａｌ Ｓｔｒｅｎｇｔｈ Ｉｎｄｉｃａｔｏｒ：
受信信号電界表示）に変換し、利得制御信号形成回路１
０に出力する。
て説明する。ブランチ１の受信信号は分配器１１で分配
され、それぞれ利得可変増幅器１９と受信レベル検出器
１２に入力される。利得可変増幅器１９は利得制御信号
ＧＣＳで利得を可変できる増幅器である。受信レベル検
出器１２は受信信号をＲＳＳＩ（Ｒｅｃｅｉｖｅｄ Ｓ
ｉｇｎａｌ Ｓｔｒｅｎｇｔｈ Ｉｎｄｉｃａｔｏｒ：
受信信号電界表示）に変換し、利得制御信号形成回路１
０に出力する。
【０００７】また、ブランチ２の受信信号は分配器２１
で分配され、それぞれ利得可変増幅器２９と受信レベル
検出器２２に入力される。分配器２１と受信レベル検出
器２２の動作はブランチ１側の分配器１１と受信レベル
検出器１２と同じである。
で分配され、それぞれ利得可変増幅器２９と受信レベル
検出器２２に入力される。分配器２１と受信レベル検出
器２２の動作はブランチ１側の分配器１１と受信レベル
検出器１２と同じである。
【０００８】利得制御信号形成回路１０において、Ａ／
Ｄコンバータ１４、２４はそれぞれ受信レベル検出器１
２、２２より出力されたＲＳＳＩをクロック発生器２０
により出力されるクロックＣによりサンプルしてディジ
タル化し、利得制御値出力回路１５に出力する。
Ｄコンバータ１４、２４はそれぞれ受信レベル検出器１
２、２２より出力されたＲＳＳＩをクロック発生器２０
により出力されるクロックＣによりサンプルしてディジ
タル化し、利得制御値出力回路１５に出力する。
【０００９】利得制御値出力回路１５は図示しない比較
器やＲＯＭ（リードオンリーメモリ）１５ａを内蔵し、
Ａ／Ｄコンバータ１４、２４それぞれから出力されるＲ
ＳＳＩディジタル値を比較し、そのうち最も大きいＲＳ
ＳＩディジタル値に対応する利得制御ディジタル値を利
得制御値として出力する。
器やＲＯＭ（リードオンリーメモリ）１５ａを内蔵し、
Ａ／Ｄコンバータ１４、２４それぞれから出力されるＲ
ＳＳＩディジタル値を比較し、そのうち最も大きいＲＳ
ＳＩディジタル値に対応する利得制御ディジタル値を利
得制御値として出力する。
【００１０】Ｄ／Ａコンバータ１６は利得制御値出力回
路１５から出力された利得制御値をディジタルからアナ
ログに変換する。ＬＰＦ１８はアナログに変換された利
得制御値を平滑し、時定数を与えて利得制御信号ＧＣＳ
とし、利得可変増幅器１９、２９に出力する。利得可変
増幅器１９、２９は分配器より分配出力された受信信号
を利得制御信号ＧＣＳに従って増幅する。
路１５から出力された利得制御値をディジタルからアナ
ログに変換する。ＬＰＦ１８はアナログに変換された利
得制御値を平滑し、時定数を与えて利得制御信号ＧＣＳ
とし、利得可変増幅器１９、２９に出力する。利得可変
増幅器１９、２９は分配器より分配出力された受信信号
を利得制御信号ＧＣＳに従って増幅する。
【００１１】
【発明が解決しようとする課題】しかしながら、かかる
従来の共通ＡＧＣ回路では、その構成上、利得制御値出
力回路１５にＲＯＭ１５ａを有し、かつそのＲＯＭ１５
ａにＲＳＳＩディジタル値を利得制御ディジタル値に変
換するためのデータを作成して書き込まなければならず
装置の製造効率を低下させる。しかも、このＲＯＭ１５
ａのデータはブランチ数の増加に伴って増加する。さら
に、クロック発生器２０からの漏洩信号が受信信号に重
畳して悪影響を及ぼさないように、各回路部のレイアウ
トを工夫したり、シールドを考慮しなければならず、開
発工期を増加させる。
従来の共通ＡＧＣ回路では、その構成上、利得制御値出
力回路１５にＲＯＭ１５ａを有し、かつそのＲＯＭ１５
ａにＲＳＳＩディジタル値を利得制御ディジタル値に変
換するためのデータを作成して書き込まなければならず
装置の製造効率を低下させる。しかも、このＲＯＭ１５
ａのデータはブランチ数の増加に伴って増加する。さら
に、クロック発生器２０からの漏洩信号が受信信号に重
畳して悪影響を及ぼさないように、各回路部のレイアウ
トを工夫したり、シールドを考慮しなければならず、開
発工期を増加させる。
【００１２】この発明は、上述した従来の問題点を解決
するためになされたものであり、ＲＯＭを不要として、
データの書き込み等の作業を不要とし、またクロック発
生器も不要として漏洩信号の悪影響を考慮する必要がな
く、もって、開発工期の短縮、製造効率の向上、装置の
小型化、さらには消費電力の低減をも図ることができる
共通ＡＧＣ回路およびその制御方法を得ることを目的と
している。
するためになされたものであり、ＲＯＭを不要として、
データの書き込み等の作業を不要とし、またクロック発
生器も不要として漏洩信号の悪影響を考慮する必要がな
く、もって、開発工期の短縮、製造効率の向上、装置の
小型化、さらには消費電力の低減をも図ることができる
共通ＡＧＣ回路およびその制御方法を得ることを目的と
している。
【００１３】
【課題を解決するための手段】上述した課題を解決する
ため、この発明は、ｎ個のブランチの受信信号がそれぞ
れ入力され、入力された上記受信信号それぞれに対して
増幅動作を行うｎ個の利得可変増幅器と、上記ｎ個のブ
ランチの受信信号の受信レベルを検出する受信レベル検
出器と、上記受信レベル検出器で検出された受信レベル
を比較して、最も大きい受信レベルのブランチを選択す
ると共に、上記選択されたブランチの受信レベルを上記
利得可変増幅器の利得制御信号として出力する比較切替
回路とを備えてなるものである。
ため、この発明は、ｎ個のブランチの受信信号がそれぞ
れ入力され、入力された上記受信信号それぞれに対して
増幅動作を行うｎ個の利得可変増幅器と、上記ｎ個のブ
ランチの受信信号の受信レベルを検出する受信レベル検
出器と、上記受信レベル検出器で検出された受信レベル
を比較して、最も大きい受信レベルのブランチを選択す
ると共に、上記選択されたブランチの受信レベルを上記
利得可変増幅器の利得制御信号として出力する比較切替
回路とを備えてなるものである。
【００１４】このような発明は、図１に示されるよう
に、ｎ個のブランチ１〜ｎに対して、それぞれ利得可変
増幅器３１−１〜３１−ｎを設け、また、これら利得可
変増幅器３１−１〜３１−ｎとは別にブランチ１〜ｎに
対して受信レベル検出器３２−１〜３２−ｎを設け、こ
れら受信レベル検出器３２−１〜３２−ｎで検出された
受信レベルのうち、最も大きい受信レベルを選択して、
この選択されたブランチの受信レベルを全ての利得可変
増幅器３１−１〜３１−ｎの利得制御信号として出力す
る比較切替回路３５を備えて構成することができる。
に、ｎ個のブランチ１〜ｎに対して、それぞれ利得可変
増幅器３１−１〜３１−ｎを設け、また、これら利得可
変増幅器３１−１〜３１−ｎとは別にブランチ１〜ｎに
対して受信レベル検出器３２−１〜３２−ｎを設け、こ
れら受信レベル検出器３２−１〜３２−ｎで検出された
受信レベルのうち、最も大きい受信レベルを選択して、
この選択されたブランチの受信レベルを全ての利得可変
増幅器３１−１〜３１−ｎの利得制御信号として出力す
る比較切替回路３５を備えて構成することができる。
【００１５】この場合、比較切替回路３５は、例えば、
この発明の実施の形態を示す図２においては、最も大き
い受信レベルを検出する比較器４３と、この比較器４３
の検出した最も大きい受信レベルに基づいて、この受信
レベルを有するブランチを選択接続するアナログスイッ
チ４４とにより構成することができる。
この発明の実施の形態を示す図２においては、最も大き
い受信レベルを検出する比較器４３と、この比較器４３
の検出した最も大きい受信レベルに基づいて、この受信
レベルを有するブランチを選択接続するアナログスイッ
チ４４とにより構成することができる。
【００１６】また、この発明は、ｎ個のブランチそれぞ
れに設けられ、入力された受信信号それぞれに対して増
幅動作を行うｎ個の利得可変増幅器を有する共通自動利
得制御回路の制御方法において、上記ｎ個のブランチの
受信レベルを比較して最も受信レベルの大きいブランチ
を選択し、選択された上記ブランチの受信レベルを上記
ｎ個の利得可変増幅器の自動利得制御信号に用いるよう
にしたものである。
れに設けられ、入力された受信信号それぞれに対して増
幅動作を行うｎ個の利得可変増幅器を有する共通自動利
得制御回路の制御方法において、上記ｎ個のブランチの
受信レベルを比較して最も受信レベルの大きいブランチ
を選択し、選択された上記ブランチの受信レベルを上記
ｎ個の利得可変増幅器の自動利得制御信号に用いるよう
にしたものである。
【００１７】そして、以上のような構成によれば、ＲＯ
Ｍを備えた利得制御値出力回路が不要となり、ＲＯＭデ
ータの作成も不要となる。また、クロック発生器による
漏洩信号の悪影響もなくなる。よって、シールドを考慮
する必要がなく、回路のレイアウトが容易になり、開発
工期の短縮、製造効率の向上、装置の小型化、さらには
消費電力の低減をも図ることができる。
Ｍを備えた利得制御値出力回路が不要となり、ＲＯＭデ
ータの作成も不要となる。また、クロック発生器による
漏洩信号の悪影響もなくなる。よって、シールドを考慮
する必要がなく、回路のレイアウトが容易になり、開発
工期の短縮、製造効率の向上、装置の小型化、さらには
消費電力の低減をも図ることができる。
【００１８】
【発明の実施の形態】以下、この発明の実施の形態につ
いて添付図面に基づいて説明する。図２は実施の形態を
示すブロック図であり、説明の簡単化のため、ブランチ
数が２個の場合を示している。図２に示される共通ＡＧ
Ｃ回路は、ブランチ１、ブランチ２のそれぞれに接続さ
れ、各ブランチで受信された受信信号を２つに分配する
分配器４１、５１と、これら分配器４１、５１それぞれ
に接続され、受信信号の受信レベルをそれぞれ検出する
受信レベル検出器４２、５２と、受信レベル検出器４
２、５２に接続され、各受信レベル検出器４２、５２か
ら出力された受信レベルの大きさを比較し、大きい方の
受信レベルを判別する比較器４３と、比較器４３および
受信レベル検出器４２、５２に接続され、大きい方の受
信レベルを出力した受信レベル検出器４２又は５２のい
ずれかに出力を切り替えるアナログスイッチ４４と、ア
ナログスイッチ４４に接続されたＬＰＦ４８と、ＬＰＦ
４８および分配器４１に接続された利得可変増幅器４
９、５９とを備えている。
いて添付図面に基づいて説明する。図２は実施の形態を
示すブロック図であり、説明の簡単化のため、ブランチ
数が２個の場合を示している。図２に示される共通ＡＧ
Ｃ回路は、ブランチ１、ブランチ２のそれぞれに接続さ
れ、各ブランチで受信された受信信号を２つに分配する
分配器４１、５１と、これら分配器４１、５１それぞれ
に接続され、受信信号の受信レベルをそれぞれ検出する
受信レベル検出器４２、５２と、受信レベル検出器４
２、５２に接続され、各受信レベル検出器４２、５２か
ら出力された受信レベルの大きさを比較し、大きい方の
受信レベルを判別する比較器４３と、比較器４３および
受信レベル検出器４２、５２に接続され、大きい方の受
信レベルを出力した受信レベル検出器４２又は５２のい
ずれかに出力を切り替えるアナログスイッチ４４と、ア
ナログスイッチ４４に接続されたＬＰＦ４８と、ＬＰＦ
４８および分配器４１に接続された利得可変増幅器４
９、５９とを備えている。
【００１９】以下に実施の形態の動作について説明す
る。ブランチ１の受信信号は、分配器４１で分配された
後、受信レベル検出器４２と利得可変増幅器４９に入力
され、受信レベル検出器４２でＲＳＳＩに変換された
後、比較器４３の一方の入力端とアナログスイッチ４４
の一方の入力端に入力される。
る。ブランチ１の受信信号は、分配器４１で分配された
後、受信レベル検出器４２と利得可変増幅器４９に入力
され、受信レベル検出器４２でＲＳＳＩに変換された
後、比較器４３の一方の入力端とアナログスイッチ４４
の一方の入力端に入力される。
【００２０】同様に、ブランチ２の受信信号は、分配器
５１で分配された後、受信レベル検出器５２と利得可変
増幅器５９に入力され、受信レベル検出器５２でＲＳＳ
Ｉに変換された後、比較器４３の他方の入力端とアナロ
グスイッチ４４の他方の入力端に入力される。
５１で分配された後、受信レベル検出器５２と利得可変
増幅器５９に入力され、受信レベル検出器５２でＲＳＳ
Ｉに変換された後、比較器４３の他方の入力端とアナロ
グスイッチ４４の他方の入力端に入力される。
【００２１】比較器４３は、受信レベル検出器４２、５
２より出力されたＲＳＳＩを比較し、最も大きいＲＳＳ
Ｉを判別し、その判別信号ＤＳをアナログスイッチ４４
に出力する。
２より出力されたＲＳＳＩを比較し、最も大きいＲＳＳ
Ｉを判別し、その判別信号ＤＳをアナログスイッチ４４
に出力する。
【００２２】アナログスイッチ４４は、比較器４３より
出力された判別信号ＤＳにより、受信レベルの大きい方
の受信信号を受信したブランチをＬＰＦ４８に接続し、
その受信レベルを基本的な利得制御信号として出力す
る。したがって、例えば、ブランチ１の受信レベル（Ｒ
ＳＳＩ）がブランチ２の受信レベルより大きい場合はブ
ランチ１の受信レベルが利得制御信号ＧＣＳ１として出
力される。
出力された判別信号ＤＳにより、受信レベルの大きい方
の受信信号を受信したブランチをＬＰＦ４８に接続し、
その受信レベルを基本的な利得制御信号として出力す
る。したがって、例えば、ブランチ１の受信レベル（Ｒ
ＳＳＩ）がブランチ２の受信レベルより大きい場合はブ
ランチ１の受信レベルが利得制御信号ＧＣＳ１として出
力される。
【００２３】ＬＰＦ４８は、アナログスイッチ４４より
出力された利得制御信号を平滑し、時定数を与えて、利
得制御信号ＧＣＳ２とし、利得可変増幅器４９、５９の
制御端子に出力する。よって、利得可変増幅器４９、５
９には同一の利得制御信号ＧＣＳ２が与えられ、利得可
変増幅器４９、５９は受信レベルの最も大きなブランチ
における出力レベルが一定になるように制御され、その
他のブランチ２の利得は受信レベルの最も大きなブラン
チと同一の利得とされる。
出力された利得制御信号を平滑し、時定数を与えて、利
得制御信号ＧＣＳ２とし、利得可変増幅器４９、５９の
制御端子に出力する。よって、利得可変増幅器４９、５
９には同一の利得制御信号ＧＣＳ２が与えられ、利得可
変増幅器４９、５９は受信レベルの最も大きなブランチ
における出力レベルが一定になるように制御され、その
他のブランチ２の利得は受信レベルの最も大きなブラン
チと同一の利得とされる。
【００２４】
【発明の効果】以上の説明より明らかなように、この発
明によれば、ｎ個のブランチの受信レベルを比較して最
も受信レベルの大きいブランチを選択し、選択された上
記ブランチの受信レベルを上記ｎ個の利得可変増幅器の
利得制御信号に用いるようにしたため、ＲＯＭを不要と
して、データの書き込み等の作業を不要とし、またクロ
ック発生器も不要として漏洩信号の悪影響を考慮する必
要がなく、もって、開発工期の短縮、製造効率の向上、
装置の小型化、さらには消費電力の低減をも図ることが
できる共通ＡＧＣ回路およびその制御方法を得ることが
できるという効果を奏する。
明によれば、ｎ個のブランチの受信レベルを比較して最
も受信レベルの大きいブランチを選択し、選択された上
記ブランチの受信レベルを上記ｎ個の利得可変増幅器の
利得制御信号に用いるようにしたため、ＲＯＭを不要と
して、データの書き込み等の作業を不要とし、またクロ
ック発生器も不要として漏洩信号の悪影響を考慮する必
要がなく、もって、開発工期の短縮、製造効率の向上、
装置の小型化、さらには消費電力の低減をも図ることが
できる共通ＡＧＣ回路およびその制御方法を得ることが
できるという効果を奏する。
【図１】この発明を概念的に示すブロック図である。
【図２】実施の形態を示すブロック図である。
【図３】従来の共通ＡＧＣ回路を示すブロック図であ
る。
る。
３１−１〜３１−ｎ、４９、５９ 利得可変増幅器 ３２−１〜３２−ｎ、４２、５２ 受信レベル検出器 ３５ 比較切替回路 ４１、５１ 分配器 ４３ 比較器 ４４ アナログスイッチ ４８ ＬＰＦ
Claims (2)
- 【請求項１】 ｎ個のブランチの受信信号がそれぞれ入
力され、入力された上記受信信号それぞれに対して増幅
動作を行うｎ個の利得可変増幅器と、 上記ｎ個のブランチの受信信号の受信レベルを検出する
受信レベル検出器と、 上記受信レベル検出器で検出された受信レベルを比較し
て、最も大きい受信レベルのブランチを選択すると共
に、上記選択されたブランチの受信レベルを上記利得可
変増幅器の利得制御信号として出力する比較切替回路と
を備えてなる共通自動利得制御回路。 - 【請求項２】 ｎ個のブランチそれぞれに設けられ、入
力された受信信号それぞれに対して増幅動作を行うｎ個
の利得可変増幅器を有する共通自動利得制御回路の制御
方法において、 上記ｎ個のブランチの受信レベルを比較して最も受信レ
ベルの大きいブランチを選択し、選択された上記ブラン
チの受信レベルを上記ｎ個の利得可変増幅器の利得制御
信号に用いることを特徴とする共通自動利得制御回路の
制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7597197A JPH10276054A (ja) | 1997-03-27 | 1997-03-27 | 共通自動利得制御回路およびその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7597197A JPH10276054A (ja) | 1997-03-27 | 1997-03-27 | 共通自動利得制御回路およびその制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10276054A true JPH10276054A (ja) | 1998-10-13 |
Family
ID=13591641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7597197A Pending JPH10276054A (ja) | 1997-03-27 | 1997-03-27 | 共通自動利得制御回路およびその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10276054A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010136137A (ja) * | 2008-12-05 | 2010-06-17 | Sony Corp | 受信装置および方法、並びにプログラム |
-
1997
- 1997-03-27 JP JP7597197A patent/JPH10276054A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010136137A (ja) * | 2008-12-05 | 2010-06-17 | Sony Corp | 受信装置および方法、並びにプログラム |
| EP2194705A3 (en) * | 2008-12-05 | 2010-12-08 | Sony Corporation | Receiving device, reception method, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7408489B2 (en) | Method and system for mixed analog-digital automatic gain control | |
| JP4532676B2 (ja) | ピクセル信号ゲイン増幅回路 | |
| EP1579618A2 (en) | A multi-input variable gain amplifier | |
| US6201440B1 (en) | Power amplifier and control circuit thereof | |
| EP1265366A1 (en) | A/D Conversion apparatus. | |
| US8842986B2 (en) | Circuit and method for controlling multi-channel power | |
| JPH0677753A (ja) | Ａｌｃ回路 | |
| JPH10276054A (ja) | 共通自動利得制御回路およびその制御方法 | |
| JPH07273650A (ja) | 非線形信号用のａ／ｄ変換回路 | |
| US4584560A (en) | Floating point digitizer | |
| KR102217903B1 (ko) | 신호 계측 회로를 이용한 신호 계측 장치 및 방법 | |
| JP4572103B2 (ja) | 電力増幅器および電力増幅方法 | |
| JPH08298337A (ja) | 光出力モニタ回路 | |
| JPS5961308A (ja) | ゲインスイツチ制御方式 | |
| JP2830141B2 (ja) | ３面アンテナスペースダイバーシチ受信装置 | |
| JP4368396B2 (ja) | Ａｄコンバータ | |
| KR100381783B1 (ko) | 다단자동이득제어증폭단을제어하는디지탈제어회로 | |
| JPS5850059B2 (ja) | 受信信号制御回路 | |
| US20040248536A1 (en) | Receiving circuit having improved distortion characteristics | |
| JP2725424B2 (ja) | アナログディジタル変換器 | |
| JP2001211125A (ja) | 検波回路 | |
| JPH0522179A (ja) | 受信信号強度検出回路 | |
| JP2001337115A (ja) | 信号振幅検出回路 | |
| JP2001036365A (ja) | Ａｇｃ増幅回路 | |
| JPH05227025A (ja) | Ａ／ｄ変換装置 |