JP2004274111A - 集積回路 - Google Patents
集積回路 Download PDFInfo
- Publication number
- JP2004274111A JP2004274111A JP2003058126A JP2003058126A JP2004274111A JP 2004274111 A JP2004274111 A JP 2004274111A JP 2003058126 A JP2003058126 A JP 2003058126A JP 2003058126 A JP2003058126 A JP 2003058126A JP 2004274111 A JP2004274111 A JP 2004274111A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- test
- signal
- integrated circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 claims abstract description 171
- 230000003321 amplification Effects 0.000 claims abstract description 62
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 62
- 238000007689 inspection Methods 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000004904 shortening Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000000605 extraction Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3089—Control of digital or coded signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/08—Amplitude regulation arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】ＲＦ回路に含まれる可変利得増幅器の増幅率特性やその他のＲＦ回路のテストを容易に行い得る集積回路を提供する。
【解決手段】フロントエンド集積回路１は、ＲＦ可変増幅器１１及びベースバンド可変利得増幅器１３を制御する増幅率制御回路２２を有するデジタル復調回路部２０とを１パッケージで構成されている。ＲＦ回路部１０内のＲＦ可変増幅器１１及びベースバンド可変利得増幅器１３へのＡＧＣ信号の入力として、デジタル復調回路部２０が出力する自動利得制御ループによる内部信号を用いる場合と、自動利得制御ループを切り離して、テスト用ＡＧＣ信号を直接与える場合とを切り替えるＡＧＣ信号入力切替スイッチ３０が設けられている。ＡＧＣ信号入力切替スイッチ３０は、ＡＧＣ信号入力切替信号ＴＥＳＴにより切り替えられる。
【選択図】 図１
【解決手段】フロントエンド集積回路１は、ＲＦ可変増幅器１１及びベースバンド可変利得増幅器１３を制御する増幅率制御回路２２を有するデジタル復調回路部２０とを１パッケージで構成されている。ＲＦ回路部１０内のＲＦ可変増幅器１１及びベースバンド可変利得増幅器１３へのＡＧＣ信号の入力として、デジタル復調回路部２０が出力する自動利得制御ループによる内部信号を用いる場合と、自動利得制御ループを切り離して、テスト用ＡＧＣ信号を直接与える場合とを切り替えるＡＧＣ信号入力切替スイッチ３０が設けられている。ＡＧＣ信号入力切替スイッチ３０は、ＡＧＣ信号入力切替信号ＴＥＳＴにより切り替えられる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波信号を受信するためのフロントエンドの集積回路に関するものであり、特に、ＲＦ回路とデジタル復調回路とを１パッケージで構成した集積回路に関するものである。
【０００２】
【従来の技術】
ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）回路とデジタル復調回路とを１パッケージで構成した従来のフロントエンド集積回路について、以下に説明する。
【０００３】
一般的な１パッケージフロントエンド集積回路１００は、図８に示すように、１パッケージの中にＲＦ回路部１１０とデジタル復調回路部１２０とを有している。
【０００４】
上記ＲＦ回路部１１０は、高周波信号を増幅するＲＦ可変利得増幅器１０１と、Ｉ／Ｑベースバンド信号に直交変調する変調部１０２と、Ｉ／Ｑベースバンド信号を増幅するベースバンド可変利得増幅器１０３から構成されている。
【０００５】
また、デジタル復調回路部１２０は、上記Ｉ／Ｑベースバンド信号をＩ／Ｑデジタル信号に変換するアナログ／デジタル変換回路１２１を備え、上記Ｉ／Ｑデジタル信号を復調するようになっている。
【０００６】
このようなＲＦ回路部１１０とデジタル復調回路部１２０とを１パッケージで構成したフロントエンド集積回路１００では、ＲＦ回路部１１０とデジタル復調回路部１２０との間は、ベースバンド信号（ＢＢＳ）線１３１・１３１と、増幅率制御信号（以下、「ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）信号」と呼ぶ）線１３２を通して内部で接続されている。
【０００７】
通常の動作状態では、デジタル復調回路部１２０への入力レベルを一定に保つようにフィードバックループを構成している。すなわち、ＲＦ回路部１１０からのＩ／Ｑベースバンドアナログ出力であるベースバンド信号（ＢＢＳ）を、デジタル復調回路部１２０に入力し、アナログ／デジタル変換する。ここで、デジタル復調回路部１２０の増幅率制御回路１２２は、デジタル回路にて構成され、デジタルに変換されたベースバンド出力のレベルを検出し、検出したレベルに応じて、デジタル復調回路部１２０への入力信号レベルを一定に保つように、デジタルＡＧＣ信号を出力する。このデジタルＡＧＣ信号をデジタル／アナログ変換し、ＲＦ回路部１１０のＡＧＣ入力に与える。
【０００８】
上記ＲＦ回路部１１０の試験項目には例えば以下のものがあげられる。
・最大利得、最小利得、及び利得の最大可変範囲等の利得特性
・Ｉ／Ｑベースバンド信号（ＢＢＳ）のレベル差
・Ｉ／Ｑベースバンド信号（ＢＢＳ）の位相差（直交性）
・位相雑音特性
なお、上述のような１パッケージフロントエンド集積回路１００のＲＦ回路部１１０に対する試験方法の従来技術としては、例えば、特許文献１に示されるように、自動利得制御ループ（以下、「ＡＧＣループ」と呼ぶ）を閉じた状態で試験を行うものがある。
【０００９】
【特許文献１】
特開２００２−２３２４９８号公報（平成１４年８月１６日公開）
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来の集積回路では、ＲＦ回路部１１０内のＲＦ可変利得増幅器１０１へのＡＧＣ入力には、デジタル復調回路部１２０の出力信号が直接接続され、ＡＧＣループを構成しているため、ＲＦ回路部１１０に含まれるＲＦ可変利得増幅器１０１の増幅率特性等を短時間で試験することができないという問題点を有している。
【００１１】
つまり、最大利得及び最小利得の値やこの２値から利得の最大可変範囲をテストしようとしたとき、入力信号のレベルをスイープし、ＡＧＣループの収束後のＡＧＣ信号レベルを評価する、或いは、エラー訂正前のビット誤り率（ＢＥＲ：Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｉｏ）をモニタしながら、ビット誤り率（ＢＥＲ）が一定値を割るレベルを繰り返し探す、といったことが必要となり、多くのテスト時間が必要となる。
【００１２】
同様に、電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）の位相雑音テスト、Ｉ／Ｑ位相差等、出力レベルにあまり依存しないテストも、ＡＧＣが収斂するまで、テストプログラムに待ち時間を設定しなければならず、テスト時間の無駄になっている。
【００１３】
また、上記制御が可能になったとしても、ビット誤り率（ＢＥＲ）の低下を恐れてベースバンド信号が集積回路外部に出ないため、ＲＦ部のみの特性テストを行なう際の制約になっている。特に、Ｉ／Ｑ位相差や位相雑音といった特性の評価は、受信信号のビット誤り率（ＢＥＲ）特性等をモニタするしか方法がなく、テスト時間を多く必要とする。
【００１４】
さらに、ＲＦ回路部１１０の試験を行うためには、デジタル復調回路部１２０にＲＦ回路試験用の手段を設ける必要があり、試験精度の劣化、回路の大型化、といった問題がある。
【００１５】
仮に、出力端子が出ていたとしても、測定器に接続するには、集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）外部に駆動回路を設ける必要があり、Ｉ／Ｑ信号を扱う場合は、その外部駆動回路の相対性が結果に影響を及ぼすため、そのディスクリート部品を使う回路設計は、非常に注意を払わなくてはならなかった。
【００１６】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、ＲＦ回路に含まれる可変利得増幅器の増幅率特性やその他のＲＦ回路のテストを容易に行い得る集積回路を提供することにある。
【００１７】
【課題を解決するための手段】
本発明の集積回路は、上記課題を解決するために、可変利得増幅器を有するＲＦ回路と増幅率制御回路を有するデジタル復調回路とを１パッケージで構成したフロントエンドの集積回路において、上記ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、上記デジタル復調回路が出力する自動利得制御ループによる内部信号を用いる場合と、自動利得制御ループを切り離して、固定値信号を直接与える場合とを切り替える切替手段が設けられているとともに、上記切替手段は、切替制御信号により切り替えられることを特徴としている。
【００１８】
上記の発明によれば、切替手段によって、ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、上記デジタル復調回路が出力する自動利得制御ループによる内部信号を用いる場合と、自動利得制御ループを切り離して、固定値信号を直接与える場合とを切り替えることができる。
【００１９】
したがって、ＲＦ回路の試験をする際に、増幅率制御信号に任意の固定値を与えることができ、増幅率特性等を直接容易に試験することができる。また、自動利得制御ループが収束するまでの待ち時間を設ける必要がなく、短時間に試験をすることができるので、テストにかかる費用を抑えることができる。
【００２０】
また、切替手段は、切替制御信号により切り替えられるので、切替手段の操作が容易である。
【００２１】
この結果、ＲＦ回路に含まれる可変利得増幅器の増幅率特性やその他のＲＦ回路のテストを容易に行い得る集積回路を提供することができる。
【００２２】
また、本発明の集積回路は、上記記載の集積回路において、前記切替手段を切り替えるための切替制御信号は、外部から入力されることを特徴としている。
【００２３】
上記の発明によれば、切替手段を切り替えるための切替制御信号は、外部から入力されるので、集積回路の内部に検査用の回路を追加して集積回路を大型化することがない。したがって、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、チップ面積に対する制約が大きいときに有効である。
【００２４】
また、本発明の集積回路は、上記記載の集積回路において、前記切替手段を切り替えるための切替制御信号を出力する切替制御信号発生手段が設けられていることを特徴としている。
【００２５】
上記の発明によれば、切替手段を切り替えるための切替制御信号は、切替制御信号発生手段から出力される。
【００２６】
したがって、外部接続用の検査用ピンを追加する必要がないため、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、検査用ピン数に対する制約が大きいときに有効である。
【００２７】
また、本発明の集積回路は、上記記載の集積回路において、前記ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、自動利得制御ループを切り離して、直接与えられる固定値信号は、外部から入力される試験用制御電圧であることを特徴としている。
【００２８】
上記の発明によれば、自動利得制御ループを切り離したときに、ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、試験用制御電圧を固定値信号として外部から与えることができる。
【００２９】
このため、外部から試験用制御電圧が入力されるので、集積回路の内部に検査用の回路を追加して回路を大型化することがない。したがって、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、チップ面積に対する制約が大きいときに有効である。
【００３０】
また、本発明の集積回路は、上記記載の集積回路において、前記ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、自動利得制御ループを切り離して、直接与えられる試験用の固定値信号を出力する試験用固定値信号発生手段が設けられていることを特徴としている。
【００３１】
上記の発明によれば、直接与えられる試験用の固定値信号を、集積回路内に設けられた試験用固定値信号発生手段にて発生させる。
【００３２】
このため、外部接続用の検査用ピンを追加する必要がないので、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、検査用ピン数に対する制約が大きいときに有効である。
【００３３】
また、本発明の集積回路は、上記記載の集積回路において、前記デジタル復調回路には、自動利得制御ループ内に、前記ＲＦ回路内の可変利得増幅器への増幅率制御信号を発生させる増幅率制御信号発生器を有する増幅率制御回路が設けられる一方、前記切替手段は、上記増幅率制御回路における上記増幅率制御信号発生器の前段に設けられていることを特徴としている。
【００３４】
上記の発明によれば、デジタル復調回路には、自動利得制御ループ内に、前記ＲＦ回路内の可変利得増幅器への増幅率制御信号を発生させる増幅率制御信号発生器を有する増幅率制御回路が設けられる。また、切替手段は、増幅率制御回路における上記増幅率制御信号発生器の前段に設けられている。
【００３５】
このため、自動利得制御ループを切り離して直接与える可変利得増幅器の増幅率制御信号入力として、デジタル復調回路の増幅率制御回路からの制御信号を用いることができる。
【００３６】
したがって、本発明では、ＲＦ回路とデジタル復調回路とが１チップで構成されたフロントエンド集積回路で特に有効である。
【００３７】
また、本発明の集積回路は、上記記載の集積回路において、前記ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、自動利得制御ループを切り離して、直接与えられる試験用の固定値信号に相当する試験用増幅率制御信号を前記増幅率制御信号発生器に前記切替手段を介して出力する試験用増幅率制御信号発生手段が増幅率制御回路内に設けられていることを特徴としている。
【００３８】
上記の発明によれば、自動利得制御ループを切り離して、直接与えられる試験用の固定値信号に相当する試験用増幅率制御信号を前記増幅率制御信号発生器に切替手段を介して出力する試験用増幅率制御信号発生手段は増幅率制御回路内に設けられている。
【００３９】
このため、外部接続用の検査用ピンを追加する必要がないので、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、検査用ピン数に対する制約が大きいときに有効である。
【００４０】
また、本発明の集積回路は、上記記載の集積回路において、前記ＲＦ回路から出力されるベースバンドアナログ出力を、前記デジタル復調回路に直接入力する場合と、検査用出力端子を介して外部に取り出す場合とを、出力取り出し切替用制御信号により切り替えるスイッチ回路が設けられていることを特徴としている。
【００４１】
上記の発明によれば、スイッチ回路を出力取り出し切替用制御信号にて制御することにより、ＲＦ回路から出力されるベースバンドアナログ出力を、前記デジタル復調回路に直接入力する場合と、検査用出力端子を介して外部に取り出す場合とを切り替える。
【００４２】
このため、ＲＦ回路の出力を直接取り出すことができるので、デジタル復調回路にＲＦ回路試験用の手段を設けることなく、ＲＦ回路の試験を行うことができる。
【００４３】
したがって、集積回路を大型化させることなく、精度良く、さらに短時間でＲＦ回路の試験を行うことができ、製造及びテストにかかるコストを抑えることができる。
【００４４】
また、本発明の集積回路は、上記記載の集積回路において、前記スイッチ回路と検査用出力端子との間には、駆動回路が設けられていることを特徴としている。
【００４５】
上記の発明によれば、検査用ピンとして集積回路外に取り出す場合に、その出力信号に駆動回路を付けたので、入力インピーダンスが低い測定器に対しても、高精度の測定に十分な信号レベルを供給することができる。
【００４６】
また、本実施の形態では、駆動回路は集積回路の内部に設けられているので、駆動回路は、高い相対性を持たせることができ、精度よくＩ／Ｑ信号のレベル差、位相差を試験することができる。
【００４７】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図５に基づいて説明すれば、以下の通りである。
【００４８】
本実施の形態の集積回路としてのフロントエンド集積回路１は、図１に示すように、１パッケージの中にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）回路としてのＲＦ回路部１０とデジタル復調回路としてのデジタル復調回路部２０とを有している。
【００４９】
上記ＲＦ回路部１０は、高周波信号を増幅する可変利得増幅器としてのＲＦ可変利得増幅器１１と、Ｉ／Ｑベースバンド信号に直交変調する変調部１２と、Ｉ／Ｑベースバンド信号を増幅する可変利得増幅器としてのベースバンド可変利得増幅器１３・１３とから構成されている。
【００５０】
また、デジタル復調回路部２０は、上記Ｉ／Ｑベースバンド信号をＩ／Ｑデジタル信号に変換するアナログ／デジタル変換回路２１と増幅率制御回路２２とを備え、ＲＦ回路部１０からのＩ／Ｑデジタル信号を復調するようになっている。
【００５１】
このようなＲＦ回路部１０とデジタル復調回路部２０とを１パッケージで構成したフロントエンド集積回路１では、ＲＦ回路部１０とデジタル復調回路部２０との間は、ベースバンド信号（ＢＢＳ：Ｂａｓｅ Ｂａｎｄ Ｓｉｇｎａｌ）線２・２にて接続されている。
【００５２】
一方、本実施の形態では、増幅率制御回路２２からの増幅率制御信号（以下、「ＡＧＣ信号」と呼ぶ）線３は、ＡＧＣ信号入力切り替えスイッチ３０を介してＲＦ回路部１０のＲＦ可変利得増幅器１１及びベースバンド可変利得増幅器１３・１３に入力されている。
【００５３】
すなわち、この増幅率制御回路２２によって、デジタル復調回路部２０への入力レベルを一定に保つようにフィードバックループが構成されている。
【００５４】
上記のフロントエンド集積回路１では、ＲＦ回路部１０からのＩ／Ｑベースバンドアナログ出力であるベースバンド信号（ＢＢＳ）が、デジタル復調回路部２０に入力されアナログ／デジタル変換される。ここで、デジタル復調回路部２０の増幅率制御回路２２は、デジタル回路にて構成され、デジタルに変換されたベースバンド出力のレベルを検出し、その検出したレベルに応じて、デジタル復調回路部２０への入力信号レベルを一定に保つように、デジタルのＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ：自動利得制御）信号を出力する。そして、このデジタルＡＧＣ信号をデジタル／アナログ変換し、ＲＦ回路部１０のＡＧＣ入力に与えるようになっている。
【００５５】
ところで、ＲＦ回路部１０については、例えば次の試験項目について試験する必要がある。
・最大利得や最小利得、及び利得の最大可変範囲等の利得特性
・Ｉ／Ｑベースバンド信号（ＢＢＳ）のレベル差
・Ｉ／Ｑベースバンド信号（ＢＢＳ）の位相差（直交性）
・位相雑音特性
しかしながら、従来の集積回路では、ＲＦ回路部内のＲＦ可変利得増幅器へのＡＧＣ入力には、デジタル復調回路部の出力信号が直接接続されてＡＧＣループを構成しているため、ＲＦ回路部に含まれるＲＦ可変利得増幅器の増幅率特性等を短時間で試験することができないという問題点を有していた。
【００５６】
そこで、本実施の形態では、切替手段としてのＡＧＣ信号入力切替スイッチ３０によって、ＲＦ回路部１０内のＲＦ可変利得増幅器１１へのＡＧＣ入力として、デジタル復調回路部２０が出力する自動利得制御ループによる内部信号であるＡＧＣ信号を用いる場合と、自動利得制御ループを開放し、固定値信号としてのテスト用ＡＧＣ信号を直接与える場合とを、切替制御信号としてのＡＧＣ信号入力切替信号ＴＥＳＴにより切り替えることができるようになっている。
【００５７】
すなわち、通常の動作状態では、ＲＦ回路部１０からのＩ／Ｑベースバンドアナログ出力を、アナログ／デジタル変換する。さらに、レベルを検出し、検出したレベルに応じたＡＧＣ信号をデジタル／アナログ変換し、ＲＦ回路部１０のＡＧＣ入力に与える。
【００５８】
一方、フロントエンド集積回路１のＲＦ特性試験時には、ＡＧＣ信号入力切替信号ＴＥＳＴにより、ＲＦ回路部１０にＡＧＣ信号を直接与えることができる。
【００５９】
これにより、ＲＦ回路部１０の最大利得や最小利得を試験する際に、入力信号のレベルをスイープし、ＡＧＣ収束後のＡＧＣ信号やビット誤り率（ＢＥＲ：Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｉｏ）特性を評価する必要はなく、出力のレベルを評価するだけでよい。
【００６０】
したがって、入力信号のスイープを行う必要がなく、短時間で試験が可能である。
【００６１】
また、ＡＧＣループが収束するまでの待ち時間を設ける必要がないため、この点においても短時間で試験が可能である。
【００６２】
ところで、上記のＡＧＣ信号入力切り替えスイッチ３０におけるＡＧＣ信号入力切替信号ＴＥＳＴの与え方については、各種の構成が考えられる。
【００６３】
例えば、図２に示すように、ＲＦ回路部１０を試験する際のＡＧＣ信号入力切替信号ＴＥＳＴを、フロントエンド集積回路１の検査用接続端子３１を介して外部から入力することが可能である。
【００６４】
このように構成することによって、フロントエンド集積回路１内に試験用の切り替え信号を発生させるための回路が必要でないので、フロントエンド集積回路１を大型化することなく、ＡＧＣ信号を直接与えることが可能になる。
【００６５】
また、他の構成として、例えば、図３に示すように、ＡＧＣ信号入力切替信号ＴＥＳＴを、フロントエンド集積回路１内に設けた切替制御信号発生手段としてのテスト用切替信号発生回路３２にて発生させることが可能である。
【００６６】
このフロントエンド集積回路１内のテスト用切替信号発生回路３２としては、例えば、局部発振器のＰＬＬ設定等に用いるシリアルバスインターフェイスのレジスタを用いることが好ましい。
【００６７】
この構成により、検査用接続端子３１を追加することなく、テスト用ＡＧＣ信号を直接与えることが可能になる。
【００６８】
一方、テスト用ＡＧＣ信号の与え方についても、各種の構成が考えられる。
【００６９】
例えば、図４に示すように、ＲＦ回路部１０を試験する際に与えるテスト用ＡＧＣ信号を、テスト用ＡＧＣ信号入力端子４１を介してフロントエンド集積回路１の外部から入力することが可能である。
【００７０】
これにより、試験時のＡＧＣ信号を発生させるための回路が必要でなくなるので、フロントエンド集積回路１を大型化することなく、容易にテスト用ＡＧＣ信号を直接与えることが可能である。
【００７１】
また、このテスト用ＡＧＣ信号の与え方については、必ずしもこれに限らず、例えば、図５に示すように、ＲＦ回路部１０を試験する際に与えるテスト用ＡＧＣ信号をフロントエンド集積回路１内に設けた試験用固定値信号発生手段としての試験用ＡＧＣ信号発生回路４２にて発生させることが可能である。このフロントエンド集積回路１内の試験用ＡＧＣ信号発生回路４２としては、例えば、局部発振器のＰＬＬ設定等に用いるシリアルバスインターフェイスのレジスタを用いるのが好ましい。
【００７２】
この構成により、テスト用ＡＧＣ信号入力端子４１を追加することなく、テスト用ＡＧＣ信号を直接与えることが可能になる。
【００７３】
このように、本実施の形態のフロントエンド集積回路１では、ＡＧＣ信号入力切替スイッチ３０によって、ＲＦ回路部１０内のＲＦ可変利得増幅器１１及びベースバンド可変利得増幅器１３・１３へのＡＧＣ信号の入力として、デジタル復調回路部２０が出力する自動利得制御ループによる内部信号であるＡＧＣ信号を用いる場合と、自動利得制御ループを切り離して、ＡＧＣ信号入力切替信号ＴＥＳＴを直接与える場合とを切り替えることができる。
【００７４】
したがって、ＲＦ回路部１０の試験をする際に、ＡＧＣ信号に任意の固定値を与えることができ、増幅率特性等を直接容易に試験することができる。また、自動利得制御ループが収束するまでの待ち時間を設ける必要がなく、短時間に試験をすることができるので、テストにかかる費用を抑えることができる。
【００７５】
また、ＡＧＣ信号入力切替スイッチ３０は、ＡＧＣ信号入力切替信号ＴＥＳＴにより切り替えられるので、ＡＧＣ信号入力切替スイッチ３０の操作が容易である。
【００７６】
この結果、ＲＦ回路部１０に含まれるＲＦ可変利得増幅器１１及びベースバンド可変利得増幅器１３の増幅率特性やその他のＲＦ回路部１０のテストを容易に行い得るフロントエンド集積回路１を提供することができる。
【００７７】
また、本実施の形態のフロントエンド集積回路１では、ＡＧＣ信号入力切替スイッチ３０を切り替えるためのＡＧＣ信号入力切替信号ＴＥＳＴは、外部から入力されるので、フロントエンド集積回路１の内部に検査用の回路を追加してフロントエンド集積回路１を大型化することがない。したがって、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、チップ面積に対する制約が大きいときに有効である。
【００７８】
また、本実施の形態のフロントエンド集積回路１では、ＡＧＣ信号入力切替スイッチ３０を切り替えるためのＡＧＣ信号入力切替信号ＴＥＳＴは、テスト用切替信号発生回路３２から出力される。
【００７９】
したがって、外部接続用の検査用ピンを追加する必要がないため、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、検査用ピン数に対する制約が大きいときに有効である。
【００８０】
また、本実施の形態のフロントエンド集積回路１では、自動利得制御ループを切り離したときに、ＲＦ回路部１０内のＲＦ可変利得増幅器１１及びベースバンド可変利得増幅器１３・１３へのＡＧＣ信号の入力として、試験用制御電圧をテスト用ＡＧＣ信号として外部から与えることができる。
【００８１】
このため、外部からテスト用ＡＧＣ信号が入力されるので、フロントエンド集積回路１の内部に検査用の回路を追加して回路を大型化することがない。したがって、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、チップ面積に対する制約が大きいときに有効である。
【００８２】
また、本実施の形態のフロントエンド集積回路１では、直接与えられる試験用のテスト用ＡＧＣ信号を、フロントエンド集積回路１内に設けられたテスト用ＡＧＣ信号発生回路４２にて発生させることが可能である。
【００８３】
このため、外部接続用の検査用ピンを追加する必要がないので、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、検査用ピン数に対する制約が大きいときに有効である。
【００８４】
〔実施の形態２〕
本発明の他の実施の形態について図６に基づいて説明すれば、以下の通りである。なお、本実施の形態で述べる以外の構成は、前記実施の形態１と同じである。したがって、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【００８５】
前記実施の形態１では、切替手段としてのＡＧＣ信号入力切替スイッチ３０は、フロントエンド集積回路１の内部におけるＲＦ回路部１０及びデジタル復調回路部２０以外の部分に設けられていた。
【００８６】
しかし、本実施の形態のフロントエンド集積回路１におけるＡＧＣ信号入力切替スイッチ３０は、図６に示すように、デジタル復調回路部２０における増幅率制御回路２２の内部に形成されたものとなっている。
【００８７】
すなわち、本実施の形態のフロントエンド集積回路１におけるデジタル復調回路部２０の増幅率制御回路２２は、レベル検出器５１とＡＧＣ信号入力切替スイッチ３０と、試験用増幅率制御信号発生手段としての試験用増幅率制御信号発生器５２と、増幅率制御信号発生器５３とを有している。
【００８８】
そして、このデジタル復調回路部２０の増幅率制御信号発生器５３の出力は、デジタル／アナログ変換回路５４を通して、ＲＦ回路部１０のＲＦ可変利得増幅器１１及びベースバンド可変利得増幅器１３・１３に出力されるようになっている。
【００８９】
上記フロントエンド集積回路１では、デジタル復調回路部２０のアナログ／デジタル変換回路２１・２１の出力は、レベル検出器５１、及びＡＧＣ信号入力切替スイッチ３０を介して増幅率制御信号発生器５３に入力されるようになっている。さらに、増幅率制御信号発生器５３の出力は、デジタル／アナログ変換回路５４を通して、ＲＦ回路部１０に対してＡＧＣ信号がフィードバック入力されている。
【００９０】
一方、本実施の形態では、上記ＡＧＣ信号入力切替スイッチ３０には試験用増幅率制御信号発生器５２からの信号も入力されており、ＡＧＣ信号入力切替スイッチ３０によって、この試験用増幅率制御信号発生器５２からの信号と、レベル検出器５１からの信号とが切り替えられて、増幅率制御信号発生器５３に出力されるようになっている。
【００９１】
また、本実施の形態では、ＡＧＣ信号入力切替信号ＴＥＳＴは、ＡＧＣ信号入力切替スイッチ３０と試験用増幅率制御信号発生器５２との両方に入力されている。したがって、ＡＧＣ信号入力切替信号ＴＥＳＴがこれらＡＧＣ信号入力切替スイッチ３０及び試験用増幅率制御信号発生器５２の両方に入力されることによって、試験用増幅率制御信号発生器５２からは試験用増幅率制御信号が発生されるとともに、ＡＧＣ信号入力切替スイッチ３０も試験用増幅率制御信号側に選択されるようになっている。
【００９２】
この結果、増幅率制御回路２２は、通常動作時には、検出したベースバンド出力のレベルに応じてデジタルＡＧＣ信号を出力する。しかし、ＲＦ特性試験時には、増幅率制御回路２２は、試験に応じたデジタルＡＧＣ信号を固定値を出力する機能を有している。この増幅率制御回路２２はデジタル回路にて構成されるため、容易に試験用制御信号を生成することが可能である。
【００９３】
これにより、検査用ピンを追加することなく、ＡＧＣ信号を直接与えることが可能になる。
【００９４】
このように、本実施の形態のフロントエンド集積回路１では、デジタル復調回路部２０には、自動利得制御ループ内に、ＲＦ回路部１０内のＲＦ可変利得増幅器１１及びベースバンド可変利得増幅器１３・１３へのＡＧＣ信号を発生させる増幅率制御信号発生器５３を有する増幅率制御回路２２が設けられる。また、ＡＧＣ信号入力切替スイッチ３０は、増幅率制御回路２２における増幅率制御信号発生器５３の前段に設けられている。
【００９５】
このため、自動利得制御ループを切り離して直接与えるＲＦ可変利得増幅器１１及びベースバンド可変利得増幅器１３・１３の増幅率制御信号入力として、デジタル復調回路部２０の増幅率制御回路２２からの制御信号を用いることができる。
【００９６】
したがって、本実施の形態では、ＲＦ回路部１０とデジタル復調回路部２０とが１チップで構成されたフロントエンド集積回路１で特に有効である。
【００９７】
また、本実施の形態のフロントエンド集積回路１では、自動利得制御ループを切り離して、直接与えられる試験用のＡＧＣ信号に相当する試験用増幅率制御信号を増幅率制御信号発生器５３にＡＧＣ信号入力切替スイッチ３０を介して出力する試験用増幅率制御信号発生器５２は増幅率制御回路２２内に設けられている。
【００９８】
このため、外部接続用の検査用ピンを追加する必要がないので、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、検査用ピン数に対する制約が大きいときに有効である。
【００９９】
〔実施の形態３〕
本発明の他の実施の形態について図７に基づいて説明すれば、以下の通りである。なお、本実施の形態で述べる以外の構成は、前記実施の形態１と同じである。したがって、説明の便宜上、前記の実施の形態１及び実施の形態２の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１００】
本実施の形態のフロントエンド集積回路１では、前記実施の形態１及び実施の形態２の構成に加えて、図７に示すように、ＲＦ回路部１０を試験する際に、ベースバンドＩ／Ｑアナログ出力を、検査用出力端子としての検査用出力ピン６１・６２としてフロントエンド集積回路１の外部に取り出すことができるようになっている。
【０１０１】
すなわち、本実施の形態では、ＲＦ回路部１０におけるベースバンド可変利得増幅器１３・１３の出力は、スイッチ回路としてのＢＢＳ切替スイッチ６３・６４を通して、デジタル復調回路部２０のアナログ／デジタル変換回路２１に入力されるようになっている。
【０１０２】
そして、ＢＢＳ切替スイッチ６３・６４の他の出力は、駆動回路６５・６６を介して上記検査用出力ピン６１・６２に出力される。
【０１０３】
上記の構成により、デジタル復調回路部２０にＲＦ回路試験用の手段を設けることなく、ＲＦ回路部１０の増幅率特性、位相雑音、Ｉ／Ｑ位相差の特性試験を直接試験することができる。
【０１０４】
これにより、フロントエンド集積回路１を大型化させることなく、精度よくＲＦ回路部の試験を行うことができる。
【０１０５】
また、本実施の形態では、ベースバンドＩ／Ｑアナログ出力を取り出す際に、駆動回路６５・６６を設けている。
【０１０６】
このことにより、入力インピーダンスが低い測定器に対しても、高精度の測定に十分な信号レベルを供給することができる。
【０１０７】
また、本実施の形態では、駆動回路６５・６６はフロントエンド集積回路１の内部に設けている。これにより、フロントエンド集積回路１内に設けた２つの駆動回路６５・６６は、高い相対性を持たせることができ、精度よくＩ／Ｑ信号のレベル差、位相差を試験することができる。
【０１０８】
このように、本実施の形態のフロントエンド集積回路１では、ＢＢＳ切替スイッチ６３・６４を図示しない出力取り出し切替用制御信号にて制御することにより、ＲＦ回路部１０から出力されるベースバンドアナログ出力を、デジタル復調回路部２０に直接入力する場合と、検査用出力ピン６１・６２を介して外部に取り出す場合とを切り替える。
【０１０９】
このため、ＲＦ回路部１０の出力を直接取り出すことができるので、デジタル復調回路部２０にＲＦ回路試験用の手段を設けることなく、ＲＦ回路部１０の試験を行うことができる。
【０１１０】
したがって、フロントエンド集積回路１を大型化させることなく、精度良く、さらに短時間でＲＦ回路部１０の試験を行うことができ、製造及びテストにかかるコストを抑えることができる。
【０１１１】
また、本実施の形態のフロントエンド集積回路１では、検査用出力ピン６１・６２を介してフロントエンド集積回路１外に取り出す場合に、その出力信号に駆動回路６５・６６を付けたので、入力インピーダンスが低い測定器に対しても、高精度の測定に十分な信号レベルを供給することができる。
【０１１２】
また、本実施の形態では、駆動回路６５・６６はフロントエンド集積回路１の内部に設けられているので、駆動回路６５・６６は、高い相対性を持たせることができ、精度よくＩ／Ｑ信号のレベル差、位相差を試験することができる。
【０１１３】
なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１１４】
【発明の効果】
本発明の集積回路は、以上のように、ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、デジタル復調回路が出力する自動利得制御ループによる内部信号を用いる場合と、自動利得制御ループを切り離して、固定値信号を直接与える場合とを切り替える切替手段が設けられているとともに、上記切替手段は、切替制御信号により切り替えられるものである。
【０１１５】
それゆえ、ＲＦ回路の試験をする際に、増幅率制御信号に任意の固定値を与えることができ、増幅率特性等を直接容易に試験することができる。また、自動利得制御ループが収束するまでの待ち時間を設ける必要がなく、短時間に試験をすることができるので、テストにかかる費用を抑えることができる。
【０１１６】
また、切替手段は、切替制御信号により切り替えられるので、切替手段の操作が容易である。
【０１１７】
この結果、ＲＦ回路に含まれる可変利得増幅器の増幅率特性やその他のＲＦ回路のテストを容易に行い得る集積回路を提供することができるという効果を奏する。
【０１１８】
また、本発明の集積回路は、上記記載の集積回路において、前記切替手段を切り替えるための切替制御信号は、外部から入力されるものである。
【０１１９】
それゆえ、切替手段を切り替えるための切替制御信号は、外部から入力されるので、集積回路の内部に検査用の回路を追加して集積回路を大型化することがない。したがって、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、チップ面積に対する制約が大きいときに有効であるという効果を奏する。
【０１２０】
また、本発明の集積回路は、上記記載の集積回路において、前記切替手段を切り替えるための切替制御信号を出力する切替制御信号発生手段が設けられているものである。
【０１２１】
それゆえ、外部接続用の検査用ピンを追加する必要がないため、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、検査用ピン数に対する制約が大きいときに有効であるという効果を奏する。
【０１２２】
また、本発明の集積回路は、上記記載の集積回路において、前記ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、自動利得制御ループを切り離して、直接与えられる固定値信号は、外部から入力される試験用制御電圧であるものである。
【０１２３】
それゆえ、外部から試験用制御電圧が入力されるので、集積回路の内部に検査用の回路を追加して回路を大型化することがない。したがって、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、チップ面積に対する制約が大きいときに有効であるという効果を奏する。
【０１２４】
また、本発明の集積回路は、上記記載の集積回路において、前記ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、自動利得制御ループを切り離して、直接与えられる試験用の固定値信号を出力する試験用固定値信号発生手段が設けられているものである。
【０１２５】
それゆえ、外部接続用の検査用ピンを追加する必要がないので、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、検査用ピン数に対する制約が大きいときに有効であるという効果を奏する。
【０１２６】
また、本発明の集積回路は、上記記載の集積回路において、前記デジタル復調回路には、自動利得制御ループ内に、前記ＲＦ回路内の可変利得増幅器への増幅率制御信号を発生させる増幅率制御信号発生器を有する増幅率制御回路が設けられる一方、前記切替手段は、上記増幅率制御回路における上記増幅率制御信号発生器の前段に設けられているものである。
【０１２７】
それゆえ、自動利得制御ループを切り離して直接与える可変利得増幅器の増幅率制御信号入力として、デジタル復調回路の増幅率制御回路からの制御信号を用いることができるという効果を奏する。
【０１２８】
したがって、本発明では、ＲＦ回路とデジタル復調回路とが１チップで構成されたフロントエンド集積回路で特に有効である。
【０１２９】
また、本発明の集積回路は、上記記載の集積回路において、前記ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、自動利得制御ループを切り離して、直接与えられる試験用の固定値信号に相当する試験用増幅率制御信号を前記増幅率制御信号発生器に前記切替手段を介して出力する試験用増幅率制御信号発生手段が増幅率制御回路内に設けられているものである。
【０１３０】
それゆえ、外部接続用の検査用ピンを追加する必要がないので、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、検査用ピン数に対する制約が大きいときに有効であるという効果を奏する。
【０１３１】
また、本発明の集積回路は、上記記載の集積回路において、前記ＲＦ回路から出力されるベースバンドアナログ出力を、前記デジタル復調回路に直接入力する場合と、検査用出力端子を介して外部に取り出す場合とを、出力取り出し切替用制御信号により切り替えるスイッチ回路が設けられているものである。
【０１３２】
それゆえ、ＲＦ回路の出力を直接取り出すことができるので、デジタル復調回路にＲＦ回路試験用の手段を設けることなく、ＲＦ回路の試験を行うことができる。
【０１３３】
したがって、集積回路を大型化させることなく、精度良く、さらに短時間でＲＦ回路の試験を行うことができ、製造及びテストにかかるコストを抑えることができるという効果を奏する。
【０１３４】
また、本発明の集積回路は、上記記載の集積回路において、前記スイッチ回路と検査用出力端子との間には、駆動回路が設けられているものである。
【０１３５】
それゆえ、検査用ピンとして集積回路外に取り出す場合に、その出力信号に駆動回路を付けたので、入力インピーダンスが低い測定器に対しても、高精度の測定に十分な信号レベルを供給することができるという効果を奏する。
【０１３６】
また、本実施の形態では、駆動回路は集積回路の内部に設けられているので、駆動回路は、高い相対性を持たせることができ、精度よくＩ／Ｑ信号のレベル差、位相差を試験することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明におけるフロントエンド集積回路の実施の一形態を示すブロック図である。
【図２】ＡＧＣ信号入力切替スイッチのＡＧＣ信号入力切替信号を、外部から入力するフロントエンド集積回路を示すブロック図である。
【図３】ＡＧＣ信号入力切替スイッチのＡＧＣ信号入力切替信号を、試験用切替信号発生回路にて発生させるフロントエンド集積回路を示すブロック図である。
【図４】ＡＧＣ信号入力切替スイッチのテスト用ＡＧＣ信号を、外部から入力するフロントエンド集積回路を示すブロック図である。
【図５】ＡＧＣ信号入力切替スイッチのテスト用ＡＧＣ信号を、試験用ＡＧＣ信号発生回路にて発生させるフロントエンド集積回路を示すブロック図である。
【図６】ＡＧＣ信号入力切替スイッチのテスト用ＡＧＣ信号を、試験用ＡＧＣ信号発生回路にて発生させるフロントエンド集積回路を示すブロック図である。
【図７】ＲＦ回路部から出力されるベースバンドアナログ出力を、デジタル復調回路部に直接入力する場合と、検査用出力端子を介して外部に取り出す場合とを、出力取り出し切替用制御信号により切り替えるスイッチ回路が設けられているフロントエンド集積回路を示すブロック図である。
【図８】従来のフロントエンド集積回路の構成を示すブロック図である。
【符号の説明】
１ フロントエンド集積回路
１０ ＲＦ回路部（ＲＦ回路）
１１ ＲＦ可変利得増幅器（可変利得増幅器）
１３ ベースバンド可変利得増幅器（可変利得増幅器）
２０ デジタル復調回路部（デジタル復調回路）
２１ アナログ／デジタル変換回路
２２ 増幅率制御回路
３０ ＡＧＣ信号入力切替スイッチ（切替手段）
３２ テスト用切替信号発生回路（切替制御信号発生手段）
４２ テスト用ＡＧＣ信号発生回路（試験用固定値信号発生手段）
５２ 試験用増幅率制御信号発生器（試験用増幅率制御信号発生手段）
５３ 増幅率制御信号発生器
６１ 検査用出力ピン（検査用出力端子）
６２ 検査用出力ピン（検査用出力端子）
６３ ＢＢＳ切替スイッチ（スイッチ回路）
６５ 駆動回路
６６ 駆動回路
ＡＧＣ信号 増幅率制御信号
ＴＥＳＴ ＡＧＣ信号入力切替信号（切替制御信号）
【発明の属する技術分野】
本発明は、高周波信号を受信するためのフロントエンドの集積回路に関するものであり、特に、ＲＦ回路とデジタル復調回路とを１パッケージで構成した集積回路に関するものである。
【０００２】
【従来の技術】
ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）回路とデジタル復調回路とを１パッケージで構成した従来のフロントエンド集積回路について、以下に説明する。
【０００３】
一般的な１パッケージフロントエンド集積回路１００は、図８に示すように、１パッケージの中にＲＦ回路部１１０とデジタル復調回路部１２０とを有している。
【０００４】
上記ＲＦ回路部１１０は、高周波信号を増幅するＲＦ可変利得増幅器１０１と、Ｉ／Ｑベースバンド信号に直交変調する変調部１０２と、Ｉ／Ｑベースバンド信号を増幅するベースバンド可変利得増幅器１０３から構成されている。
【０００５】
また、デジタル復調回路部１２０は、上記Ｉ／Ｑベースバンド信号をＩ／Ｑデジタル信号に変換するアナログ／デジタル変換回路１２１を備え、上記Ｉ／Ｑデジタル信号を復調するようになっている。
【０００６】
このようなＲＦ回路部１１０とデジタル復調回路部１２０とを１パッケージで構成したフロントエンド集積回路１００では、ＲＦ回路部１１０とデジタル復調回路部１２０との間は、ベースバンド信号（ＢＢＳ）線１３１・１３１と、増幅率制御信号（以下、「ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）信号」と呼ぶ）線１３２を通して内部で接続されている。
【０００７】
通常の動作状態では、デジタル復調回路部１２０への入力レベルを一定に保つようにフィードバックループを構成している。すなわち、ＲＦ回路部１１０からのＩ／Ｑベースバンドアナログ出力であるベースバンド信号（ＢＢＳ）を、デジタル復調回路部１２０に入力し、アナログ／デジタル変換する。ここで、デジタル復調回路部１２０の増幅率制御回路１２２は、デジタル回路にて構成され、デジタルに変換されたベースバンド出力のレベルを検出し、検出したレベルに応じて、デジタル復調回路部１２０への入力信号レベルを一定に保つように、デジタルＡＧＣ信号を出力する。このデジタルＡＧＣ信号をデジタル／アナログ変換し、ＲＦ回路部１１０のＡＧＣ入力に与える。
【０００８】
上記ＲＦ回路部１１０の試験項目には例えば以下のものがあげられる。
・最大利得、最小利得、及び利得の最大可変範囲等の利得特性
・Ｉ／Ｑベースバンド信号（ＢＢＳ）のレベル差
・Ｉ／Ｑベースバンド信号（ＢＢＳ）の位相差（直交性）
・位相雑音特性
なお、上述のような１パッケージフロントエンド集積回路１００のＲＦ回路部１１０に対する試験方法の従来技術としては、例えば、特許文献１に示されるように、自動利得制御ループ（以下、「ＡＧＣループ」と呼ぶ）を閉じた状態で試験を行うものがある。
【０００９】
【特許文献１】
特開２００２−２３２４９８号公報（平成１４年８月１６日公開）
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来の集積回路では、ＲＦ回路部１１０内のＲＦ可変利得増幅器１０１へのＡＧＣ入力には、デジタル復調回路部１２０の出力信号が直接接続され、ＡＧＣループを構成しているため、ＲＦ回路部１１０に含まれるＲＦ可変利得増幅器１０１の増幅率特性等を短時間で試験することができないという問題点を有している。
【００１１】
つまり、最大利得及び最小利得の値やこの２値から利得の最大可変範囲をテストしようとしたとき、入力信号のレベルをスイープし、ＡＧＣループの収束後のＡＧＣ信号レベルを評価する、或いは、エラー訂正前のビット誤り率（ＢＥＲ：Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｉｏ）をモニタしながら、ビット誤り率（ＢＥＲ）が一定値を割るレベルを繰り返し探す、といったことが必要となり、多くのテスト時間が必要となる。
【００１２】
同様に、電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）の位相雑音テスト、Ｉ／Ｑ位相差等、出力レベルにあまり依存しないテストも、ＡＧＣが収斂するまで、テストプログラムに待ち時間を設定しなければならず、テスト時間の無駄になっている。
【００１３】
また、上記制御が可能になったとしても、ビット誤り率（ＢＥＲ）の低下を恐れてベースバンド信号が集積回路外部に出ないため、ＲＦ部のみの特性テストを行なう際の制約になっている。特に、Ｉ／Ｑ位相差や位相雑音といった特性の評価は、受信信号のビット誤り率（ＢＥＲ）特性等をモニタするしか方法がなく、テスト時間を多く必要とする。
【００１４】
さらに、ＲＦ回路部１１０の試験を行うためには、デジタル復調回路部１２０にＲＦ回路試験用の手段を設ける必要があり、試験精度の劣化、回路の大型化、といった問題がある。
【００１５】
仮に、出力端子が出ていたとしても、測定器に接続するには、集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）外部に駆動回路を設ける必要があり、Ｉ／Ｑ信号を扱う場合は、その外部駆動回路の相対性が結果に影響を及ぼすため、そのディスクリート部品を使う回路設計は、非常に注意を払わなくてはならなかった。
【００１６】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、ＲＦ回路に含まれる可変利得増幅器の増幅率特性やその他のＲＦ回路のテストを容易に行い得る集積回路を提供することにある。
【００１７】
【課題を解決するための手段】
本発明の集積回路は、上記課題を解決するために、可変利得増幅器を有するＲＦ回路と増幅率制御回路を有するデジタル復調回路とを１パッケージで構成したフロントエンドの集積回路において、上記ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、上記デジタル復調回路が出力する自動利得制御ループによる内部信号を用いる場合と、自動利得制御ループを切り離して、固定値信号を直接与える場合とを切り替える切替手段が設けられているとともに、上記切替手段は、切替制御信号により切り替えられることを特徴としている。
【００１８】
上記の発明によれば、切替手段によって、ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、上記デジタル復調回路が出力する自動利得制御ループによる内部信号を用いる場合と、自動利得制御ループを切り離して、固定値信号を直接与える場合とを切り替えることができる。
【００１９】
したがって、ＲＦ回路の試験をする際に、増幅率制御信号に任意の固定値を与えることができ、増幅率特性等を直接容易に試験することができる。また、自動利得制御ループが収束するまでの待ち時間を設ける必要がなく、短時間に試験をすることができるので、テストにかかる費用を抑えることができる。
【００２０】
また、切替手段は、切替制御信号により切り替えられるので、切替手段の操作が容易である。
【００２１】
この結果、ＲＦ回路に含まれる可変利得増幅器の増幅率特性やその他のＲＦ回路のテストを容易に行い得る集積回路を提供することができる。
【００２２】
また、本発明の集積回路は、上記記載の集積回路において、前記切替手段を切り替えるための切替制御信号は、外部から入力されることを特徴としている。
【００２３】
上記の発明によれば、切替手段を切り替えるための切替制御信号は、外部から入力されるので、集積回路の内部に検査用の回路を追加して集積回路を大型化することがない。したがって、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、チップ面積に対する制約が大きいときに有効である。
【００２４】
また、本発明の集積回路は、上記記載の集積回路において、前記切替手段を切り替えるための切替制御信号を出力する切替制御信号発生手段が設けられていることを特徴としている。
【００２５】
上記の発明によれば、切替手段を切り替えるための切替制御信号は、切替制御信号発生手段から出力される。
【００２６】
したがって、外部接続用の検査用ピンを追加する必要がないため、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、検査用ピン数に対する制約が大きいときに有効である。
【００２７】
また、本発明の集積回路は、上記記載の集積回路において、前記ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、自動利得制御ループを切り離して、直接与えられる固定値信号は、外部から入力される試験用制御電圧であることを特徴としている。
【００２８】
上記の発明によれば、自動利得制御ループを切り離したときに、ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、試験用制御電圧を固定値信号として外部から与えることができる。
【００２９】
このため、外部から試験用制御電圧が入力されるので、集積回路の内部に検査用の回路を追加して回路を大型化することがない。したがって、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、チップ面積に対する制約が大きいときに有効である。
【００３０】
また、本発明の集積回路は、上記記載の集積回路において、前記ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、自動利得制御ループを切り離して、直接与えられる試験用の固定値信号を出力する試験用固定値信号発生手段が設けられていることを特徴としている。
【００３１】
上記の発明によれば、直接与えられる試験用の固定値信号を、集積回路内に設けられた試験用固定値信号発生手段にて発生させる。
【００３２】
このため、外部接続用の検査用ピンを追加する必要がないので、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、検査用ピン数に対する制約が大きいときに有効である。
【００３３】
また、本発明の集積回路は、上記記載の集積回路において、前記デジタル復調回路には、自動利得制御ループ内に、前記ＲＦ回路内の可変利得増幅器への増幅率制御信号を発生させる増幅率制御信号発生器を有する増幅率制御回路が設けられる一方、前記切替手段は、上記増幅率制御回路における上記増幅率制御信号発生器の前段に設けられていることを特徴としている。
【００３４】
上記の発明によれば、デジタル復調回路には、自動利得制御ループ内に、前記ＲＦ回路内の可変利得増幅器への増幅率制御信号を発生させる増幅率制御信号発生器を有する増幅率制御回路が設けられる。また、切替手段は、増幅率制御回路における上記増幅率制御信号発生器の前段に設けられている。
【００３５】
このため、自動利得制御ループを切り離して直接与える可変利得増幅器の増幅率制御信号入力として、デジタル復調回路の増幅率制御回路からの制御信号を用いることができる。
【００３６】
したがって、本発明では、ＲＦ回路とデジタル復調回路とが１チップで構成されたフロントエンド集積回路で特に有効である。
【００３７】
また、本発明の集積回路は、上記記載の集積回路において、前記ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、自動利得制御ループを切り離して、直接与えられる試験用の固定値信号に相当する試験用増幅率制御信号を前記増幅率制御信号発生器に前記切替手段を介して出力する試験用増幅率制御信号発生手段が増幅率制御回路内に設けられていることを特徴としている。
【００３８】
上記の発明によれば、自動利得制御ループを切り離して、直接与えられる試験用の固定値信号に相当する試験用増幅率制御信号を前記増幅率制御信号発生器に切替手段を介して出力する試験用増幅率制御信号発生手段は増幅率制御回路内に設けられている。
【００３９】
このため、外部接続用の検査用ピンを追加する必要がないので、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、検査用ピン数に対する制約が大きいときに有効である。
【００４０】
また、本発明の集積回路は、上記記載の集積回路において、前記ＲＦ回路から出力されるベースバンドアナログ出力を、前記デジタル復調回路に直接入力する場合と、検査用出力端子を介して外部に取り出す場合とを、出力取り出し切替用制御信号により切り替えるスイッチ回路が設けられていることを特徴としている。
【００４１】
上記の発明によれば、スイッチ回路を出力取り出し切替用制御信号にて制御することにより、ＲＦ回路から出力されるベースバンドアナログ出力を、前記デジタル復調回路に直接入力する場合と、検査用出力端子を介して外部に取り出す場合とを切り替える。
【００４２】
このため、ＲＦ回路の出力を直接取り出すことができるので、デジタル復調回路にＲＦ回路試験用の手段を設けることなく、ＲＦ回路の試験を行うことができる。
【００４３】
したがって、集積回路を大型化させることなく、精度良く、さらに短時間でＲＦ回路の試験を行うことができ、製造及びテストにかかるコストを抑えることができる。
【００４４】
また、本発明の集積回路は、上記記載の集積回路において、前記スイッチ回路と検査用出力端子との間には、駆動回路が設けられていることを特徴としている。
【００４５】
上記の発明によれば、検査用ピンとして集積回路外に取り出す場合に、その出力信号に駆動回路を付けたので、入力インピーダンスが低い測定器に対しても、高精度の測定に十分な信号レベルを供給することができる。
【００４６】
また、本実施の形態では、駆動回路は集積回路の内部に設けられているので、駆動回路は、高い相対性を持たせることができ、精度よくＩ／Ｑ信号のレベル差、位相差を試験することができる。
【００４７】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図５に基づいて説明すれば、以下の通りである。
【００４８】
本実施の形態の集積回路としてのフロントエンド集積回路１は、図１に示すように、１パッケージの中にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）回路としてのＲＦ回路部１０とデジタル復調回路としてのデジタル復調回路部２０とを有している。
【００４９】
上記ＲＦ回路部１０は、高周波信号を増幅する可変利得増幅器としてのＲＦ可変利得増幅器１１と、Ｉ／Ｑベースバンド信号に直交変調する変調部１２と、Ｉ／Ｑベースバンド信号を増幅する可変利得増幅器としてのベースバンド可変利得増幅器１３・１３とから構成されている。
【００５０】
また、デジタル復調回路部２０は、上記Ｉ／Ｑベースバンド信号をＩ／Ｑデジタル信号に変換するアナログ／デジタル変換回路２１と増幅率制御回路２２とを備え、ＲＦ回路部１０からのＩ／Ｑデジタル信号を復調するようになっている。
【００５１】
このようなＲＦ回路部１０とデジタル復調回路部２０とを１パッケージで構成したフロントエンド集積回路１では、ＲＦ回路部１０とデジタル復調回路部２０との間は、ベースバンド信号（ＢＢＳ：Ｂａｓｅ Ｂａｎｄ Ｓｉｇｎａｌ）線２・２にて接続されている。
【００５２】
一方、本実施の形態では、増幅率制御回路２２からの増幅率制御信号（以下、「ＡＧＣ信号」と呼ぶ）線３は、ＡＧＣ信号入力切り替えスイッチ３０を介してＲＦ回路部１０のＲＦ可変利得増幅器１１及びベースバンド可変利得増幅器１３・１３に入力されている。
【００５３】
すなわち、この増幅率制御回路２２によって、デジタル復調回路部２０への入力レベルを一定に保つようにフィードバックループが構成されている。
【００５４】
上記のフロントエンド集積回路１では、ＲＦ回路部１０からのＩ／Ｑベースバンドアナログ出力であるベースバンド信号（ＢＢＳ）が、デジタル復調回路部２０に入力されアナログ／デジタル変換される。ここで、デジタル復調回路部２０の増幅率制御回路２２は、デジタル回路にて構成され、デジタルに変換されたベースバンド出力のレベルを検出し、その検出したレベルに応じて、デジタル復調回路部２０への入力信号レベルを一定に保つように、デジタルのＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ：自動利得制御）信号を出力する。そして、このデジタルＡＧＣ信号をデジタル／アナログ変換し、ＲＦ回路部１０のＡＧＣ入力に与えるようになっている。
【００５５】
ところで、ＲＦ回路部１０については、例えば次の試験項目について試験する必要がある。
・最大利得や最小利得、及び利得の最大可変範囲等の利得特性
・Ｉ／Ｑベースバンド信号（ＢＢＳ）のレベル差
・Ｉ／Ｑベースバンド信号（ＢＢＳ）の位相差（直交性）
・位相雑音特性
しかしながら、従来の集積回路では、ＲＦ回路部内のＲＦ可変利得増幅器へのＡＧＣ入力には、デジタル復調回路部の出力信号が直接接続されてＡＧＣループを構成しているため、ＲＦ回路部に含まれるＲＦ可変利得増幅器の増幅率特性等を短時間で試験することができないという問題点を有していた。
【００５６】
そこで、本実施の形態では、切替手段としてのＡＧＣ信号入力切替スイッチ３０によって、ＲＦ回路部１０内のＲＦ可変利得増幅器１１へのＡＧＣ入力として、デジタル復調回路部２０が出力する自動利得制御ループによる内部信号であるＡＧＣ信号を用いる場合と、自動利得制御ループを開放し、固定値信号としてのテスト用ＡＧＣ信号を直接与える場合とを、切替制御信号としてのＡＧＣ信号入力切替信号ＴＥＳＴにより切り替えることができるようになっている。
【００５７】
すなわち、通常の動作状態では、ＲＦ回路部１０からのＩ／Ｑベースバンドアナログ出力を、アナログ／デジタル変換する。さらに、レベルを検出し、検出したレベルに応じたＡＧＣ信号をデジタル／アナログ変換し、ＲＦ回路部１０のＡＧＣ入力に与える。
【００５８】
一方、フロントエンド集積回路１のＲＦ特性試験時には、ＡＧＣ信号入力切替信号ＴＥＳＴにより、ＲＦ回路部１０にＡＧＣ信号を直接与えることができる。
【００５９】
これにより、ＲＦ回路部１０の最大利得や最小利得を試験する際に、入力信号のレベルをスイープし、ＡＧＣ収束後のＡＧＣ信号やビット誤り率（ＢＥＲ：Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｉｏ）特性を評価する必要はなく、出力のレベルを評価するだけでよい。
【００６０】
したがって、入力信号のスイープを行う必要がなく、短時間で試験が可能である。
【００６１】
また、ＡＧＣループが収束するまでの待ち時間を設ける必要がないため、この点においても短時間で試験が可能である。
【００６２】
ところで、上記のＡＧＣ信号入力切り替えスイッチ３０におけるＡＧＣ信号入力切替信号ＴＥＳＴの与え方については、各種の構成が考えられる。
【００６３】
例えば、図２に示すように、ＲＦ回路部１０を試験する際のＡＧＣ信号入力切替信号ＴＥＳＴを、フロントエンド集積回路１の検査用接続端子３１を介して外部から入力することが可能である。
【００６４】
このように構成することによって、フロントエンド集積回路１内に試験用の切り替え信号を発生させるための回路が必要でないので、フロントエンド集積回路１を大型化することなく、ＡＧＣ信号を直接与えることが可能になる。
【００６５】
また、他の構成として、例えば、図３に示すように、ＡＧＣ信号入力切替信号ＴＥＳＴを、フロントエンド集積回路１内に設けた切替制御信号発生手段としてのテスト用切替信号発生回路３２にて発生させることが可能である。
【００６６】
このフロントエンド集積回路１内のテスト用切替信号発生回路３２としては、例えば、局部発振器のＰＬＬ設定等に用いるシリアルバスインターフェイスのレジスタを用いることが好ましい。
【００６７】
この構成により、検査用接続端子３１を追加することなく、テスト用ＡＧＣ信号を直接与えることが可能になる。
【００６８】
一方、テスト用ＡＧＣ信号の与え方についても、各種の構成が考えられる。
【００６９】
例えば、図４に示すように、ＲＦ回路部１０を試験する際に与えるテスト用ＡＧＣ信号を、テスト用ＡＧＣ信号入力端子４１を介してフロントエンド集積回路１の外部から入力することが可能である。
【００７０】
これにより、試験時のＡＧＣ信号を発生させるための回路が必要でなくなるので、フロントエンド集積回路１を大型化することなく、容易にテスト用ＡＧＣ信号を直接与えることが可能である。
【００７１】
また、このテスト用ＡＧＣ信号の与え方については、必ずしもこれに限らず、例えば、図５に示すように、ＲＦ回路部１０を試験する際に与えるテスト用ＡＧＣ信号をフロントエンド集積回路１内に設けた試験用固定値信号発生手段としての試験用ＡＧＣ信号発生回路４２にて発生させることが可能である。このフロントエンド集積回路１内の試験用ＡＧＣ信号発生回路４２としては、例えば、局部発振器のＰＬＬ設定等に用いるシリアルバスインターフェイスのレジスタを用いるのが好ましい。
【００７２】
この構成により、テスト用ＡＧＣ信号入力端子４１を追加することなく、テスト用ＡＧＣ信号を直接与えることが可能になる。
【００７３】
このように、本実施の形態のフロントエンド集積回路１では、ＡＧＣ信号入力切替スイッチ３０によって、ＲＦ回路部１０内のＲＦ可変利得増幅器１１及びベースバンド可変利得増幅器１３・１３へのＡＧＣ信号の入力として、デジタル復調回路部２０が出力する自動利得制御ループによる内部信号であるＡＧＣ信号を用いる場合と、自動利得制御ループを切り離して、ＡＧＣ信号入力切替信号ＴＥＳＴを直接与える場合とを切り替えることができる。
【００７４】
したがって、ＲＦ回路部１０の試験をする際に、ＡＧＣ信号に任意の固定値を与えることができ、増幅率特性等を直接容易に試験することができる。また、自動利得制御ループが収束するまでの待ち時間を設ける必要がなく、短時間に試験をすることができるので、テストにかかる費用を抑えることができる。
【００７５】
また、ＡＧＣ信号入力切替スイッチ３０は、ＡＧＣ信号入力切替信号ＴＥＳＴにより切り替えられるので、ＡＧＣ信号入力切替スイッチ３０の操作が容易である。
【００７６】
この結果、ＲＦ回路部１０に含まれるＲＦ可変利得増幅器１１及びベースバンド可変利得増幅器１３の増幅率特性やその他のＲＦ回路部１０のテストを容易に行い得るフロントエンド集積回路１を提供することができる。
【００７７】
また、本実施の形態のフロントエンド集積回路１では、ＡＧＣ信号入力切替スイッチ３０を切り替えるためのＡＧＣ信号入力切替信号ＴＥＳＴは、外部から入力されるので、フロントエンド集積回路１の内部に検査用の回路を追加してフロントエンド集積回路１を大型化することがない。したがって、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、チップ面積に対する制約が大きいときに有効である。
【００７８】
また、本実施の形態のフロントエンド集積回路１では、ＡＧＣ信号入力切替スイッチ３０を切り替えるためのＡＧＣ信号入力切替信号ＴＥＳＴは、テスト用切替信号発生回路３２から出力される。
【００７９】
したがって、外部接続用の検査用ピンを追加する必要がないため、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、検査用ピン数に対する制約が大きいときに有効である。
【００８０】
また、本実施の形態のフロントエンド集積回路１では、自動利得制御ループを切り離したときに、ＲＦ回路部１０内のＲＦ可変利得増幅器１１及びベースバンド可変利得増幅器１３・１３へのＡＧＣ信号の入力として、試験用制御電圧をテスト用ＡＧＣ信号として外部から与えることができる。
【００８１】
このため、外部からテスト用ＡＧＣ信号が入力されるので、フロントエンド集積回路１の内部に検査用の回路を追加して回路を大型化することがない。したがって、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、チップ面積に対する制約が大きいときに有効である。
【００８２】
また、本実施の形態のフロントエンド集積回路１では、直接与えられる試験用のテスト用ＡＧＣ信号を、フロントエンド集積回路１内に設けられたテスト用ＡＧＣ信号発生回路４２にて発生させることが可能である。
【００８３】
このため、外部接続用の検査用ピンを追加する必要がないので、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、検査用ピン数に対する制約が大きいときに有効である。
【００８４】
〔実施の形態２〕
本発明の他の実施の形態について図６に基づいて説明すれば、以下の通りである。なお、本実施の形態で述べる以外の構成は、前記実施の形態１と同じである。したがって、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【００８５】
前記実施の形態１では、切替手段としてのＡＧＣ信号入力切替スイッチ３０は、フロントエンド集積回路１の内部におけるＲＦ回路部１０及びデジタル復調回路部２０以外の部分に設けられていた。
【００８６】
しかし、本実施の形態のフロントエンド集積回路１におけるＡＧＣ信号入力切替スイッチ３０は、図６に示すように、デジタル復調回路部２０における増幅率制御回路２２の内部に形成されたものとなっている。
【００８７】
すなわち、本実施の形態のフロントエンド集積回路１におけるデジタル復調回路部２０の増幅率制御回路２２は、レベル検出器５１とＡＧＣ信号入力切替スイッチ３０と、試験用増幅率制御信号発生手段としての試験用増幅率制御信号発生器５２と、増幅率制御信号発生器５３とを有している。
【００８８】
そして、このデジタル復調回路部２０の増幅率制御信号発生器５３の出力は、デジタル／アナログ変換回路５４を通して、ＲＦ回路部１０のＲＦ可変利得増幅器１１及びベースバンド可変利得増幅器１３・１３に出力されるようになっている。
【００８９】
上記フロントエンド集積回路１では、デジタル復調回路部２０のアナログ／デジタル変換回路２１・２１の出力は、レベル検出器５１、及びＡＧＣ信号入力切替スイッチ３０を介して増幅率制御信号発生器５３に入力されるようになっている。さらに、増幅率制御信号発生器５３の出力は、デジタル／アナログ変換回路５４を通して、ＲＦ回路部１０に対してＡＧＣ信号がフィードバック入力されている。
【００９０】
一方、本実施の形態では、上記ＡＧＣ信号入力切替スイッチ３０には試験用増幅率制御信号発生器５２からの信号も入力されており、ＡＧＣ信号入力切替スイッチ３０によって、この試験用増幅率制御信号発生器５２からの信号と、レベル検出器５１からの信号とが切り替えられて、増幅率制御信号発生器５３に出力されるようになっている。
【００９１】
また、本実施の形態では、ＡＧＣ信号入力切替信号ＴＥＳＴは、ＡＧＣ信号入力切替スイッチ３０と試験用増幅率制御信号発生器５２との両方に入力されている。したがって、ＡＧＣ信号入力切替信号ＴＥＳＴがこれらＡＧＣ信号入力切替スイッチ３０及び試験用増幅率制御信号発生器５２の両方に入力されることによって、試験用増幅率制御信号発生器５２からは試験用増幅率制御信号が発生されるとともに、ＡＧＣ信号入力切替スイッチ３０も試験用増幅率制御信号側に選択されるようになっている。
【００９２】
この結果、増幅率制御回路２２は、通常動作時には、検出したベースバンド出力のレベルに応じてデジタルＡＧＣ信号を出力する。しかし、ＲＦ特性試験時には、増幅率制御回路２２は、試験に応じたデジタルＡＧＣ信号を固定値を出力する機能を有している。この増幅率制御回路２２はデジタル回路にて構成されるため、容易に試験用制御信号を生成することが可能である。
【００９３】
これにより、検査用ピンを追加することなく、ＡＧＣ信号を直接与えることが可能になる。
【００９４】
このように、本実施の形態のフロントエンド集積回路１では、デジタル復調回路部２０には、自動利得制御ループ内に、ＲＦ回路部１０内のＲＦ可変利得増幅器１１及びベースバンド可変利得増幅器１３・１３へのＡＧＣ信号を発生させる増幅率制御信号発生器５３を有する増幅率制御回路２２が設けられる。また、ＡＧＣ信号入力切替スイッチ３０は、増幅率制御回路２２における増幅率制御信号発生器５３の前段に設けられている。
【００９５】
このため、自動利得制御ループを切り離して直接与えるＲＦ可変利得増幅器１１及びベースバンド可変利得増幅器１３・１３の増幅率制御信号入力として、デジタル復調回路部２０の増幅率制御回路２２からの制御信号を用いることができる。
【００９６】
したがって、本実施の形態では、ＲＦ回路部１０とデジタル復調回路部２０とが１チップで構成されたフロントエンド集積回路１で特に有効である。
【００９７】
また、本実施の形態のフロントエンド集積回路１では、自動利得制御ループを切り離して、直接与えられる試験用のＡＧＣ信号に相当する試験用増幅率制御信号を増幅率制御信号発生器５３にＡＧＣ信号入力切替スイッチ３０を介して出力する試験用増幅率制御信号発生器５２は増幅率制御回路２２内に設けられている。
【００９８】
このため、外部接続用の検査用ピンを追加する必要がないので、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、検査用ピン数に対する制約が大きいときに有効である。
【００９９】
〔実施の形態３〕
本発明の他の実施の形態について図７に基づいて説明すれば、以下の通りである。なお、本実施の形態で述べる以外の構成は、前記実施の形態１と同じである。したがって、説明の便宜上、前記の実施の形態１及び実施の形態２の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１００】
本実施の形態のフロントエンド集積回路１では、前記実施の形態１及び実施の形態２の構成に加えて、図７に示すように、ＲＦ回路部１０を試験する際に、ベースバンドＩ／Ｑアナログ出力を、検査用出力端子としての検査用出力ピン６１・６２としてフロントエンド集積回路１の外部に取り出すことができるようになっている。
【０１０１】
すなわち、本実施の形態では、ＲＦ回路部１０におけるベースバンド可変利得増幅器１３・１３の出力は、スイッチ回路としてのＢＢＳ切替スイッチ６３・６４を通して、デジタル復調回路部２０のアナログ／デジタル変換回路２１に入力されるようになっている。
【０１０２】
そして、ＢＢＳ切替スイッチ６３・６４の他の出力は、駆動回路６５・６６を介して上記検査用出力ピン６１・６２に出力される。
【０１０３】
上記の構成により、デジタル復調回路部２０にＲＦ回路試験用の手段を設けることなく、ＲＦ回路部１０の増幅率特性、位相雑音、Ｉ／Ｑ位相差の特性試験を直接試験することができる。
【０１０４】
これにより、フロントエンド集積回路１を大型化させることなく、精度よくＲＦ回路部の試験を行うことができる。
【０１０５】
また、本実施の形態では、ベースバンドＩ／Ｑアナログ出力を取り出す際に、駆動回路６５・６６を設けている。
【０１０６】
このことにより、入力インピーダンスが低い測定器に対しても、高精度の測定に十分な信号レベルを供給することができる。
【０１０７】
また、本実施の形態では、駆動回路６５・６６はフロントエンド集積回路１の内部に設けている。これにより、フロントエンド集積回路１内に設けた２つの駆動回路６５・６６は、高い相対性を持たせることができ、精度よくＩ／Ｑ信号のレベル差、位相差を試験することができる。
【０１０８】
このように、本実施の形態のフロントエンド集積回路１では、ＢＢＳ切替スイッチ６３・６４を図示しない出力取り出し切替用制御信号にて制御することにより、ＲＦ回路部１０から出力されるベースバンドアナログ出力を、デジタル復調回路部２０に直接入力する場合と、検査用出力ピン６１・６２を介して外部に取り出す場合とを切り替える。
【０１０９】
このため、ＲＦ回路部１０の出力を直接取り出すことができるので、デジタル復調回路部２０にＲＦ回路試験用の手段を設けることなく、ＲＦ回路部１０の試験を行うことができる。
【０１１０】
したがって、フロントエンド集積回路１を大型化させることなく、精度良く、さらに短時間でＲＦ回路部１０の試験を行うことができ、製造及びテストにかかるコストを抑えることができる。
【０１１１】
また、本実施の形態のフロントエンド集積回路１では、検査用出力ピン６１・６２を介してフロントエンド集積回路１外に取り出す場合に、その出力信号に駆動回路６５・６６を付けたので、入力インピーダンスが低い測定器に対しても、高精度の測定に十分な信号レベルを供給することができる。
【０１１２】
また、本実施の形態では、駆動回路６５・６６はフロントエンド集積回路１の内部に設けられているので、駆動回路６５・６６は、高い相対性を持たせることができ、精度よくＩ／Ｑ信号のレベル差、位相差を試験することができる。
【０１１３】
なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１１４】
【発明の効果】
本発明の集積回路は、以上のように、ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、デジタル復調回路が出力する自動利得制御ループによる内部信号を用いる場合と、自動利得制御ループを切り離して、固定値信号を直接与える場合とを切り替える切替手段が設けられているとともに、上記切替手段は、切替制御信号により切り替えられるものである。
【０１１５】
それゆえ、ＲＦ回路の試験をする際に、増幅率制御信号に任意の固定値を与えることができ、増幅率特性等を直接容易に試験することができる。また、自動利得制御ループが収束するまでの待ち時間を設ける必要がなく、短時間に試験をすることができるので、テストにかかる費用を抑えることができる。
【０１１６】
また、切替手段は、切替制御信号により切り替えられるので、切替手段の操作が容易である。
【０１１７】
この結果、ＲＦ回路に含まれる可変利得増幅器の増幅率特性やその他のＲＦ回路のテストを容易に行い得る集積回路を提供することができるという効果を奏する。
【０１１８】
また、本発明の集積回路は、上記記載の集積回路において、前記切替手段を切り替えるための切替制御信号は、外部から入力されるものである。
【０１１９】
それゆえ、切替手段を切り替えるための切替制御信号は、外部から入力されるので、集積回路の内部に検査用の回路を追加して集積回路を大型化することがない。したがって、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、チップ面積に対する制約が大きいときに有効であるという効果を奏する。
【０１２０】
また、本発明の集積回路は、上記記載の集積回路において、前記切替手段を切り替えるための切替制御信号を出力する切替制御信号発生手段が設けられているものである。
【０１２１】
それゆえ、外部接続用の検査用ピンを追加する必要がないため、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、検査用ピン数に対する制約が大きいときに有効であるという効果を奏する。
【０１２２】
また、本発明の集積回路は、上記記載の集積回路において、前記ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、自動利得制御ループを切り離して、直接与えられる固定値信号は、外部から入力される試験用制御電圧であるものである。
【０１２３】
それゆえ、外部から試験用制御電圧が入力されるので、集積回路の内部に検査用の回路を追加して回路を大型化することがない。したがって、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、チップ面積に対する制約が大きいときに有効であるという効果を奏する。
【０１２４】
また、本発明の集積回路は、上記記載の集積回路において、前記ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、自動利得制御ループを切り離して、直接与えられる試験用の固定値信号を出力する試験用固定値信号発生手段が設けられているものである。
【０１２５】
それゆえ、外部接続用の検査用ピンを追加する必要がないので、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、検査用ピン数に対する制約が大きいときに有効であるという効果を奏する。
【０１２６】
また、本発明の集積回路は、上記記載の集積回路において、前記デジタル復調回路には、自動利得制御ループ内に、前記ＲＦ回路内の可変利得増幅器への増幅率制御信号を発生させる増幅率制御信号発生器を有する増幅率制御回路が設けられる一方、前記切替手段は、上記増幅率制御回路における上記増幅率制御信号発生器の前段に設けられているものである。
【０１２７】
それゆえ、自動利得制御ループを切り離して直接与える可変利得増幅器の増幅率制御信号入力として、デジタル復調回路の増幅率制御回路からの制御信号を用いることができるという効果を奏する。
【０１２８】
したがって、本発明では、ＲＦ回路とデジタル復調回路とが１チップで構成されたフロントエンド集積回路で特に有効である。
【０１２９】
また、本発明の集積回路は、上記記載の集積回路において、前記ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、自動利得制御ループを切り離して、直接与えられる試験用の固定値信号に相当する試験用増幅率制御信号を前記増幅率制御信号発生器に前記切替手段を介して出力する試験用増幅率制御信号発生手段が増幅率制御回路内に設けられているものである。
【０１３０】
それゆえ、外部接続用の検査用ピンを追加する必要がないので、製造コストを抑えた上で、試験時間を短くする効果が得られる。特に、検査用ピン数に対する制約が大きいときに有効であるという効果を奏する。
【０１３１】
また、本発明の集積回路は、上記記載の集積回路において、前記ＲＦ回路から出力されるベースバンドアナログ出力を、前記デジタル復調回路に直接入力する場合と、検査用出力端子を介して外部に取り出す場合とを、出力取り出し切替用制御信号により切り替えるスイッチ回路が設けられているものである。
【０１３２】
それゆえ、ＲＦ回路の出力を直接取り出すことができるので、デジタル復調回路にＲＦ回路試験用の手段を設けることなく、ＲＦ回路の試験を行うことができる。
【０１３３】
したがって、集積回路を大型化させることなく、精度良く、さらに短時間でＲＦ回路の試験を行うことができ、製造及びテストにかかるコストを抑えることができるという効果を奏する。
【０１３４】
また、本発明の集積回路は、上記記載の集積回路において、前記スイッチ回路と検査用出力端子との間には、駆動回路が設けられているものである。
【０１３５】
それゆえ、検査用ピンとして集積回路外に取り出す場合に、その出力信号に駆動回路を付けたので、入力インピーダンスが低い測定器に対しても、高精度の測定に十分な信号レベルを供給することができるという効果を奏する。
【０１３６】
また、本実施の形態では、駆動回路は集積回路の内部に設けられているので、駆動回路は、高い相対性を持たせることができ、精度よくＩ／Ｑ信号のレベル差、位相差を試験することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明におけるフロントエンド集積回路の実施の一形態を示すブロック図である。
【図２】ＡＧＣ信号入力切替スイッチのＡＧＣ信号入力切替信号を、外部から入力するフロントエンド集積回路を示すブロック図である。
【図３】ＡＧＣ信号入力切替スイッチのＡＧＣ信号入力切替信号を、試験用切替信号発生回路にて発生させるフロントエンド集積回路を示すブロック図である。
【図４】ＡＧＣ信号入力切替スイッチのテスト用ＡＧＣ信号を、外部から入力するフロントエンド集積回路を示すブロック図である。
【図５】ＡＧＣ信号入力切替スイッチのテスト用ＡＧＣ信号を、試験用ＡＧＣ信号発生回路にて発生させるフロントエンド集積回路を示すブロック図である。
【図６】ＡＧＣ信号入力切替スイッチのテスト用ＡＧＣ信号を、試験用ＡＧＣ信号発生回路にて発生させるフロントエンド集積回路を示すブロック図である。
【図７】ＲＦ回路部から出力されるベースバンドアナログ出力を、デジタル復調回路部に直接入力する場合と、検査用出力端子を介して外部に取り出す場合とを、出力取り出し切替用制御信号により切り替えるスイッチ回路が設けられているフロントエンド集積回路を示すブロック図である。
【図８】従来のフロントエンド集積回路の構成を示すブロック図である。
【符号の説明】
１ フロントエンド集積回路
１０ ＲＦ回路部（ＲＦ回路）
１１ ＲＦ可変利得増幅器（可変利得増幅器）
１３ ベースバンド可変利得増幅器（可変利得増幅器）
２０ デジタル復調回路部（デジタル復調回路）
２１ アナログ／デジタル変換回路
２２ 増幅率制御回路
３０ ＡＧＣ信号入力切替スイッチ（切替手段）
３２ テスト用切替信号発生回路（切替制御信号発生手段）
４２ テスト用ＡＧＣ信号発生回路（試験用固定値信号発生手段）
５２ 試験用増幅率制御信号発生器（試験用増幅率制御信号発生手段）
５３ 増幅率制御信号発生器
６１ 検査用出力ピン（検査用出力端子）
６２ 検査用出力ピン（検査用出力端子）
６３ ＢＢＳ切替スイッチ（スイッチ回路）
６５ 駆動回路
６６ 駆動回路
ＡＧＣ信号 増幅率制御信号
ＴＥＳＴ ＡＧＣ信号入力切替信号（切替制御信号）
Claims (9)
- 可変利得増幅器を有するＲＦ回路と増幅率制御回路を有するデジタル復調回路とを１パッケージで構成したフロントエンドの集積回路において、
上記ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、上記デジタル復調回路が出力する自動利得制御ループによる内部信号を用いる場合と、自動利得制御ループを切り離して、固定値信号を直接与える場合とを切り替える切替手段が設けられているとともに、
上記切替手段は、切替制御信号により切り替えられることを特徴とする集積回路。 - 前記切替手段を切り替えるための切替制御信号は、外部から入力されることを特徴とする請求項１記載の集積回路。
- 前記切替手段を切り替えるための切替制御信号を出力する切替制御信号発生手段が設けられていることを特徴とする請求項１記載の集積回路。
- 前記ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、自動利得制御ループを切り離して、直接与えられる固定値信号は、外部から入力される試験用制御電圧であることを特徴とする請求項１記載の集積回路。
- 前記ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、自動利得制御ループを切り離して、直接与えられる試験用の固定値信号を出力する試験用固定値信号発生手段が設けられていることを特徴とする請求項１記載の集積回路。
- 前記デジタル復調回路には、自動利得制御ループ内に、前記ＲＦ回路内の可変利得増幅器への増幅率制御信号を発生させる増幅率制御信号発生器を有する増幅率制御回路が設けられる一方、
前記切替手段は、上記増幅率制御回路における上記増幅率制御信号発生器の前段に設けられていることを特徴とする請求項１記載の集積回路。 - 前記ＲＦ回路内の可変利得増幅器への増幅率制御信号の入力として、自動利得制御ループを切り離して、直接与えられる試験用の固定値信号に相当する試験用増幅率制御信号を前記増幅率制御信号発生器に前記切替手段を介して出力する試験用増幅率制御信号発生手段が増幅率制御回路内に設けられていることを特徴とする請求項６記載の集積回路。
- 前記ＲＦ回路から出力されるベースバンドアナログ出力を、前記デジタル復調回路に直接入力する場合と、検査用出力端子を介して外部に取り出す場合とを、出力取り出し切替用制御信号により切り替えるスイッチ回路が設けられていることを特徴とする請求項１記載の集積回路。
- 前記スイッチ回路と検査用出力端子との間には、駆動回路が設けられていることを特徴とする請求項８記載の集積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003058126A JP2004274111A (ja) | 2003-03-05 | 2003-03-05 | 集積回路 |
| CNA200310122299XA CN1527555A (zh) | 2003-03-05 | 2003-12-23 | 集成电路 |
| US10/758,006 US7333574B2 (en) | 2003-03-05 | 2004-01-16 | Integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003058126A JP2004274111A (ja) | 2003-03-05 | 2003-03-05 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004274111A true JP2004274111A (ja) | 2004-09-30 |
Family
ID=32923557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003058126A Withdrawn JP2004274111A (ja) | 2003-03-05 | 2003-03-05 | 集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7333574B2 (ja) |
| JP (1) | JP2004274111A (ja) |
| CN (1) | CN1527555A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2045916B1 (en) * | 2007-10-01 | 2014-12-17 | JDS Uniphase Corporation | Automatic gain control stress measurement for digital carriers |
| JP4968146B2 (ja) * | 2008-03-31 | 2012-07-04 | ソニー株式会社 | 放送信号受信機およびその受信制御方法、並びにｉｃ |
| JP2009253558A (ja) * | 2008-04-03 | 2009-10-29 | Sony Corp | 電子機器、電子機器の調整方法およびｉｃ |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5267272A (en) * | 1988-10-24 | 1993-11-30 | Hughes Aircraft Company | Receiver automatic gain control (AGC) |
| US5029182A (en) * | 1988-10-24 | 1991-07-02 | Hughes Aircraft Company | Automatic gain control (AGC) for frequency hopping receiver |
| US5142695A (en) * | 1991-03-21 | 1992-08-25 | Novatel Communications, Ltd. | Cellular radio-telephone receiver employing improved technique for generating an indication of received signal strength |
| JP2001068953A (ja) * | 1999-08-26 | 2001-03-16 | Nec Wireless Networks Ltd | 利得制御回路の手動利得設定方式およびその方法 |
| JP3647756B2 (ja) | 2001-02-06 | 2005-05-18 | シャープ株式会社 | 半導体集積回路 |
-
2003
- 2003-03-05 JP JP2003058126A patent/JP2004274111A/ja not_active Withdrawn
- 2003-12-23 CN CNA200310122299XA patent/CN1527555A/zh active Pending
-
2004
- 2004-01-16 US US10/758,006 patent/US7333574B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1527555A (zh) | 2004-09-08 |
| US7333574B2 (en) | 2008-02-19 |
| US20040174942A1 (en) | 2004-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101226185B1 (ko) | 믹서 오프셋을 보정하기 위한 장치 및 방법 | |
| US7257385B2 (en) | Wireless communication semiconductor integrated circuit device and wireless communication system | |
| JP4468422B2 (ja) | カーテシアンループを用いた無線送信装置 | |
| US8229384B2 (en) | Filter circuit and receiving apparatus | |
| US20070093225A1 (en) | Semiconductor integrated circuit device and wireless communication system | |
| US7085587B2 (en) | Signal processing semiconductor integrated circuit device and wireless communication system | |
| KR101309856B1 (ko) | 자체 진단 트랜스시버 아키텍처 및 관련된 방법 | |
| JP2003338752A (ja) | 周波数シンセサイザ回路 | |
| CN102176655A (zh) | 具有转换/控制装置的自动校准直接转换发射器 | |
| US7808326B2 (en) | PLL circuit | |
| TWI670931B (zh) | 可量測傳送端鏡像抑制比的傳送電路 | |
| WO1994017598A1 (en) | Communication apparatus | |
| JP2005210261A (ja) | 無線通信システムおよび高周波ｉｃ | |
| JP4108560B2 (ja) | 高周波受信装置 | |
| JP2004274111A (ja) | 集積回路 | |
| JP5106442B2 (ja) | カーテシアンループを用いた無線送信装置 | |
| TWI517605B (zh) | 內建自我測試功能之信號處理系統、其測試方法以及測試訊號產生器 | |
| JP2005217557A (ja) | 高周波電力増幅回路 | |
| JP4030924B2 (ja) | 高周波受信装置 | |
| JP2014192783A (ja) | 無線周波数アナログ集積回路 | |
| CN118036761A (zh) | 量子比特接口电路及量子比特计算系统 | |
| JP3690583B2 (ja) | 測定装置 | |
| JP3313664B2 (ja) | 半導体装置の試験方法 | |
| JP2006101072A (ja) | 高周波電力増幅回路 | |
| JP3953131B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |