JP2000312200A - Ｃｄｍａ方式受信機のパラレル型干渉キャンセラ - Google Patents

Abstract

(57)【要約】 【課題】本発明はＣＤＭＡ方式受信機のパラレル型干渉
キャンセラに関するものであり、干渉キャンセル部が例
えば複数の周波数及びセクタからの信号から干渉レプリ
カを生成した場合にも、特性を劣化させることなく干渉
除去部側合成部への信号線数を削減することを目的とす
る。 【解決手段】各チャネル対応に設けられて受信信号から
干渉レプリカを生成する複数の干渉キャンセル部〔１
（１）〜１（ｋ）〕と、シリアル接続された複数の干渉
レプリカ合成部であってその各々に少なくとも１以上の
干渉キャンセル部からの干渉レプリカが入力されている
もの〔６（１）〜６（ｋ）〕と、該シリアル接続におけ
る最下流の干渉レプリカ合成部からの合成干渉レプリカ
を該受信信号から差し引く干渉除去部（５）とを備え
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＤＭＡ方式受信
機のパラレル型干渉キャンセラに関するものである。

【０００２】ワイヤレスマルチメディア通信を実現する
次世代移動通信システムとして、ＤＳ−ＣＤＭＡ（直接
拡散−符号分割多元接続）技術を用いたディジタルセル
ラ無線通信システムの開発が進められている。ＣＤＭＡ
方式は、符号によりチャネルを割り当てて、複数のチャ
ネルの通信を同時に行う方式であるが、受信波の復号に
あたっては同時に通話を行っている他チャネルからの信
号が干渉波となるため、結果として同時通話可能なチャ
ネル数（チャネル容量）が制限される。このため、干渉
キャンセラや適応アレーアンテナ等の干渉抑圧技術の適
用が容量増加に有効である。

【０００３】本発明は、かかる干渉キャンセラの一つで
あるパラレル型干渉キャンセラに関するものであり、か
かるパラレル型干渉キャンセラを実現する際には、干渉
レプリカの伝送に伴う配線数を削減することが必要とさ
れている。

【０００４】

【従来の技術】ＤＳ−ＣＤＭＡの干渉抑圧技術として、
シリアル型、パラレル型干渉キャンセラが数多く発表さ
れている。シリアル型は、遅延が大きいという問題があ
り、パラレル型には、干渉レプリカの伝送に数多くの配
線数が必要になるという問題がある。

【０００５】図９には、かかるパラレル型干渉キャンセ
ラを搭載したＤＳ−ＣＤＭＡ方式の基地局受信装置の構
成例が示される。この受信装置はＱＰＳＫ変調方式を用
いている。アンテナ２０で受信されたＣＤＭＡ受信波は
受信機２１によりベースバンド帯信号に復調され、Ａ／
Ｄ変換器２２でディジタル信号化されてパスサーチ回路
２３を経た後に、干渉キャンセラ２４に入力される。こ
の干渉キャンセラ２４は内部で干渉レプリカを生成して
受信信号から差し引くことで、移動局間の非同期により
生じる拡散コード間の干渉（すなわち他チャネルからの
干渉）を除去する。干渉除去された受信信号（残差信
号）は各ユーザ（各チャネル１〜ｋ）の復調部７（１）
〜７（ｋ）にそれぞれ入力されて復調データが生成され
る。

【０００６】図１０にはパラレル型干渉キャンセラの基
本的な構成が示される。このパラレル型干渉キャンセラ
１０では、受信信号は各ユーザ（各チャネルあるいは各
コード）対応の干渉キャンセル部（Interference Cance
ller Unit ：ＩＣＵ、あるいは干渉レプリカ生成部とも
いう）１（１）〜１（ｋ）にそれぞれ入力されるととも
に、遅延部２を経て干渉除去部（減算器）５に入力され
る。各干渉キャンセル部１（１）〜１（ｋ）では、受信
信号中のパイロットシンボルを用いて各チャネルのパス
（伝搬路）のチャネル推定（伝送路における位相回転と
振幅変動の推定）を行い、推定されたチャネル推定値
（位相と振幅を表す複素値）の複素共役値を、受信信号
を逆拡散した逆拡散信号に乗じることで、受信信号から
伝送路の影響を取り除き、その除去後の受信信号につい
てデータシンボルの復調（仮判定）を行い、得られた仮
判定値（仮判定シンボル）に上記のチャネル推定値を再
び乗じてシンボルレプリカを生成するとともに、このシ
ンボルレプリカを再び再拡散することで干渉レプリカを
生成するものである。

【０００７】全ての干渉キャンセル部１（１）〜１
（ｋ）はパラレルに接続されており、それぞれの干渉キ
ャンセル部１（１）〜１（ｋ）で生成された干渉レプリ
カは合成部（加算器）３にそれぞれ導かれて一つに加算
合成され、高周波成分除去用のＦＩＲフィルタ４で帯域
制限を加えた後に、干渉除去部５に入力され、その加算
合成出力が遅延部２を経た元の受信信号から差し引かれ
て干渉除去が行われる。この従来例の干渉キャンセラの
ステージ数は１ステージであり、最小の処理遅延で干渉
除去が行われている。干渉除去された受信信号（残差信
号）は復調部７（１）〜７（ｋ）に入力される。

【０００８】各干渉キャンセル部１（１）〜１（ｋ）か
らは、干渉レプリカと同時に、各パス（各ユーザ）毎に
シンボルレートの復調信号（シンボルレプリカ）が出力
され、それぞれ各ユーザに対応する復調部７（１）〜７
（ｋ）に伝送される。各復調部７（１）〜７（ｋ）はこ
れらのシンボルレプリカと干渉除去された受信信号とに
基づいて自チャネルのデータシンボルの復調データを生
成する。

【０００９】図１１は上記の干渉キャンセル部１の構成
例を示すものである。この干渉キャンセル部は３フィン
ガ／１ブランチで受信信号のＲＡＫＥ（レイク）合成を
行うものであり、生成したチャネル推定値を用いて受信
信号の逆拡散信号から伝送路の影響を除去する各フィン
ガ毎のユニット部１０₁ 〜１０₃ 、伝送路の影響を除去
した逆拡散信号をＩ／Ｑチャネル毎にレイク合成するレ
イク合成部１１_I ，１１_Q 、レイク合成後の逆拡散信号
をＩ／Ｑチャネル毎に復調（仮判定）する判定部１
２_I ，１２_Q 、この仮判定値（仮判定シンボル）とチャ
ネル推定値を用いてシンボルレプリカと干渉レプリカを
生成する各フィンガ毎のユニット部１３₁ 〜１３₃ 、得
られた各フィンガ毎の干渉レプリカをレイク合成する合
成部１５などからなる。なお、１４はＱチャネル側の判
定データについて、復調したパイロットシンボルに代え
て既知のパイロットシンボルを挿入するためのセレクタ
である。

【００１０】ここで、ユニット部１０は、受信信号をデ
ータシンボルが乗せられているＩチャネルとパイロット
シンボル等（ＴＰＣ、ＴＦＣＩビットを含む）が乗せら
れているＱチャネルに分け、それぞれの受信信号を逆拡
散し、Ｑチャネル側については受信信号中のパイロット
シンボル情報をチャネル推定部に導いてこのパイロット
シンボルに基づいて伝送路での位相回転量と振幅変動量
をチャネル推定し、そのチャネル推定値の複素共役信号
をＩ／Ｑチャネルの逆拡散信号にそれぞれ乗じて伝送路
で加えられた影響（位相回転と振幅変動）を除去する。
この処理を各フィンガ毎に行い、得られた逆拡散信号を
合成部１１でレイク合成した後に、判定部１２でシンボ
ルを復調（仮判定）して、その仮判定データを後段のユ
ニット部１３にそれぞれ伝送する。なお、Ｑチャネルに
ついては復調したパイロットシンボルに代えて既知のパ
イロットシンボルをセレクタ１４で挿入することで確度
を高めている。各フィンガのユニット部１３₁ 〜１３₃
では各チャネルの逆拡散信号にチャネル推定値を乗じる
ことで、伝送路で生じた影響を再び受信信号に加えてシ
ンボルレプリカを生成し、さらにこのシンボルレプリカ
を再拡散することで干渉レプリカを生成する。得られた
各フィンガ毎の干渉レプリカが合成部１５でレイク合成
されて出力される。

【００１１】図１２には復調部７の構成例が示される。
この構成例は３フィンガ／１ブランチ型のものである。
この復調部７には、干渉除去部５からの干渉除去された
受信信号と対応する干渉キャンセル部１からのシンボル
レプリカが入力される。ユニット部７０は入力された受
信信号を逆拡散したＩ／Ｑチャネル毎の逆拡散信号にシ
ンボルレプリカを加えて確度を高め、Ｑチャネル側では
チャネル推定部でパイロットシンボルに基づいてチャネ
ル推定値を得て、その複素共役値を元の逆拡散信号にＩ
／Ｑチャネル毎に乗じて伝搬路での影響を除去し、この
影響除去後の各フィンガの逆拡散信号をＩ／Ｑチャネル
毎に合成部７１でレイク合成し、その合成後の逆拡散信
号をＩチャネル側ではデータ復号部７２にて復号してデ
ータシンボルを生成し、Ｑチャネル側では判定部７３で
判定してＴＰＣビットとＴＦＣＩビットを生成する。

【００１２】このように、上述のパラレル型干渉キャン
セラでは、他チャネルからの干渉を除去することができ
る。

【００１３】

【発明が解決しようとする課題】ＤＳ−ＣＤＭＡ方式の
基地局では、通常、数十〜数百チャネルというチャネル
数を収容するために、そのチャネル数分の各干渉キャン
セル部からの干渉レプリカを一つに纏める干渉除去部側
合成部に対して干渉レプリカの信号線が集中してしま
い、配線が困難になるという問題が起きている。また、
各干渉キャンセル部を周波数やセクタ分割に依らない構
成にした場合には、干渉レプリカ合成部としてその分の
数（使用周波数の数×セクタ数）が必要になるために、
各干渉キャンセル部からの干渉レプリカ信号線の接続
は、全ての干渉レプリカ信号線を上記全ての干渉除去部
側合成部にそれぞれ接続しなければならず、接続信号線
の数が極度に増大するという問題がある。また、基盤内
での干渉レプリカを合成し、干渉除去部側合成部に伝送
する場合にも、チャネル数が多い場合には同様のことが
起きる。

【００１４】本発明はかかる問題点に鑑みてなされたも
のであり、干渉キャンセル部が例えば複数の周波数及び
セクタからの信号から干渉レプリカを生成した場合に
も、特性を劣化させることなく干渉除去部側合成部への
信号線数を削減することを目的とする。

【００１５】

【課題を解決するための手段および作用】図１は本発明
にかかる原理説明図である。上述の課題を解決するため
に、本発明にかかるＣＤＭＡ方式受信機のパラレル型干
渉キャンセラは、各チャネル対応に設けられて受信信号
から干渉レプリカを生成する複数の干渉キャンセル部
〔１（１）〜１（ｋ）〕と、シリアル接続された複数の
干渉レプリカ合成部であってその各々に少なくとも１以
上の干渉キャンセル部からの干渉レプリカが入力されて
いるもの〔６（１）〜６（ｋ）〕と、該シリアル接続に
おける最下流の干渉レプリカ合成部からの合成干渉レプ
リカを該受信信号から差し引く干渉除去部（５）とを備
える。該各干渉レプリカ合成部は、上流側の干渉レプリ
カ合成部からの合成干渉レプリカと該入力されている１
以上の干渉キャンセラ部からの干渉レプリカとを加算合
成して下流側の干渉レプリカ合成部に出力するように構
成する。この干渉レプリカ合成部は、図２に示すような
加算器により構成することができ、処理しているチャネ
ルの干渉レプリカと前段からの合成された合成干渉レプ
リカを加算合成することができる。かかる干渉レプリカ
合成部からの合成干渉レプリカ信号をシリアルに接続し
て最終的に干渉除去部に導くことで、多チャネル処理時
における干渉除去部への信号線の集中を防ぐことができ
る。

【００１６】ここで、図１に示すように、該複数の干渉
レプリカ合成部は各チャネル対応に設けられていて、各
干渉レプリカ合成部には対応するチャネルの干渉キャン
セラ部からの干渉レプリカが一つ入力されるように構成
できる。

【００１７】また、該複数の干渉レプリカ合成部は基盤
毎もしくはＬＳＩ毎に設けられていて、各干渉レプリカ
合成部にはその基盤もしくはＬＳＩ内に搭載された干渉
キャンセラ部からの干渉レプリカが入力されるように構
成できる。

【００１８】また、該干渉レプリカ合成部の干渉レプリ
カ入力側または該干渉キャンセラ部の受信信号入力側
に、干渉レプリカ伝送における処理遅延補正を行う遅延
調整部を設けることができる。この遅延調整部により、
処理しているチャネルの干渉レプリカと前段からの合成
干渉レプリカとの信号タイミングの同期を取ることがで
きる。

【００１９】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。

【００２０】〔実施例１〕図３には本発明の実施例１と
してのＣＤＭＡ方式受信機のパラレル型干渉キャンセラ
が示される。このパラレル型干渉キャンセラは前述の図
９に示した干渉キャンセラ２４の位置に配置される。こ
のパラレル型干渉キャンセラ内には、干渉キャンセル部
搭載用の基盤（またはＬＳＩ）がｍ個組み込まれてお
り、各基盤８にはそれぞれ１個の干渉レプリカ（ＩＲ）
合成部６とｋチャネル分の干渉キャンセル部１とが搭載
されており、各基盤８内では、その基盤に搭載されてい
る干渉キャンセル部１の干渉レプリカが同じ基盤内の干
渉レプリカ合成部６に入力される。各基盤８の干渉レプ
リカ合成部６間はシリアルに接続されており、各干渉レ
プリカ合成部６は、図４に示すような加算器構成からな
り、自基盤内の複数の干渉キャンセル部１からの干渉レ
プリカと上流側の干渉レプリカ合成部６からの合成干渉
レプリカとを加算し、その合成結果を合成干渉レプリカ
としてさらに下流側の干渉レプリカ合成部６に出力す
る。最下流の干渉レプリカ合成部６（ｍ）はその合成干
渉レプリカを干渉除去部５側のフィルタ４に伝送する。
なお、最上流の干渉レプリカ合成部６には合成干渉レプ
リカとして“００００”の信号が入力される。

【００２１】なお、この図３の構成では、各チャネル対
応（すなわちｋｍ個）の復調部７（１）〜７（ｋｍ）が
図示を省略されている。この復調部７（１）〜７（ｋ
ｍ）には、干渉キャンセル部１（１）〜１（ｋｍ）か
ら、従来例のシンボルレプリカに代えて、仮判定値とチ
ャネル推定値とがそれぞれ入力される。

【００２２】本実施例では、基盤（もしくはＬＳＩ）毎
にその基盤内の干渉レプリカ合成部によって合成された
干渉レプリカを合成干渉レプリカとして次の基盤へと送
り、その次基盤内の干渉レプリカ合成部によって該次基
盤内の干渉キャンセル部からの干渉レプリカとさらに合
成することを繰り返すことにより、干渉除去部に対して
の信号線の集中をなくしている。但し、最初の基盤の
み、干渉レプリカ合成部での干渉レプリカの合成は、そ
の基盤内の干渉キャンセル部の干渉レプリカだけの合成
となる。そのため、最初の基盤の他基盤からの合成干渉
レプリカの入力には、”００００”が入力されている。

【００２３】図５にはこの実施例における干渉キャンセ
ル部１の構成例が示される。この干渉キャンセル部１は
３フィンガ／１ブランチで受信信号のＲＡＫＥ（レイ
ク）合成を行うものであり、生成したチャネル推定値を
用いて受信信号の逆拡散信号から伝送路の影響を除去す
る各フィンガ毎のユニット部１０₁ 〜１０₃ 、伝送路の
影響を除去した逆拡散信号をＩ／Ｑチャネル毎にレイク
合成するレイク合成部１１_I ，１１_Q 、レイク合成後の
逆拡散信号をＩ／Ｑチャネル毎に復調（仮判定）する判
定部１２_I ，１２_Q 、この仮判定値（仮判定シンボル）
に減衰係数αを乗じて仮判定値としてその分岐出力を復
調部７側にも出力する乗算部１６_I ，１６ _Q 、この仮判
定値にさらに減衰係数βを乗じて出力する乗算部１
７_I ，１７_Q 、この減衰係数α，βを乗じた仮判定値に
チャネル推定値を乗じることで元の伝搬路の位相・振幅
特性を再び付加したシンボルレプリカを生成してそれを
さらに再拡散することで干渉レプリカを生成する各フィ
ンガ毎のユニット部１３₁ 〜１３ ₃ 、得られた各フィン
ガ毎の干渉レプリカをレイク合成する合成部１５などか
らなる。なお、１４はＱチャネル側の判定データについ
て、復調したパイロットシンボルに代えて既知のパイロ
ットシンボルを挿入するためのセレクタである。

【００２４】ユニット部１０は、受信信号をデータシン
ボルが乗せられているＩチャネルとパイロットシンボル
等（ＴＰＣ、ＴＦＣＩビットを含む）が乗せられている
Ｑチャネルに分け、それぞれの受信信号を逆拡散し、Ｑ
チャネル側については受信信号中のパイロットシンボル
情報をチャネル推定部に導いてこのパイロットシンボル
に基づいて伝送路での位相回転量と振幅変動量をチャネ
ル推定し、そのチャネル推定値の複素共役信号をＩ／Ｑ
チャネルの逆拡散信号にそれぞれ乗じて伝送路で加えら
れた影響（位相回転と振幅変動）を除去する。この処理
を各フィンガ毎に行い、得られたＩ／Ｑチャネルの逆拡
散信号を合成部１１_I ，１１_Q でそれぞれレイク合成し
た後に、判定部１２_I ，１２_Q でそれぞれシンボルを復
調（仮判定）して、その仮判定データに減衰係数α，β
を乗じて後段のユニット部１３にそれぞれ伝送する。な
お、Ｑチャネルについては復調したパイロットシンボル
に換えて既知のパイロットシンボルをセレクタ１４で挿
入することで確度を高めている。各フィンガのユニット
部１３₁ 〜１３₃ ではＩ／Ｑチャネルの逆拡散信号にそ
れぞれチャネル推定値を乗じることで、伝送路で生じた
影響を再び加えてシンボルレプリカを生成し、さらにこ
のシンボルレプリカを再拡散することで干渉レプリカを
生成する。得られた各フィンガ毎の干渉レプリカは合成
部１５でレイク合成されて出力される。

【００２５】図６には復調部７の構成例が示される。こ
の構成例は３フィンガ／１ブランチ型のものである。こ
の復調部７には、干渉除去部５からの干渉除去された受
信信号と、対応する干渉キャンセル部１からのチャネル
推定値と仮判定値が入力される。ユニット部７０は、入
力されるチャネル推定値と仮判定値を互いに乗じること
で内部でシンボルレプリカを生成しており、入力された
受信信号を逆拡散したＩ／Ｑチャネル毎の逆拡散信号に
上記シンボルレプリカを加算して確度を高め、Ｑチャネ
ル側ではチャネル推定部でパイロットシンボルに基づい
てチャネル推定値を得て、その複素共役値を元の逆拡散
信号にＩ／Ｑチャネル毎に乗じて伝搬路での影響を除去
し、この影響除去後の各フィンガの逆拡散信号をＩ／Ｑ
チャネル毎に合成部７１_I ，７１_Q でレイク合成し、そ
の合成後の逆拡散信号をＩチャネル側ではデータ復号部
７２にて復号してデータシンボルを生成し、Ｑチャネル
側では判定部７３で判定してＴＰＣビットとＴＦＣＩビ
ットを生成する。

【００２６】なお、この実施例のように、干渉キャンセ
ル部１から復調部７に渡す情報を従来のシンボルレプリ
カに代えて仮判定値とチャネル推定値にして、復調部７
側でこの仮判定値とチャネル推定値とを乗じてシンボル
レプリカを生成するように構成すると、その干渉キャン
セル部１と復調部７間の信号線の信号速度を大幅に低く
することができ、干渉キャンセル部１と復調部７間に高
速バス配線等を使わなくともよいようになる。

【００２７】〔実施例２〕図７には本発明の実施例２と
してのＣＤＭＡ方式受信機のパラレル型干渉キャンセラ
が示される。この実施例２は、各基盤８内において、そ
の基盤内の複数の干渉キャンセル部からの干渉レプリカ
を遅延調整部９を経てから干渉レプリカ合成部６に入力
している点が、前述の実施例１と相違している。これ
は、干渉レプリカ合成部６からの出力が、基盤（もしく
はＬＳＩ）間で同期のためのフリップフロップ等でのデ
ータのタイミング打ち直し処理を行うことによる処理遅
延を持つ場合に、各基盤の干渉レプリカ合成部６の入力
側で自基盤内の干渉レプリカに対して、前段（上流側）
干渉レプリカ合成部６でのフリップフロップの遅延分だ
け処理遅延を加えることで、自基盤内の干渉レプリカと
前段基盤からの合成干渉レプリカの同期を取る構成とし
ているものである。

【００２８】〔実施例３〕図８は本発明の実施例３とし
てのＣＤＭＡ方式受信機のパラレル型干渉キャンセラが
示される。この実施例３は上述の実施例２と同じ目的、
すなわち自基盤内の干渉レプリカと前段基盤からの合成
干渉レプリカの同期を取る構成としているものである
が、相違点として、遅延調整部９を干渉レプリカ合成部
６の入力側に挿入するのに代えて、干渉キャンセル部１
の入力側に設けている点であり、その動作原理は上述し
た実施例２と同じである。

【００２９】本発明の実施にあたっては種々の変形形態
が可能である。例えば上述の実施例では、シリアル接続
された干渉レプリカ合成部からの合成干渉レプリカは最
終的には１本だけに纏められて干渉除去部側に伝送され
るが、本発明はこれに限られるものではなく、例えば全
チャネルに対応する全部の干渉キャンセル部１を複数の
グループ（例えば２グループ）に分割し、各グループ内
において上述の各実施例１〜３の技術を適用し、各グル
ープで纏めた合成干渉レプリカをそれぞれ別々の信号線
で最終的に干渉除去部側に伝送するものであってもよ
く、これによっても干渉レプリカ伝送用の信号線の数を
従来に比べて大幅に削減することができる。

【００３０】

【発明の効果】本発明では、干渉レプリカ合成部を例え
ば各干渉キャンセル部もしくは基盤及びＬＳＩ毎に持
ち、シリアル接続することにより、従来問題となってい
た干渉除去部に対する干渉レプリカ信号線の集中を防
ぎ、パラレル型干渉キャンセラの多チャンネル化を可能
としている。

【図面の簡単な説明】

【図１】本発明に係る原理説明（全体構成）のための図
である。

【図２】本発明に係る原理説明（干渉レプリカ合成部の
構成例）のための図である。

【図３】本発明の実施例１としてのＣＤＭＡ方式受信機
のパラレル型干渉キャンセラを示す図である。

【図４】実施例１における干渉レプリカ合成部の構成例
を示す図である。

【図５】実施例１における干渉キャンセル部の構成例を
示す図である。

【図６】実施例１における復調部７の構成例を示す図で
ある。

【図７】本発明の実施例２としてのＣＤＭＡ方式受信機
のパラレル型干渉キャンセラを示す図である。

【図８】本発明の実施例３としてのＣＤＭＡ方式受信機
のパラレル型干渉キャンセラを示す図である。

【図９】干渉キャンセラを搭載した基地局受信装置の構
成例を示す図である。

【図１０】従来のパラレル型干渉キャンセラの構成例を
示す図である。

【図１１】従来のパラレル型干渉キャンセラにおける干
渉キャンセル部１の構成例を示す図である。

【図１２】従来のパラレル型干渉キャンセラにおける復
調部７の構成例を示す図である。

【符号の説明】

１ 干渉キャンセル部 ２ 遅延部 ３ 合成部 ４ フィルタ ５ 干渉除去部 ６ 干渉レプリカ合成部 ７ 復調部 ８ 基盤（またはＬＳＩ） ９ 遅延調整部 １０₁ 〜１０₃ 、１３₁ 〜１３₃ 、７０₁ 〜７０₃ 各
フィンガ毎のユニット部 １１_I ，１１_Q 、１５ レイク合成部 １２_I ，１２_Q 、７１_I ，７１_Q 、７３ 判定部 １４ セレクタ １６_I ，１６_Q 、１７_I ，１７_Q 減衰係数の乗算部 ７２ データ復号部 ２０ アンテナ ２１ 受信部 ２２ Ａ／Ｄ変換器 ２３ パスサーチ回路 ２４ 干渉キャンセラ

Claims (4)

【特許請求の範囲】
1. 【請求項１】各チャネル対応に設けられて受信信号から
   干渉レプリカを生成する複数の干渉キャンセル部と、 シリアル接続された複数の干渉レプリカ合成部であって
   その各々に少なくとも１以上の干渉キャンセル部からの
   干渉レプリカが入力されているものと、 該シリアル接続における最下流の干渉レプリカ合成部か
   らの合成干渉レプリカを該受信信号から差し引く干渉除
   去部とを備え、 該各干渉レプリカ合成部は、上流側の干渉レプリカ合成
   部からの合成干渉レプリカと該入力されている１以上の
   干渉キャンセラ部からの干渉レプリカとを加算合成して
   下流側の干渉レプリカ合成部に出力するように構成され
   た、ＣＤＭＡ方式受信機のパラレル型干渉キャンセラ。
2. 【請求項２】該複数の干渉レプリカ合成部は各チャネル
   対応に設けられていて、各干渉レプリカ合成部には対応
   するチャネルの干渉キャンセラ部からの干渉レプリカが
   一つ入力されるように構成されている請求項１記載のＣ
   ＤＭＡ方式受信機のパラレル型干渉キャンセラ。
3. 【請求項３】該複数の干渉レプリカ合成部は基盤毎もし
   くはＬＳＩ毎に設けられていて、各干渉レプリカ合成部
   にはその基盤もしくはＬＳＩ内に搭載された干渉キャン
   セラ部からの干渉レプリカが入力されるように構成され
   ている請求項１記載のＣＤＭＡ方式受信機のパラレル型
   干渉キャンセラ。
4. 【請求項４】該干渉レプリカ合成部の干渉レプリカ入力
   側または該干渉キャンセラ部の受信信号入力側に、干渉
   レプリカ伝送における処理遅延補正を行う遅延調整部を
   設けた請求項１〜３のいずれかに記載のＣＤＭＡ方式受
   信機のパラレル型干渉キャンセラ。