JP3976442B2 - Cdma方式受信機のパラレル型干渉キャンセラ - Google Patents

Cdma方式受信機のパラレル型干渉キャンセラ Download PDF

Info

Publication number
JP3976442B2
JP3976442B2 JP12172699A JP12172699A JP3976442B2 JP 3976442 B2 JP3976442 B2 JP 3976442B2 JP 12172699 A JP12172699 A JP 12172699A JP 12172699 A JP12172699 A JP 12172699A JP 3976442 B2 JP3976442 B2 JP 3976442B2
Authority
JP
Japan
Prior art keywords
interference
replica
unit
symbol
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12172699A
Other languages
English (en)
Other versions
JP2000312200A (ja
Inventor
正 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP12172699A priority Critical patent/JP3976442B2/ja
Publication of JP2000312200A publication Critical patent/JP2000312200A/ja
Application granted granted Critical
Publication of JP3976442B2 publication Critical patent/JP3976442B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Noise Elimination (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、CDMA方式受信機のパラレル型干渉キャンセラに関するものである。
【0002】
ワイヤレスマルチメディア通信を実現する次世代移動通信システムとして、DS−CDMA(直接拡散−符号分割多元接続)技術を用いたディジタルセルラ無線通信システムの開発が進められている。CDMA方式は、符号によりチャネルを割り当てて、複数のチャネルの通信を同時に行う方式であるが、受信波の復号にあたっては同時に通話を行っている他チャネルからの信号が干渉波となるため、結果として同時通話可能なチャネル数(チャネル容量)が制限される。このため、干渉キャンセラや適応アレーアンテナ等の干渉抑圧技術の適用が容量増加に有効である。
【0003】
本発明は、かかる干渉キャンセラの一つであるパラレル型干渉キャンセラに関するものであり、かかるパラレル型干渉キャンセラを実現する際には、干渉レプリカの伝送に伴う配線数を削減することが必要とされている。
【0004】
【従来の技術】
DS−CDMAの干渉抑圧技術として、シリアル型、パラレル型干渉キャンセラが数多く発表されている。シリアル型は、遅延が大きいという問題があり、パラレル型には、干渉レプリカの伝送に数多くの配線数が必要になるという問題がある。
【0005】
図9には、かかるパラレル型干渉キャンセラを搭載したDS−CDMA方式の基地局受信装置の構成例が示される。この受信装置はQPSK変調方式を用いている。アンテナ20で受信されたCDMA受信波は受信機21によりベースバンド帯信号に復調され、A/D変換器22でディジタル信号化されてパスサーチ回路23を経た後に、干渉キャンセラ24に入力される。この干渉キャンセラ24は内部で干渉レプリカを生成して受信信号から差し引くことで、移動局間の非同期により生じる拡散コード間の干渉(すなわち他チャネルからの干渉)を除去する。干渉除去された受信信号(残差信号)は各ユーザ(各チャネル1〜k)の復調部7(1)〜7(k)にそれぞれ入力されて復調データが生成される。
【0006】
図10にはパラレル型干渉キャンセラの基本的な構成が示される。このパラレル型干渉キャンセラ10では、受信信号は各ユーザ(各チャネルあるいは各コード)対応の干渉キャンセル部(Interference Canceller Unit :ICU、あるいは干渉レプリカ生成部ともいう)1(1)〜1(k)にそれぞれ入力されるとともに、遅延部2を経て干渉除去部(減算器)5に入力される。各干渉キャンセル部1(1)〜1(k)では、受信信号中のパイロットシンボルを用いて各チャネルのパス(伝搬路)のチャネル推定(伝送路における位相回転と振幅変動の推定)を行い、推定されたチャネル推定値(位相と振幅を表す複素値)の複素共役値を、受信信号を逆拡散した逆拡散信号に乗じることで、受信信号から伝送路の影響を取り除き、その除去後の受信信号についてデータシンボルの復調(仮判定)を行い、得られた仮判定値(仮判定シンボル)に上記のチャネル推定値を再び乗じてシンボルレプリカを生成するとともに、このシンボルレプリカを再び再拡散することで干渉レプリカを生成するものである。
【0007】
全ての干渉キャンセル部1(1)〜1(k)はパラレルに接続されており、それぞれの干渉キャンセル部1(1)〜1(k)で生成された干渉レプリカは合成部(加算器)3にそれぞれ導かれて一つに加算合成され、高周波成分除去用のFIRフィルタ4で帯域制限を加えた後に、干渉除去部5に入力され、その加算合成出力が遅延部2を経た元の受信信号から差し引かれて干渉除去が行われる。この従来例の干渉キャンセラのステージ数は1ステージであり、最小の処理遅延で干渉除去が行われている。干渉除去された受信信号(残差信号)は復調部7(1)〜7(k)に入力される。
【0008】
各干渉キャンセル部1(1)〜1(k)からは、干渉レプリカと同時に、各パス(各ユーザ)毎にシンボルレートの復調信号(シンボルレプリカ)が出力され、それぞれ各ユーザに対応する復調部7(1)〜7(k)に伝送される。各復調部7(1)〜7(k)はこれらのシンボルレプリカと干渉除去された受信信号とに基づいて自チャネルのデータシンボルの復調データを生成する。
【0009】
図11は上記の干渉キャンセル部1の構成例を示すものである。この干渉キャンセル部は3フィンガ/1ブランチで受信信号のRAKE(レイク)合成を行うものであり、生成したチャネル推定値を用いて受信信号の逆拡散信号から伝送路の影響を除去する各フィンガ毎のユニット部101 〜103 、伝送路の影響を除去した逆拡散信号をI/Qチャネル毎にレイク合成するレイク合成部11I ,11Q 、レイク合成後の逆拡散信号をI/Qチャネル毎に復調(仮判定)する判定部12I ,12Q 、この仮判定値(仮判定シンボル)とチャネル推定値を用いてシンボルレプリカと干渉レプリカを生成する各フィンガ毎のユニット部131 〜133 、得られた各フィンガ毎の干渉レプリカをレイク合成する合成部15などからなる。なお、14はQチャネル側の判定データについて、復調したパイロットシンボルに代えて既知のパイロットシンボルを挿入するためのセレクタである。
【0010】
ここで、ユニット部10は、受信信号をデータシンボルが乗せられているIチャネルとパイロットシンボル等(TPC、TFCIビットを含む)が乗せられているQチャネルに分け、それぞれの受信信号を逆拡散し、Qチャネル側については受信信号中のパイロットシンボル情報をチャネル推定部に導いてこのパイロットシンボルに基づいて伝送路での位相回転量と振幅変動量をチャネル推定し、そのチャネル推定値の複素共役信号をI/Qチャネルの逆拡散信号にそれぞれ乗じて伝送路で加えられた影響(位相回転と振幅変動)を除去する。この処理を各フィンガ毎に行い、得られた逆拡散信号を合成部11でレイク合成した後に、判定部12でシンボルを復調(仮判定)して、その仮判定データを後段のユニット部13にそれぞれ伝送する。なお、Qチャネルについては復調したパイロットシンボルに代えて既知のパイロットシンボルをセレクタ14で挿入することで確度を高めている。各フィンガのユニット部131 〜133 では各チャネルの逆拡散信号にチャネル推定値を乗じることで、伝送路で生じた影響を再び受信信号に加えてシンボルレプリカを生成し、さらにこのシンボルレプリカを再拡散することで干渉レプリカを生成する。得られた各フィンガ毎の干渉レプリカが合成部15でレイク合成されて出力される。
【0011】
図12には復調部7の構成例が示される。この構成例は3フィンガ/1ブランチ型のものである。この復調部7には、干渉除去部5からの干渉除去された受信信号と対応する干渉キャンセル部1からのシンボルレプリカが入力される。ユニット部70は入力された受信信号を逆拡散したI/Qチャネル毎の逆拡散信号にシンボルレプリカを加えて確度を高め、Qチャネル側ではチャネル推定部でパイロットシンボルに基づいてチャネル推定値を得て、その複素共役値を元の逆拡散信号にI/Qチャネル毎に乗じて伝搬路での影響を除去し、この影響除去後の各フィンガの逆拡散信号をI/Qチャネル毎に合成部71でレイク合成し、その合成後の逆拡散信号をIチャネル側ではデータ復号部72にて復号してデータシンボルを生成し、Qチャネル側では判定部73で判定してTPCビットとTFCIビットを生成する。
【0012】
このように、上述のパラレル型干渉キャンセラでは、他チャネルからの干渉を除去することができる。
【0013】
【発明が解決しようとする課題】
DS−CDMA方式の基地局では、通常、数十〜数百チャネルというチャネル数を収容するために、そのチャネル数分の各干渉キャンセル部からの干渉レプリカを一つに纏める干渉除去部側合成部に対して干渉レプリカの信号線が集中してしまい、配線が困難になるという問題が起きている。
また、各干渉キャンセル部を周波数やセクタ分割に依らない構成にした場合には、干渉レプリカ合成部としてその分の数(使用周波数の数×セクタ数)が必要になるために、各干渉キャンセル部からの干渉レプリカ信号線の接続は、全ての干渉レプリカ信号線を上記全ての干渉除去部側合成部にそれぞれ接続しなければならず、接続信号線の数が極度に増大するという問題がある。
また、基盤内での干渉レプリカを合成し、干渉除去部側合成部に伝送する場合にも、チャネル数が多い場合には同様のことが起きる。
【0014】
本発明はかかる問題点に鑑みてなされたものであり、干渉キャンセル部が例えば複数の周波数及びセクタからの信号から干渉レプリカを生成した場合にも、特性を劣化させることなく干渉除去部側合成部への信号線数を削減することを目的とする。
【0015】
【課題を解決するための手段および作用】
図1は本発明にかかる原理説明図である。
上述の課題を解決するために、本発明にかかるCDMA方式受信機のパラレル型干渉キャンセラは、各チャネル対応に設けられて受信信号から干渉レプリカを生成する複数の干渉キャンセル部〔1(1)〜1(k)〕と、シリアル接続された複数の干渉レプリカ合成部であってその各々に少なくとも1以上の干渉キャンセル部からの干渉レプリカが入力されているもの〔6(1)〜6(k)〕と、該シリアル接続における最下流の干渉レプリカ合成部からの合成干渉レプリカを該受信信号から差し引く干渉除去部(5)とを備える。
該各干渉レプリカ合成部は、上流側の干渉レプリカ合成部からの合成干渉レプリカと該入力されている1以上の干渉キャンセラ部からの干渉レプリカとを加算合成して下流側の干渉レプリカ合成部に出力するように構成する。
この干渉レプリカ合成部は、図2に示すような加算器により構成することができ、処理しているチャネルの干渉レプリカと前段からの合成された合成干渉レプリカを加算合成することができる。
かかる干渉レプリカ合成部からの合成干渉レプリカ信号をシリアルに接続して最終的に干渉除去部に導くことで、多チャネル処理時における干渉除去部への信号線の集中を防ぐことができる。
【0016】
ここで、図1に示すように、該複数の干渉レプリカ合成部は各チャネル対応に設けられていて、各干渉レプリカ合成部には対応するチャネルの干渉キャンセラ部からの干渉レプリカが一つ入力されるように構成できる。
【0017】
また、該複数の干渉レプリカ合成部は基盤毎もしくはLSI毎に設けられていて、各干渉レプリカ合成部にはその基盤もしくはLSI内に搭載された干渉キャンセラ部からの干渉レプリカが入力されるように構成できる。
【0018】
また、該干渉レプリカ合成部の干渉レプリカ入力側または該干渉キャンセラ部の受信信号入力側に、干渉レプリカ伝送における処理遅延補正を行う遅延調整部を設けることができる。
この遅延調整部により、処理しているチャネルの干渉レプリカと前段からの合成干渉レプリカとの信号タイミングの同期を取ることができる。
【0019】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【0020】
〔実施例1〕
図3には本発明の実施例1としてのCDMA方式受信機のパラレル型干渉キャンセラが示される。このパラレル型干渉キャンセラは前述の図9に示した干渉キャンセラ24の位置に配置される。このパラレル型干渉キャンセラ内には、干渉キャンセル部搭載用の基盤(またはLSI)がm個組み込まれており、各基盤8にはそれぞれ1個の干渉レプリカ(IR)合成部6とkチャネル分の干渉キャンセル部1とが搭載されており、各基盤8内では、その基盤に搭載されている干渉キャンセル部1の干渉レプリカが同じ基盤内の干渉レプリカ合成部6に入力される。各基盤8の干渉レプリカ合成部6間はシリアルに接続されており、各干渉レプリカ合成部6は、図4に示すような加算器構成からなり、自基盤内の複数の干渉キャンセル部1からの干渉レプリカと上流側の干渉レプリカ合成部6からの合成干渉レプリカとを加算し、その合成結果を合成干渉レプリカとしてさらに下流側の干渉レプリカ合成部6に出力する。最下流の干渉レプリカ合成部6(m)はその合成干渉レプリカを干渉除去部5側のフィルタ4に伝送する。なお、最上流の干渉レプリカ合成部6には合成干渉レプリカとして“0000”の信号が入力される。
【0021】
なお、この図3の構成では、各チャネル対応(すなわちkm個)の復調部7(1)〜7(km)が図示を省略されている。この復調部7(1)〜7(km)には、干渉キャンセル部1(1)〜1(km)から、従来例のシンボルレプリカに代えて、仮判定値とチャネル推定値とがそれぞれ入力される。
【0022】
本実施例では、基盤(もしくはLSI)毎にその基盤内の干渉レプリカ合成部によって合成された干渉レプリカを合成干渉レプリカとして次の基盤へと送り、その次基盤内の干渉レプリカ合成部によって該次基盤内の干渉キャンセル部からの干渉レプリカとさらに合成することを繰り返すことにより、干渉除去部に対しての信号線の集中をなくしている。但し、最初の基盤のみ、干渉レプリカ合成部での干渉レプリカの合成は、その基盤内の干渉キャンセル部の干渉レプリカだけの合成となる。そのため、最初の基盤の他基盤からの合成干渉レプリカの入力には、”0000”が入力されている。
【0023】
図5にはこの実施例における干渉キャンセル部1の構成例が示される。この干渉キャンセル部1は3フィンガ/1ブランチで受信信号のRAKE(レイク)合成を行うものであり、生成したチャネル推定値を用いて受信信号の逆拡散信号から伝送路の影響を除去する各フィンガ毎のユニット部101 〜103 、伝送路の影響を除去した逆拡散信号をI/Qチャネル毎にレイク合成するレイク合成部11I ,11Q 、レイク合成後の逆拡散信号をI/Qチャネル毎に復調(仮判定)する判定部12I ,12Q 、この仮判定値(仮判定シンボル)に減衰係数αを乗じて仮判定値としてその分岐出力を復調部7側にも出力する乗算部16I ,16Q 、この仮判定値にさらに減衰係数βを乗じて出力する乗算部17I ,17Q 、この減衰係数α,βを乗じた仮判定値にチャネル推定値を乗じることで元の伝搬路の位相・振幅特性を再び付加したシンボルレプリカを生成してそれをさらに再拡散することで干渉レプリカを生成する各フィンガ毎のユニット部131 〜133 、得られた各フィンガ毎の干渉レプリカをレイク合成する合成部15などからなる。なお、14はQチャネル側の判定データについて、復調したパイロットシンボルに代えて既知のパイロットシンボルを挿入するためのセレクタである。
【0024】
ユニット部10は、受信信号をデータシンボルが乗せられているIチャネルとパイロットシンボル等(TPC、TFCIビットを含む)が乗せられているQチャネルに分け、それぞれの受信信号を逆拡散し、Qチャネル側については受信信号中のパイロットシンボル情報をチャネル推定部に導いてこのパイロットシンボルに基づいて伝送路での位相回転量と振幅変動量をチャネル推定し、そのチャネル推定値の複素共役信号をI/Qチャネルの逆拡散信号にそれぞれ乗じて伝送路で加えられた影響(位相回転と振幅変動)を除去する。この処理を各フィンガ毎に行い、得られたI/Qチャネルの逆拡散信号を合成部11I ,11Q でそれぞれレイク合成した後に、判定部12I ,12Q でそれぞれシンボルを復調(仮判定)して、その仮判定データに減衰係数α,βを乗じて後段のユニット部13にそれぞれ伝送する。なお、Qチャネルについては復調したパイロットシンボルに換えて既知のパイロットシンボルをセレクタ14で挿入することで確度を高めている。各フィンガのユニット部131 〜133 ではI/Qチャネルの逆拡散信号にそれぞれチャネル推定値を乗じることで、伝送路で生じた影響を再び加えてシンボルレプリカを生成し、さらにこのシンボルレプリカを再拡散することで干渉レプリカを生成する。得られた各フィンガ毎の干渉レプリカは合成部15でレイク合成されて出力される。
【0025】
図6には復調部7の構成例が示される。この構成例は3フィンガ/1ブランチ型のものである。この復調部7には、干渉除去部5からの干渉除去された受信信号と、対応する干渉キャンセル部1からのチャネル推定値と仮判定値が入力される。ユニット部70は、入力されるチャネル推定値と仮判定値を互いに乗じることで内部でシンボルレプリカを生成しており、入力された受信信号を逆拡散したI/Qチャネル毎の逆拡散信号に上記シンボルレプリカを加算して確度を高め、Qチャネル側ではチャネル推定部でパイロットシンボルに基づいてチャネル推定値を得て、その複素共役値を元の逆拡散信号にI/Qチャネル毎に乗じて伝搬路での影響を除去し、この影響除去後の各フィンガの逆拡散信号をI/Qチャネル毎に合成部71I ,71Q でレイク合成し、その合成後の逆拡散信号をIチャネル側ではデータ復号部72にて復号してデータシンボルを生成し、Qチャネル側では判定部73で判定してTPCビットとTFCIビットを生成する。
【0026】
なお、この実施例のように、干渉キャンセル部1から復調部7に渡す情報を従来のシンボルレプリカに代えて仮判定値とチャネル推定値にして、復調部7側でこの仮判定値とチャネル推定値とを乗じてシンボルレプリカを生成するように構成すると、その干渉キャンセル部1と復調部7間の信号線の信号速度を大幅に低くすることができ、干渉キャンセル部1と復調部7間に高速バス配線等を使わなくともよいようになる。
【0027】
〔実施例2〕
図7には本発明の実施例2としてのCDMA方式受信機のパラレル型干渉キャンセラが示される。この実施例2は、各基盤8内において、その基盤内の複数の干渉キャンセル部からの干渉レプリカを遅延調整部9を経てから干渉レプリカ合成部6に入力している点が、前述の実施例1と相違している。これは、干渉レプリカ合成部6からの出力が、基盤(もしくはLSI)間で同期のためのフリップフロップ等でのデータのタイミング打ち直し処理を行うことによる処理遅延を持つ場合に、各基盤の干渉レプリカ合成部6の入力側で自基盤内の干渉レプリカに対して、前段(上流側)干渉レプリカ合成部6でのフリップフロップの遅延分だけ処理遅延を加えることで、自基盤内の干渉レプリカと前段基盤からの合成干渉レプリカの同期を取る構成としているものである。
【0028】
〔実施例3〕
図8は本発明の実施例3としてのCDMA方式受信機のパラレル型干渉キャンセラが示される。この実施例3は上述の実施例2と同じ目的、すなわち自基盤内の干渉レプリカと前段基盤からの合成干渉レプリカの同期を取る構成としているものであるが、相違点として、遅延調整部9を干渉レプリカ合成部6の入力側に挿入するのに代えて、干渉キャンセル部1の入力側に設けている点であり、その動作原理は上述した実施例2と同じである。
【0029】
本発明の実施にあたっては種々の変形形態が可能である。例えば上述の実施例では、シリアル接続された干渉レプリカ合成部からの合成干渉レプリカは最終的には1本だけに纏められて干渉除去部側に伝送されるが、本発明はこれに限られるものではなく、例えば全チャネルに対応する全部の干渉キャンセル部1を複数のグループ(例えば2グループ)に分割し、各グループ内において上述の各実施例1〜3の技術を適用し、各グループで纏めた合成干渉レプリカをそれぞれ別々の信号線で最終的に干渉除去部側に伝送するものであってもよく、これによっても干渉レプリカ伝送用の信号線の数を従来に比べて大幅に削減することができる。
【0030】
【発明の効果】
本発明では、干渉レプリカ合成部を例えば各干渉キャンセル部もしくは基盤及びLSI毎に持ち、シリアル接続することにより、従来問題となっていた干渉除去部に対する干渉レプリカ信号線の集中を防ぎ、パラレル型干渉キャンセラの多チャンネル化を可能としている。
【図面の簡単な説明】
【図1】本発明に係る原理説明(全体構成)のための図である。
【図2】本発明に係る原理説明(干渉レプリカ合成部の構成例)のための図である。
【図3】本発明の実施例1としてのCDMA方式受信機のパラレル型干渉キャンセラを示す図である。
【図4】実施例1における干渉レプリカ合成部の構成例を示す図である。
【図5】実施例1における干渉キャンセル部の構成例を示す図である。
【図6】実施例1における復調部7の構成例を示す図である。
【図7】本発明の実施例2としてのCDMA方式受信機のパラレル型干渉キャンセラを示す図である。
【図8】本発明の実施例3としてのCDMA方式受信機のパラレル型干渉キャンセラを示す図である。
【図9】干渉キャンセラを搭載した基地局受信装置の構成例を示す図である。
【図10】従来のパラレル型干渉キャンセラの構成例を示す図である。
【図11】従来のパラレル型干渉キャンセラにおける干渉キャンセル部1の構成例を示す図である。
【図12】従来のパラレル型干渉キャンセラにおける復調部7の構成例を示す図である。
【符号の説明】
1 干渉キャンセル部
2 遅延部
3 合成部
4 フィルタ
5 干渉除去部
6 干渉レプリカ合成部
7 復調部
8 基盤(またはLSI)
9 遅延調整部
101 〜103 、131 〜133 、701 〜703 各フィンガ毎のユニット部
11I ,11Q 、15 レイク合成部
12I ,12Q 、71I ,71Q 、73 判定部
14 セレクタ
16I ,16Q 、17I ,17Q 減衰係数の乗算部
72 データ復号部
20 アンテナ
21 受信部
22 A/D変換器
23 パスサーチ回路
24 干渉キャンセラ

Claims (4)

  1. 各チャネル対応に設けられて受信信号から干渉レプリカを生成する複数の干渉キャンセル部と、
    シリアル接続された複数の干渉レプリカ合成部であってその各々に少なくとも1以上の干渉キャンセル部からの干渉レプリカが入力されているものと、
    該シリアル接続における最下流の干渉レプリカ合成部からの合成干渉レプリカを該受信信号から差し引く干渉除去部と
    を備え、
    該各干渉レプリカ合成部は、上流側の干渉レプリカ合成部からの合成干渉レプリカと該入力されている1以上の干渉キャンセラ部からの干渉レプリカとを加算合成して下流側の干渉レプリカ合成部に出力するように構成され、
    該各干渉キャンセル部は、仮判定値、チャネル推定値を出力する出力部を備え、
    該仮判定値と該チャネル推定値を乗じてシンボルレプリカを生成し、該シンボルレプリカと前記干渉除去部の出力を用いて復調を行う各チャネル対応に設けられた復調部に、前記仮判定値と前記チャネル推定値を出力するとともに前記干渉レプリカの生成、前記仮判定値生成に際して行う復調により得られたパイロットシンボルに代えて既知のパイロットシンボルを挿入する挿入部を備え、該既知のパイロットシンボルが挿入された信号に基づいて前記加算合成の対象とされる前記干渉レプリカ及び前記仮判定値を生成することを特徴とする
    CDMA方式受信機のパラレル型干渉キャンセラ。
  2. 該複数の干渉レプリカ合成部は基盤毎もしくはLSI毎に設けられていて、各干渉レプリカ合成部にはその基盤もしくはLSI内に搭載された干渉キャンセラ部からの干渉レプリカが入力されるように構成されている請求項1記載のCDMA方式受信機のパラレル型干渉キャンセラ。
  3. 該干渉レプリカ合成部の干渉レプリカ入力側または該干渉キャンセラ部の受信信号入力側に、干渉レプリカ伝送における処理遅延補正を行う遅延調整部を設けた請求項1〜2のいずれかに記載のCDMA方式受信機のパラレル型干渉キャンセラ
  4. 干渉レプリカを出力する複数の干渉キャンセル部と、
    出力された干渉レプリカを合成して、受信信号から合成後の干渉レプリカを除去する干渉除去部と、
    該干渉除去部からの出力及びシンボルレプリカを用いて復調を行う複数の復調部を備えた受信装置において、
    該干渉キャンセル部は、前記干渉レプリカの生成に際して行う復調により得られたパイロットシンボルに代えて既知のパイロットシンボルを挿入する挿入部を備え、該既知のパイロットシンボルが挿入された信号に基づいて前記合成の対象とされる前記干渉レプリカ及び仮判定値を出力するとともに、チャネル推定値を出力する出力部を備え、
    該復調部は、該仮判定値と該チャネル推定値を乗じてシンボルレプリカを生成するシンボルレプリカ生成部を備え、
    該シンボルレプリカ生成部で生成されたシンボルレプリカを用いて前記復調を行う、
    ことを特徴とする受信装置。
JP12172699A 1999-04-28 1999-04-28 Cdma方式受信機のパラレル型干渉キャンセラ Expired - Lifetime JP3976442B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12172699A JP3976442B2 (ja) 1999-04-28 1999-04-28 Cdma方式受信機のパラレル型干渉キャンセラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12172699A JP3976442B2 (ja) 1999-04-28 1999-04-28 Cdma方式受信機のパラレル型干渉キャンセラ

Publications (2)

Publication Number Publication Date
JP2000312200A JP2000312200A (ja) 2000-11-07
JP3976442B2 true JP3976442B2 (ja) 2007-09-19

Family

ID=14818369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12172699A Expired - Lifetime JP3976442B2 (ja) 1999-04-28 1999-04-28 Cdma方式受信機のパラレル型干渉キャンセラ

Country Status (1)

Country Link
JP (1) JP3976442B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395497B1 (ko) * 2001-06-08 2003-08-25 한국전자통신연구원 씨디엠에이 수신기의 병렬형 간섭 제거 방법
KR100415550B1 (ko) * 2001-10-05 2004-01-24 한국전자통신연구원 비동기 코드 분할 다중 접속 시스템의 수신기에서 간단한구조를 갖는 간섭 제거 장치

Also Published As

Publication number Publication date
JP2000312200A (ja) 2000-11-07

Similar Documents

Publication Publication Date Title
JP4177901B2 (ja) スペクトラム拡散雑音を低減するための方法及び装置
JP3311943B2 (ja) 干渉信号除去装置
JP3323067B2 (ja) Cdma受信装置
US20160359522A1 (en) Iterative interference suppressor for wireless multiple-access systems with multiple receive antennas
JP3024750B2 (ja) Ds−cdmaマルチユーザ干渉キャンセラ装置及びds−cdma通信システム
JP2001053721A (ja) スペクトラム拡散干渉消去システムおよび方法
JP4072910B2 (ja) 拡散スペクトル通信システムにおいてデータ速度を増大させる方法及び装置
US6614766B1 (en) Interference canceller
JP2000115131A (ja) Cdma通信用受信装置および伝搬路推定装置
WO1993019552A1 (en) Rake receiver with selective ray combining
JPH11317725A (ja) Cdmaマルチユーザ受信装置と通信システム
JP2002064467A (ja) 符号分割多重アクセス(cdma)通信システムにおける多重アクセス干渉除去のための方法および装置
WO2001054306A1 (fr) Dispositif de station de base et procede de radiocommunication
KR100652172B1 (ko) Cdma 이동국 장치
JP3800382B2 (ja) 干渉キャンセラにおける伝搬路推定方法及び干渉除去装置
JP2000353982A (ja) 直接拡散受信装置
JP3976442B2 (ja) Cdma方式受信機のパラレル型干渉キャンセラ
JP3886709B2 (ja) スペクトル拡散受信装置
JPH07273713A (ja) 受信装置、基地局受信システム及び移動局受信システム
WO2000027062A1 (fr) Recepteur multi-utilisateur
JP2655116B2 (ja) Cdma送受信機
JP2000315993A (ja) Cdma方式受信機のマルチステージ型干渉キャンセラ
JP3691723B2 (ja) 基地局
JP2001024554A (ja) Cdma受信装置の干渉キャンセラ装置
JP3811893B2 (ja) 干渉除去受信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070619

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150