JP2000304776A - ピーク測定装置 - Google Patents
ピーク測定装置Info
- Publication number
- JP2000304776A JP2000304776A JP11114700A JP11470099A JP2000304776A JP 2000304776 A JP2000304776 A JP 2000304776A JP 11114700 A JP11114700 A JP 11114700A JP 11470099 A JP11470099 A JP 11470099A JP 2000304776 A JP2000304776 A JP 2000304776A
- Authority
- JP
- Japan
- Prior art keywords
- peak
- voltage
- offset voltage
- switch
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 オフセット電圧が変動するような安価な演算
増幅器を用いても、精度の高い測定結果を得ることがで
きるピーク測定装置を提供する。 【解決手段】 ピーク測定の直前または直後にオフセッ
ト電圧測定モードに切り換えオフセット電圧測定モード
において、オフセット電圧を測定し、このオフセット電
圧をピーク測定値から差し引くことにより、オフセット
電圧成分を除去する。
増幅器を用いても、精度の高い測定結果を得ることがで
きるピーク測定装置を提供する。 【解決手段】 ピーク測定の直前または直後にオフセッ
ト電圧測定モードに切り換えオフセット電圧測定モード
において、オフセット電圧を測定し、このオフセット電
圧をピーク測定値から差し引くことにより、オフセット
電圧成分を除去する。
Description
【０００１】
【発明の属する技術分野】この発明は各種の測定器等に
利用されるピークホールド回路に関し、特にピークホー
ルド回路を構成する演算増幅器のオフセット電圧がピー
ク検出値に混入することを阻止し、正しいピーク値を測
定することができるピークホールド回路を提供しようと
するものである。
利用されるピークホールド回路に関し、特にピークホー
ルド回路を構成する演算増幅器のオフセット電圧がピー
ク検出値に混入することを阻止し、正しいピーク値を測
定することができるピークホールド回路を提供しようと
するものである。
【０００２】
【従来の技術】図１１に従来のピークホールド回路を示
す。図中Ａ１，Ａ２は演算増幅器を示す。これらの演算
増幅器Ａ１とＡ２は前段側がＡ１，後段側がＡ２とする
２段の縦続接続とされ、その段間にダイオードＤ１とコ
ンデンサＣｈとから成るピーク検出回路ＰＡが接続され
る。つまり、ピーク検出回路ＰＡは演算増幅器Ａ１の出
力端子にアノードが接続されたダイオードＤ１と、この
ダイオードＤ１のカソードとコモン電位間に接続された
コンデンサＣｈと、このコンデンサＣｈに並列接続され
たスイッチＳ１とによって構成され、ダイオードＤ１の
カソードとコンデンサＣｈの接続点を次段の演算増幅器
Ａ２の非反転入力端子に接続して、２つの演算増幅器Ａ
１とＡ２が縦続接続される。
す。図中Ａ１，Ａ２は演算増幅器を示す。これらの演算
増幅器Ａ１とＡ２は前段側がＡ１，後段側がＡ２とする
２段の縦続接続とされ、その段間にダイオードＤ１とコ
ンデンサＣｈとから成るピーク検出回路ＰＡが接続され
る。つまり、ピーク検出回路ＰＡは演算増幅器Ａ１の出
力端子にアノードが接続されたダイオードＤ１と、この
ダイオードＤ１のカソードとコモン電位間に接続された
コンデンサＣｈと、このコンデンサＣｈに並列接続され
たスイッチＳ１とによって構成され、ダイオードＤ１の
カソードとコンデンサＣｈの接続点を次段の演算増幅器
Ａ２の非反転入力端子に接続して、２つの演算増幅器Ａ
１とＡ２が縦続接続される。
【０００３】演算増幅器Ａ１の出力端子と反転入力端子
との間にはダイオードＤ２を接続し、ピーク検出回路Ｐ
Ａがピーク電圧ＰＶを検出した後に、演算増幅器Ａ１の
出力電圧Ｖ1 がＰＶ（図１２参照）より低下している
間、このダイオードＤ２を導通させ、演算増幅器Ａ１の
出力端子に電流を供給し、コンデンサＣｈの電圧をピー
ク電圧ＰＶに維持させる。
との間にはダイオードＤ２を接続し、ピーク検出回路Ｐ
Ａがピーク電圧ＰＶを検出した後に、演算増幅器Ａ１の
出力電圧Ｖ1 がＰＶ（図１２参照）より低下している
間、このダイオードＤ２を導通させ、演算増幅器Ａ１の
出力端子に電流を供給し、コンデンサＣｈの電圧をピー
ク電圧ＰＶに維持させる。
【０００４】演算増幅器Ａ２の出力端子と非反転入力端
子と、その間に帰還回路を接続する。演算増幅器Ａ２の
非反転入力端子と演算増幅器Ａ１と反転入力端子との間
には抵抗器Ｒ１を接続する。演算増幅器Ａ２の出力端子
はＡＤ変換器ＡＤＣに接続される。ＡＤ変換器ＡＤＣの
出力はコンピュータシステムＣＰＵに入力され、コンピ
ュータシステムＣＰＵにピーク電圧値が取り込まれ、そ
のピーク電圧値を表示器ＤＰに表示する。
子と、その間に帰還回路を接続する。演算増幅器Ａ２の
非反転入力端子と演算増幅器Ａ１と反転入力端子との間
には抵抗器Ｒ１を接続する。演算増幅器Ａ２の出力端子
はＡＤ変換器ＡＤＣに接続される。ＡＤ変換器ＡＤＣの
出力はコンピュータシステムＣＰＵに入力され、コンピ
ュータシステムＣＰＵにピーク電圧値が取り込まれ、そ
のピーク電圧値を表示器ＤＰに表示する。
【０００５】
【発明が解決しようとする課題】図１１に示したピーク
ホールド回路では演算増幅器Ａ１の非反転入力端子を入
力端子Ｔinに接続し、この入力端子Ｔinに入力信号Ｖi
を入力すると、演算増幅器Ａ２の出力電圧Ｖ2 は Ｖis
＞Ｖ2 の場合は（Ｖisはサンプル時のＶi ） Ｖ2 ＝Ｖis＋ｅ１ …………………… （１） Ｖis＜Ｖ2 のときは、 Ｖ2 ＝Ｖh ＋ｅ２＝Ｖis＋ｅ１ …………………… （２） ここでｅ１：演算増幅器Ａ１のオフセット電圧 ｅ２：演算増幅器Ａ２のオフセット電圧 （１）式及び（２）式に示したように、従来は演算増幅
器Ａ２の出力端子に出力される電圧Ｖ２には演算増幅器
Ａ１のオフセット電圧ｅ１が混入し、このオフセット電
圧ｅ１によって誤差が発生する。
ホールド回路では演算増幅器Ａ１の非反転入力端子を入
力端子Ｔinに接続し、この入力端子Ｔinに入力信号Ｖi
を入力すると、演算増幅器Ａ２の出力電圧Ｖ2 は Ｖis
＞Ｖ2 の場合は（Ｖisはサンプル時のＶi ） Ｖ2 ＝Ｖis＋ｅ１ …………………… （１） Ｖis＜Ｖ2 のときは、 Ｖ2 ＝Ｖh ＋ｅ２＝Ｖis＋ｅ１ …………………… （２） ここでｅ１：演算増幅器Ａ１のオフセット電圧 ｅ２：演算増幅器Ａ２のオフセット電圧 （１）式及び（２）式に示したように、従来は演算増幅
器Ａ２の出力端子に出力される電圧Ｖ２には演算増幅器
Ａ１のオフセット電圧ｅ１が混入し、このオフセット電
圧ｅ１によって誤差が発生する。
【０００６】このオフセット電圧ｅ１の値が小さい演算
増幅器を用いることが考えられるが、オフセット電圧が
小さい演算増幅器は高価である欠点がある。また、オフ
セット電圧ｅ１を予め測定し、値を既知の値にしておく
ことにより、オフセット電圧ｅ１を除去した値を求める
ことができる。しかしながら、オフセット電圧ｅ１を測
定して既知の値にしても、動作中にオフセット電圧ｅ１
は温度変化等によって変動してしまうため、必ずしも正
しく除去することができない不都合もある。
増幅器を用いることが考えられるが、オフセット電圧が
小さい演算増幅器は高価である欠点がある。また、オフ
セット電圧ｅ１を予め測定し、値を既知の値にしておく
ことにより、オフセット電圧ｅ１を除去した値を求める
ことができる。しかしながら、オフセット電圧ｅ１を測
定して既知の値にしても、動作中にオフセット電圧ｅ１
は温度変化等によって変動してしまうため、必ずしも正
しく除去することができない不都合もある。
【０００７】この発明の目的は演算増幅器Ａ１のオフセ
ット電圧ｅ１が温度変化等により変動したとしても、常
に正しいオフセット電圧ｅ１を除去することができるピ
ークホールド回路を提供しようとするものである。
ット電圧ｅ１が温度変化等により変動したとしても、常
に正しいオフセット電圧ｅ１を除去することができるピ
ークホールド回路を提供しようとするものである。
【０００８】
【課題を解決するための手段】この発明では縦続接続さ
れた２つの演算増幅器の段間にピーク検出回路を配置し
て構成したピークホールド回路において、前段側の演算
増幅器の入力端子に被測定電圧とコモン電位とを選択的
に与える第１切換スイッチを設け、この第１切換スイッ
チによって前段側の演算増幅器にコモン電位を与えた状
態でオフセット電圧を測定し、このオフセット電圧を記
憶器に記憶させ、この記憶器に記憶したオフセット電圧
を測定値から減算して正しいピーク値を得る構成とする
と共に、オフセット電圧の測定を定期的に繰り返し、記
憶器に記憶しているオフセット電圧を常に最新のオフセ
ット電圧に更新する構成としたものである。
れた２つの演算増幅器の段間にピーク検出回路を配置し
て構成したピークホールド回路において、前段側の演算
増幅器の入力端子に被測定電圧とコモン電位とを選択的
に与える第１切換スイッチを設け、この第１切換スイッ
チによって前段側の演算増幅器にコモン電位を与えた状
態でオフセット電圧を測定し、このオフセット電圧を記
憶器に記憶させ、この記憶器に記憶したオフセット電圧
を測定値から減算して正しいピーク値を得る構成とする
と共に、オフセット電圧の測定を定期的に繰り返し、記
憶器に記憶しているオフセット電圧を常に最新のオフセ
ット電圧に更新する構成としたものである。
【０００９】従って、この発明によればオフセット電圧
が存在する演算増幅器を用いても、常に正しいピーク電
圧を測定することができる。また、オフセット電圧が存
在する演算増幅器を用いても正しいピーク電圧を測定で
きるから安価な演算増幅器を用いて精度の高いピーク測
定装置を構成することができる利点が得られる。
が存在する演算増幅器を用いても、常に正しいピーク電
圧を測定することができる。また、オフセット電圧が存
在する演算増幅器を用いても正しいピーク電圧を測定で
きるから安価な演算増幅器を用いて精度の高いピーク測
定装置を構成することができる利点が得られる。
【００１０】
【発明の実施の形態】図１にこの発明の一実施例を示
す。図１１と対応する部分には同一符号を付して示す。
この発明では縦続接続された演算増幅器Ａ１とＡ２の段
間にピーク検出回路ＰＡを接続して構成したピークホー
ルド回路において、前段側の演算増幅器Ａ１の非反転入
力端子を入力端子Ｔinとコモン電位に接続変更すること
ができる第１切換スイッチＳ２を設け、この第１切換ス
イッチＳ２をコモン電位側に切り換えた状態で、後段の
演算増幅器Ａ２から出力される電圧Ｖ2 ＝ＤAZを測定
（ＡＤ変換）し、この電圧ＤAZをオフセット電圧として
記憶させる。
す。図１１と対応する部分には同一符号を付して示す。
この発明では縦続接続された演算増幅器Ａ１とＡ２の段
間にピーク検出回路ＰＡを接続して構成したピークホー
ルド回路において、前段側の演算増幅器Ａ１の非反転入
力端子を入力端子Ｔinとコモン電位に接続変更すること
ができる第１切換スイッチＳ２を設け、この第１切換ス
イッチＳ２をコモン電位側に切り換えた状態で、後段の
演算増幅器Ａ２から出力される電圧Ｖ2 ＝ＤAZを測定
（ＡＤ変換）し、この電圧ＤAZをオフセット電圧として
記憶させる。
【００１１】なお、オフセット電圧を測定する場合、演
算増幅器Ａ１の出力端子とダイオードＤ２との接続を切
離し、更にダイオードＤ１をショートさせる第２切換ス
イッチＳ３を設け、この第２切換スイッチＳ３をダイオ
ードＤ１をショートする状態に切り換えてオフセット電
圧ＤAZを測定すると正確にオフセット電圧を測定するこ
とができる。つまり、演算増幅器Ａ１の出力端子がダイ
オードＤ２のカソードに接続されている状態のままオフ
セット電圧を測定した場合は、ｅ１が負の場合ダイオー
ドＤ２を通じて電流が流れ、演算増幅器Ａ１とＡ２の各
反転入力端子の電位が同電位の状態でなくなるため、正
しいオフセット電圧ＤAZを測定できないことになるから
である。
算増幅器Ａ１の出力端子とダイオードＤ２との接続を切
離し、更にダイオードＤ１をショートさせる第２切換ス
イッチＳ３を設け、この第２切換スイッチＳ３をダイオ
ードＤ１をショートする状態に切り換えてオフセット電
圧ＤAZを測定すると正確にオフセット電圧を測定するこ
とができる。つまり、演算増幅器Ａ１の出力端子がダイ
オードＤ２のカソードに接続されている状態のままオフ
セット電圧を測定した場合は、ｅ１が負の場合ダイオー
ドＤ２を通じて電流が流れ、演算増幅器Ａ１とＡ２の各
反転入力端子の電位が同電位の状態でなくなるため、正
しいオフセット電圧ＤAZを測定できないことになるから
である。
【００１２】オフセット電圧ＤAZをピーク測定値ＤX か
ら差し引くことによりオフセット電圧ｅ１を除去できる
理由を以下に数式を用いて説明する。第１及び第２切換
スイッチＳ２，Ｓ３を接点ａ側に切り換えて入力端子Ｔ
inを演算増幅器Ａ１の非反転入力端子に接続し、演算増
幅器Ａ１の出力端子をダイオードＤ２のカードに接続す
る。
ら差し引くことによりオフセット電圧ｅ１を除去できる
理由を以下に数式を用いて説明する。第１及び第２切換
スイッチＳ２，Ｓ３を接点ａ側に切り換えて入力端子Ｔ
inを演算増幅器Ａ１の非反転入力端子に接続し、演算増
幅器Ａ１の出力端子をダイオードＤ２のカードに接続す
る。
【００１３】このとき、演算増幅器Ａ１の非反転入力端
子に入力される電圧Ｖisが演算増幅器Ａ２の出力電圧Ｖ
2 より大きいＶis＞Ｖ2 のとき、Ｖ2 は入力される電圧
Ｖisをピークホールドする。 Ｖ2 ＝Ｖis＋ｅ１ Ｖh ＝Ｖis＋ｅ１−ｅ２ Ｖ1 ＝Ｖis＋ｅ１−ｅ２＋ＶF1 ｅ１：Ａ１のオフセット電圧 ｅ２：Ａ２のオフッセト電圧 Ｖh ：コンデンサＣｈの充電電圧 ＶF1：ダイオードＤ１の順方向電圧 Ｖih≦Ｖ2 のとき（Ｖihはホールド状態で入力される電
圧）はＶ2 はコンデンサＣｈに充電された電圧Ｖh に等
しくなる。つまり、 Ｖ2 ＝Ｖh ＋ｅ２ ＝Ｖis＋ｅ１ Ｖ1 ＝Ｖih＋ｅ１−ＶF2 ＶF2：ダイオードＤ２の順方向電圧 よって、ピークホールド電圧ＤX は ＤX ＝Ｖ2 ＝Ｖis＋ｅ１ となる。
子に入力される電圧Ｖisが演算増幅器Ａ２の出力電圧Ｖ
2 より大きいＶis＞Ｖ2 のとき、Ｖ2 は入力される電圧
Ｖisをピークホールドする。 Ｖ2 ＝Ｖis＋ｅ１ Ｖh ＝Ｖis＋ｅ１−ｅ２ Ｖ1 ＝Ｖis＋ｅ１−ｅ２＋ＶF1 ｅ１：Ａ１のオフセット電圧 ｅ２：Ａ２のオフッセト電圧 Ｖh ：コンデンサＣｈの充電電圧 ＶF1：ダイオードＤ１の順方向電圧 Ｖih≦Ｖ2 のとき（Ｖihはホールド状態で入力される電
圧）はＶ2 はコンデンサＣｈに充電された電圧Ｖh に等
しくなる。つまり、 Ｖ2 ＝Ｖh ＋ｅ２ ＝Ｖis＋ｅ１ Ｖ1 ＝Ｖih＋ｅ１−ＶF2 ＶF2：ダイオードＤ２の順方向電圧 よって、ピークホールド電圧ＤX は ＤX ＝Ｖ2 ＝Ｖis＋ｅ１ となる。
【００１４】オフセット電圧ＤAZの測定時は第１及び第
２切換スイッチＳ２，Ｓ３を接点ｂに切換、切換スイッ
チＳ２によりダイオードＤ１をショートさせ、コンデン
サＣｈの充電電圧Ｖh を放電させた状態で演算増幅器Ａ
２の出力電圧Ｖ2 を測定する。この状態では Ｖ2 ＝ｅ１ Ｖh ＝ｅ１−ｅ２ Ｖ1 ＝Ｖh ＝ｅ１−ｅ２ 結局、オフセット電圧ＤAZは ＤAZ＝ｅ１ となる。
２切換スイッチＳ２，Ｓ３を接点ｂに切換、切換スイッ
チＳ２によりダイオードＤ１をショートさせ、コンデン
サＣｈの充電電圧Ｖh を放電させた状態で演算増幅器Ａ
２の出力電圧Ｖ2 を測定する。この状態では Ｖ2 ＝ｅ１ Ｖh ＝ｅ１−ｅ２ Ｖ1 ＝Ｖh ＝ｅ１−ｅ２ 結局、オフセット電圧ＤAZは ＤAZ＝ｅ１ となる。
【００１５】以上から入力電圧Ｖi の真値ｙは ｙ＝ＤX −ＤAZ＝Ｖis となり、入力電圧Ｖisの値を測定することができる。オ
フッセト電圧ＤAZの測定は、ピーク電圧ＤX を測定する
直前または直後に実行し、ピーク電圧ＤX を測定する直
近のオフッセト電圧ＤAZを求めればよい。
フッセト電圧ＤAZの測定は、ピーク電圧ＤX を測定する
直前または直後に実行し、ピーク電圧ＤX を測定する直
近のオフッセト電圧ＤAZを求めればよい。
【００１６】図２の例では、ピーク電圧ＤX を測定する
直前に、図２ＡとＢに示すように第１及び第２切換スイ
ッチＳ２とＳ３を接点ｂに接続し、この接続状態でＡＤ
変換器ＡＤＣは図２Ｃに示すようにオフセット電圧ＤAZ
を測定する。オフセット電圧ＤAZの測定後に第１及び第
２切換スイッチＳ２とＳ３を接点ａ側に切換え、ＡＤ変
換器ＡＤＣは電圧ＤX を測定する。
直前に、図２ＡとＢに示すように第１及び第２切換スイ
ッチＳ２とＳ３を接点ｂに接続し、この接続状態でＡＤ
変換器ＡＤＣは図２Ｃに示すようにオフセット電圧ＤAZ
を測定する。オフセット電圧ＤAZの測定後に第１及び第
２切換スイッチＳ２とＳ３を接点ａ側に切換え、ＡＤ変
換器ＡＤＣは電圧ＤX を測定する。
【００１７】このように、ピーク電圧ＤX を測定する直
前または直後にオフセット電圧ＤAZを測定し、この測定
結果ＤAZをピーク電圧ＤX から差し引くことによりオフ
セット電圧が多少変動する場合であっても、オフセット
電圧ＤAZを正確に除去することができる。図３はこの発
明の変形実施例を示す。この実施例では第２切換スイッ
チＳ３を接点ｂ側に切り換えた場合に、ダイオードＤ１
をショートする代わりにダイオードＤ１と逆向きにダイ
オードＤ３を並列接続する構成にすると共に、オフセッ
ト電圧ＤAZを測定した後に第２切換スイッチＳ３を接点
ａ側に戻すタイミングを図４Ｂに示すように第１切換ス
イッチＳ２の転換タイミングより少し遅らせて接点ａ側
に戻すように制御する構成とした場合を示す。
前または直後にオフセット電圧ＤAZを測定し、この測定
結果ＤAZをピーク電圧ＤX から差し引くことによりオフ
セット電圧が多少変動する場合であっても、オフセット
電圧ＤAZを正確に除去することができる。図３はこの発
明の変形実施例を示す。この実施例では第２切換スイッ
チＳ３を接点ｂ側に切り換えた場合に、ダイオードＤ１
をショートする代わりにダイオードＤ１と逆向きにダイ
オードＤ３を並列接続する構成にすると共に、オフセッ
ト電圧ＤAZを測定した後に第２切換スイッチＳ３を接点
ａ側に戻すタイミングを図４Ｂに示すように第１切換ス
イッチＳ２の転換タイミングより少し遅らせて接点ａ側
に戻すように制御する構成とした場合を示す。
【００１８】この図３に示した構成によれば、第２切換
スイッチＳ３が接点ｂから接点ａに切り換える際に、ス
イッチＳ３の接点ａとｂは同電位に維持されるのでスイ
ッチＳ３を切り換えても演算増幅器Ａ１の出力電圧Ｖ１
が変動（突変）しない。この結果、第２切換スイッチＳ
３を第１切換スイッチＳ２よりわずかに遅らせて切り換
えることにより、出力電圧Ｖ1 がＶi に対応した電圧に
到達した状態で第２切換スイッチＳ３を切り換えること
ができ、オフセット電圧ＤAZを測定した状態からピーク
電圧ＤX を測定する状態への応答時間を短くできる利点
が得られる。
スイッチＳ３が接点ｂから接点ａに切り換える際に、ス
イッチＳ３の接点ａとｂは同電位に維持されるのでスイ
ッチＳ３を切り換えても演算増幅器Ａ１の出力電圧Ｖ１
が変動（突変）しない。この結果、第２切換スイッチＳ
３を第１切換スイッチＳ２よりわずかに遅らせて切り換
えることにより、出力電圧Ｖ1 がＶi に対応した電圧に
到達した状態で第２切換スイッチＳ３を切り換えること
ができ、オフセット電圧ＤAZを測定した状態からピーク
電圧ＤX を測定する状態への応答時間を短くできる利点
が得られる。
【００１９】図５はこの発明の更に他の実施例を示す。
この実施例では演算増幅器Ａ１の前段側にレンジ切換用
増幅器Ａ０を設けた場合を示す。この場合もレンジ切換
用増幅器Ａ０の前段側に第１切換スイッチＳ２を設け、
この第１切換スイッチＳ２によってレンジ切換用増幅器
Ａ０に被測定電圧Ｖi と共通電位を選択的に供給し、共
通電位を与えた状態で第２切換スイッチＳ３も接点ｂ側
に切り換えて演算増幅器Ａ２の出力電圧Ｖ2 をＡＤ変換
器ＡＤＣで測定することにより、レンジ切換用増幅器Ａ
０のオフセット電圧ｅ０を含めたオフセット成分を測定
することができる。従って、レンジ切換用増幅器Ａ０の
オフセット成分を含めて全ての増幅器のオフセット成分
を除去できる効果が得られる。
この実施例では演算増幅器Ａ１の前段側にレンジ切換用
増幅器Ａ０を設けた場合を示す。この場合もレンジ切換
用増幅器Ａ０の前段側に第１切換スイッチＳ２を設け、
この第１切換スイッチＳ２によってレンジ切換用増幅器
Ａ０に被測定電圧Ｖi と共通電位を選択的に供給し、共
通電位を与えた状態で第２切換スイッチＳ３も接点ｂ側
に切り換えて演算増幅器Ａ２の出力電圧Ｖ2 をＡＤ変換
器ＡＤＣで測定することにより、レンジ切換用増幅器Ａ
０のオフセット電圧ｅ０を含めたオフセット成分を測定
することができる。従って、レンジ切換用増幅器Ａ０の
オフセット成分を含めて全ての増幅器のオフセット成分
を除去できる効果が得られる。
【００２０】図６はこの発明の更に他の実施例を示す。
この実施例では演算増幅器Ａ１とＡ２によって構成され
るピークホールド回路Ｐ１の前段に高速応答型のピーク
ホールド回路Ｐ２を接続した場合を示す。つまり、演算
増幅器Ａ１，Ａ２は一般に動作が安定している代わりに
応答帯域が狭く、動作速度が遅い欠点を持つ、これに対
して前段側に設けたピークホールド回路Ｐ２は増幅器Ａ
３として電圧比較器を用いることによって高速応答を可
能とした構成とし、高速応答が可能なピークホールド回
路Ｐ１で高速に変化する信号のピーク値をピークホール
ドし、そのピークホールド値を次段の低速型のピークホ
ールド回路Ｐ１でホールドすることにより、そのピーク
ホールド電圧を比較的長い時間（ＡＤ変換の周期）維持
させることができ、高速現象波形のピーク値を正確に測
定することができる利点が得られる。
この実施例では演算増幅器Ａ１とＡ２によって構成され
るピークホールド回路Ｐ１の前段に高速応答型のピーク
ホールド回路Ｐ２を接続した場合を示す。つまり、演算
増幅器Ａ１，Ａ２は一般に動作が安定している代わりに
応答帯域が狭く、動作速度が遅い欠点を持つ、これに対
して前段側に設けたピークホールド回路Ｐ２は増幅器Ａ
３として電圧比較器を用いることによって高速応答を可
能とした構成とし、高速応答が可能なピークホールド回
路Ｐ１で高速に変化する信号のピーク値をピークホール
ドし、そのピークホールド値を次段の低速型のピークホ
ールド回路Ｐ１でホールドすることにより、そのピーク
ホールド電圧を比較的長い時間（ＡＤ変換の周期）維持
させることができ、高速現象波形のピーク値を正確に測
定することができる利点が得られる。
【００２１】この図６に示した構成の場合も、前段側の
ピークホールド回路Ｐ２の入力側に第１切換スイッチＳ
２を設け、オフセット電圧ＤAZを測定する場合は第１切
換スイッチＳ２を共通電位側に切り換え、電圧比較器Ａ
３の非反転入力端子に共通電位を与えることによりオフ
セット電圧ＤAZを測定することができる。これにより、
演算増幅器Ａ１，Ａ２と電圧比較器Ａ３，Ａ４の全ての
オフセット電圧分を正確に除去することができる。
ピークホールド回路Ｐ２の入力側に第１切換スイッチＳ
２を設け、オフセット電圧ＤAZを測定する場合は第１切
換スイッチＳ２を共通電位側に切り換え、電圧比較器Ａ
３の非反転入力端子に共通電位を与えることによりオフ
セット電圧ＤAZを測定することができる。これにより、
演算増幅器Ａ１，Ａ２と電圧比較器Ａ３，Ａ４の全ての
オフセット電圧分を正確に除去することができる。
【００２２】なお、図６において、前段側のピークホー
ルド回路Ｐ２において、ピークホールド用のコンデンサ
Ｃｈ2 と並列に放電用スイッチＳ４を設け、オフセット
電圧ＤAZの測定を開始する直前に図７Ｂに示すように、
このスイッチＳ４をオンにし、コンデンサＣｈ2 を放電
させてオフに戻し、このオフ状態でオフセット電圧Ｄ AZ
を測定する。
ルド回路Ｐ２において、ピークホールド用のコンデンサ
Ｃｈ2 と並列に放電用スイッチＳ４を設け、オフセット
電圧ＤAZの測定を開始する直前に図７Ｂに示すように、
このスイッチＳ４をオンにし、コンデンサＣｈ2 を放電
させてオフに戻し、このオフ状態でオフセット電圧Ｄ AZ
を測定する。
【００２３】図８はこの発明の更に他の実施例を示す。
この実施例ではダイオードＤ１とＤ２を逆方向に接続し
て負方向のピーク値を測定する構成とした場合を示す。
その他の構成は図１と同じであるから、これ以上の詳細
説明は省略する。図９はこの発明の更に他の実施例を示
す。この実施例では正方向のピークホールド回路Ｐ３
と、負方向のピークホールド回路Ｐ４を設け、これらの
ピークホールド回路Ｐ３とＰ４の各ピークホールド出力
を差動増幅器ＤＦに入力し、差動増幅器ＤＦの出力側か
ら正と負のピーク値間の値（ピークＴＯピーク）を得る
ように構成した場合を示す。正方向のピークホールド回
路Ｐ３は図１，図３，図５，図６に示したピークホール
ド回路と同じ回路で構成される。負方向のピークホール
ド回路Ｐ４は、図８に示した回路又は図１，図３，図
５，図６に示した回路においてダイオードＤ１とＤ２，
Ｄ３を逆向に接続した構成とすることができる。
この実施例ではダイオードＤ１とＤ２を逆方向に接続し
て負方向のピーク値を測定する構成とした場合を示す。
その他の構成は図１と同じであるから、これ以上の詳細
説明は省略する。図９はこの発明の更に他の実施例を示
す。この実施例では正方向のピークホールド回路Ｐ３
と、負方向のピークホールド回路Ｐ４を設け、これらの
ピークホールド回路Ｐ３とＰ４の各ピークホールド出力
を差動増幅器ＤＦに入力し、差動増幅器ＤＦの出力側か
ら正と負のピーク値間の値（ピークＴＯピーク）を得る
ように構成した場合を示す。正方向のピークホールド回
路Ｐ３は図１，図３，図５，図６に示したピークホール
ド回路と同じ回路で構成される。負方向のピークホール
ド回路Ｐ４は、図８に示した回路又は図１，図３，図
５，図６に示した回路においてダイオードＤ１とＤ２，
Ｄ３を逆向に接続した構成とすることができる。
【００２４】この場合も、ピークホールド回路Ｐ３とＰ
４の入力端子を共通接続し、その共通接続点のスイッチ
Ｓ２を接続し、このスイッチＳ２を通じてピークホール
ド回路Ｐ３とＰ４にコモン電位を与えることにより、正
側と負側のオフッセト電圧Ｄ AZ1 とＤAZ2 の差ＤAZ1 −
ＤAZ2 を差動増幅器ＤＦの出力側に得ることができる。
このオフッセト電圧の差ＤAZ1 −ＤAZ2 をＡＤ変換して
正と負のピーク値間の測定値ＤX （図１０）から差し引
くことにより、各演算増幅器のオフセット電圧成分を除
去することができる。
４の入力端子を共通接続し、その共通接続点のスイッチ
Ｓ２を接続し、このスイッチＳ２を通じてピークホール
ド回路Ｐ３とＰ４にコモン電位を与えることにより、正
側と負側のオフッセト電圧Ｄ AZ1 とＤAZ2 の差ＤAZ1 −
ＤAZ2 を差動増幅器ＤＦの出力側に得ることができる。
このオフッセト電圧の差ＤAZ1 −ＤAZ2 をＡＤ変換して
正と負のピーク値間の測定値ＤX （図１０）から差し引
くことにより、各演算増幅器のオフセット電圧成分を除
去することができる。
【００２５】
【発明の効果】以上説明したように、この発明によれば
ピーク値ＤX の測定の直前または直後にオフセット電圧
ＤAZを測定し、このオフセット電圧ＤAZをピーク値ＤX
から差し引くことにより、ピーク値ＤX に含まれるオフ
セット電圧ＤAZを除去する構成としたから、オフセット
電圧ＤAZが多少変動する増幅器を用いても、極く短い時
間の範囲内で測定し、減算するから、オフセット電圧の
変動による影響を受けることはない。従ってオフセット
電圧が変動するような安価な増幅器を用いてピーク値測
定装置を構成しても精度の高い測定結果を得ることがで
きる。
ピーク値ＤX の測定の直前または直後にオフセット電圧
ＤAZを測定し、このオフセット電圧ＤAZをピーク値ＤX
から差し引くことにより、ピーク値ＤX に含まれるオフ
セット電圧ＤAZを除去する構成としたから、オフセット
電圧ＤAZが多少変動する増幅器を用いても、極く短い時
間の範囲内で測定し、減算するから、オフセット電圧の
変動による影響を受けることはない。従ってオフセット
電圧が変動するような安価な増幅器を用いてピーク値測
定装置を構成しても精度の高い測定結果を得ることがで
きる。
【図面の簡単な説明】
【図１】この発明の一実施例を説明するための接続図。
【図２】図１の動作を説明するためのタイミングチャー
ト。
ト。
【図３】この発明の変形実施例を説明するための接続
図。
図。
【図４】図３の動作を説明するためのタイミングチャー
ト。
ト。
【図５】この発明の更に他の実施例を説明するための接
続図。
続図。
【図６】この発明の更に他の実施例を説明するための接
続図。
続図。
【図７】図６の動作を説明するためのタイミングチャー
ト。
ト。
【図８】この発明の更に他の実施例を説明するための接
続図。
続図。
【図９】この発明の更に他の実施例を説明するための接
続図。
続図。
【図１０】図９の動作を説明するための波形図。
【図１１】従来の技術を説明するための接続図。
【図１２】図１１の動作を説明するための波形図。
Ａ１，Ａ２ 演算増幅器 Ｄ１，Ｄ２ ダイオード Ｓ２ 第１切換スイッチ Ｓ３ 第２切換スイッチ ＰＡ ピーク検出回路
Claims (5)
- 【請求項１】 縦続接続された一対の演算増幅器の段間
にダイオードとコンデンサとから成るピーク検出回路が
設けられ、上記各演算増幅器の反転入力端子にはそれぞ
れに出力側から帰還が施されて非反転端子と反転端子と
が同電位となるように動作するピークホールド回路にお
いて、 上記演算増幅器の前段側の演算増幅器の非反転入力端子
を信号入力端子とコモン電位に接続する第１切換スイッ
チを設け、この第１切換スイッチをコモン電位側に切り
換えることにより、上記一対の演算増幅器のオフセット
電圧を測定して記憶させ、この記憶したオフセット電圧
を測定したピーク値より差し引いて信号の正しいピーク
値を算出することを特徴とするピーク測定装置。 - 【請求項２】 請求項１記載のピーク測定装置におい
て、前段の演算増幅器の出力側に第２切換スイッチを設
け、この第２切換スイッチにより上記第１切換スイッチ
がコモン電位を選択するとき、上記ピーク検出回路を構
成するダイオードをショートし、上記第１切換スイッチ
が信号入力端子を選択する状態では上記ダイオードのシ
ョート状態を解き、前段の増幅器の出力端子をダイオー
ドを通じて自己の反転入力端子に接続する構成としたこ
とを特徴とするピーク測定装置。 - 【請求項３】 請求項２記載のピーク測定装置におい
て、上記第１切換スイッチ及び第２切換スイッチが上記
オフセット電圧を測定する状態に切換られている状態に
おいて、上記ピーク検出回路を構成するダイオードに対
してこれとは逆向きのダイオードを並列に接続し、この
並列接続したダイオードにより上記ピーク検出回路を構
成するダイオードを等価的にショートすることを特徴と
するピーク測定装置。 - 【請求項４】 請求項１乃至３に記載のピーク測定装置
の何れかにおいて、上記前段の演算増幅器の前段側に高
速動作可能な電圧比較器で構成した高速ピークホールド
回路を接続し、この高速ピークホールド回路の入力側に
上記第１切換スイッチを接続し、この第１切換スイッチ
により上記高速ピークホールド回路の入力にコモン電位
を与えることにより、上記高速ピークホールド回路とそ
の後段に接続した２段縦続接続した演算増幅器のオフセ
ット電圧を測定し、この測定したオフセット電圧をピー
ク測定値から差し引いてピーク値の真値を求めることを
特徴とするピーク測定装置。 - 【請求項５】 請求項１乃至３記載のピーク測定装置の
何れかにおいて、入力端子を共通接続した一対のピーク
ホールド回路を設け、一方のピークホールド回路は正側
のピーク値をホールドし、他方のピークホールド回路は
負側のピーク値をホールドし、これらのピークホールド
回路がホールドした正と負のピーク値を差動増幅器によ
ってピーク間電圧として取り出すと共に、上記共通接続
した入力端子に上記第１スイッチを接続し、この第１ス
イッチにより上記一対のピークホールド回路にコモン電
位を与えることにより、上記差動増幅器から上記一対の
ピークホールド回路のオフセット電圧の差を取り出し、
この差のオフセット電圧を測定して上記ピーク間電圧か
ら差し引いて真のピーク間電圧を求める構成としたこと
を特徴とするピーク測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11470099A JP3720623B2 (ja) | 1999-04-22 | 1999-04-22 | ピーク測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11470099A JP3720623B2 (ja) | 1999-04-22 | 1999-04-22 | ピーク測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000304776A true JP2000304776A (ja) | 2000-11-02 |
| JP3720623B2 JP3720623B2 (ja) | 2005-11-30 |
Family
ID=14644446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11470099A Expired - Fee Related JP3720623B2 (ja) | 1999-04-22 | 1999-04-22 | ピーク測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3720623B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007336223A (ja) * | 2006-06-14 | 2007-12-27 | Fujitsu Ltd | 信号レベル検出装置、光受信装置、および信号レベル検出方法 |
| JP2008504529A (ja) * | 2004-06-23 | 2008-02-14 | テラディン インコーポレイティッド | 比較器フィードバックピーク検出器 |
| CN103389404A (zh) * | 2012-05-11 | 2013-11-13 | 四川优的科技有限公司 | 一种高精度峰值检测器 |
| CN110599934A (zh) * | 2018-06-12 | 2019-12-20 | 联咏科技股份有限公司 | 显示驱动器的感测电路 |
| CN112154595A (zh) * | 2018-06-28 | 2020-12-29 | 德州仪器公司 | 峰值检测方法、设备和电路 |
-
1999
- 1999-04-22 JP JP11470099A patent/JP3720623B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008504529A (ja) * | 2004-06-23 | 2008-02-14 | テラディン インコーポレイティッド | 比較器フィードバックピーク検出器 |
| JP4713581B2 (ja) * | 2004-06-23 | 2011-06-29 | テラディン インコーポレイティッド | 比較器フィードバックピーク検出器 |
| JP2007336223A (ja) * | 2006-06-14 | 2007-12-27 | Fujitsu Ltd | 信号レベル検出装置、光受信装置、および信号レベル検出方法 |
| CN103389404A (zh) * | 2012-05-11 | 2013-11-13 | 四川优的科技有限公司 | 一种高精度峰值检测器 |
| CN110599934A (zh) * | 2018-06-12 | 2019-12-20 | 联咏科技股份有限公司 | 显示驱动器的感测电路 |
| CN112154595A (zh) * | 2018-06-28 | 2020-12-29 | 德州仪器公司 | 峰值检测方法、设备和电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3720623B2 (ja) | 2005-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2593253B2 (ja) | 電流測定回路 | |
| US4604584A (en) | Switched capacitor precision difference amplifier | |
| JPS634674B2 (ja) | ||
| JP4977741B2 (ja) | 電流検出装置 | |
| JP4642413B2 (ja) | 電流検出装置 | |
| JP2000304776A (ja) | ピーク測定装置 | |
| JP2002243771A (ja) | 電池電圧検出回路 | |
| JPH07114335B2 (ja) | 緩衝回路 | |
| US10700673B2 (en) | Comparison circuit and delay cancellation method | |
| JP2000031824A (ja) | Ａ／ｄコンバータ用オフセットキャンセルコンパレータ | |
| CN112097937B (zh) | 温度检测电路及芯片 | |
| JP3709943B2 (ja) | オフセット電圧の補償方法及びこの方法を用いるサンプルホールド回路 | |
| WO2010098090A1 (ja) | 電圧極性判別回路及び電荷量計測回路 | |
| JPH11135156A (ja) | 二次電池の充放電電流検出方法及び装置 | |
| JP5635279B2 (ja) | 電荷量計測回路 | |
| JP2004251856A (ja) | 測定装置 | |
| JP2002084670A (ja) | 充電電流検出装置 | |
| JP2003143011A (ja) | アナログ−ディジタル変換回路 | |
| JP3048745B2 (ja) | アナログ入力装置 | |
| TW201308887A (zh) | 自動調零放大器及相關的偵測模組 | |
| KR100341306B1 (ko) | 캐패시터의 전압 변화량을 이용한 전력 측정 장치 및 방법 | |
| RU2228540C1 (ru) | Дифференцирующее устройство | |
| KR20230075328A (ko) | 연산 증폭기의 dc 오프셋 제거 회로 | |
| JP2016065758A (ja) | 絶縁状態測定装置 | |
| JP2001183242A (ja) | 熱電対断線検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050728 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |