JP2000294765A - 半導体制御整流素子 - Google Patents
半導体制御整流素子Info
- Publication number
- JP2000294765A JP2000294765A JP11101185A JP10118599A JP2000294765A JP 2000294765 A JP2000294765 A JP 2000294765A JP 11101185 A JP11101185 A JP 11101185A JP 10118599 A JP10118599 A JP 10118599A JP 2000294765 A JP2000294765 A JP 2000294765A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- cathode electrode
- electrode
- continuously
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】コンデンサ放電等の高ｄｉ／ｄｔ・高パルス電
流が流れ、かつ高耐圧が要求される機器への使用に適し
た構造とする。 【解決手段】カソード電極８の外周全体を囲むように主
ゲート電極１７を形成し、かつ、主ゲート電極１７から
枝分かれしたゲート電極枝部１７Ｂ、１７Ｃがカソード
電極８の内部まで入り込むようにし、ゲート領域とカソ
ード領域との相対的な対向長を極端に長くする。
流が流れ、かつ高耐圧が要求される機器への使用に適し
た構造とする。 【解決手段】カソード電極８の外周全体を囲むように主
ゲート電極１７を形成し、かつ、主ゲート電極１７から
枝分かれしたゲート電極枝部１７Ｂ、１７Ｃがカソード
電極８の内部まで入り込むようにし、ゲート領域とカソ
ード領域との相対的な対向長を極端に長くする。
Description
【０００１】
【産業上の利用分野】本発明は、特に高い臨界順電流上
昇率（ｄｉ／ｄｔ）を有する半導体制御整流素子の改良
構造に関するものである。
昇率（ｄｉ／ｄｔ）を有する半導体制御整流素子の改良
構造に関するものである。
【０００２】
【従来の技術】一般に、半導体制御整流素子（サイリス
タ）はそのゲート電極からカソード電極へゲート電流を
流すことにより順方向阻止状態から順方向導通状態へ移
行させ、いわゆるターンオンさせることができる。
タ）はそのゲート電極からカソード電極へゲート電流を
流すことにより順方向阻止状態から順方向導通状態へ移
行させ、いわゆるターンオンさせることができる。
【０００３】しかし、基板シリコンの固有の抵抗によ
り、ゲート電流はゲートーカソード間の最短経路を流れ
るため、ターンオン動作はゲート近傍の微小部分より始
まり、その後、導通部は次第にある有限の速度、例えば
０．０５〜０．１２ｍｍ/μｓ位の速度でカソード全面
に広がって行く。したがってターンオン直後において
は、この微小部分の電流密度および熱損失が非常に高く
なり、ついには素子の接合面を永久破壊に至らしめる場
合がある。
り、ゲート電流はゲートーカソード間の最短経路を流れ
るため、ターンオン動作はゲート近傍の微小部分より始
まり、その後、導通部は次第にある有限の速度、例えば
０．０５〜０．１２ｍｍ/μｓ位の速度でカソード全面
に広がって行く。したがってターンオン直後において
は、この微小部分の電流密度および熱損失が非常に高く
なり、ついには素子の接合面を永久破壊に至らしめる場
合がある。
【０００４】図８は、この種のサイリスタの平面図、図
９はそのＢ−Ｂ線に沿う断面図である。これらの図にお
いて、サイリスタ１は、隣接する互いに反対導電型のＰ
Ｅ層２、ＮＢ層３、ＰＢ層４及びＮＥ層５を有し、前記
ＮＥ層５は隣接するＰＢ層との接合端面が該ＰＢ層４の
表面に露出した略四角形の半導体基板６を備えている。
９はそのＢ−Ｂ線に沿う断面図である。これらの図にお
いて、サイリスタ１は、隣接する互いに反対導電型のＰ
Ｅ層２、ＮＢ層３、ＰＢ層４及びＮＥ層５を有し、前記
ＮＥ層５は隣接するＰＢ層との接合端面が該ＰＢ層４の
表面に露出した略四角形の半導体基板６を備えている。
【０００５】そして、ゲート電極７は、図８の平面図に
示すようにＰＢ層５上のカソード電極８の隅部に対向し
て配置されている。すなわち、上記カソード電極８の１
つのコーナ部を切り欠き、この切欠部分にゲート電極７
が設けられている。なお、図９おいて、９はＰＥ層２の
主面側に設けられたアノード電極である。
示すようにＰＢ層５上のカソード電極８の隅部に対向し
て配置されている。すなわち、上記カソード電極８の１
つのコーナ部を切り欠き、この切欠部分にゲート電極７
が設けられている。なお、図９おいて、９はＰＥ層２の
主面側に設けられたアノード電極である。
【０００６】
【発明が解決しようとする課題】従来のサイリスタは、
上記のようにゲート電極７がカソード電極８の１つの隅
部のみに配置された構造となっているため、ゲート領域
とカソード領域との相対的な対向長が短い。そのため、
ゲート電流（Ｉｇ）をゲート電極７に印加しても初期点
弧面積が小さく、臨界順電流上昇率（ｄｉ／ｄｔ）が小
さい。したがって、特にコンデンサ放電制御等の高いｄ
ｉ／ｄｔ、高いパルス電流が流れる機器への使用には、
さらなる構造の改善が必要であった。また、コンデンサ
放電制御機器等の小型化、高出力化に伴いサイリスタの
高耐圧化の傾向があるが、該サイリスタを高耐圧化する
と、ＮＢ層３の幅が増大するため、サイリスタの初期点
弧部分の拡りが遅くなる。かかる点からも改善が必要で
あった。
上記のようにゲート電極７がカソード電極８の１つの隅
部のみに配置された構造となっているため、ゲート領域
とカソード領域との相対的な対向長が短い。そのため、
ゲート電流（Ｉｇ）をゲート電極７に印加しても初期点
弧面積が小さく、臨界順電流上昇率（ｄｉ／ｄｔ）が小
さい。したがって、特にコンデンサ放電制御等の高いｄ
ｉ／ｄｔ、高いパルス電流が流れる機器への使用には、
さらなる構造の改善が必要であった。また、コンデンサ
放電制御機器等の小型化、高出力化に伴いサイリスタの
高耐圧化の傾向があるが、該サイリスタを高耐圧化する
と、ＮＢ層３の幅が増大するため、サイリスタの初期点
弧部分の拡りが遅くなる。かかる点からも改善が必要で
あった。
【０００７】
【発明の目的】本発明は上記のような課題を解決するた
めになされたもので、高耐圧でかつコンデンサ放電等の
高ｄｉ／ｄｔ・高パルス電流が流れる機器への使用に適
した構造を有する半導体制御整流素子を提供することを
目的とするものである。
めになされたもので、高耐圧でかつコンデンサ放電等の
高ｄｉ／ｄｔ・高パルス電流が流れる機器への使用に適
した構造を有する半導体制御整流素子を提供することを
目的とするものである。
【０００８】
【課題を解決するための手段】第１の発明の半導体制御
整流素子は、隣接する互いに反対導電型のＰＥ層、ＮＢ
層、ＰＢ層及びＮＥ層を有する略四角形の半導体基板か
らなる半導体制御整流素子において、前記ＮＥ層は、隣
接するＰＢ層との接合端面が該ＰＢ層表面に露出し、該
ＮＥ層と所定の間隔を保持して該ＮＥ層の外周全体を囲
むよう連続してゲート電極が形成され、該ゲート電極の
１つの隅部からは線対称形状となるように連続して前記
ＮＥ層上に形成されたカソード電極内に入り込むように
ゲート電極枝部が形成され、該ゲート電極枝部の直下に
は線対称形状で前記ＰＢ層が存在し、前記ＮＥ層は、前
記ゲート電極直下のＰＢ層によって分割されることなく
連続して形成されていることを特徴とするものである。
整流素子は、隣接する互いに反対導電型のＰＥ層、ＮＢ
層、ＰＢ層及びＮＥ層を有する略四角形の半導体基板か
らなる半導体制御整流素子において、前記ＮＥ層は、隣
接するＰＢ層との接合端面が該ＰＢ層表面に露出し、該
ＮＥ層と所定の間隔を保持して該ＮＥ層の外周全体を囲
むよう連続してゲート電極が形成され、該ゲート電極の
１つの隅部からは線対称形状となるように連続して前記
ＮＥ層上に形成されたカソード電極内に入り込むように
ゲート電極枝部が形成され、該ゲート電極枝部の直下に
は線対称形状で前記ＰＢ層が存在し、前記ＮＥ層は、前
記ゲート電極直下のＰＢ層によって分割されることなく
連続して形成されていることを特徴とするものである。
【０００９】第２の発明の半導体制御整流素子は、隣接
する互いに反対導電型のＰＥ層、ＮＢ層、ＰＢ層及び第
１ＮＥ層を有する略四角形の半導体基板からなる半導体
制御整流素子において、前記第１ＮＥ層は、隣接するＰ
Ｂ層との接合端面が該ＰＢ層表面に露出し、該第１ＮＥ
層と所定の間隔を保持して該第１ＮＥ層の外周全体を囲
むようにして形成された補助サイリスタ部となる第２Ｎ
Ｅ層と、前記第１ＮＥ層と前記第２ＮＥ層で囲まれた閉
鎖領域内に連続して形成され、かつ、前記ＰＢ層と前記
第２ＮＥ層の表面に跨るように連続して形成された前記
補助サイリスタ部の補助電極と、を有し、該第２ＮＥ層
と所定の間隔を保持して該第２ＮＥ層の外周全体を囲む
よう連続してゲート電極が形成され、前記第１ＮＥ層上
に形成されたカソード電極内に入り込むように該ゲート
電極の１つの隅部から線対称形状となるように連続して
ゲート電極枝部が形成され、該ゲート電極枝部の直下に
は線対称形状で前記ＰＢ層が存在し、前記第1ＮＥ層及
び第２ＮＥ層は、前記ゲート電極直下のＰＢ層によって
分割されることなく連続して形成されていることを特徴
とするものである。
する互いに反対導電型のＰＥ層、ＮＢ層、ＰＢ層及び第
１ＮＥ層を有する略四角形の半導体基板からなる半導体
制御整流素子において、前記第１ＮＥ層は、隣接するＰ
Ｂ層との接合端面が該ＰＢ層表面に露出し、該第１ＮＥ
層と所定の間隔を保持して該第１ＮＥ層の外周全体を囲
むようにして形成された補助サイリスタ部となる第２Ｎ
Ｅ層と、前記第１ＮＥ層と前記第２ＮＥ層で囲まれた閉
鎖領域内に連続して形成され、かつ、前記ＰＢ層と前記
第２ＮＥ層の表面に跨るように連続して形成された前記
補助サイリスタ部の補助電極と、を有し、該第２ＮＥ層
と所定の間隔を保持して該第２ＮＥ層の外周全体を囲む
よう連続してゲート電極が形成され、前記第１ＮＥ層上
に形成されたカソード電極内に入り込むように該ゲート
電極の１つの隅部から線対称形状となるように連続して
ゲート電極枝部が形成され、該ゲート電極枝部の直下に
は線対称形状で前記ＰＢ層が存在し、前記第1ＮＥ層及
び第２ＮＥ層は、前記ゲート電極直下のＰＢ層によって
分割されることなく連続して形成されていることを特徴
とするものである。
【００１０】第３の発明の半導体制御整流素子は、前記
主ゲート電極の１つの隅部から連続して線対称形状とな
るように前記カソード電極の中心部に向かって延びるゲ
ート電極枝部が前記隅部に対向する対角線上の他の隅部
に向かって開口する略コ字状の先端部を有することを特
徴とするものである。
主ゲート電極の１つの隅部から連続して線対称形状とな
るように前記カソード電極の中心部に向かって延びるゲ
ート電極枝部が前記隅部に対向する対角線上の他の隅部
に向かって開口する略コ字状の先端部を有することを特
徴とするものである。
【００１１】第４の発明の半導体制御整流素子は、前記
主ゲート電極の１つの隅部から連続して線対称形状とな
るように前記カソード電極の中心部に向かって延びるゲ
ート電極枝部が前記カソード電極の略中心位置で互いに
直角に枝分かれする先端部を有することを特徴とするも
のである。
主ゲート電極の１つの隅部から連続して線対称形状とな
るように前記カソード電極の中心部に向かって延びるゲ
ート電極枝部が前記カソード電極の略中心位置で互いに
直角に枝分かれする先端部を有することを特徴とするも
のである。
【００１２】第５の発明の半導体制御整流素子は、前記
主ゲート電極の１つの隅部から連続して線対称形状とな
るように前記カソード電極の中心部に向かって延びるゲ
ート電極枝部が前記カソード電極の略中心位置で互いに
直角に枝分かれするＷ字状先端部と、該Ｗ字状先端部に
対向する互いに直角に枝分かれするＹ字状先端部であっ
て、前記隅部と対角線をなす前記主ゲート電極の他の隅
部から前記カソード電極の中心部に向かって延びるゲー
ト電極枝部とを有することを特徴とするものである。
主ゲート電極の１つの隅部から連続して線対称形状とな
るように前記カソード電極の中心部に向かって延びるゲ
ート電極枝部が前記カソード電極の略中心位置で互いに
直角に枝分かれするＷ字状先端部と、該Ｗ字状先端部に
対向する互いに直角に枝分かれするＹ字状先端部であっ
て、前記隅部と対角線をなす前記主ゲート電極の他の隅
部から前記カソード電極の中心部に向かって延びるゲー
ト電極枝部とを有することを特徴とするものである。
【００１３】第６の発明の半導体制御整流素子は、前記
主ゲート電極の１つの隅部からカソード電極の中心部に
向かって延びるゲート電極枝部の途中に設けたゲート端
子引出し部と、該引出し部を介してさらに前記カソード
電極の中心部に向かって延びる先端略コ字状のゲート電
極枝部とを有することを特徴とするものである。
主ゲート電極の１つの隅部からカソード電極の中心部に
向かって延びるゲート電極枝部の途中に設けたゲート端
子引出し部と、該引出し部を介してさらに前記カソード
電極の中心部に向かって延びる先端略コ字状のゲート電
極枝部とを有することを特徴とするものである。
【００１４】第７の発明の半導体制御整流素子は、前記
カソード電極の外周を連続して取り囲む前記主ゲート電
極から前記カソード電極の中心部に向かって直角に延び
る複数のゲート電極枝部を有することを特徴とする請求
項１又は請求項２に記載の半導体制御整流素子。
カソード電極の外周を連続して取り囲む前記主ゲート電
極から前記カソード電極の中心部に向かって直角に延び
る複数のゲート電極枝部を有することを特徴とする請求
項１又は請求項２に記載の半導体制御整流素子。
【００１５】第８の発明の半導体制御整流素子は、前記
カソード電極の外周を連続して取り囲む前記主ゲート電
極から前記カソード電極の中心部に向かって直角に延び
る複数のゲート電極枝部を有し、かつ、該ゲート電極枝
部の１つは、前記主ゲート電極の１つの隅部と連結され
ていることを特徴とするものである。
カソード電極の外周を連続して取り囲む前記主ゲート電
極から前記カソード電極の中心部に向かって直角に延び
る複数のゲート電極枝部を有し、かつ、該ゲート電極枝
部の１つは、前記主ゲート電極の１つの隅部と連結され
ていることを特徴とするものである。
【００１６】
【実施例】以下に本発明の実施例を、図を参照して説明
する。図１は本発明の一実施例を示すサイリスタの平面
図であり、図２は図１のＡ−Ａに沿う断面図である。図
において、半導体制御整流素子１０は、隣接する互いに
反対導電型のＰＥ層２、ＮＢ層３、ＰＢ層４および第１
ＮＥ層１５を有する略四角形の半導体基板６を有する。
する。図１は本発明の一実施例を示すサイリスタの平面
図であり、図２は図１のＡ−Ａに沿う断面図である。図
において、半導体制御整流素子１０は、隣接する互いに
反対導電型のＰＥ層２、ＮＢ層３、ＰＢ層４および第１
ＮＥ層１５を有する略四角形の半導体基板６を有する。
【００１７】また、前記第１ＮＥ層１５は、隣接するＰ
Ｂ層４との接合端面が該ＰＢ層４の表面に露出し、該第
１ＮＥ層１５と所定の間隔を保持して該第１ＮＥ層１５
の外周全体を囲むようにして形成された補助サイリスタ
部となる第２ＮＥ層１６が設けられている。そして、こ
れら第１ＮＥ層１５及び第２ＮＥ層１６は、いくつかの
島状に分割されることなく、図１の平面パターンから分
かるように互いに入り組んだ一連の形状となっている。
Ｂ層４との接合端面が該ＰＢ層４の表面に露出し、該第
１ＮＥ層１５と所定の間隔を保持して該第１ＮＥ層１５
の外周全体を囲むようにして形成された補助サイリスタ
部となる第２ＮＥ層１６が設けられている。そして、こ
れら第１ＮＥ層１５及び第２ＮＥ層１６は、いくつかの
島状に分割されることなく、図１の平面パターンから分
かるように互いに入り組んだ一連の形状となっている。
【００１８】前記第２ＮＥ層と所定の間隔を保持して該
第2ＮＥ層の外周全体を囲むよう連続して主ゲート電極
１７が形成されている。該ゲート電極１７の１つの隅部
１７Ａは、比較的広い面積に形成されている。該隅部１
７Ａからは連続して互いにＸ−Ｘ線に対して線対称形状
となるように前記半導体基板６の中心部に向かって延び
るゲート電極枝部１７Ｂ、１７Ｃを有する。
第2ＮＥ層の外周全体を囲むよう連続して主ゲート電極
１７が形成されている。該ゲート電極１７の１つの隅部
１７Ａは、比較的広い面積に形成されている。該隅部１
７Ａからは連続して互いにＸ−Ｘ線に対して線対称形状
となるように前記半導体基板６の中心部に向かって延び
るゲート電極枝部１７Ｂ、１７Ｃを有する。
【００１９】また、該ゲート電極枝部１７Ｂ、１７Ｃの
直下には互いにＸ−Ｘ線に対して線対称形状となる前記
ＰＢ層４が存在し、また、前記第１ＮＥ層１５及び第２
ＮＥ層１６は、前記ゲート電極１７の直下のＰＢ層４に
よって分割されることなく連続して形成されている。
直下には互いにＸ−Ｘ線に対して線対称形状となる前記
ＰＢ層４が存在し、また、前記第１ＮＥ層１５及び第２
ＮＥ層１６は、前記ゲート電極１７の直下のＰＢ層４に
よって分割されることなく連続して形成されている。
【００２０】さらに、前記第１ＮＥ層１５と前記第２Ｎ
Ｅ層１６で囲まれた閉鎖領域内には、前記ＰＢ層４と前
記第２ＮＥ層１６の表面に跨るように形成された前記補
助サイリスタ部の補助電極１８を有している。
Ｅ層１６で囲まれた閉鎖領域内には、前記ＰＢ層４と前
記第２ＮＥ層１６の表面に跨るように形成された前記補
助サイリスタ部の補助電極１８を有している。
【００２１】すなわち、本発明の最も特徴的なところ
は、前記第２ＮＥ層１６の外周全体を囲むように主ゲー
ト電極１７が形成され、しかもこの主ゲート電極１７が
１つの隅部１７Ａから枝分かれしてカソード電極８の内
部まで入り込み、ゲート基部である隅部１７Ａから連続
したゲート電極枝部１７Ｂ、１７Ｃを形成していること
である。なお、前記半導体基板６の１つの隅部１７Ａか
らはゲート端子１９が引き出される構造となっている。
は、前記第２ＮＥ層１６の外周全体を囲むように主ゲー
ト電極１７が形成され、しかもこの主ゲート電極１７が
１つの隅部１７Ａから枝分かれしてカソード電極８の内
部まで入り込み、ゲート基部である隅部１７Ａから連続
したゲート電極枝部１７Ｂ、１７Ｃを形成していること
である。なお、前記半導体基板６の１つの隅部１７Ａか
らはゲート端子１９が引き出される構造となっている。
【００２２】上記のような構成により主ゲート電極１７
にゲート端子１９を介してゲート電流（Ｉｇ）を印加し
た場合、ゲート電極枝部１７Ｂ、１７Ｃがカソード電極
８の内部まで入り込み、ゲート領域とカソード領域との
相対的な対向長が長くなっているために、初期点弧面積
が大きくなり、ｄｉ／ｄｔ耐量が飛躍的に向上する。こ
のため、コンデンサ放電制御等の高いｄｉ／ｄｔ、高い
パルス電流が流れ、また高耐圧が要求される機器へ高信
頼性を維持しつつ、その使用が可能となる。
にゲート端子１９を介してゲート電流（Ｉｇ）を印加し
た場合、ゲート電極枝部１７Ｂ、１７Ｃがカソード電極
８の内部まで入り込み、ゲート領域とカソード領域との
相対的な対向長が長くなっているために、初期点弧面積
が大きくなり、ｄｉ／ｄｔ耐量が飛躍的に向上する。こ
のため、コンデンサ放電制御等の高いｄｉ／ｄｔ、高い
パルス電流が流れ、また高耐圧が要求される機器へ高信
頼性を維持しつつ、その使用が可能となる。
【００２３】なお、上記の実施例では補助サイリスタ部
を有するいわゆる増幅ゲート構造のものについて説明し
たが、勿論、補助サイリスタ部を有さない構造のもの、
あるいは通常のゲート、再生ゲート、ＦＩゲート等を有
する構造のもの、いずれの構造のものにも容易に適用す
ることができる。特に、本発明は製造コスト等を考慮し
た小面積ディバイスにおいて、高ｄｉ／ｄｔ耐量を得る
場合に、カソード領域の外周部から点弧させる構造とし
て優れた特徴を有している。
を有するいわゆる増幅ゲート構造のものについて説明し
たが、勿論、補助サイリスタ部を有さない構造のもの、
あるいは通常のゲート、再生ゲート、ＦＩゲート等を有
する構造のもの、いずれの構造のものにも容易に適用す
ることができる。特に、本発明は製造コスト等を考慮し
た小面積ディバイスにおいて、高ｄｉ／ｄｔ耐量を得る
場合に、カソード領域の外周部から点弧させる構造とし
て優れた特徴を有している。
【００２４】次に、図３に本発明の他の実施例を示す。
この実施例では、前記主ゲート電極１７の１つの隅部１
７Ａから連続して線対称形状となるように前記カソード
電極８の中心部に向かって延びるゲート電極枝部１７
Ｂ、１７Ｃが互いに略直角をなす先端部を有することを
特徴としている。
この実施例では、前記主ゲート電極１７の１つの隅部１
７Ａから連続して線対称形状となるように前記カソード
電極８の中心部に向かって延びるゲート電極枝部１７
Ｂ、１７Ｃが互いに略直角をなす先端部を有することを
特徴としている。
【００２５】さらに、図４に本発明の他の実施例を示
す。この実施例では、前記主ゲート電極１７の１つの隅
部１７Ａから連続して線対称形状となるように前記カソ
ード電極８の中心部に向かって延びるゲート電極枝部１
７Ｂが前記カソード電極８の略中心位置で互いに直角に
枝分かれするＷ字状先端部１７Ｄと、該先端部１７Ｄに
対向する互いに直角に枝分かれするＹ字状先端部１７Ｅ
であって、前記隅部１７Ａと対角線上の対向する前記主
ゲート電極の隅部１７Ｆから前記カソード電極８の中心
部に向かって延びるゲート電極枝部１７Ｃとを有するこ
とを特徴とするものである。
す。この実施例では、前記主ゲート電極１７の１つの隅
部１７Ａから連続して線対称形状となるように前記カソ
ード電極８の中心部に向かって延びるゲート電極枝部１
７Ｂが前記カソード電極８の略中心位置で互いに直角に
枝分かれするＷ字状先端部１７Ｄと、該先端部１７Ｄに
対向する互いに直角に枝分かれするＹ字状先端部１７Ｅ
であって、前記隅部１７Ａと対角線上の対向する前記主
ゲート電極の隅部１７Ｆから前記カソード電極８の中心
部に向かって延びるゲート電極枝部１７Ｃとを有するこ
とを特徴とするものである。
【００２６】さらに、図５に本発明の他の実施例を示
す。この実施例では、前記主ゲート電極１７の１つの隅
部１７Ａから前記カソード電極８の中心部に向かって延
びるゲート電極枝部１７Ｂの途中に設けたゲート端子引
出し部１７Ｇと、該引出し部１７Ｇを介してさらに前記
カソード電極８の中心部に向かって延びるコ字状のゲー
ト電極枝部１７Ｈとを有することを特徴とするものであ
る。なお、上記ゲート電極枝部１７Ｈの開口部近傍には
カソード端子引き出し部２０が設けられている。
す。この実施例では、前記主ゲート電極１７の１つの隅
部１７Ａから前記カソード電極８の中心部に向かって延
びるゲート電極枝部１７Ｂの途中に設けたゲート端子引
出し部１７Ｇと、該引出し部１７Ｇを介してさらに前記
カソード電極８の中心部に向かって延びるコ字状のゲー
ト電極枝部１７Ｈとを有することを特徴とするものであ
る。なお、上記ゲート電極枝部１７Ｈの開口部近傍には
カソード端子引き出し部２０が設けられている。
【００２７】さらに、図６に本発明の他の実施例を示
す。この実施例では、前記カソード電極８の外周を連続
して取り囲む主ゲート電極１７から前記カソード電極８
の中心部に向かって直角に延びる複数のゲート電極枝部
１７Ｊ１〜１７Ｊ４を有することを特徴とするものであ
る。
す。この実施例では、前記カソード電極８の外周を連続
して取り囲む主ゲート電極１７から前記カソード電極８
の中心部に向かって直角に延びる複数のゲート電極枝部
１７Ｊ１〜１７Ｊ４を有することを特徴とするものであ
る。
【００２８】さらに、図７に本発明の他の実施例を示
す。この実施例では、前記カソード電極８の外周を連続
して取り囲む前記主ゲート電極１７から前記カソード電
極８の中心部に向かって直角に延びる複数のゲート電極
枝部１７Ｋ１〜１７Ｋ４を有し、かつ、該ゲート電極枝
部の１つのゲート電極枝部１７Ｋ４が前記主ゲート電極
１７の１つの隅部１７Ａと連結されていることを特徴と
するものである。
す。この実施例では、前記カソード電極８の外周を連続
して取り囲む前記主ゲート電極１７から前記カソード電
極８の中心部に向かって直角に延びる複数のゲート電極
枝部１７Ｋ１〜１７Ｋ４を有し、かつ、該ゲート電極枝
部の１つのゲート電極枝部１７Ｋ４が前記主ゲート電極
１７の１つの隅部１７Ａと連結されていることを特徴と
するものである。
【００２９】上記いずれの実施例においてもカソード電
極の外周を取り囲んだ主ゲート電極から連続して枝分か
れしたゲート電極枝部がカソード電極内部まで入り込
み、ゲート領域とカソード領域との相対的な対向長を極
端に長くするように配慮しているので、初期点弧面積が
大きくなり、ｄｉ／ｄｔ耐量が飛躍的に向上する。
極の外周を取り囲んだ主ゲート電極から連続して枝分か
れしたゲート電極枝部がカソード電極内部まで入り込
み、ゲート領域とカソード領域との相対的な対向長を極
端に長くするように配慮しているので、初期点弧面積が
大きくなり、ｄｉ／ｄｔ耐量が飛躍的に向上する。
【００３０】
【発明の効果】本発明は以上のように、カソード電極の
外周全体を囲むように主ゲート電極を形成するように
し、しかも主ゲート電極から連続して枝分かれしたゲー
ト電極枝部がカソード電極内部まで入り込むようにした
ので、ゲート領域とカソード領域との相対的な対向長が
著しく長くなる。そのため、初期点弧面積が増大し、ｄ
ｉ／ｄｔ耐量が飛躍的に向上し、コンデンサ放電制御等
の高いｄｉ／ｄｔ、高いパルス電流が流れ、また高耐圧
が要求される機器へ高信頼性を維持しつつ、その使用が
可能となるなどの優れた効果がある。
外周全体を囲むように主ゲート電極を形成するように
し、しかも主ゲート電極から連続して枝分かれしたゲー
ト電極枝部がカソード電極内部まで入り込むようにした
ので、ゲート領域とカソード領域との相対的な対向長が
著しく長くなる。そのため、初期点弧面積が増大し、ｄ
ｉ／ｄｔ耐量が飛躍的に向上し、コンデンサ放電制御等
の高いｄｉ／ｄｔ、高いパルス電流が流れ、また高耐圧
が要求される機器へ高信頼性を維持しつつ、その使用が
可能となるなどの優れた効果がある。
【図１】本発明の一実施例を示す半導体制御整流素子の
平面図である。
平面図である。
【図２】図１におけるＡ−Ａ線に沿う断面図である。
【図３】本発明の他の実施例を示す半導体制御整流素子
の平面図である。
の平面図である。
【図４】本発明のさらに他の実施例を示す半導体制御整
流素子の平面図である。
流素子の平面図である。
【図５】本発明のさらに他の実施例を示す半導体制御整
流素子の平面図である。
流素子の平面図である。
【図６】本発明のさらに他の実施例を示す半導体制御整
流素子の平面図である。
流素子の平面図である。
【図７】本発明のさらに他の実施例を示す半導体制御整
流素子の平面図である。
流素子の平面図である。
【図８】従来の半導体制御整流素子の平面図である。
【図９】図８のＢ−Ｂ線に沿う断面図である。
２ ＰＥ層 ３ ＮＢ層 ４ ＰＢ層 ６ 半導体基板 ８ カソード電極 ９ アノード電極 １０ 半導体制御整流素子 １５ 第１ＮＥ層 １６ 第２ＮＥ層 １７ 主ゲート電極 １７Ａ 主ゲート電極の隅部 １７Ｂ〜１７Ｋｎ ゲート電極枝部 １８ 補助電極 １９ ゲート端子 ２０ カソード端子
Claims (8)
- 【請求項１】隣接する互いに反対導電型のＰＥ層、ＮＢ
層、ＰＢ層及びＮＥ層を有する略四角形の半導体基板か
らなる半導体制御整流素子において、 前記ＮＥ層は、隣接するＰＢ層との接合端面が該ＰＢ層
表面に露出し、該ＮＥ層と所定の間隔を保持して該ＮＥ
層の外周全体を囲むよう連続してゲート電極が形成さ
れ、該ゲート電極の１つの隅部からは線対称形状となる
ように連続して前記ＮＥ層上に形成されたカソード電極
内に入り込むようにゲート電極枝部が形成され、該ゲー
ト電極枝部の直下には線対称形状で前記ＰＢ層が存在
し、前記ＮＥ層は、前記ゲート電極直下のＰＢ層によっ
て分割されることなく連続して形成されていることを特
徴とする半導体制御整流素子。 - 【請求項２】隣接する互いに反対導電型のＰＥ層、ＮＢ
層、ＰＢ層及び第１ＮＥ層を有する略四角形の半導体基
板からなる半導体制御整流素子において、 前記第１ＮＥ層は、隣接するＰＢ層との接合端面が該Ｐ
Ｂ層表面に露出し、該第１ＮＥ層と所定の間隔を保持し
て該第１ＮＥ層の外周全体を囲むようにして形成された
補助サイリスタ部となる第２ＮＥ層と、 前記第１ＮＥ層と前記第２ＮＥ層で囲まれた閉鎖領域内
に連続して形成され、かつ、前記ＰＢ層と前記第２ＮＥ
層の表面に跨るように連続して形成された前記補助サイ
リスタ部の補助電極と、 を有し、該第２ＮＥ層と所定の間隔を保持して該第２Ｎ
Ｅ層の外周全体を囲むよう連続してゲート電極が形成さ
れ、前記第１ＮＥ層上に形成されたカソード電極内に入
り込むように該ゲート電極の１つの隅部から線対称形状
となるように連続してゲート電極枝部が形成され、該ゲ
ート電極枝部の直下には線対称形状で前記ＰＢ層が存在
し、前記第1ＮＥ層及び第２ＮＥ層は、前記ゲート電極
直下のＰＢ層によって分割されることなく連続して形成
されていることを特徴とする半導体制御整流素子。 - 【請求項３】前記主ゲート電極の１つの隅部から連続し
て線対称形状となるように前記カソード電極の中心部に
向かって延びるゲート電極枝部が前記隅部に対向する対
角線上の他の隅部に向かって開口する略コ字状の先端部
を有することを特徴とする請求項1又は請求項２に記載
の半導体制御整流素子。 - 【請求項４】前記主ゲート電極の１つの隅部から連続し
て線対称形状となるように前記カソード電極の中心部に
向かって延びるゲート電極枝部が前記カソード電極の略
中心位置で互いに直角に枝分かれする先端部を有するこ
とを特徴とする請求項1又は請求項２に記載の半導体制
御整流素子。 - 【請求項５】前記主ゲート電極の１つの隅部から連続し
て線対称形状となるように前記カソード電極の中心部に
向かって延びるゲート電極枝部が前記カソード電極の略
中心位置で互いに直角に枝分かれするＷ字状先端部と、
該Ｗ字状先端部に対向する互いに直角に枝分かれするＹ
字状先端部であって、前記隅部と対角線をなす前記主ゲ
ート電極の他の隅部から前記カソード電極の中心部に向
かって延びるゲート電極枝部とを有することを特徴とす
る請求項1又は請求項２に記載の半導体制御整流素子。 - 【請求項６】前記主ゲート電極の１つの隅部からカソー
ド電極の中心部に向かって延びるゲート電極枝部の途中
に設けたゲート端子引出し部と、該引出し部を介してさ
らに前記カソード電極の中心部に向かって延びる先端略
コ字状のゲート電極枝部とを有することを特徴とする請
求項１又は請求項２に記載の半導体制御整流素子。 - 【請求項７】前記カソード電極の外周を連続して取り囲
む前記主ゲート電極から前記カソード電極の中心部に向
かって直角に延びる複数のゲート電極枝部を有すること
を特徴とする請求項１又は請求項２に記載の半導体制御
整流素子。 - 【請求項８】前記カソード電極の外周を連続して取り囲
む前記主ゲート電極から前記カソード電極の中心部に向
かって直角に延びる複数のゲート電極枝部を有し、か
つ、該ゲート電極枝部の１つは、前記主ゲート電極の１
つの隅部と連結されていることを特徴とする請求項１又
は請求項２に記載の半導体制御整流素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11101185A JP2000294765A (ja) | 1999-04-08 | 1999-04-08 | 半導体制御整流素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11101185A JP2000294765A (ja) | 1999-04-08 | 1999-04-08 | 半導体制御整流素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294765A true JP2000294765A (ja) | 2000-10-20 |
Family
ID=14293934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11101185A Pending JP2000294765A (ja) | 1999-04-08 | 1999-04-08 | 半導体制御整流素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000294765A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013534051A (ja) * | 2010-06-21 | 2013-08-29 | アーベーベー・テヒノロギー・アーゲー | 局所のエミッタ短絡ドットの改善されたパターンを持つ位相制御サイリスタ |
| JP2014135510A (ja) * | 2014-03-19 | 2014-07-24 | Sansha Electric Mfg Co Ltd | サイリスタ |
-
1999
- 1999-04-08 JP JP11101185A patent/JP2000294765A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013534051A (ja) * | 2010-06-21 | 2013-08-29 | アーベーベー・テヒノロギー・アーゲー | 局所のエミッタ短絡ドットの改善されたパターンを持つ位相制御サイリスタ |
| JP2014135510A (ja) * | 2014-03-19 | 2014-07-24 | Sansha Electric Mfg Co Ltd | サイリスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4450467A (en) | Gate turn-off thyristor with selective anode penetrating shorts | |
| EP0014098A2 (en) | Gate turn-off thyristor | |
| EP0022355A1 (en) | Gate turn-off thyristor | |
| JP2000294765A (ja) | 半導体制御整流素子 | |
| JPS59132671A (ja) | 縦型ｍｏｓトランジスタ | |
| KR20000061463A (ko) | 낮은 온 저항과 큰 견고함을 갖는 전력용 모스 트랜지스터 및 그 제조방법 | |
| JPS624368A (ja) | サイリスタ | |
| JPS6289360A (ja) | 電力用サイリスタ | |
| JP2001352064A (ja) | 高耐圧半導体装置 | |
| JPH0536279Y2 (ja) | ||
| JP2504498B2 (ja) | 半導体装置 | |
| JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
| JP2000294764A (ja) | 半導体制御整流素子 | |
| CA1104726A (en) | Thyristor fired by collapsing voltage | |
| JP2000294766A (ja) | 半導体制御整流素子 | |
| JP2524553Y2 (ja) | 電力用半導体素子 | |
| JPH0685437B2 (ja) | 両方向性２端子サイリスタ | |
| JPH02256279A (ja) | アバランシェ降伏型接合を有する半導体装置 | |
| JPH04107878A (ja) | 半導体装置およびそれを用いたイグナイタ装置 | |
| JPS631757B2 (ja) | ||
| JPS583385B2 (ja) | カデンアツホゴソシ | |
| JP3594725B2 (ja) | 半導体装置の保護回路 | |
| JPS63174369A (ja) | 半導体装置 | |
| JPH0715992B2 (ja) | 双方向性２端子サイリスタ | |
| JPS584827B2 (ja) | サイリスタ |