JP2000278356A

JP2000278356A - Ａｔコマンド受信回路

Info

Publication number: JP2000278356A
Application number: JP11082529A
Authority: JP
Inventors: Yoshiyuki Aoki; 良行青木; Tomohiro Kitayama; 智広北山; Junya Tsuchida; 淳也土田
Original assignee: NEC Corp; NEC IC Microcomputer Systems Co Ltd
Current assignee: NEC Corp; NEC IC Microcomputer Systems Co Ltd
Priority date: 1999-03-25
Filing date: 1999-03-25
Publication date: 2000-10-06
Anticipated expiration: 2019-03-25
Also published as: DE10014671A1; US6529548B1; JP3366277B2; DE10014671B4

Abstract

(57)【要約】【課題】ＣＰＵによる処理を一切必要とせずに、通信
速度の測定、および、パリティの種類，通信に用いるデ
ータフォーマットを識別し、識別したこれらの情報を汎
用非同期送受信回路に設定することができるＡＴコマン
ド受信回路を提供すること。【解決手段】速度検出部１２およびキャラクタ受信部
１４は、それぞれ受信したＡＴコマンドを含むシリアル
データから通信速度、パリティの種類、データフォーマ
ットを判断し、これらの情報を通信速度・パリティ情報
設定部１６がＵＡＲＴ２のレジスタに書き込む。また、
クロック供給部１３は、速度検出部１２により検出され
た通信速度に基づいてデータ受信用クロックを発生し、
ＵＡＲＴ２へ供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、モデムを制御する
ために調歩同期方式により外部から送信されてきたＡＴ
コマンドを受信して汎用非同期送受信回路へ出力するＡ
Ｔコマンド受信回路に関する。

【０００２】

【従来の技術】一般に、パーソナルコンピュータ等の端
末装置によりデータ通信を行う場合、端末装置は、接続
されたモデムまたはターミナルアダプタ（以下、ＴＡと
いう）を制御するために、モデムまたはＴＡに対して、
ＡＴコマンドを調歩同期方式で送信する。そして、上記
モデムまたはＴＡは、調歩同期方式で送信されてきたＡ
Ｔコマンドを、ＵＡＲＴ（Universal Asyncronous Rece
iver-Trasmitter：汎用非同期送受信回路）と呼ばれる
調歩同期方式のシリアルデータ送受信回路で受信し、受
信したＡＴコマンドに従って通信制御を行っている。

【０００３】ここで、ＵＡＲＴがＡＴコマンドを受信す
る際、その受信速度が端末装置の送信速度に依存する場
合、受信開始時に、ＵＡＲＴに対して受信速度を設定す
る必要がある。このＵＡＲＴに対する受信速度の設定方
法については、従来より種々の提案がなされている。

【０００４】例えば、特開平１０−２９４７７２号にお
いては、入力された最初のキャラクタのスタートビット
の時間的な長さから入力データの通信速度を検出し、検
出した通信速度に基づいて受信クロックを生成してＵＡ
ＲＴに供給する。また、上記スタートビットに続く最初
のキャラクタのデータをシフトレジスタに保持し、続く
２番目のキャラクタ以降の入力データをＵＡＲＴへ供給
する。このような構成により、最初のキャラクタの受信
期間を、全てＵＡＲＴに対する受信速度の設定処理に使
用することで時間的余裕を稼ぎ、端末装置の調歩同期方
式による通信速度の向上に対しても正確にＡＴコマンド
を受信することを可能としている。

【０００５】また、特開平０９−１５３９２３号におい
ては、通信速度の検出および検出した通信速度に基づく
クロックの生成ならびに生成したクロックのＵＡＲＴへ
の供給をＭＰＵ以外の構成によって行うことで、ＭＰＵ
の負担を軽減している。また、通信速度の解析を、入力
データのレベルがスタートビットのレベルと逆になる期
間が１０ビット（１スタートビット，７データビット，
１パリティビット，１ストップビット）分以上継続する
（すなわちコマンド間隔が通信速度の解析可能な長さと
なる）のを待ってから開始することで、通信速度の誤っ
た測定を回避すること可能としている。

【０００６】

【発明が解決しようとする課題】上述した従来技術にお
いては、いずれもシフトレジスタを用意しておき、この
シフトレジスタに保持された最初のキャラクタのデータ
をＣＰＵが読み取り、また、続く２番目のキャラクタの
データを、ＵＡＲＴを介してＣＰＵが受信することで、
受信したデータがＡＴコマンドであるか否かをＣＰＵに
よって判断している。また、受信したデータがＡＴコマ
ンドであった場合、すなわち、受信した最初のキャラク
タが「Ａ」または「ａ」、２番目のキャラクタが「Ｔ」
または「ｔ」であった場合、ＣＰＵが、双方のキャラク
タのデータに含まれているパリティビットの状態から通
信に使用するデータフォーマットを判断している。

【０００７】しかしながら、上記の従来技術のように、
データ通信制御に関してＣＰＵの処理を必要とするもの
は、通信速度が例えば１Ｍｂｐｓまたはそれ以上高速に
なると、ＣＰＵが他の処理でビジー状態になっていた場
合、直ちにデータ通信制御のための処理を開始できると
は限らないため、入力データを正常に受信できない可能
性がある。

【０００８】また、携帯電話を含むモバイル端末により
データ通信を行う場合、バッテリの消費電流を極力抑え
たいという観点から、ＣＰＵによる処理が極力発生しな
いようにすることが望ましい。

【０００９】本発明は、このような事情を鑑みてなされ
たものであり、ＣＰＵによる処理を一切必要とせずに、
通信速度の測定、および、パリティの種類，通信に用い
るデータフォーマットを識別し、識別したこれらの情報
を汎用非同期送受信回路に設定することができるＡＴコ
マンド受信回路を提供することを目的としている。

【００１０】

【課題を解決するための手段】請求項１に記載の発明
は、調歩同期方式のシリアルデータによって送られてき
たＡＴコマンドを受信して汎用非同期送受信回路へ出力
するＡＴコマンド受信回路であって、調歩同期方式で送
信されたＡＴコマンドを受信し、該受信したＡＴコマン
ドから通信速度の測定、パリティの種類、通信に用いる
データフォーマットを判別し、該判別した通信速度およ
びパリティの種類を前記汎用非同期送受信回路に設定す
ることを特徴としている。

【００１１】ここで、パリティの種類としては、奇数パ
リティ，偶数パリティ，パリティ無し等の種類がある。

【００１２】上記の構成によれば、ＡＴコマンド受信回
路によって、入力されたＡＴコマンドから通信速度、パ
リティの種類、および、データフォーマットが判断さ
れ、それらの情報が汎用非同期送受信回路に設定される
ので、汎用非同期送受信回路は、設定された通信速度、
パリティの種類、および、データフォーマットの情報に
基づいて、調歩同期方式で送信されたシリアルデータを
受信することができる。

【００１３】請求項２に記載の発明は、調歩同期方式の
シリアルデータによって送られてきたＡＴコマンドを受
信して汎用非同期送受信回路へ出力するＡＴコマンド受
信回路であって、前記ＡＴコマンドの最初のキャラクタ
に付与されたスタートビットに基づいて前記シリアルデ
ータの通信速度を検出する速度検出手段と、前記検出さ
れた通信速度に基づいて前記シリアルデータの受信用ク
ロックを発生し、前記汎用非同期送受信回路に供給する
クロック供給手段と、前記シリアルデータにより入力さ
れるキャラクタを識別し、ＡＴコマンドが入力されたと
判断すると、該ＡＴコマンドに基づいてＡＴコマンドの
通信に適用されるパリティの種類とデータフォーマット
とを判別するキャラクタ受信手段と、前記速度検出手段
が検出した通信速度、および、前記キャラクタ受信手段
が判別したパリティの種類およびデータフォーマットの
情報を前記汎用非同期送受信回路に設定する通信速度・
パリティ情報設定手段と、前記ＡＴコマンドの最初のキ
ャラクタと２番目のキャラクタが入力されている間は、
前記シリアルデータの前記汎用非同期送受信回路への出
力を阻止するゲート手段とを有することを特徴としてい
る。

【００１４】ここで、上記最初のキャラクタおよび２番
目のキャラクタは、ＡＴコマンドの書式により、「Ａ」
「Ｔ」または「ａ」「ｔ」となる。

【００１５】上記の構成によれば、入力されたＡＴコマ
ンドから通信速度、パリティの種類、および、データフ
ォーマットが判断され、それらの情報が汎用非同期送受
信回路に設定される。また、上記判断された通信速度に
基づくシリアルデータの受信用クロックが汎用非同期送
受信回路へ供給されると共に、ＡＴコマンドの最初のキ
ャラクタと２番目のキャラクタの出力が阻止される。こ
れにより、汎用非同期送受信回路は、設定された通信速
度、パリティの種類、および、データフォーマットの情
報に基づいて、２番目のキャラクタの後に入力されるシ
リアルデータを受信することができる。すなわち、汎用
非同期送受信回路は、ＣＰＵによる処理を必要とせずに
調歩同期方式で送信されてきたシリアルデータからＡＴ
コマンドを受信することができると共に、当該シリアル
データのパリティチェックも行うことができる。

【００１６】請求項３に記載の発明は、請求項２に記載
のＡＴコマンド受信回路において、ＩｒＤＡ通信により
送信されてきた調歩同期方式のシリアルデータに対応す
るＩｒＤＡパルス信号を復調して、該シリアルデータを
出力するＩｒＤＡ復調手段を有し、前記速度検出手段の
代わりに、前記ＩｒＤＡパルス信号に基づいて前記シリ
アルデータの通信速度を検出するＩｒＤＡ通信速度検出
手段を有することを特徴としている。

【００１７】ここで、上記ＩｒＤＡパルス信号とは、シ
リアルデータのビット幅よりも短いパルス幅の信号によ
って、当該シリアルデータのローレベルの状態を表した
ものである。

【００１８】上記の構成によれば、ＩｒＤＡ復調手段に
よってＩｒＤＡ通信で送られてきたシリアルデータが復
調され、この復調されたシリアルデータからそれぞれ、
通信速度、パリティの種類、データフォーマットが判断
され、それらの情報が汎用非同期送受信回路に設定され
る。また、上記判断された通信速度に基づくシリアルデ
ータの受信用クロックが汎用非同期送受信回路へ供給さ
れると共に、ＡＴコマンドの最初のキャラクタと２番目
のキャラクタの出力が阻止される。これにより、汎用非
同期送受信回路は、ＣＰＵによる処理を必要とせずに、
ＩｒＤＡ通信によって送信されてきた調歩同期方式によ
るシリアルデータからＡＴコマンドを受信することがで
きると共に、当該シリアルデータのパリティチェックも
行うことができる。

【００１９】請求項４に記載の発明は、請求項２または
３に記載のＡＴコマンド受信回路において、前記キャラ
クタ受信手段が、前記ＡＴコマンドの最初のキャラクタ
と２番目のキャラクタからＡＴコマンドが入力されたか
否かを判断し、各々付与されたパリティビットの状態か
ら、前記パリティの種類とデータフォーマットとを判別
することを特徴としている。

【００２０】上記の構成によれば、キャラクタ受信手段
は、ＡＴコマンドの最初のキャラクタと２番目のキャラ
クタとに各々付与されたパリティビットの状態、すなわ
ち、各々のパリティビットがハイレベルかローレベルか
によって、パリティの種類とデータフォーマットとを判
別する。

【００２１】請求項５に記載の発明は、請求項２または
３に記載のＡＴコマンド受信回路において、前記キャラ
クタ受信手段は、ＡＴコマンドが入力されたと判断する
と、前記クロック供給手段に対して前記受信用クロック
の発生を指示し、前記クロック供給手段は、該発生指示
により前記受信用クロックを発生することを特徴として
いる。

【００２２】上記の構成によれば、キャラクタ受信手段
は、ＡＴコマンドが入力されたと判断すると、すなわ
ち、最初のキャラクタが「Ａ」、２番目のキャラクタが
「Ｔ」、または、最初のキャラクタが「ａ」、２番目の
キャラクタが「ｔ」と判断すると、クロック供給手段に
受信用クロックを発生させる。言い換えれば、ＡＴコマ
ンドが入力されないうちは、クロック供給手段において
受信用クロックが発生しないので、さらなる消費電流の
節約となる。

【００２３】請求項６に記載の発明は、請求項５に記載
のＡＴコマンド受信回路において、前記キャラクタ受信
手段は、前記ＡＴコマンドの最後のキャラクタを識別す
ると、前記クロック供給手段に対する前記受信用クロッ
クの発生指示を停止し、前記クロック供給手段は、該発
生指示が停止すると前記受信用クロックの発生を停止す
ることを特徴としている。

【００２４】ここで、上記最後のキャラクタは、ＡＴコ
マンドの書式により、キャリッジリターン＜ＣＲ＞とな
る。

【００２５】上記の構成によれば、ＡＴコマンドの最後
のキャラクタを受信した後は、クロック供給手段におけ
るデータ受信用クロックの発生が停止するので、さらな
る消費電流の節約が可能となる。

【００２６】請求項７に記載の発明は、請求項２から６
のうちいずれか１項記載のＡＴコマンド受信回路におい
て、前記通信速度・パリティ情報設定手段は、前記ＡＴ
コマンドを受信することによって、前記汎用非同期送受
信回路に前記検出された通信速度、パリティの種類、お
よびデータフォーマットの情報を書き込むことを特徴と
している。

【００２７】請求項８に記載の発明は、請求項２から７
のうちいずれか１項記載のＡＴコマンド受信回路におい
て、前記キャラクタ受信手段は、ＡＴコマンドの最後の
キャラクタを受信して１つのＡＴコマンドの受信が終了
すると、継続して次のＡＴコマンドが入力されたか否か
の判断を行うことを特徴としている。

【００２８】請求項９に記載の発明は、請求項３に記載
のＡＴコマンド受信回路において、前記ＩｒＤＡ通信速
度検出手段は、最初に入力される前記ＩｒＤＡパルス信
号から次に入力されるＩｒＤＡパルス信号までの時間を
計測し、該計測した時間の１／２の時間に基づいて通信
速度を検出することを特徴としている。

【００２９】上記の構成によれば、調歩同期方式のシリ
アルデータにより送信されるＡＴコマンドにおいては、
最初のビット（スタートビット）がローレベル、２番目
のビット（データビットのＬＳＢ）がハイレベル、３番
目のビット（データビットの第２ビット）がローレベル
となる。すなわち、最初に入力されるＩｒＤＡパルス信
号は最初のビットの立ち下がりを示し、次に入力される
ＩｒＤＡパルス信号は３番目のビット立ち下がりを示す
ことになる。これにより、最初に入力されるＩｒＤＡパ
ルス信号から次に入力されるＩｒＤＡパルス信号までの
時間の半分の時間は、上記シリアルデータの１ビット分
の時間に相当することになり、これに基づいて通信速度
を検出することができる。

【００３０】請求項１０に記載の発明は、請求項３に記
載のＡＴコマンド受信回路において、前記ＩｒＤＡ通信
速度検出手段が通信速度の検出を開始してから所定時間
が経過しても前記ＩｒＤＡパルス信号が入力されない場
合は、前記ＩｒＤＡ通信速度検出手段の検出動作を停止
させるための速度検出動作停止信号を出力するタイムア
ウト検出手段を有することを特徴としている。

【００３１】上記の構成によれば、速度検出動作停止信
号に基づいて、ＩｒＤＡ通信速度検出手段の検出動作を
停止させるようにすることで、ＩｒＤＡ通信速度検出手
段の無駄な動作を回避する無入力状態が所定時間以上継
続することを避けることができる。

【００３２】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照して詳細に説明する。図１に本発明の実施形
態の構成を示す。この図において、１はＡＴコマンド受
信回路である外部から入力されるシリアルデータを受信
し、受信したシリアルデータから通信速度（以下、ボー
レートと称す）の測定、測定した通信速度に基づく各種
クロック信号（後述する）の生成、通信に用いるパリテ
ィの種類（奇数パリティ，偶数パリティ，パリティなし
のいずれか）およびデータフォーマットを判断する。ま
た、上記シリアルデータのＵＡＲＴ２への出力制御も行
っている。

【００３３】ＵＡＲＴ２（汎用非同期送受信回路）は、
従来より周知の調歩同期方式のシリアルデータ送受信回
路であり、ＡＴコマンド受信回路１において得られた通
信速度、パリティの種類、および、データ受信用クロッ
クに基づいて、ＡＴコマンド受信回路１から出力される
シリアルデータを受信する。また、ＵＡＲＴ２は内部
に、上記通信速度、パリティの種類、データフォーマッ
トに関する情報を格納するためのレジスタを具備してお
り、このレジスタに上記の各情報が書き込まれると、そ
れらの情報に基づいて入力されたシリアルデータを受信
するための内部受信クロックＢＡＵＤを発生することが
できる。

【００３４】さらに、上述したＡＴコマンド受信回路１
は、以下に述べる構成からなっている。まず、レジスタ
１１は、図示せぬＣＰＵからの各種指示信号（後述す
る）を保持する。速度検出部（速度検出手段）１２は、
レジスタ１１にＣＰＵから送信されるＡＴコマンドの受
信開始を指示するスタート信号ＳＳが保持されると、入
力端子１０から入力されるシリアルデータの監視を開始
する。そして、ＡＴコマンドのスタートビットが入力さ
れると、クロック供給部１３に対して検出信号ＤＳを出
力すると共に、内部に具備されているカウンタによりス
タートビットのパルス幅を計測し、入力されるシリアル
データのボーレートを測定する。また、測定したボーレ
ートを示す速度情報ＢＤをクロック供給部１３およびボ
ーレート・パリティ情報設定部１６へ出力する。

【００３５】クロック供給部（クロック供給手段）１３
は、速度検出部１２から検出信号ＤＳが出力されると、
内部動作クロックＣＬＫを発生し、キャラクタ受信部１
４へ供給する。ここで、内部動作クロックＣＬＫの周期
は、入力端子１０から入力されるシリアルデータをサン
プリングできるように、速度検出部１２によって検出さ
れたボーレートと同一になるように設定される。また、
クロック供給部１３は、キャラクタ受信部１４から受信
クロック発生指示信号ＧＳが出力されると、速度検出部
１２から出力されるボーレート情報ＢＤに基づいて、入
力されたシリアルデータを受信するための受信クロック
ＲＣＬＫを発生してＵＡＲＴ２へ供給する。ここで、受
信クロックＲＣＬＫは、速度検出部１２により検出され
たボーレートのシリアルで入力データを受信するのに最
適な速度（目安としてはボーレートの１６倍程度）に設
定される。

【００３６】キャラクタ受信部（キャラクタ受信手段）
１４は、クロック供給部１３から内部動作クロックＣＬ
Ｋが供給されると、入力されたシリアルデータにより表
されるキャラクタを判断する。ここで、キャラクタ受信
部１２が判断するキャラクタは、「Ａ」（ＡＳＣＩＩコ
ード：４１ｈ），「Ｔ」（ＡＳＣＩＩコード：５４
ｈ），「ａ」（ＡＳＣＩＩコード：６１ｈ），「ｔ」
（ＡＳＣＩＩコード：７４ｈ），キャリッジリターン＜
ＣＲ＞（ＡＳＣＩＩコード：０ｄｈ）の５種類である。

【００３７】そして、ＡＴコマンドが入力された場合、
すなわち、最初と２番目のキャラクタが、「Ａ」と
「Ｔ」もしくは「ａ」と「ｔ」であった場合は、各キャ
ラクタのデータに含まれるパリティビットの状態から、
パリティの種類と、データフォーマットとを判断する。

【００３８】また、キャラクタ受信部１４は、内部にＡ
Ｔコマンド検出回路（図示略）を有しており、このＡＴ
コマンド検出回路の状態に基づいてＡＴコマンドが入力
されたか否かの判断を行っている。ここで、ＡＴコマン
ド検出回路の状態は２ビットのディジタル信号で表さ
れ、初期状態においては「００」になっている。この２
ビットのディジタル信号は、「００」がＡＴコマンドの
待機状態、「０１」がキャラクタ「ｔ」の待機状態、
「１０」がキャラクタ「Ｔ」の待機状態、「１１」がＡ
Ｔコマンドを受信した状態を表す。そして、入力された
シリアルデータがＡＴコマンドであると判断された場
合、マスク部１５に対してマスク解除信号ＭＲ（後述す
る）を出力する共に、クロック供給部１３に対して受信
クロック発生指示信号ＧＳを出力する。

【００３９】マスク部１５（ゲート手段）は、キャラク
タ受信部１４からマスク解除信号ＭＲが出力された場
合、入力されたシリアルデータをＵＡＲＴ２へ出力し、
マスク解除信号が出力されていない場合はＵＡＲＴ２へ
の出力を停止する。ボーレート・パリティ情報設定部
（通信速度・パリティ情報設定手段）１６は、速度検出
部１２が検出したボーレート、および、キャラクタ受信
部１４で判断されたパリティの種類とデータフォーマッ
トの情報を、ＵＡＲＴ２の内部に設けられたレジスタに
書き込む。

【００４０】１７はマルチプレクサであり、レジスタ１
１に保持されたクロック切替信号ＳＷに従って、クロッ
ク供給部１３から出力される受信クロックＲＣＬＫまた
はＵＡＲＴ２自身が発生する内部受信クロックＢＡＵＤ
のいずれかを選択して、ＵＡＲＴ２のクロック入力端子
ＲＣＬＫＩＮへ出力する。

【００４１】次に図２に示すフローチャートを参照し
て、上述した構成におけるＡＴコマンド受信回路の動作
について説明する。まず、レジスタ１１により、図示せ
ぬＣＰＵから出力されたスタート信号ＳＳが保持される
と、ステップＳ１へ進み、速度検出部１２が、入力され
るシリアルデータの立ち下がりを監視する。なお、何等
データが入力されない場合、入力端子１０における信号
のレベルは、ハイレベルとなる。また、レジスタ１１に
は、スタート信号ＳＳと共にクロック切替信号ＳＷとが
保持され、このクロック切替信号ＳＷは、マルチプレク
サ１７に、クロック供給部１３が発生した受信クロック
ＲＣＬＫをＵＡＲＴ２へ出力させる状態になっている。

【００４２】そして、入力端子１０に最初のキャラクタ
のスタートビットが入力され、速度検出部１２にて立ち
下がりが検出されると、ステップＳ２へ進み、速度検出
部１２はクロック供給部１３に対して検出信号ＤＳを出
力すると共に、内部のカウンタを作動させてスタートビ
ットの時間幅の測定を開始する。次にステップＳ３へ進
み、クロック供給部１３は内部動作クロックＣＬＫを発
生して、キャラクタ受信部１４へ供給する。これによ
り、キャラクタ受信部１４が起動し、ステップＳ４で、
スタートビットに続いて入力されたシリアルデータによ
って表されるキャラクタを判断する。

【００４３】そして、判断したキャラクタが「Ａ」また
は「ａ」以外のキャラクタであった場合、判断結果がＮ
Ｏとなって、ステップＳ１へ戻り、速度検出部１２は再
度、入力データの立ち下がりを監視する。一方、「Ａ」
または「ａ」のキャラクタであった場合は、判断結果が
ＹＥＳとなってステップＳ５へ進む。

【００４４】この時、判断されたキャラクタが「ａ」で
あった場合、ＡＴコマンド検出回路の状態は「０１」に
遷移し、「Ａ」であった場合は「１０」に遷移する。ま
た、判定されたキャラクタが「ａ」または「Ａ」であっ
た場合、そのデータビット（６１ｈまたは４１ｈ）と、
続いて入力されるパリティビットがキャラクタ受信部１
４に記憶される。

【００４５】ステップＳ５へ進むと、速度検出部１２
は、測定したスタートビットの時間幅に基づいて、入力
されたシリアルデータのボーレートを検出する。そし
て、ステップＳ６へ進み、速度検出部１２は、検出した
ボーレート情報ＢＤを、クロック供給部１３およびボー
レート・パリティ情報設定部１６のメモリにそれぞれ書
き込む。

【００４６】次に、ステップＳ７へ進み、キャラクタ受
信部１４は、「Ａ」または「ａ」のキャラクタに続いて
入力されるシリアルデータにより表されるキャラクタを
判断し、その内容に基づいて以下の処理を行う。

【００４７】（１）ステップＳ４で判断されたキャラク
タが「Ａ」であった場合：この場合、ステップＳ７で判
断されたキャラクタが「Ｔ」以外であれば、ステップＳ
８へ進む。また、ステップＳ７で判断されたキャラクタ
が「Ｔ」であれば、そのデータビット（５４ｈ）と、パ
リティビットとを記憶し、ステップＳ９へ進む。この
時、ＡＴコマンド検出回路の状態は「１１」に遷移す
る。

【００４８】（２）ステップＳ４で判断されたキャラク
タが「ａ」であった場合：この場合、ステップＳ７で判
断されたキャラクタが「ｔ」以外であれば、ステップＳ
８へ進む。また、ステップＳ７で判定したキャラクタが
「ｔ」であれば、そのデータビット（７４ｈ）と、パリ
ティビットとを記憶し、ステップＳ９へ進む。この時、
ＡＴコマンド検出回路の状態は「１１」に遷移する。

【００４９】上述したように、ステップＳ７で判断され
たキャラクタが「Ｔ」または「ｔ」以外であった場合、
ステップＳ８へ進む。そして、ステップＳ８へ進むと、
キャラクタ受信部１４は、ステップＳ７で判断されたキ
ャラクタが「Ａ」または「ａ」であったか否かに応じ
て、以下の処理を行う。

【００５０】（１）ステップＳ７で判断されたキャラク
タが「Ａ」または「ａ」であった場合：この場合、ステ
ップＳ７で判断されたキャラクタのデータビット（４１
ｈまたは６１ｈ）と、パリティビットとを記憶すると共
に、以下の処理を行う。（１−１）ステップＳ４で判断
されたキャラクタが「ａ」であった場合：ステップＳ７
で判断されたキャラクタも「ａ」であれば、ステップＳ
８の判断結果がＹＥＳとなり、ステップＳ７へ戻って次
に入力されたシリアルデータによって表されるキャラク
タを判断する。この時、ＡＴコマンド検出回路の状態は
「０１」に維持される。また、ステップＳ７で判定した
キャラクタが「Ａ」であった場合も、ステップＳ８の判
断結果がＹＥＳとなり、ステップＳ７へ戻るが、この場
合はＡＴコマンド検出回路の状態が「１０」に遷移す
る。

【００５１】（１−２）ステップＳ４で判定したキャラ
クタが大文字「Ａ」であった場合：ステップＳ７で判断
されたキャラクタも「Ａ」であれば、ステップＳ８の判
断結果がＹＥＳとなり、ステップＳ７へ戻って次に入力
されたシリアルデータによって表されるキャラクタを判
断する。この時、ＡＴコマンド検出回路の状態は「１
０」に維持される。また、ステップＳ７で判定したキャ
ラクタが「ａ」であった場合も、ステップＳ８の判断結
果はＹＥＳとなり、ステップＳ７へ戻るが、この場合は
ＡＴコマンド検出回路の状態が「０１」に遷移する。

【００５２】（２）ステップＳ７で判断されたキャラク
タが「Ａ」または「ａ」のいずれでもない場合：この場
合は、ステップＳ４で判断されたキャラクタが、「ａ」
または「Ａ」であるか否かに関係なく、ステップＳ８の
判断結果がＮＯとなり、ステップＳ１へ戻る。また、Ａ
Ｔコマンド検出回路の状態は「００」に遷移する。

【００５３】上述したステップＳ４，Ｓ７，Ｓ８の処理
は、ＡＴコマンドが入力されたか否かを判断するための
処理である。ここで、上述したステップＳ４，Ｓ７，Ｓ
８の処理内容を状態遷移図によって表したものを図３に
示す。

【００５４】この図において、ＡＴコマンド検出回路の
状態が待機状態「００」である場合は、キャラクタ受信
部１４が「Ａ」または「ａ」が受信するを待つ（図３，
（ア））。そして、例えばキャラクタ受信部１４が小文
字の「ａ」を受信すると、ＡＴコマンド検出回路の状態
が「０１」に遷移し（同図，（イ））、また、「Ａ」を
受信すると「１０」に遷移する（同図，（ウ））。

【００５５】次に、ＡＴコマンド検出回路の状態が「０
１」（「ｔ」の待機状態）になっている時、「ａ」，
「Ａ」，「ｔ」以外のキャラクタを受信すると、その状
態は「００」に遷移する（同図，（エ））。また、
「ａ」を受信した場合は状態が遷移せず（同図，
（オ））、「Ａ」が受信された場合は、状態が「１０」
に遷移する（同図，（カ））。さらに、「ｔ」が受信さ
れた場合は、状態が「１１」に遷移して（同図，
（キ））、ＡＴコマンドが受信されたことを示す。

【００５６】これと同様に、ＡＴコマンド検出回路の状
態が「１０」（「Ｔ」の待機状態）になっている時に、
「ａ」，「Ａ」，「ｔ」以外のキャラクタを受信する
と、その状態は「００」に遷移する（同図，（ク））。
また、「Ａ」を受信した場合は状態が遷移せず（同図，
（ケ））、「ａ」が受信された場合は、状態が「０１」
に遷移する（同図，（コ））。さらに、「Ｔ」が受信さ
れた場合は、状態が「１１」に遷移して（同図，
（サ））、ＡＴコマンドが受信されたことを示す。

【００５７】なお、ＡＴコマンド検出回路の状態が「１
１」の状態に遷移すると、以降は、キャリッジリターン
＜ＣＲ＞のデータ（０ｄｈ）を受信するまで、ＡＴコマ
ンド検出回路の状態は遷移しない。また、キャリッジリ
ターンのデータを受信すると、状態が「００」に遷移
し、次に入力されるＡＴコマンドの待機状態となる。

【００５８】図２に戻り、ステップＳ７でＡＴコマンド
が入力されたと判断されると、ステップＳ９において、
キャラクタ受信部１４は、記憶している２つのキャラク
タ（「Ａ」「Ｔ」または「ａ」「ｔ」）にそれぞれ付与
されていたパリティビットの状態に基づいて、以後の通
信で使用されるデータフォーマットと、パリティ情報
（奇数パリティ、偶数パリティ、または、パリティ無
し）とを判断する。

【００５９】すなわち、「Ａ」「Ｔ」を受信した場合
は、次に示す表１の内容に従って、データフォーマット
と、パリティ情報とを判断する。

【表１】

【００６０】また、「ａ」「ｔ」を受信した場合は、次
に示す表２の内容に従って、データフォーマットと、パ
リティ情報とを判断する。

【表２】

【００６１】次にステップＳ１０へ進み、キャラクタ受
信部１４は、ステップＳ９で判断したデータフォーマッ
トと、パリティ情報とを、ボーレート・パリティ情報設
定部１６内のメモリに書き込む。そして、ステップＳ１
１へ進み、ボーレート・パリティ情報設定部１６は、メ
モリに記憶されているデータフォーマットと、パリティ
情報とを、ＵＡＲＴ２内のレジスタに書き込む。これに
より、ＵＡＲＴ２は、書き込まれたボーレート情報に基
づいて内部クロックＢＡＵＤを発生する。

【００６２】そして、ステップＳ１２へ進み、キャラク
タ受信部１４は、クロック供給部１３に対して受信クロ
ック発生指示信号ＧＳを出力すると共に、マスク部１５
に対してマスク解除信号ＭＲを出力する。これにより、
クロック供給部１３は受信クロックＲＣＬＫを発生して
マルチプレクサ１７へ出力し、また、マスク部１５は入
力端子１０から入力されるシリアルデータをＵＡＲＴ２
へ出力する。なお、マルチプレクサ１７は、受信クロッ
ク切替信号ＳＷに従って、クロック供給部１３から出力
される受信クロックＲＣＬＫをＵＡＲＴ２へ出力する。

【００６３】ステップＳ１２の処理が行われると、ＵＡ
ＲＴ２は、クロック供給部１３により発生された受信ク
ロックＲＣＬＫにより、マスク部１５から出力されるシ
リアルデータを、内部のレジスタに書き込まれたデータ
フォーマット情報に従って受信する。なお、この時受信
するシリアルデータは、キャラクタ「Ａ」「Ｔ」（また
は「ａ」「ｔ」）の次に入力されるキャラクタを表すシ
リアルデータ、すなわち、ＣＰＵで処理されるべきコマ
ンドとなる。

【００６４】また、キャラクタ受信部１４は、この間、
入力されるシリアルデータによって表されるキャラクタ
を認識している（ステップＳ１３）。そして、キャリッ
ジリターンを示すシリアルデータ（０ｄｈ）が入力され
ると（ステップＳ１４の判断結果がＹＥＳ）、ＡＴコマ
ンド検出回路の状態が「００」に遷移し、キャラクタ受
信部１４は、受信クロック発生指示信号ＧＳと、マスク
解除信号ＭＲの出力を停止する（ステップＳ１５）。こ
れにより、クロック供給部１３は受信クロックＲＣＬＫ
の発生を停止し、マスク部１５は、ＵＡＲＴ２への入力
データの出力を停止する。このため、ＵＡＲＴ２の受信
動作は停止し、ＡＴコマンド受信回路１は次に入力され
るＡＴコマンドの待機状態となり、ＡＴコマンド受信動
作が終了する。

【００６５】以上のように、本実施形態におけるＡＴコ
マンド受信回路においては、ＵＡＲＴ内のレジスタに対
するボーレート情報、パリティ情報、および、データフ
ォーマット情報の書き込みをＣＰＵに依存せず、ＡＴコ
マンド受信回路１よって行うので、高速動作が可能にな
ると共に、ＣＰＵの負荷を軽減することができ、消費電
流を節約することができる。

【００６６】また、ＡＴコマンドの最初と２番目のキャ
ラクタを受信している時と、キャリッジリターン受信後
は、ＵＡＲＴに供給する受信クロックを停止するので、
さらに消費電流を節約することができる。さらに、受信
したＡＴコマンドからボーレート情報およびパリティ情
報等を判別してＵＡＲＴに設定するので、通信相手と同
じパリティ情報が設定されることになり、ＡＴコマンド
以降に受信したキャラクタのパリティチェックを受信側
で行うことが可能となる。

【００６７】なお、上述したＡＴコマンド受信回路にお
いて、マルチプレクサ１７は、受信クロック切替信号Ｓ
Ｗにより、クロック供給部１３から出力される受信クロ
ックを選択した状態で固定されていたが、例えば、ボー
レート・パリティ情報設定部１６によってＵＡＲＴ２の
レジスタにボーレートおよびパリティ情報が設定された
後、ボーレート・パリティ情報設定部１６からＣＰＵに
対して割り込み信号を出力するようにし、ＣＰＵがこの
割り込み信号を受け取ると、受信クロック切替信号ＳＷ
を変化させて、マルチプレクサ１７にＵＡＲＴ２が発生
した内部クロックＢＡＵＤを選択させるようにしてもよ
い。

【００６８】この場合、ＡＴコマンドを受信した後は、
ＵＡＲＴ２が自身で発生したクロックによって入力され
るシリアルデータが受信可能となるので、クロック供給
部１３の動作を停止させれば、さらに消費電流を節約す
ることができる。ここで、上述した受信クロック切替信
号ＳＷの変化を、ＣＰＵによってではなく、例えば、上
述したボーレート・パリティ情報設定部１６から出力さ
れる割り込み信号を利用して、ＡＴコマンド受信回路１
内で行うようにしてもよい。

【００６９】次に上述したＡＴコマンド受信回路におい
て、ＩｒＤＡ通信によるＡＴコマンドの受信を可能と
し、かつ、ＣＰＵからスタート信号を受信した後、所定
時間の間シリアルデータが入力されない場合は、ＡＴコ
マンドの受信動作を停止するようにした構成を図４に示
す。この図において、図１に示したＡＴコマンド受信回
路と同一の構成については同じ符号を付与し、その説明
を省略する。また、図４に示すＡＴコマンド受信回路が
図１と異なる点は、ＩｒＤＡ復調部１８と、タイムアウ
ト検出部１９とを追加した点である。

【００７０】また、図４に示すＡＴコマンド受信回路に
おいては、クロック供給部１３が速度検出部１２から検
出信号ＤＳを受信すると、キャラクタ受信部１４に対し
て内部動作クロックＣＬＫを供給すると共に、ＩｒＤＡ
復調部１８に対してＩｒＤＡ用復調クロックＤＣＬＫを
供給する。

【００７１】ここで、上述したＩｒＤＡ復調部１８（Ｉ
ｒＤＡ復調手段）には、受信した赤外線をそのままパル
ス信号に変換したもの（以下、このパルス信号をＩｒＤ
Ａパルス信号という）が入力される。このＩｒＤＡパル
ス信号は、送信されたシリアルデータのステータスを表
すものであり、ここでは、ボーレート幅の３／１６倍の
パルス幅を持ち、シリアルデータのローレベルのステー
タスを表すものとする。すなわち、例えば、図５（ａ）
に示すように、送信側が「Ａ」のキャラクタを送信して
きた場合、ＩｒＤＡ復調部１８に入力されるパルス信号
は、図５（ｂ）に示す通りになる。

【００７２】また、ＩｒＤＡ復調部１８にＩｒＤＡ用復
調クロックが供給されていない間は、ＩｒＤＡ復調部１
８に入力されたＩｒＤＡパルス信号がそのまま出力され
るものとする。このため、図４における速度検出部１２
（ＩｒＤＡ通信速度検出手段）は、例えば図５（ｂ）に
示す信号からボーレートを検出することになる。しかし
ながら、ＡＴコマンドは、最初のビット（スタートビッ
ト）がローレベル、２番目のビット（データビットのＬ
ＳＢ）がハイレベル、３番目のビット（データビットの
第２ビット）がローレベルとなるので、図５（ｂ）にお
いて、最初のＩｒＤＡパルス信号の立ち上がりから次の
ＩｒＤＡパルス信号の立ち上がりまでの時間を計測し、
それを１／２倍することでボーレートを検出することが
できる（図５（ｂ）参照）。

【００７３】また、ＩｒＤＡ復調部１８は、ＩｒＤＡ用
復調クロックＤＣＬＫが供給された場合、入力されたＩ
ｒＤＡパルス信号を伸張して元のシリアルデータに復調
する。すなわち、図５（ｂ）に示すＩｒＤＡパルス信号
が入力された場合は、図５（ａ）に示すシリアルデータ
に復調して出力する。

【００７４】また、タイムアウト検出部（タイムアウト
検出手段）１９は、レジスタ１１にＣＰＵからのスター
ト信号が保持されると、計時を開始すると共にＩｒＤＡ
復調部１８の出力を監視し、所定時間の間、何らのパル
ス信号が出力されなかった場合は、タイムアウト割り込
み信号をＣＰＵに出力する。これにより、ＣＰＵがスタ
ート信号ＳＳを停止し、図４の速度検出部１２による速
度検出動作を実行させないようにすることができる。

【００７５】以上の構成によれば、ＩｒＤＡ復調部１８
を具備すると共に、速度検出部１２を、ＩｒＤＡパルス
信号に基づいて入力されたシリアルデータのボーレート
を検出できるようにしたので、ＩｒＤＡ通信によるＡＴ
コマンドの受信が可能となる。また、タイムアウト検出
部１９を具備することにより、ＡＴコマンドの受信を開
始してから所定時間の間、何等データが入力されない場
合、速度検出動作を実行させないようにしたので、無駄
な電流の消費を回避することができる。

【００７６】

【発明の効果】以上説明したように、この発明によれ
ば、入力されたＡＴコマンドから通信速度、パリティの
種類、および、データフォーマットが判断され、それら
の情報が汎用非同期送受信回路に設定され、また、上記
判断された通信速度に基づくシリアルデータの受信用ク
ロックが汎用非同期送受信回路へ供給されると共に、Ａ
Ｔコマンドの最初のキャラクタと２番目のキャラクタの
出力が阻止されるので、汎用非同期送受信回路は、設定
された通信速度、パリティの種類、および、データフォ
ーマットの情報に基づいて、２番目のキャラクタの後に
入力されるシリアルデータを受信することができる。

【００７７】すなわち、汎用非同期送受信回路は、ＣＰ
Ｕによる処理を必要とせずに調歩同期方式で送信されて
きたシリアルデータからＡＴコマンドを受信することが
できると共に、当該シリアルデータのパリティチェック
も行うことができるので、高速動作が可能になると共
に、ＣＰＵによる処理を必要とせずに調歩同期受信手段
が入力されるシリアルデータを受信することができ、消
費電流を節約することができる。また、汎用非同期送受
信回路は、受信したＡＴコマンドから得られた通信速度
およびパリティの種類などの情報に基づいて調歩同期方
式のシリアルデータを受信するので、通信相手と同じパ
リティ情報を得ることができ、受信したシリアルデータ
のパリティチェックを受信側で行うことが可能となる。

【００７８】また、本発明によれば、ＩｒＤＡパルス信
号に基づいて入力されたシリアルデータのボーレートを
検出できるようにしたので、ＩｒＤＡ通信によるＡＴコ
マンドの受信が可能となる。

【図面の簡単な説明】

【図１】本発明の実施形態におけるＡＴコマンド受信
回路の構成を示すブロック図である。

【図２】同ＡＴコマンド受信回路の処理手順を示すフ
ローチャートである。

【図３】同ＡＴコマンド受信回路におけるＡＴコマン
ド受信判断の手順を説明するための状態遷移図である。

【図４】同ＡＴコマンド受信回路において、ＩｒＤＡ
通信によりＡＴコマンドの受信を可能とする構成を示す
ブロック図である。

【図５】同ＡＴコマンド受信回路において、入力され
るＩｒＤＡパルス信号について説明するための説明図で
ある。

【符号の説明】

１ＡＴコマンド受信回路２ＵＡＲＴ１０入力端子１１レジスタ１２速度検出部１３クロック供給部１４キャラクタ受信部１５マスク部１６ボーレート・パリティ情報設定部１７マルチプレクサ１８ＩｒＤＡ復調部１９タイムアウト検出部

───────────────────────────────────────────────────── フロントページの続き (72)発明者北山智広東京都港区芝五丁目７番１号日本電気株式会社内 (72)発明者土田淳也神奈川県川崎市中原区小杉町一丁目403番 53 日本電気アイシーマイコンシステム株式会社内Ｆターム(参考） 5K034 AA07 CC01 DD01 FF13 HH02 HH03 HH05 HH07 HH63 KK05 MM08 PP03 RR02 5K047 AA15 GG28 HH03 HH12 JJ03 JJ04 JJ06 LL09 MM12

Claims

【特許請求の範囲】

【請求項１】調歩同期方式のシリアルデータによって
送られてきたＡＴコマンドを受信して汎用非同期送受信
回路へ出力するＡＴコマンド受信回路であって、調歩同期方式で送信されたＡＴコマンドを受信し、該受
信したＡＴコマンドから通信速度の測定、パリティの種
類、通信に用いるデータフォーマットを判別し、該判別
した通信速度およびパリティの種類を前記汎用非同期送
受信回路に設定することを特徴とするＡＴコマンド受信
回路。
【請求項２】調歩同期方式のシリアルデータによって
送られてきたＡＴコマンドを受信して汎用非同期送受信
回路へ出力するＡＴコマンド受信回路であって、前記ＡＴコマンドの最初のキャラクタに付与されたスタ
ートビットに基づいて前記シリアルデータの通信速度を
検出する速度検出手段と、前記検出された通信速度に基づいて前記シリアルデータ
の受信用クロックを発生し、前記汎用非同期送受信回路
に供給するクロック供給手段と、前記シリアルデータにより入力されるキャラクタを識別
し、ＡＴコマンドが入力されたと判断すると、該ＡＴコ
マンドに基づいてＡＴコマンドの通信に適用されるパリ
ティの種類とデータフォーマットとを判別するキャラク
タ受信手段と、前記速度検出手段が検出した通信速度、および、前記キ
ャラクタ受信手段が判別したパリティの種類およびデー
タフォーマットの情報を前記汎用非同期送受信回路に設
定する通信速度・パリティ情報設定手段と、前記ＡＴコマンドの最初のキャラクタと２番目のキャラ
クタが入力されている間は、前記シリアルデータの前記
汎用非同期送受信回路への出力を阻止するゲート手段と
を有することを特徴とするＡＴコマンド受信回路。
【請求項３】ＩｒＤＡ通信により送信されてきた調歩
同期方式のシリアルデータに対応するＩｒＤＡパルス信
号を復調して、該シリアルデータを出力するＩｒＤＡ復
調手段を有し、前記速度検出手段の代わりに、前記ＩｒＤＡパルス信号に基づいて前記シリアルデータ
の通信速度を検出するＩｒＤＡ通信速度検出手段を有す
ることを特徴とする請求項２に記載のＡＴコマンド受信
回路。
【請求項４】前記キャラクタ受信手段は、前記ＡＴコ
マンドの最初のキャラクタと２番目のキャラクタからＡ
Ｔコマンドが入力されたか否かを判断し、各々付与され
たパリティビットの状態から、前記パリティの種類とデ
ータフォーマットとを判別することを特徴とする請求項
２または３に記載のＡＴコマンド受信回路。
【請求項５】前記キャラクタ受信手段は、ＡＴコマン
ドが入力されたと判断すると、前記クロック供給手段に
対して前記受信用クロックの発生を指示し、前記クロック供給手段は、該発生指示により前記受信用
クロックを発生することを特徴とする請求項２または３
に記載のＡＴコマンド受信回路。
【請求項６】前記キャラクタ受信手段は、前記ＡＴコ
マンドの最後のキャラクタを識別すると、前記クロック
供給手段に対する前記受信用クロックの発生指示を停止
し、前記クロック供給手段は、該発生指示が停止すると前記
受信用クロックの発生を停止することを特徴とする請求
項５に記載のＡＴコマンド受信回路。
【請求項７】前記通信速度・パリティ情報設定手段
は、前記ＡＴコマンドを受信することによって前記汎用
非同期送受信回路に、前記検出された通信速度、パリテ
ィの種類、およびデータフォーマットの情報を書き込む
ことを特徴とする請求項２から６のうちいずれか１項記
載のＡＴコマンド受信回路。
【請求項８】前記キャラクタ受信手段は、ＡＴコマン
ドの最後のキャラクタを受信して１つのＡＴコマンドの
受信が終了すると、継続して次のＡＴコマンドが入力さ
れたか否かの判断を行うことを特徴とする請求項２から
７のうちいずれか１項記載のＡＴコマンド受信回路。
【請求項９】前記ＩｒＤＡ通信速度検出手段は、最初
に入力される前記ＩｒＤＡパルス信号から次に入力され
るＩｒＤＡパルス信号までの時間を計測し、該計測した
時間の１／２の時間に基づいて通信速度を検出すること
を特徴とする請求項３に記載のＡＴコマンド受信回路。
【請求項１０】前記ＩｒＤＡ通信速度検出手段が通信
速度の検出を開始してから所定時間が経過しても前記Ｉ
ｒＤＡパルス信号が入力されない場合は、前記ＩｒＤＡ
通信速度検出手段の検出動作を停止させるための速度検
出動作停止信号を出力するタイムアウト検出手段を有す
ることを特徴とする請求項３に記載のＡＴコマンド受信
回路。