JP2000278221A - 光送信回路 - Google Patents
光送信回路Info
- Publication number
- JP2000278221A JP2000278221A JP11085249A JP8524999A JP2000278221A JP 2000278221 A JP2000278221 A JP 2000278221A JP 11085249 A JP11085249 A JP 11085249A JP 8524999 A JP8524999 A JP 8524999A JP 2000278221 A JP2000278221 A JP 2000278221A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- duty
- control signal
- signal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/501—Structural aspects
- H04B10/503—Laser transmitters
- H04B10/504—Laser transmitters using direct modulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/564—Power control
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0428—Electrical excitation ; Circuits therefor for applying pulses to the laser
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Lasers (AREA)
- Optical Communication System (AREA)
- Control Of Amplification And Gain Control (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 光出力安定化を図った光送信回路に関し、光
出力調整とデューティ調整とを１箇所の調整で可能とす
る。 【解決手段】 半導体レーザ１と、この半導体レーザ１
に駆動電流を供給する駆動回路２と、この駆動回路２に
入力するデータＤＡＴＡのデューティを制御するデュー
ティ可変回路３を含み、半導体レーザ１の光出力を制御
する光出力パワー制御信号の初期設定を行う調整回路５
と、この光出力パワー制御信号を入力して、光出力と逆
方向の特性でデューティを制御する制御信号に変換して
デューティ可変回路３に入力する変換回路４とを備えて
いる。
出力調整とデューティ調整とを１箇所の調整で可能とす
る。 【解決手段】 半導体レーザ１と、この半導体レーザ１
に駆動電流を供給する駆動回路２と、この駆動回路２に
入力するデータＤＡＴＡのデューティを制御するデュー
ティ可変回路３を含み、半導体レーザ１の光出力を制御
する光出力パワー制御信号の初期設定を行う調整回路５
と、この光出力パワー制御信号を入力して、光出力と逆
方向の特性でデューティを制御する制御信号に変換して
デューティ可変回路３に入力する変換回路４とを備えて
いる。
Description
【０００１】
【発明の属する技術分野】本発明は、発光素子として半
導体レーザを備え、所定のパルス幅で且つ所定の光出力
パワーとなるように制御し、且つ小型且つ低価格化を図
った光送信回路に関する。
導体レーザを備え、所定のパルス幅で且つ所定の光出力
パワーとなるように制御し、且つ小型且つ低価格化を図
った光送信回路に関する。
【０００２】
【従来の技術】交換網等に収容される加入者に対して
も、マルチメディア通信に対応する為の光加入者線が敷
設されることになり、それに伴って、加入者端末装置側
には光信号の送受信回路が設けられることになる。この
場合の加入者用の光送信回路は、消光比を大きくする為
に、発光素子としての半導体レーザのバイアス電流を零
として駆動する構成が一般的である。
も、マルチメディア通信に対応する為の光加入者線が敷
設されることになり、それに伴って、加入者端末装置側
には光信号の送受信回路が設けられることになる。この
場合の加入者用の光送信回路は、消光比を大きくする為
に、発光素子としての半導体レーザのバイアス電流を零
として駆動する構成が一般的である。
【０００３】その為、半導体レーザの発振遅れにより、
所定の光パルス幅とならないことがある。この発振遅れ
Ｔｄは、一般には次式で表される。 Ｔｄ＝τｓ・log （Ｉｐ）／（Ｉｐ＋Ｉｂ−Ｉｔｈ） …（１） なお、τｓはキャリア寿命時間、Ｉｐは変調電流、Ｉｂ
はバイアス電流、Ｉｔｈは閾値電流を示す。即ち、バイ
アス電流Ｉｂを大きくすると、発振遅れＴｄを小さくす
ることができるが、前述のように、加入者用の光送信回
路では、低消費電力化の為と、消光比を大きくする為
に、バイアス電流Ｉｂ＝０の状態で半導体レーザを駆動
する構成が採用されているから、発振遅れＴｄが問題と
なる。
所定の光パルス幅とならないことがある。この発振遅れ
Ｔｄは、一般には次式で表される。 Ｔｄ＝τｓ・log （Ｉｐ）／（Ｉｐ＋Ｉｂ−Ｉｔｈ） …（１） なお、τｓはキャリア寿命時間、Ｉｐは変調電流、Ｉｂ
はバイアス電流、Ｉｔｈは閾値電流を示す。即ち、バイ
アス電流Ｉｂを大きくすると、発振遅れＴｄを小さくす
ることができるが、前述のように、加入者用の光送信回
路では、低消費電力化の為と、消光比を大きくする為
に、バイアス電流Ｉｂ＝０の状態で半導体レーザを駆動
する構成が採用されているから、発振遅れＴｄが問題と
なる。
【０００４】この発振遅れＴｄを補償する為に、半導体
レーザを駆動する駆動回路に入力するデータのデューテ
ィを調整する構成が採用されている。図２５は従来例の
説明図であり、２０１は半導体レーザ、２０２は駆動回
路、２０３は前述の発振遅れＴｄを調整するデューティ
可変回路、２０４はデューティ調整回路、２０５はＡＰ
Ｃ（Ａutomatic Ｐower Ｃontrol）回路、２０６はモ
ニタ用のフォトダイオード、２０７はモニタ調整回路を
示す。
レーザを駆動する駆動回路に入力するデータのデューテ
ィを調整する構成が採用されている。図２５は従来例の
説明図であり、２０１は半導体レーザ、２０２は駆動回
路、２０３は前述の発振遅れＴｄを調整するデューティ
可変回路、２０４はデューティ調整回路、２０５はＡＰ
Ｃ（Ａutomatic Ｐower Ｃontrol）回路、２０６はモ
ニタ用のフォトダイオード、２０７はモニタ調整回路を
示す。
【０００５】入力データＤＡＴＡをデューティ可変回路
２０３に入力し、デューティ調整回路２０４に於ける初
期設定による制御信号によって、入力データＤＡＴＡの
デューティを、半導体レーザ２０１の発振遅れＴｄを補
償できるように制御して、駆動回路２０２に入力する。
駆動回路２０２は、デューティが制御されたデータを基
に半導体レーザ２０１に駆動電流を供給する。
２０３に入力し、デューティ調整回路２０４に於ける初
期設定による制御信号によって、入力データＤＡＴＡの
デューティを、半導体レーザ２０１の発振遅れＴｄを補
償できるように制御して、駆動回路２０２に入力する。
駆動回路２０２は、デューティが制御されたデータを基
に半導体レーザ２０１に駆動電流を供給する。
【０００６】又フォトダイオード２０６は、半導体レー
ザ２０１の光出力をモニタし、ＡＰＣ回路２０５に入力
する。即ち、半導体レーザ２０１の光出力が大きくなる
と、フォトダイオード２０６に流れる電流が大きくな
り、モニタ調整回路２０７により変換された電圧が高く
なる。これをＡＰＣ回路２０５で識別して、光出力パワ
ー制御信号を駆動回路２０２に入力し、半導体サーザ２
０１の駆動電流を低減する。その場合に、モニタ調整回
路２０７の初期設定によって、半導体レーザ２０１の光
出力の設定を行うことができる。
ザ２０１の光出力をモニタし、ＡＰＣ回路２０５に入力
する。即ち、半導体レーザ２０１の光出力が大きくなる
と、フォトダイオード２０６に流れる電流が大きくな
り、モニタ調整回路２０７により変換された電圧が高く
なる。これをＡＰＣ回路２０５で識別して、光出力パワ
ー制御信号を駆動回路２０２に入力し、半導体サーザ２
０１の駆動電流を低減する。その場合に、モニタ調整回
路２０７の初期設定によって、半導体レーザ２０１の光
出力の設定を行うことができる。
【０００７】又ＡＰＣ回路２０５を省略した構成も知ら
れており、そのような構成の光送信回路に於いても、駆
動回路２０２から半導体レーザ２０１に供給する駆動電
流の大きさに従った光出力となるから、この光出力を初
期設定する為の調整回路を設け、設定された値の光出力
パワー制御信号を駆動回路２０２に入力することにな
る。又半導体レーザ２０１の光出力の初期設定を行うと
共に、駆動回路２０２に入力するデータのデューティを
デューティ調整回路２０４に調整する構成が用いられ
る。
れており、そのような構成の光送信回路に於いても、駆
動回路２０２から半導体レーザ２０１に供給する駆動電
流の大きさに従った光出力となるから、この光出力を初
期設定する為の調整回路を設け、設定された値の光出力
パワー制御信号を駆動回路２０２に入力することにな
る。又半導体レーザ２０１の光出力の初期設定を行うと
共に、駆動回路２０２に入力するデータのデューティを
デューティ調整回路２０４に調整する構成が用いられ
る。
【０００８】
【発明が解決しようとする課題】前述のように、消光比
を大きくする為に、光送信回路の半導体レーザ２０１に
常時供給するバイアス電流を小さく、更には零とするも
ので、それによる発振遅れによって光信号としてのパル
ス幅が縮小される。そこで、デューティ可変回路２０３
を設けて入力データＤＡＴＡのデューティを調整可能と
なるものである。従って、従来例の光送信回路は、少な
くとも、デューティ可変回路２０３を制御するデューテ
ィ調整回路２０４と、ＡＰＣ回路２０５への入力を調整
するモニタ調整回路２０７との２箇所の調整回路を必要
とするものであった。
を大きくする為に、光送信回路の半導体レーザ２０１に
常時供給するバイアス電流を小さく、更には零とするも
ので、それによる発振遅れによって光信号としてのパル
ス幅が縮小される。そこで、デューティ可変回路２０３
を設けて入力データＤＡＴＡのデューティを調整可能と
なるものである。従って、従来例の光送信回路は、少な
くとも、デューティ可変回路２０３を制御するデューテ
ィ調整回路２０４と、ＡＰＣ回路２０５への入力を調整
するモニタ調整回路２０７との２箇所の調整回路を必要
とするものであった。
【０００９】そして、モニタ調整回路２０７により例え
ば光出力を大きくするように調整すると、半導体レーザ
２０１の駆動電流を大きくするように駆動回路２０２が
動作し、それにより半導体レーザ２０１の発振遅れが小
さくなる。それを補償するように、デューティ調整回路
２０４によりデューティ可変回路２０３に加える制御信
号を、デューティが小さくなるように調整する必要があ
る。即ち、調整箇所が少なくとも２箇所あって、関連し
た調整が必要であるから、調整作業が煩雑である問題が
あった。又外部からの調整を可能とする為に、小型化を
図ることが困難であった。本発明は、デューティ調整と
光出力調整とを連動させて１箇所の調整で済むように構
成し、小型化並びに低価格化を図ることを目的とする。
ば光出力を大きくするように調整すると、半導体レーザ
２０１の駆動電流を大きくするように駆動回路２０２が
動作し、それにより半導体レーザ２０１の発振遅れが小
さくなる。それを補償するように、デューティ調整回路
２０４によりデューティ可変回路２０３に加える制御信
号を、デューティが小さくなるように調整する必要があ
る。即ち、調整箇所が少なくとも２箇所あって、関連し
た調整が必要であるから、調整作業が煩雑である問題が
あった。又外部からの調整を可能とする為に、小型化を
図ることが困難であった。本発明は、デューティ調整と
光出力調整とを連動させて１箇所の調整で済むように構
成し、小型化並びに低価格化を図ることを目的とする。
【００１０】
【課題を解決するための手段】本発明の光送信回路は、
（１）半導体レーザ１と、この半導体レーザ１に駆動電
流を供給する駆動回路２と、この駆動回路２に入力する
データのデューティを制御するデューティ可変回路３と
を含む光送信回路であって、初期設定を行う調整回路５
と、この調整回路５により光半導体レーザ１の光出力の
初期設定を行うと共に、光出力と逆方向の特性でデュー
ティの初期設定を行う為の変換回路４とを備えている。
即ち、１個の調整回路５により、半導体レーザ１の光出
力調整と、デューティ可変回路３のデューティ調整とを
同時に行うことができる。
（１）半導体レーザ１と、この半導体レーザ１に駆動電
流を供給する駆動回路２と、この駆動回路２に入力する
データのデューティを制御するデューティ可変回路３と
を含む光送信回路であって、初期設定を行う調整回路５
と、この調整回路５により光半導体レーザ１の光出力の
初期設定を行うと共に、光出力と逆方向の特性でデュー
ティの初期設定を行う為の変換回路４とを備えている。
即ち、１個の調整回路５により、半導体レーザ１の光出
力調整と、デューティ可変回路３のデューティ調整とを
同時に行うことができる。
【００１１】又（２）変換回路４は、調整回路５により
設定して駆動回路２に入力した光出力パワー制御信号
を、光出力を大とした時にデューティを小とするよう
に、デューティ制御用の制御信号に変換してデューティ
可変回路３に入力する構成を備えている。
設定して駆動回路２に入力した光出力パワー制御信号
を、光出力を大とした時にデューティを小とするよう
に、デューティ制御用の制御信号に変換してデューティ
可変回路３に入力する構成を備えている。
【００１２】又（３）変換回路４は、光出力パワー制御
信号をディジタル信号に変換してアドレス信号とするＡ
Ｄ変換器と、このＡＤ変換器からのアドレス信号により
アクセスされ、このアドレス信号と対応付けてデューテ
ィ制御用の制御信号を格納したメモリと、このメモリか
ら読出されたディジタル信号のデューティ制御用の制御
信号を、アナログ信号のデューティ制御用の制御信号に
変換してデューティ可変回路３に入力するＤＡ変換器と
により構成することができる。
信号をディジタル信号に変換してアドレス信号とするＡ
Ｄ変換器と、このＡＤ変換器からのアドレス信号により
アクセスされ、このアドレス信号と対応付けてデューテ
ィ制御用の制御信号を格納したメモリと、このメモリか
ら読出されたディジタル信号のデューティ制御用の制御
信号を、アナログ信号のデューティ制御用の制御信号に
変換してデューティ可変回路３に入力するＤＡ変換器と
により構成することができる。
【００１３】又（４）半導体レーザ１の温度特性を補償
する温度補償回路を、調整回路と駆動回路との間に設け
ることができる。更に、デューティ可変回路の温度特性
も補償するように、調整回路とデューティ可変回路との
間に温度補償回路を設けることもできる。
する温度補償回路を、調整回路と駆動回路との間に設け
ることができる。更に、デューティ可変回路の温度特性
も補償するように、調整回路とデューティ可変回路との
間に温度補償回路を設けることもできる。
【００１４】又（５）温度補償回路は、温度検出素子
と、この温度検出素子による検出信号をディジタル信号
に変換してアドレス信号とするＡＤ変換器と、このＡＤ
変換器からのアドレス信号によりアクセスされて、温度
データを読出すメモリとを含み、調整回路からの光出力
パワー制御信号をディジタル信号に変換してメモリから
読出した温度データと乗算する乗算器と、この乗算器の
出力信号をアナログ信号に変換して駆動回路に入力する
光出力パワー制御信号とするＤＡ変換器とを備えること
ができる。
と、この温度検出素子による検出信号をディジタル信号
に変換してアドレス信号とするＡＤ変換器と、このＡＤ
変換器からのアドレス信号によりアクセスされて、温度
データを読出すメモリとを含み、調整回路からの光出力
パワー制御信号をディジタル信号に変換してメモリから
読出した温度データと乗算する乗算器と、この乗算器の
出力信号をアナログ信号に変換して駆動回路に入力する
光出力パワー制御信号とするＤＡ変換器とを備えること
ができる。
【００１５】又（６）半導体レーザの光出力をモニタす
るフォトダイオードと、このフォトダイオードに流れる
電流を検出して駆動回路にフィードバックするＡＰＣ回
路と、フォトダイオードに流れる電流の初期設定を行う
調整回路と、ＡＰＣ回路の出力信号をデューティ可変回
路にデューティ制御用の制御信号に変換して入力する変
換回路とを備えている。この１個の調整回路により、半
導体レーザの特性のばらつきを補正するように初期値を
設定し、それに対応してデューティも同時に調整する。
るフォトダイオードと、このフォトダイオードに流れる
電流を検出して駆動回路にフィードバックするＡＰＣ回
路と、フォトダイオードに流れる電流の初期設定を行う
調整回路と、ＡＰＣ回路の出力信号をデューティ可変回
路にデューティ制御用の制御信号に変換して入力する変
換回路とを備えている。この１個の調整回路により、半
導体レーザの特性のばらつきを補正するように初期値を
設定し、それに対応してデューティも同時に調整する。
【００１６】又（７）変換回路は、初期値設定部と、前
記調整回路からの光出力パワー制御信号に従って流れる
電流を電圧に変換する電流−電圧変換部と、前記初期値
設定部からの初期設定値に従った値に対して前記電流−
電圧変換部からの出力電圧に対応して前記デューティ制
御用の制御信号を出力する連動調整部とを備えることが
できる。
記調整回路からの光出力パワー制御信号に従って流れる
電流を電圧に変換する電流−電圧変換部と、前記初期値
設定部からの初期設定値に従った値に対して前記電流−
電圧変換部からの出力電圧に対応して前記デューティ制
御用の制御信号を出力する連動調整部とを備えることが
できる。
【００１７】又（８）変換回路は、初期値設定部と、前
記調整回路からの光出力パワー制御信号に従って流れる
電流を電圧に変換する電流−電圧変換部と、電源電圧変
動を検出して前記電流−電圧変換部の出力電圧を補正す
る電源変動補償部と、この電源変動補償部の出力電圧を
電流に変換する電圧−電流変換部と、前記初期値設定部
からの初期設定値に従った値に対して前記電圧−電流変
換部からの電流に対応して前記デューティ制御用の制御
信号を出力する連動調整部とを備えることができる。
記調整回路からの光出力パワー制御信号に従って流れる
電流を電圧に変換する電流−電圧変換部と、電源電圧変
動を検出して前記電流−電圧変換部の出力電圧を補正す
る電源変動補償部と、この電源変動補償部の出力電圧を
電流に変換する電圧−電流変換部と、前記初期値設定部
からの初期設定値に従った値に対して前記電圧−電流変
換部からの電流に対応して前記デューティ制御用の制御
信号を出力する連動調整部とを備えることができる。
【００１８】又（９）変換回路は、初期値設定部と、前
記調整回路からの光出力パワー制御信号に従って流れる
電流を電圧に変換する電流−電圧変換部と、この電流−
電圧変換部の出力電圧に対応して抵抗値制御信号に変換
する抵抗値制御部と、前記初期値設定部からの初期設定
値に従った値に対して前記抵抗値制御部からの抵抗値制
御信号に対応して前記デューティ制御用の制御信号を出
力する連動調整部とを備えることができる。
記調整回路からの光出力パワー制御信号に従って流れる
電流を電圧に変換する電流−電圧変換部と、この電流−
電圧変換部の出力電圧に対応して抵抗値制御信号に変換
する抵抗値制御部と、前記初期値設定部からの初期設定
値に従った値に対して前記抵抗値制御部からの抵抗値制
御信号に対応して前記デューティ制御用の制御信号を出
力する連動調整部とを備えることができる。
【００１９】又（１０）デューティ可変回路を、データ
とクロック信号とを入力して、前記変換回路からの前記
デューティ制御用の制御信号に従って前記駆動回路に入
力するデータのデューティを調整するクロックリファレ
ンス型デューティ可変回路とすることができる。
とクロック信号とを入力して、前記変換回路からの前記
デューティ制御用の制御信号に従って前記駆動回路に入
力するデータのデューティを調整するクロックリファレ
ンス型デューティ可変回路とすることができる。
【００２０】
【発明の実施の形態】図１は本発明の第１の実施の形態
の説明図であり、１は半導体レーザ、２は駆動回路、３
はデューティ可変回路、４は変換回路、５は調整回路を
示す。入力データＤＡＴＡはデューティ可変回路３を介
して駆動回路２に入力され、駆動回路２から半導体レー
ザ１に駆動電流が供給される。
の説明図であり、１は半導体レーザ、２は駆動回路、３
はデューティ可変回路、４は変換回路、５は調整回路を
示す。入力データＤＡＴＡはデューティ可変回路３を介
して駆動回路２に入力され、駆動回路２から半導体レー
ザ１に駆動電流が供給される。
【００２１】又調整回路５は、所望の光出力が半導体レ
ーザ１から出力されるように、光出力パワー制御信号の
初期値を設定して駆動回路２に入力する。駆動回路２は
光出力パワー制御信号に従った駆動電流を半導体レーザ
１に供給する。その時の光出力パワー制御信号を変換回
路４により変換した制御信号をデューティ可変回路３に
入力し、入力データＤＡＴＡのデューティを制御する。
即ち、光出力の調整とデューティの調整とを、１箇所の
調整回路５により同時に行うものである。
ーザ１から出力されるように、光出力パワー制御信号の
初期値を設定して駆動回路２に入力する。駆動回路２は
光出力パワー制御信号に従った駆動電流を半導体レーザ
１に供給する。その時の光出力パワー制御信号を変換回
路４により変換した制御信号をデューティ可変回路３に
入力し、入力データＤＡＴＡのデューティを制御する。
即ち、光出力の調整とデューティの調整とを、１箇所の
調整回路５により同時に行うものである。
【００２２】図２は半導体レーザの特性説明図であり、
縦軸を発振遅れＴｄ〔ｎｓ〕、横軸をバイアス電流Ｉｂ
〔ｍＡ〕とし、閾値電流Ｉｔｈ＝１６．３ｍＡの半導体
レーザに、駆動電流ＩLD＝３０ｍＡを流した時と、ＩLD
＝５０ｍＡを流した時との発振遅れＴｄを測定した結果
を示すものである。この駆動電流ＩLDは、バイアス電流
Ｉｂと変調電流Ｉｐとの和に相当するものである。
縦軸を発振遅れＴｄ〔ｎｓ〕、横軸をバイアス電流Ｉｂ
〔ｍＡ〕とし、閾値電流Ｉｔｈ＝１６．３ｍＡの半導体
レーザに、駆動電流ＩLD＝３０ｍＡを流した時と、ＩLD
＝５０ｍＡを流した時との発振遅れＴｄを測定した結果
を示すものである。この駆動電流ＩLDは、バイアス電流
Ｉｂと変調電流Ｉｐとの和に相当するものである。
【００２３】半導体レーザの発振遅れＴｄは、変調電流
Ｉｐ及びバイアス電流Ｉｂを大きくすることにより、小
さくすることができる。この発振遅れＴｄは、（１）式
に示すものであり、デューティ可変回路３の出力信号の
デューティＷ〔％〕は、入力データの周期をＴｏとする
と、例えば、光出力信号のデューティを１００％にする
には、 Ｗ＝（Ｔｏ＋Ｔｄ）／Ｔｏ としてデューティ可変回路３の初期調整を行えば良いこ
とが判る。
Ｉｐ及びバイアス電流Ｉｂを大きくすることにより、小
さくすることができる。この発振遅れＴｄは、（１）式
に示すものであり、デューティ可変回路３の出力信号の
デューティＷ〔％〕は、入力データの周期をＴｏとする
と、例えば、光出力信号のデューティを１００％にする
には、 Ｗ＝（Ｔｏ＋Ｔｄ）／Ｔｏ としてデューティ可変回路３の初期調整を行えば良いこ
とが判る。
【００２４】又光出力パワーの調整に変調電流Ｉｐを使
用する場合、バイアス電流Ｉｂは定数であり、又閾値電
流Ｉｔｈの固体ばらつきが少ない場合、この閾値電流Ｉ
ｔｈを定数と見做すことができる。従って、Ｉｂ，Ｉｔ
ｈを定数とすることにより、（１）式の発振遅れＴｄ
は、変調電流Ｉｐの関数Ｔｄ（Ｉｐ）となる。即ち、Ｔ
ｄ＝Ｔｄ（Ｉｐ）と表すことができる。この関数Ｔｄ
（Ｉｐ）は常に負の傾きを持つものである。
用する場合、バイアス電流Ｉｂは定数であり、又閾値電
流Ｉｔｈの固体ばらつきが少ない場合、この閾値電流Ｉ
ｔｈを定数と見做すことができる。従って、Ｉｂ，Ｉｔ
ｈを定数とすることにより、（１）式の発振遅れＴｄ
は、変調電流Ｉｐの関数Ｔｄ（Ｉｐ）となる。即ち、Ｔ
ｄ＝Ｔｄ（Ｉｐ）と表すことができる。この関数Ｔｄ
（Ｉｐ）は常に負の傾きを持つものである。
【００２５】一方、デューティＷは、 Ｗ＝１＋（１／Ｔｏ）Ｔｄ（Ｉｐ） と表すことができる。従って、デューティの調整値は、
変調電流Ｉｐに対して常に負の傾きを持つ関数となる。
即ち、 Ｉｐ→大⇒Ｔｄ→小 …（２） と表すことができる。
変調電流Ｉｐに対して常に負の傾きを持つ関数となる。
即ち、 Ｉｐ→大⇒Ｔｄ→小 …（２） と表すことができる。
【００２６】例えば、デューティ〔％〕と駆動電流ＩLD
〔ｍＡ〕との関係は、図３に示すものとなる。駆動回路
２から半導体レーザ１に供給する駆動電流ＩLDを大きく
して光出力を増大した時は、例えば、デューティを典型
設定値より小さくし、反対に駆動電流ＩLDを小さくして
光出力を低下させた時は、デューティを典型設定値より
大きくする。このように負の傾斜を有する関係となるよ
うに、調整回路５から駆動回路２に加える光出力パワー
制御信号と、デューティ可変回路３に加える制御信号と
の関係を、変換回路４によって変換する。
〔ｍＡ〕との関係は、図３に示すものとなる。駆動回路
２から半導体レーザ１に供給する駆動電流ＩLDを大きく
して光出力を増大した時は、例えば、デューティを典型
設定値より小さくし、反対に駆動電流ＩLDを小さくして
光出力を低下させた時は、デューティを典型設定値より
大きくする。このように負の傾斜を有する関係となるよ
うに、調整回路５から駆動回路２に加える光出力パワー
制御信号と、デューティ可変回路３に加える制御信号と
の関係を、変換回路４によって変換する。
【００２７】図４は駆動回路及び調整回路の要部説明図
であり、Ｑ１〜Ｑ３はｎチャネル型ＭＯＳ ＦＥＴ（以
下トランジスタと略称する）、Ｒ１は抵抗、ＩＮＶ１は
インバータ、ＲＶ１は可変抵抗、ＣＩ１は定電流源を示
す。調整回路５は、可変抵抗ＲＶ１に定電流源ＣＩ１を
接続し、可変抵抗ＲＶ１の端子電圧を光出力パワー制御
信号として、駆動回路２のトランジスタＱ３のゲートに
入力するものである。この調整回路５の可変抵抗ＲＶ１
により、光出力が所定値となるように初期設定するもの
である。
であり、Ｑ１〜Ｑ３はｎチャネル型ＭＯＳ ＦＥＴ（以
下トランジスタと略称する）、Ｒ１は抵抗、ＩＮＶ１は
インバータ、ＲＶ１は可変抵抗、ＣＩ１は定電流源を示
す。調整回路５は、可変抵抗ＲＶ１に定電流源ＣＩ１を
接続し、可変抵抗ＲＶ１の端子電圧を光出力パワー制御
信号として、駆動回路２のトランジスタＱ３のゲートに
入力するものである。この調整回路５の可変抵抗ＲＶ１
により、光出力が所定値となるように初期設定するもの
である。
【００２８】又駆動回路２は、トランジスタＱ１〜Ｑ３
とインバータＩＮＶ１と抵抗Ｒ１とを含み、トランジス
タＱ１，Ｑ２のソースを共通にトランジスタＱ３のドレ
インに接続し、このトランジスタＱ３のゲートに、調整
回路５からの光出力パワー制御信号を入力し、又トラン
ジスタＱ１，Ｑ２のゲートに入力信号が逆位相に入力さ
れるように接続し、トランジスタＱ１のドレインに抵抗
Ｒ１を介して電源電圧ＶDDを印加し、トランジスタＱ２
のドレインに半導体レーザ１を接続し、この半導体レー
ザ１の駆動電流の大きさを、光出力パワー制御信号に従
って制御するものである。この場合、光出力パワー制御
信号を大きくすると、駆動電流が大きくなって光出力が
増大することになる。
とインバータＩＮＶ１と抵抗Ｒ１とを含み、トランジス
タＱ１，Ｑ２のソースを共通にトランジスタＱ３のドレ
インに接続し、このトランジスタＱ３のゲートに、調整
回路５からの光出力パワー制御信号を入力し、又トラン
ジスタＱ１，Ｑ２のゲートに入力信号が逆位相に入力さ
れるように接続し、トランジスタＱ１のドレインに抵抗
Ｒ１を介して電源電圧ＶDDを印加し、トランジスタＱ２
のドレインに半導体レーザ１を接続し、この半導体レー
ザ１の駆動電流の大きさを、光出力パワー制御信号に従
って制御するものである。この場合、光出力パワー制御
信号を大きくすると、駆動電流が大きくなって光出力が
増大することになる。
【００２９】図５はデューティ可変回路と変換回路との
説明図であり、Ｑ４，Ｑ５，Ｑ８，Ｑ９，Ｑ１１はｐチ
ャネル型ＭＯＳ ＦＥＴ、Ｑ６，Ｑ７，Ｑ１０はｎチャ
ネル型ＭＯＳ ＦＥＴであり、以下トランジスタと略称
する。又ＩＮＶ２，ＩＮＶ３はインバータ、Ｒ２〜Ｒ４
は抵抗、Ａ１は比較器を構成する演算増幅器、Ａ２は所
定の利得で増幅する演算増幅器、ＣＩ２は定電流源を示
す。又Ｉ５はトランジスタＱ５を流れる電流、Ｖ１はイ
ンバータＩＮＶ２の入力電圧である。
説明図であり、Ｑ４，Ｑ５，Ｑ８，Ｑ９，Ｑ１１はｐチ
ャネル型ＭＯＳ ＦＥＴ、Ｑ６，Ｑ７，Ｑ１０はｎチャ
ネル型ＭＯＳ ＦＥＴであり、以下トランジスタと略称
する。又ＩＮＶ２，ＩＮＶ３はインバータ、Ｒ２〜Ｒ４
は抵抗、Ａ１は比較器を構成する演算増幅器、Ａ２は所
定の利得で増幅する演算増幅器、ＣＩ２は定電流源を示
す。又Ｉ５はトランジスタＱ５を流れる電流、Ｖ１はイ
ンバータＩＮＶ２の入力電圧である。
【００３０】変換回路４は、演算増幅器Ａ２と抵抗Ｒ
３，Ｒ４とにより非反転増幅器を構成した場合を示し、
調整回路５（図２参照）の可変抵抗ＲＶ１の調整に従っ
た光出力パワー制御信号を、演算増幅器Ａ２により前述
の関係の制御信号に変換して、デューティ可変回路３に
入力するものである。
３，Ｒ４とにより非反転増幅器を構成した場合を示し、
調整回路５（図２参照）の可変抵抗ＲＶ１の調整に従っ
た光出力パワー制御信号を、演算増幅器Ａ２により前述
の関係の制御信号に変換して、デューティ可変回路３に
入力するものである。
【００３１】デューティ可変回路３は、カレントミラー
回路を構成するトランジスタＱ４，Ｑ５の電流を制御す
るトランジスタＱ６と、このトランジスタＱ６のゲート
に接続した比較器Ａ１と、入力データＤＡＴＡをゲート
に入力するトランジスタＱ７，Ｑ８と、トランジスタＱ
５，Ｑ７の接続点にゲートを接続したトランジスタＱ１
０，Ｑ１２と、トランジスタＱ８と定電流源との接続点
にゲートを接続したトランジスタＱ９，Ｑ１１と、トラ
ンジスタＱ１１，Ｑ１２の接続点に縦続接続したインバ
ータＩＮＶ２，ＩＮＶ３とを含むものである。
回路を構成するトランジスタＱ４，Ｑ５の電流を制御す
るトランジスタＱ６と、このトランジスタＱ６のゲート
に接続した比較器Ａ１と、入力データＤＡＴＡをゲート
に入力するトランジスタＱ７，Ｑ８と、トランジスタＱ
５，Ｑ７の接続点にゲートを接続したトランジスタＱ１
０，Ｑ１２と、トランジスタＱ８と定電流源との接続点
にゲートを接続したトランジスタＱ９，Ｑ１１と、トラ
ンジスタＱ１１，Ｑ１２の接続点に縦続接続したインバ
ータＩＮＶ２，ＩＮＶ３とを含むものである。
【００３２】例えば、調整回路５に於ける初期設定によ
り、半導体レーザ１の光出力を大きくする光出力パワー
制御信号が変換回路４に入力されたとすると、図３に示
す関係からデューティを小さくするようにデューティ可
変回路３を制御すれば良いことになる。このデューティ
可変回路３は、比較器Ａ１に入力する信号レベルを大き
くすると、抵抗Ｒ２の両端の電圧と比較してトランジス
タＱ６のゲートに入力することから、トランジスタＱ６
に流れる電流が大きくなる。
り、半導体レーザ１の光出力を大きくする光出力パワー
制御信号が変換回路４に入力されたとすると、図３に示
す関係からデューティを小さくするようにデューティ可
変回路３を制御すれば良いことになる。このデューティ
可変回路３は、比較器Ａ１に入力する信号レベルを大き
くすると、抵抗Ｒ２の両端の電圧と比較してトランジス
タＱ６のゲートに入力することから、トランジスタＱ６
に流れる電流が大きくなる。
【００３３】それによって、トランジスタＱ５に流れる
電流Ｉ５が大きくなる。又入力データＤＡＴＡが“１”
の時、トランジスタＱ７がオン、トランジスタＱ８がオ
フとなり、“０”の時、トランジスタＱ７がオフ、トラ
ンジスタＱ８がオンとなる。そして、トランジスタＱ７
がオンの時、トランジスタＱ１２がオフ、トランジスタ
Ｑ１１がオンとなり、Ｖ１はハイレベルとなる。反対
に、トランジスタＱ７がオフの時、トランジスタＱ１２
がオン、トランジスタＱ１１がオフとなって、Ｖ１はロ
ーレベルとなる。
電流Ｉ５が大きくなる。又入力データＤＡＴＡが“１”
の時、トランジスタＱ７がオン、トランジスタＱ８がオ
フとなり、“０”の時、トランジスタＱ７がオフ、トラ
ンジスタＱ８がオンとなる。そして、トランジスタＱ７
がオンの時、トランジスタＱ１２がオフ、トランジスタ
Ｑ１１がオンとなり、Ｖ１はハイレベルとなる。反対
に、トランジスタＱ７がオフの時、トランジスタＱ１２
がオン、トランジスタＱ１１がオフとなって、Ｖ１はロ
ーレベルとなる。
【００３４】従って、右下に、入力（データＤＡＴＡ）
と、Ｖ１と、出力（インバータＩＮＶ３の出力）とを示
すように、矩形波のパルス入力に対して、トランジスタ
の動作遅れにより、立上り及び立下りが緩やかになる。
その場合に、トランジスタＱ５に流れる電流Ｉ５を小さ
くすると、Ｖ１の立下りが矢印で示すように緩くなる方
向に変化し、反対に、トランジスタＱ５に流れる電流Ｉ
５を大きくすると、Ｖ１の立下りは急峻になる。この波
形の変化をインバータＩＮＶ２，ＩＮＶ３の閾値によっ
て矩形波に変換するから、出力のパルス幅は、電流Ｉ５
を小さくするに従って、矢印で示すように狭くなる方向
に変化する。又電流Ｉ５を大きくするように調整する
と、出力パルス幅は、広くなる方向に変化する。
と、Ｖ１と、出力（インバータＩＮＶ３の出力）とを示
すように、矩形波のパルス入力に対して、トランジスタ
の動作遅れにより、立上り及び立下りが緩やかになる。
その場合に、トランジスタＱ５に流れる電流Ｉ５を小さ
くすると、Ｖ１の立下りが矢印で示すように緩くなる方
向に変化し、反対に、トランジスタＱ５に流れる電流Ｉ
５を大きくすると、Ｖ１の立下りは急峻になる。この波
形の変化をインバータＩＮＶ２，ＩＮＶ３の閾値によっ
て矩形波に変換するから、出力のパルス幅は、電流Ｉ５
を小さくするに従って、矢印で示すように狭くなる方向
に変化する。又電流Ｉ５を大きくするように調整する
と、出力パルス幅は、広くなる方向に変化する。
【００３５】前述のように、調整回路５に於ける初期設
定により、例えば、半導体レーザ１の光出力を低くする
光出力パワー制御信号を駆動回路２に入力した時、変換
回路４からデューティ可変回路３に入力される制御信号
は、図３に関連してデューティを大きくするように変換
される。従って、トランジスタＱ５に流れる電流Ｉ５は
減少され、Ｖ１の波形の立下りが緩やかとなり、インバ
ータＩＮＶ３の出力のパルス幅が広くなる。即ち、デュ
ーティが大きくなるように制御される。従って、調整回
路５の可変抵抗ＲＶ１の調整によって、光出力とデュー
ティとの初期設定を同時に行うことができる。
定により、例えば、半導体レーザ１の光出力を低くする
光出力パワー制御信号を駆動回路２に入力した時、変換
回路４からデューティ可変回路３に入力される制御信号
は、図３に関連してデューティを大きくするように変換
される。従って、トランジスタＱ５に流れる電流Ｉ５は
減少され、Ｖ１の波形の立下りが緩やかとなり、インバ
ータＩＮＶ３の出力のパルス幅が広くなる。即ち、デュ
ーティが大きくなるように制御される。従って、調整回
路５の可変抵抗ＲＶ１の調整によって、光出力とデュー
ティとの初期設定を同時に行うことができる。
【００３６】図６は本発明の第２の実施の形態の説明図
であり、１１は半導体レーザ、１２は駆動回路、１３は
デューティ可変回路、１４は変換回路、１５は調整回
路、１６はフォトダイオード、１７はＡＰＣ回路を示
す。この実施の形態は、半導体レーザ１１の光出力をフ
ォトダイオード１６によりモニタする場合を示す。
であり、１１は半導体レーザ、１２は駆動回路、１３は
デューティ可変回路、１４は変換回路、１５は調整回
路、１６はフォトダイオード、１７はＡＰＣ回路を示
す。この実施の形態は、半導体レーザ１１の光出力をフ
ォトダイオード１６によりモニタする場合を示す。
【００３７】半導体レーザ１１の閾値電流を無視する
と、フォトダイオード１６に流れる電流Ｉｍと、半導体
レーザ１１の駆動電流ＩLDとは比例関係となる。即ち、 Ｉｍ→大⇒Ｔｄ→小 …（３） の関係となる。従って、調整回路１５によるフォトダイ
オード１６に流れる電流Ｉｍの調整と連動するように変
換回路１４により変換して、デューティ可変回路１３に
入力する制御信号を形成する。それにより、調整回路１
５の可変抵抗の初期設定により、ＡＰＣ回路１７を介し
て半導体レーザ１１の光出力の初期設定を行うと共に、
駆動回路１２に入力するデータのデューティの初期設定
が可能となる。
と、フォトダイオード１６に流れる電流Ｉｍと、半導体
レーザ１１の駆動電流ＩLDとは比例関係となる。即ち、 Ｉｍ→大⇒Ｔｄ→小 …（３） の関係となる。従って、調整回路１５によるフォトダイ
オード１６に流れる電流Ｉｍの調整と連動するように変
換回路１４により変換して、デューティ可変回路１３に
入力する制御信号を形成する。それにより、調整回路１
５の可変抵抗の初期設定により、ＡＰＣ回路１７を介し
て半導体レーザ１１の光出力の初期設定を行うと共に、
駆動回路１２に入力するデータのデューティの初期設定
が可能となる。
【００３８】図７は駆動回路の説明図であり、Ｑ２１〜
Ｑ２８はＭＯＳ ＦＥＴで、Ｑ２７，Ｑ２８はディプレ
ション型ＦＥＴを示し、以下トランジスタと略称する。
又Ａ３は相補出力のバッファ増幅器、Ｒ２１〜Ｒ２５は
抵抗、ＣＩ３〜ＣＩ５は定電流源、ＶDD，ＶSSは電源電
圧を示す。
Ｑ２８はＭＯＳ ＦＥＴで、Ｑ２７，Ｑ２８はディプレ
ション型ＦＥＴを示し、以下トランジスタと略称する。
又Ａ３は相補出力のバッファ増幅器、Ｒ２１〜Ｒ２５は
抵抗、ＣＩ３〜ＣＩ５は定電流源、ＶDD，ＶSSは電源電
圧を示す。
【００３９】又ＬＤは、図示を省略した半導体レーザを
示し、トランジスタＱ２８を介してバイアス電流Ｉｂを
供給し、トランジスタＱ２６を介して入力データに対応
した変調電流Ｉｐを供給する場合を示す。なお、調整回
路１５の初期設定による光出力パワー制御信号により、
変調電流Ｉｐ及びバイアス電流Ｉｂを制御する場合を示
すが、バイアス電流Ｉｂを零とする場合は、トランジス
タＱ２７を省略し、又バイアス電流Ｉｂを一定とする場
合は、ゲートに点線で示す抵抗Ｒ２５を接続することに
なる。
示し、トランジスタＱ２８を介してバイアス電流Ｉｂを
供給し、トランジスタＱ２６を介して入力データに対応
した変調電流Ｉｐを供給する場合を示す。なお、調整回
路１５の初期設定による光出力パワー制御信号により、
変調電流Ｉｐ及びバイアス電流Ｉｂを制御する場合を示
すが、バイアス電流Ｉｂを零とする場合は、トランジス
タＱ２７を省略し、又バイアス電流Ｉｂを一定とする場
合は、ゲートに点線で示す抵抗Ｒ２５を接続することに
なる。
【００４０】又トランジスタＱ２３，Ｑ２４は、ダイオ
ードと定電流源ＣＩ４，ＣＩ５とにより、差動対のトラ
ンジスタＱ２１，Ｑ２２とトランジスタＱ２５，Ｑ２６
との間のレベル変換を行う為のものであり、例えば、
“１”のデータがバッファ増幅器Ａ３に入力されると、
差動対の一方のトランジスタＱ２１はオフ、他方のトラ
ンジスタＱ２２はオンとなり、それによって、トランジ
スタＱ２４はオン、トランジスタＱ２６はオンとなっ
て、トランジスタＱ２７を介して半導体レーザＬＤに変
調電流Ｉｐが供給される。
ードと定電流源ＣＩ４，ＣＩ５とにより、差動対のトラ
ンジスタＱ２１，Ｑ２２とトランジスタＱ２５，Ｑ２６
との間のレベル変換を行う為のものであり、例えば、
“１”のデータがバッファ増幅器Ａ３に入力されると、
差動対の一方のトランジスタＱ２１はオフ、他方のトラ
ンジスタＱ２２はオンとなり、それによって、トランジ
スタＱ２４はオン、トランジスタＱ２６はオンとなっ
て、トランジスタＱ２７を介して半導体レーザＬＤに変
調電流Ｉｐが供給される。
【００４１】この変調電流Ｉｐは、トランジスタＱ２７
を制御することによって調整できるものであり、又半導
体レーザＬＤの光出力は変調電流Ｉｐの大きさに従って
調整できるから、調整回路１５からの光出力パワー制御
信号（Ｉｐ制御）によって制御することができる。な
お、この駆動回路１２は、図１に於ける駆動回路２にも
適用可能である。
を制御することによって調整できるものであり、又半導
体レーザＬＤの光出力は変調電流Ｉｐの大きさに従って
調整できるから、調整回路１５からの光出力パワー制御
信号（Ｉｐ制御）によって制御することができる。な
お、この駆動回路１２は、図１に於ける駆動回路２にも
適用可能である。
【００４２】図８はデューティ可変回路及び変換回路の
説明図であり、Ｑ３１〜Ｑ３３はｎチャネル・パイポー
ラ・トランジスタ（以下トランジスタと略称する）、Ｃ
１，Ｃ２はコンデンサ、Ｒ２６〜Ｒ２９は抵抗、Ａ４は
演算増幅器、ＣＩ６，ＣＩ７は定電流源を示す。
説明図であり、Ｑ３１〜Ｑ３３はｎチャネル・パイポー
ラ・トランジスタ（以下トランジスタと略称する）、Ｃ
１，Ｃ２はコンデンサ、Ｒ２６〜Ｒ２９は抵抗、Ａ４は
演算増幅器、ＣＩ６，ＣＩ７は定電流源を示す。
【００４３】調整回路１４は、演算増幅器Ａ４と抵抗Ｒ
２８，Ｒ２９とを含み、抵抗Ｒ２８，Ｒ２９により変換
比を設定し、デューティ可変回路１３にデューティ制御
用の制御信号を出力する。又デューティ可変回路１３
は、コンデンサＣ１と抵抗Ｒ２６とをコレクタに接続し
たトランジスタＱ３１と、コンデンサＣ２と抵抗Ｒ２７
とをコレクタに接続したトランジスタＱ３２とのエミッ
タに共通に定電流源ＣＩ６を接続し、差動対の一方のト
ランジスタＱ３１のベースにデータＤＡＴＡを入力し、
他方のトランジスタＱ３２のベースに変換回路１４から
の制御信号を入力し、このトランジスタＱ３２のコレク
タにベースを接続したトランジスタＱ３３のエミッタか
らデューティを制御したデータを出力する。
２８，Ｒ２９とを含み、抵抗Ｒ２８，Ｒ２９により変換
比を設定し、デューティ可変回路１３にデューティ制御
用の制御信号を出力する。又デューティ可変回路１３
は、コンデンサＣ１と抵抗Ｒ２６とをコレクタに接続し
たトランジスタＱ３１と、コンデンサＣ２と抵抗Ｒ２７
とをコレクタに接続したトランジスタＱ３２とのエミッ
タに共通に定電流源ＣＩ６を接続し、差動対の一方のト
ランジスタＱ３１のベースにデータＤＡＴＡを入力し、
他方のトランジスタＱ３２のベースに変換回路１４から
の制御信号を入力し、このトランジスタＱ３２のコレク
タにベースを接続したトランジスタＱ３３のエミッタか
らデューティを制御したデータを出力する。
【００４４】入力データＤＡＴＡの立上り及び立下りに
傾斜を有する図示のような台形波形の場合、例えば、調
整回路１５からの制御信号のレベルを高くすると、変換
回路１４からの制御信号のレベルも高くなり、従って、
トランジスタＱ３１は入力データＤＡＴＡのデューティ
１００％の台形波のピーク値近傍でオン，オフするか
ら、トランジスタＱ３２のオン期間が長くなる。それに
より、トランジスタＱ３３のオフ期間が長くなるから、
デューティは１００％より小さくなる。即ち、光出力パ
ワーを大きくするように光出力パワー制御信号を設定す
ると、入力データＤＡＴＡのデューティは小さくなるよ
うに、デューティ可変回路１３が動作することになる。
なお、このデューティー可変回路１３及び変換回路１４
は、図１に於けるデューティ可変回路３及び変換回路４
に適用可能である。
傾斜を有する図示のような台形波形の場合、例えば、調
整回路１５からの制御信号のレベルを高くすると、変換
回路１４からの制御信号のレベルも高くなり、従って、
トランジスタＱ３１は入力データＤＡＴＡのデューティ
１００％の台形波のピーク値近傍でオン，オフするか
ら、トランジスタＱ３２のオン期間が長くなる。それに
より、トランジスタＱ３３のオフ期間が長くなるから、
デューティは１００％より小さくなる。即ち、光出力パ
ワーを大きくするように光出力パワー制御信号を設定す
ると、入力データＤＡＴＡのデューティは小さくなるよ
うに、デューティ可変回路１３が動作することになる。
なお、このデューティー可変回路１３及び変換回路１４
は、図１に於けるデューティ可変回路３及び変換回路４
に適用可能である。
【００４５】図９は本発明の第３の実施の形態の説明図
であり、２１は半導体レーザ、２２は駆動回路、２３は
デューティ可変回路、２４は変換回路、２５は調整回
路、２６は温度補償回路、Ａ５は演算増幅器、Ｒ３１〜
Ｒ３３は抵抗、ＴＨ１はサーミスタ等の温度検出素子を
示す。
であり、２１は半導体レーザ、２２は駆動回路、２３は
デューティ可変回路、２４は変換回路、２５は調整回
路、２６は温度補償回路、Ａ５は演算増幅器、Ｒ３１〜
Ｒ３３は抵抗、ＴＨ１はサーミスタ等の温度検出素子を
示す。
【００４６】半導体レーザ２１と駆動回路２２とデュー
ティ可変回路２３と変換回路２４と調整回路２５とにつ
いては、図１に示す実施の形態と同様であるから重複し
た説明は省略する。又半導体レーザ２１は、一定の駆動
電流の場合、温度が上昇すると、閾値が上昇し、又損失
が増加して光出力が低下する傾向を有するものである。
そこで、この実施の形態は、温度補償回路２６を設け
て、半導体レーザ２１や駆動回路２２の温度特性を補償
するものである。
ティ可変回路２３と変換回路２４と調整回路２５とにつ
いては、図１に示す実施の形態と同様であるから重複し
た説明は省略する。又半導体レーザ２１は、一定の駆動
電流の場合、温度が上昇すると、閾値が上昇し、又損失
が増加して光出力が低下する傾向を有するものである。
そこで、この実施の形態は、温度補償回路２６を設け
て、半導体レーザ２１や駆動回路２２の温度特性を補償
するものである。
【００４７】この温度補償回路２６は、演算増幅器Ａ５
と抵抗Ｒ３１〜Ｒ３３と温度検出素子ＴＨ１とを含み、
温度検出素子ＴＨ１により、周囲温度或いは半導体レー
ザ２１の温度を検出して、例えば、温度が上昇した場
合、温度検出素子ＴＨ１をサーミスタとした場合、その
抵抗値が低くなる。それにより、調整回路２５からの光
出力パワー制御信号のレベルが初期設定値より高くな
り、駆動回路２２から半導体レーザ２１に供給する駆動
電流を上昇させて、光出力が低下しないように制御する
ことができる。従って、広範囲の温度変化環境に於いて
も安定な動作を行わせることができる。
と抵抗Ｒ３１〜Ｒ３３と温度検出素子ＴＨ１とを含み、
温度検出素子ＴＨ１により、周囲温度或いは半導体レー
ザ２１の温度を検出して、例えば、温度が上昇した場
合、温度検出素子ＴＨ１をサーミスタとした場合、その
抵抗値が低くなる。それにより、調整回路２５からの光
出力パワー制御信号のレベルが初期設定値より高くな
り、駆動回路２２から半導体レーザ２１に供給する駆動
電流を上昇させて、光出力が低下しないように制御する
ことができる。従って、広範囲の温度変化環境に於いて
も安定な動作を行わせることができる。
【００４８】図１０は本発明の第４の実施の形態の説明
図であり、３１は半導体レーザ、３２は駆動回路、３３
はデューティ可変回路、３４は変換回路、３５は調整回
路、３６は温度補償回路、Ａ６は比較器、Ｑ３５，Ｑ３
７はｐチャネル型ＭＯＳ ＦＥＴ、Ｑ３６，Ｑ３８はｎ
チャネル型ＭＯＳ ＦＥＴ（以下、トランジスタと略称
する）、ＴＨ２は温度検出素子を示す。
図であり、３１は半導体レーザ、３２は駆動回路、３３
はデューティ可変回路、３４は変換回路、３５は調整回
路、３６は温度補償回路、Ａ６は比較器、Ｑ３５，Ｑ３
７はｐチャネル型ＭＯＳ ＦＥＴ、Ｑ３６，Ｑ３８はｎ
チャネル型ＭＯＳ ＦＥＴ（以下、トランジスタと略称
する）、ＴＨ２は温度検出素子を示す。
【００４９】この実施の形態は、図９に示す実施の形態
と温度補償回路３６の構成が異なるだけで、他の構成は
同一であるから重複した説明は省略する。この温度補償
回路３６は、比較器Ａ６と、トランジスタＱ３５〜Ｑ３
８と温度検出素子ＴＨ２とを含む構成を有し、調整回路
３５の初期設定による光出力パワー制御信号と、温度検
出素子ＴＨ２の端子電圧とを比較して、トランジスタＱ
３６を制御し、カレントミラー回路を構成するトランジ
スタＱ３５に流れる電流を温度に対応して制御する。そ
れによって、トランジスタＱ３８から駆動回路３２に入
力される光出力パワー制御信号が温度に対応して制御さ
れる。
と温度補償回路３６の構成が異なるだけで、他の構成は
同一であるから重複した説明は省略する。この温度補償
回路３６は、比較器Ａ６と、トランジスタＱ３５〜Ｑ３
８と温度検出素子ＴＨ２とを含む構成を有し、調整回路
３５の初期設定による光出力パワー制御信号と、温度検
出素子ＴＨ２の端子電圧とを比較して、トランジスタＱ
３６を制御し、カレントミラー回路を構成するトランジ
スタＱ３５に流れる電流を温度に対応して制御する。そ
れによって、トランジスタＱ３８から駆動回路３２に入
力される光出力パワー制御信号が温度に対応して制御さ
れる。
【００５０】例えば、温度上昇により半導体レーザ３１
の光出力が低下するようになると、調整回路３５の初期
設定による光出力パワー制御信号は、温度調整回路３６
の温度検出素子ＴＨ２の抵抗値が低下することにより、
カレントミラー回路を構成するトランジスタＱ３５，Ｑ
３６に流れる電流が上昇し、トランジスタＱ３８から駆
動回路３２に、初期設定値より高くなる値の光出力パワ
ー制御信号が入力されて、光出力の低下を補正すること
ができる。
の光出力が低下するようになると、調整回路３５の初期
設定による光出力パワー制御信号は、温度調整回路３６
の温度検出素子ＴＨ２の抵抗値が低下することにより、
カレントミラー回路を構成するトランジスタＱ３５，Ｑ
３６に流れる電流が上昇し、トランジスタＱ３８から駆
動回路３２に、初期設定値より高くなる値の光出力パワ
ー制御信号が入力されて、光出力の低下を補正すること
ができる。
【００５１】図１１は本発明の第５の実施の形態の説明
図であり、４１は半導体レーザ、４２は駆動回路、４３
はデューティ可変回路、４４は変換回路、４５は調整回
路、４６は温度補償回路、４７，５０はＡＤ変換器（Ａ
／Ｄ）、４８は乗算器、４９はＤＡ変換器（Ｄ／Ａ）、
ＴＨ３は温度検出素子、Ｍ１はメモリを示す。
図であり、４１は半導体レーザ、４２は駆動回路、４３
はデューティ可変回路、４４は変換回路、４５は調整回
路、４６は温度補償回路、４７，５０はＡＤ変換器（Ａ
／Ｄ）、４８は乗算器、４９はＤＡ変換器（Ｄ／Ａ）、
ＴＨ３は温度検出素子、Ｍ１はメモリを示す。
【００５２】温度補償回路４６は、温度検出素子ＴＨ３
によるアナログの温度検出信号をＡＤ変換器５０により
ディジタル信号に変換し、メモリＭ１のアドレス信号と
して入力する。このメモリＭ１には、検出温度値に対応
す温度補償値を格納しており、この温度補償値は、調整
回路４５に於いて初期設定した値に対して、増加させる
か又は減少させるかの補償比率を示すものである。
によるアナログの温度検出信号をＡＤ変換器５０により
ディジタル信号に変換し、メモリＭ１のアドレス信号と
して入力する。このメモリＭ１には、検出温度値に対応
す温度補償値を格納しており、この温度補償値は、調整
回路４５に於いて初期設定した値に対して、増加させる
か又は減少させるかの補償比率を示すものである。
【００５３】そして、メモリＭ１から読出した温度補償
値を乗算器４８に入力する。又調整回路４８は、半導体
レーザ４１の光出力を設定し、駆動回路４２に光出力パ
ワー制御信号を入力するものであるが、ディジタル演算
を行う為に、ＡＤ変換器４７によりディジタル信号に変
換し、又温度補償回路４６からのディジタルの温度補償
値とを乗算器４８により乗算し、ＤＡ変換器４９により
アナログの光出力パワー制御信号として、駆動回路４２
に入力する。
値を乗算器４８に入力する。又調整回路４８は、半導体
レーザ４１の光出力を設定し、駆動回路４２に光出力パ
ワー制御信号を入力するものであるが、ディジタル演算
を行う為に、ＡＤ変換器４７によりディジタル信号に変
換し、又温度補償回路４６からのディジタルの温度補償
値とを乗算器４８により乗算し、ＤＡ変換器４９により
アナログの光出力パワー制御信号として、駆動回路４２
に入力する。
【００５４】例えば、温度が上昇すると、温度補償回路
４６の温度検出素子ＴＨ３の抵抗値が低下し、ＡＤ変換
器５０に入力する温度検出素子ＴＨ３の端子電圧が低下
し、ＡＤ変換器５０により変換したディジタル値が小さ
くなる。このディジタル信号をメモリＭ１のアドレス信
号としてアクセスし、格納されている温度補償値を読出
して乗算器４８に入力する。この場合、温度補償値は、
検出温度の上昇に対して光出力パワー制御信号を増加さ
せる比率を示し、従って、乗算器４８の出力信号をＤＡ
変換器４９により変換した光出力パワー制御信号のレベ
ルは初期設定値に比較して大きくなり、駆動回路４２か
ら半導体レーザ４１に供給される駆動電流が上昇し、光
出力の低下を補正することができる。
４６の温度検出素子ＴＨ３の抵抗値が低下し、ＡＤ変換
器５０に入力する温度検出素子ＴＨ３の端子電圧が低下
し、ＡＤ変換器５０により変換したディジタル値が小さ
くなる。このディジタル信号をメモリＭ１のアドレス信
号としてアクセスし、格納されている温度補償値を読出
して乗算器４８に入力する。この場合、温度補償値は、
検出温度の上昇に対して光出力パワー制御信号を増加さ
せる比率を示し、従って、乗算器４８の出力信号をＤＡ
変換器４９により変換した光出力パワー制御信号のレベ
ルは初期設定値に比較して大きくなり、駆動回路４２か
ら半導体レーザ４１に供給される駆動電流が上昇し、光
出力の低下を補正することができる。
【００５５】図１２は本発明の第６の実施の形態の説明
図であり、図８と同一符号は同一部分を示し、５１は温
度補償回路、ＴＨ４は温度検出素子、Ｒ３４は抵抗を示
す。この温度補償回路５１を変換回路１４とデューティ
可変回路１３との間に接続し、温度変化に対応して初期
設定値のデューティを調整可能としたものである。
図であり、図８と同一符号は同一部分を示し、５１は温
度補償回路、ＴＨ４は温度検出素子、Ｒ３４は抵抗を示
す。この温度補償回路５１を変換回路１４とデューティ
可変回路１３との間に接続し、温度変化に対応して初期
設定値のデューティを調整可能としたものである。
【００５６】半導体レーザは、温度上昇により閾値電流
Ｉｔｈが上昇し、発振遅れＴｄが大きくなる傾向を有す
るものである。即ち、 Ｔｔｈ→大⇒Ｔｄ→大 …（４） となる。そこで、温度上昇により発振遅れＴｄが大きく
なることを補償する為に、デューティを大きくする。
Ｉｔｈが上昇し、発振遅れＴｄが大きくなる傾向を有す
るものである。即ち、 Ｔｔｈ→大⇒Ｔｄ→大 …（４） となる。そこで、温度上昇により発振遅れＴｄが大きく
なることを補償する為に、デューティを大きくする。
【００５７】例えば、温度が上昇すると、温度検出素子
ＴＨ４の抵抗値が低下するから、変換回路１４を介した
制御信号の初期値は低下する。従って、デューティ可変
回路１３のトランジスタＱ３２のベースに入力される制
御信号が低下するから、トランジスタＱ３２から出力さ
れるデータのデューティは大きくなるように制御され
て、発振遅れＴｄを補償することができる。
ＴＨ４の抵抗値が低下するから、変換回路１４を介した
制御信号の初期値は低下する。従って、デューティ可変
回路１３のトランジスタＱ３２のベースに入力される制
御信号が低下するから、トランジスタＱ３２から出力さ
れるデータのデューティは大きくなるように制御され
て、発振遅れＴｄを補償することができる。
【００５８】図１３は本発明の第７の実施の形態の説明
図であり、図６と同一符号は同一部分を示し、重複した
説明は省略する。なお、５２は温度補償回路である。即
ち、この実施の形態は、ＡＰＣ回路１７と駆動回路１２
との間に温度補償回路５２を接続したもので、温度変化
が発生しても、ＡＰＣループを介して駆動回路１２に入
力される光出力パワー制御信号を、温度補償回路５２に
より補償して、調整回路１５により初期設定した光出力
を維持できるように制御するものである。なお、温度補
償回路５２は、前述の各実施の形態の温度補償回路を適
用することができるものである。
図であり、図６と同一符号は同一部分を示し、重複した
説明は省略する。なお、５２は温度補償回路である。即
ち、この実施の形態は、ＡＰＣ回路１７と駆動回路１２
との間に温度補償回路５２を接続したもので、温度変化
が発生しても、ＡＰＣループを介して駆動回路１２に入
力される光出力パワー制御信号を、温度補償回路５２に
より補償して、調整回路１５により初期設定した光出力
を維持できるように制御するものである。なお、温度補
償回路５２は、前述の各実施の形態の温度補償回路を適
用することができるものである。
【００５９】図１４は本発明の第８の実施の形態の変換
回路及び調整回路の説明図であり、（Ａ）は変換回路、
（Ｂ）は調整回路を示す。同図の（Ａ）の変換回路は、
ＡＤ変換器（Ａ／Ｄ）とメモリＭ２とＤＡ変換器（Ｄ／
Ａ）とから構成されている。又メモリＭ２は、例えば、
リードオンリメモリ（ＲＯＭ）や、電気的に消去，書込
が可能のリードオンリメモリ（ＥＥＰＲＯＭ）等を適用
することができ、駆動回路に入力する光出力パワー制御
信号に対応するデューティ制御用の制御信号を格納する
ものである。
回路及び調整回路の説明図であり、（Ａ）は変換回路、
（Ｂ）は調整回路を示す。同図の（Ａ）の変換回路は、
ＡＤ変換器（Ａ／Ｄ）とメモリＭ２とＤＡ変換器（Ｄ／
Ａ）とから構成されている。又メモリＭ２は、例えば、
リードオンリメモリ（ＲＯＭ）や、電気的に消去，書込
が可能のリードオンリメモリ（ＥＥＰＲＯＭ）等を適用
することができ、駆動回路に入力する光出力パワー制御
信号に対応するデューティ制御用の制御信号を格納する
ものである。
【００６０】従って、調整回路又はＡＰＣ回路を介した
光出力パワー制御信号を、変換回路のＡＤ変換器（Ａ／
Ｄ）によりディジタル信号に変換してメモリＭ２のアク
セス信号とし、デューティ制御用の制御信号を読出し、
ＤＡ変換器（Ｄ／Ａ）によりアナログの制御信号に変換
してデューティ可変回路に入力することになる。この変
換回路は、演算増幅器等を用いる必要がないから、小型
化が可能で且つ安定な動作が可能となる利点があり、前
述の各実施の形態に於ける変換回路に適用することがで
きる。
光出力パワー制御信号を、変換回路のＡＤ変換器（Ａ／
Ｄ）によりディジタル信号に変換してメモリＭ２のアク
セス信号とし、デューティ制御用の制御信号を読出し、
ＤＡ変換器（Ｄ／Ａ）によりアナログの制御信号に変換
してデューティ可変回路に入力することになる。この変
換回路は、演算増幅器等を用いる必要がないから、小型
化が可能で且つ安定な動作が可能となる利点があり、前
述の各実施の形態に於ける変換回路に適用することがで
きる。
【００６１】又図１４の（Ｂ）の調整回路は、メモリＭ
３とＤＡ変換器（Ｄ／Ａ）とにより構成されている。メ
モリＭ３は、リードオンリメモリ（ＲＯＭ）や電気的に
消去，書込みが可能のリードオンリメモリ（ＥＥＰＲＯ
Ｍ）等を適用することができる。そして、複数の光出力
パワー制御信号を格納して、手動設定或いは上位装置の
プロセッサ等から初期設定値としての光出力パワー制御
信号を選択読出しする構成とする。そして、読出したデ
ィジタルの光出力パワー制御信号をＤＡ変換器（Ｄ／
Ａ）によりアナログの光出力パワー制御信号に変換し
て、前述の変換回路及び半導体レーザの駆動回路に入力
することになる。
３とＤＡ変換器（Ｄ／Ａ）とにより構成されている。メ
モリＭ３は、リードオンリメモリ（ＲＯＭ）や電気的に
消去，書込みが可能のリードオンリメモリ（ＥＥＰＲＯ
Ｍ）等を適用することができる。そして、複数の光出力
パワー制御信号を格納して、手動設定或いは上位装置の
プロセッサ等から初期設定値としての光出力パワー制御
信号を選択読出しする構成とする。そして、読出したデ
ィジタルの光出力パワー制御信号をＤＡ変換器（Ｄ／
Ａ）によりアナログの光出力パワー制御信号に変換し
て、前述の変換回路及び半導体レーザの駆動回路に入力
することになる。
【００６２】この調整回路は、前述の各実施の形態の調
整回路として適用することができる。又この調整回路を
図１１の実施の形態に適用した場合は、図１１のＡＤ変
換器４７を省略して、メモリＭ３から読出したディジタ
ルの光出力パワー制御信号を乗算器４８に入力する構成
とすることになる。
整回路として適用することができる。又この調整回路を
図１１の実施の形態に適用した場合は、図１１のＡＤ変
換器４７を省略して、メモリＭ３から読出したディジタ
ルの光出力パワー制御信号を乗算器４８に入力する構成
とすることになる。
【００６３】図１５は本発明の第９の実施の形態の説明
図であり、６１は半導体レーザ、６２は駆動回路、６３
はデューティ可変回路、６４は変換回路、６５は調整回
路、６６はフォトダイオード、６７はＡＰＣ回路、６８
は温度補償回路、６９は自動調整用のコンピュータ、Ｍ
１はメモリ、ＳＥＬはセレクタを示す。
図であり、６１は半導体レーザ、６２は駆動回路、６３
はデューティ可変回路、６４は変換回路、６５は調整回
路、６６はフォトダイオード、６７はＡＰＣ回路、６８
は温度補償回路、６９は自動調整用のコンピュータ、Ｍ
１はメモリ、ＳＥＬはセレクタを示す。
【００６４】この実施の形態は、図１３に示す実施の形
態と光送信回路の機能は同一であるから重複した説明は
省略する。この実施の形態に於ける調整回路６５は、フ
ォトダイオード６６に流れる電流の設定を可能とするよ
うに、抵抗分圧による複数の値の中の一つを選択出力す
るセレクタＳＥＬ１と、このセレクタＳＥＬ１を制御す
るメモリＭ４とにより構成して、このメモリＭ４に、コ
ンピュータ６９からセレクタＳＥＬ１制御用のデータを
書込む場合を示す。光送信回路として動作する場合は、
メモリＭ４から読出された制御用データによりセレクタ
ＳＥＬ１を制御して、初期設定された値を選択してＡＰ
Ｃ回路６７に入力することになる。
態と光送信回路の機能は同一であるから重複した説明は
省略する。この実施の形態に於ける調整回路６５は、フ
ォトダイオード６６に流れる電流の設定を可能とするよ
うに、抵抗分圧による複数の値の中の一つを選択出力す
るセレクタＳＥＬ１と、このセレクタＳＥＬ１を制御す
るメモリＭ４とにより構成して、このメモリＭ４に、コ
ンピュータ６９からセレクタＳＥＬ１制御用のデータを
書込む場合を示す。光送信回路として動作する場合は、
メモリＭ４から読出された制御用データによりセレクタ
ＳＥＬ１を制御して、初期設定された値を選択してＡＰ
Ｃ回路６７に入力することになる。
【００６５】この場合、例えば、半導体レーザ６１の光
出力パワー及びデューティを、図示を省略した測定装置
により測定し、その測定値をコンピュータ４９に入力
し、所定の光出力パワー及び光信号のデューティが得ら
れるように、コンピュータ４９から調整回路６５のメモ
リＭ４にセレクタＳＥＬ１の制御用データを書込むこと
により、初期設定の自動化を図ることができる。
出力パワー及びデューティを、図示を省略した測定装置
により測定し、その測定値をコンピュータ４９に入力
し、所定の光出力パワー及び光信号のデューティが得ら
れるように、コンピュータ４９から調整回路６５のメモ
リＭ４にセレクタＳＥＬ１の制御用データを書込むこと
により、初期設定の自動化を図ることができる。
【００６６】このような調整回路６５は、前述の各実施
の形態の調整回路として適用可能であり、多数の光送信
回路を所定の光出力パワーとなるように調整する場合の
作業が簡単化され、且つ高精度の初期設定が可能とな
る。
の形態の調整回路として適用可能であり、多数の光送信
回路を所定の光出力パワーとなるように調整する場合の
作業が簡単化され、且つ高精度の初期設定が可能とな
る。
【００６７】図１６は本発明の第１０の実施の形態の説
明図であり、７１は半導体レーザ、７２は駆動回路、７
３はデューティ可変回路、７４は変換回路、７５は光出
力調整回路、７６はフォトダイオード、７７はＡＰＣ回
路、７８は温度補償回路、７９は制御信号生成部、８０
は基準電圧生成回路を示す。
明図であり、７１は半導体レーザ、７２は駆動回路、７
３はデューティ可変回路、７４は変換回路、７５は光出
力調整回路、７６はフォトダイオード、７７はＡＰＣ回
路、７８は温度補償回路、７９は制御信号生成部、８０
は基準電圧生成回路を示す。
【００６８】この実施の形態は、図６，図１３又は図１
５に示すＡＰＣ回路を含む光送信回路を示す。又温度補
償回路７８は、サーミスタ等の温度検出素子ＴＨ５とｎ
チャネル型ＭＯＳ ＦＥＴＱ４０とを含み、ＡＰＣ回路
７７と変換回路７４との間に接続し、デューティ可変回
路７３に変換回路７４を介して加えるデューティ制御用
の制御信号の温度補償を行うものである。
５に示すＡＰＣ回路を含む光送信回路を示す。又温度補
償回路７８は、サーミスタ等の温度検出素子ＴＨ５とｎ
チャネル型ＭＯＳ ＦＥＴＱ４０とを含み、ＡＰＣ回路
７７と変換回路７４との間に接続し、デューティ可変回
路７３に変換回路７４を介して加えるデューティ制御用
の制御信号の温度補償を行うものである。
【００６９】又ＡＰＣ回路７７は、光出力調整回路７５
と、制御信号生成部７９と、基準電圧生成回路８０とを
含むもので、光出力調整回路７５は、例えば、図１３に
於ける初期設定用の可変抵抗等を含む調整回路１５に相
当した構成とすることができる。又基準電圧生成回路８
０は、入力データＤＡＴＡを基に、光出力を送出するデ
ータを検出して制御信号生成部７９に基準電圧を入力す
るものである。
と、制御信号生成部７９と、基準電圧生成回路８０とを
含むもので、光出力調整回路７５は、例えば、図１３に
於ける初期設定用の可変抵抗等を含む調整回路１５に相
当した構成とすることができる。又基準電圧生成回路８
０は、入力データＤＡＴＡを基に、光出力を送出するデ
ータを検出して制御信号生成部７９に基準電圧を入力す
るものである。
【００７０】従って、データＤＡＴＡの入力時の半導体
レーザ７１の光出力をフォトダイオード７６により検出
し、光出力調整回路７５による初期設定に従った光検出
信号と基準電圧生成回路８０からの基準電圧とを、制御
信号生成部７９に於いて比較して、駆動回路７２に入力
する光出力パワー制御信号の更新を行って、半導体レー
ザ７１の光出力の変動を抑制する。
レーザ７１の光出力をフォトダイオード７６により検出
し、光出力調整回路７５による初期設定に従った光検出
信号と基準電圧生成回路８０からの基準電圧とを、制御
信号生成部７９に於いて比較して、駆動回路７２に入力
する光出力パワー制御信号の更新を行って、半導体レー
ザ７１の光出力の変動を抑制する。
【００７１】又温度補償回路７８は、温度検出素子ＴＨ
５とトランジスタＱ４０とを含み、光出力パワー制御信
号をトランジスタＱ４０のゲートに入力し、そのトラン
ジスタＱ４０のドレインに変換回路７４を接続してい
る。この場合、温度検出素子ＴＨ５をサーミスタにより
構成すると、温度上昇により抵抗値が低くなり、変換回
路７４に入力する光出力パワー制御信号のレベルが高く
なる。
５とトランジスタＱ４０とを含み、光出力パワー制御信
号をトランジスタＱ４０のゲートに入力し、そのトラン
ジスタＱ４０のドレインに変換回路７４を接続してい
る。この場合、温度検出素子ＴＨ５をサーミスタにより
構成すると、温度上昇により抵抗値が低くなり、変換回
路７４に入力する光出力パワー制御信号のレベルが高く
なる。
【００７２】これをそのままデューティ可変回路７３に
入力する制御信号に変換すると、その制御信号のレベル
も高くなり、前述の図５，図８又は図１２に示すデュー
ティ可変回路の場合、デューティが小さくなるように制
御される。即ち、温度補償が逆方向に作用することにな
る。そこで、変換回路７４又はデューティ可変回路７３
は、温度補償回路７８を介した光出力パワー制御信号の
レベルが高くなった時に、デューティを大きくするよう
に、変換或いはデューティ可変を行う構成とすることに
なる。
入力する制御信号に変換すると、その制御信号のレベル
も高くなり、前述の図５，図８又は図１２に示すデュー
ティ可変回路の場合、デューティが小さくなるように制
御される。即ち、温度補償が逆方向に作用することにな
る。そこで、変換回路７４又はデューティ可変回路７３
は、温度補償回路７８を介した光出力パワー制御信号の
レベルが高くなった時に、デューティを大きくするよう
に、変換或いはデューティ可変を行う構成とすることに
なる。
【００７３】図１７は本発明の第１１の実施の形態の説
明図であり、８１は半導体レーザ、８２は駆動回路、８
３はデューティ可変回路、８４は変換回路、８５は光出
力調整回路、８６はフォトダイオード、８７はＡＰＣ回
路、８８は温度補償回路、８９は制御信号生成部、９０
は基準電圧生成回路を示す。
明図であり、８１は半導体レーザ、８２は駆動回路、８
３はデューティ可変回路、８４は変換回路、８５は光出
力調整回路、８６はフォトダイオード、８７はＡＰＣ回
路、８８は温度補償回路、８９は制御信号生成部、９０
は基準電圧生成回路を示す。
【００７４】この実施の形態は、図１６のＡＰＣ回路７
７と変換回路７４とを接続し、ＡＰＣ回路７７と駆動回
路７２との間に温度補償回路７８を接続した構成に相当
し、又温度補償回路８８は、比較器Ａ５と、温度検出素
子ＴＨ６と、ｎチャネル型ＭＯＳ ＦＥＴＱ４１，Ｑ４
４と、ｐチャネル型ＭＯＳ ＦＥＴＱ４２，Ｑ４３（以
下トランジスタと略称する）とを含む構成を有するもの
で、変換回路７４が前述の各実施の形態と同様の場合、
逆温度補償を行う構成に相当する。
７と変換回路７４とを接続し、ＡＰＣ回路７７と駆動回
路７２との間に温度補償回路７８を接続した構成に相当
し、又温度補償回路８８は、比較器Ａ５と、温度検出素
子ＴＨ６と、ｎチャネル型ＭＯＳ ＦＥＴＱ４１，Ｑ４
４と、ｐチャネル型ＭＯＳ ＦＥＴＱ４２，Ｑ４３（以
下トランジスタと略称する）とを含む構成を有するもの
で、変換回路７４が前述の各実施の形態と同様の場合、
逆温度補償を行う構成に相当する。
【００７５】従って、温度補償回路の構成と変換回路７
４の構成とに対応し、通常の温度補償特性を得ることを
可能である。何れの場合も、調整回路に於ける初期設定
によって、光出力とデューティとを同時に調整すること
ができる。
４の構成とに対応し、通常の温度補償特性を得ることを
可能である。何れの場合も、調整回路に於ける初期設定
によって、光出力とデューティとを同時に調整すること
ができる。
【００７６】図１８は本発明の第１２の実施の形態のデ
ューティ可変回路と変換回路との説明図であり、デュー
ティ可変回路は、図５に示すデューティ可変回路３と同
様の構成を有するものであるから、同一部分は同一符号
を付加して示している。又比較器Ａ１は、基準電圧Ｖｒ
と抵抗Ｒ２の両端電圧とを比較して、トランジスタＱ６
に流れる電流を一定化するものである。
ューティ可変回路と変換回路との説明図であり、デュー
ティ可変回路は、図５に示すデューティ可変回路３と同
様の構成を有するものであるから、同一部分は同一符号
を付加して示している。又比較器Ａ１は、基準電圧Ｖｒ
と抵抗Ｒ２の両端電圧とを比較して、トランジスタＱ６
に流れる電流を一定化するものである。
【００７７】又変換回路は、比較器Ａ６と、ｐチャネル
型ＭＯＳ ＦＥＴＱ４５，Ｑ４７とｎチャネル型ＭＯＳ
ＦＥＴＱ４６（以下Ｑ４５〜Ｑ４７をトランジスタと
略称する）と、抵抗Ｒ４１とを含む構成を有し、トラン
ジスタＱ４７のソースを、デューティ可変回路のトラン
ジスタＱ５，Ｑ７の接続点に接続する。
型ＭＯＳ ＦＥＴＱ４５，Ｑ４７とｎチャネル型ＭＯＳ
ＦＥＴＱ４６（以下Ｑ４５〜Ｑ４７をトランジスタと
略称する）と、抵抗Ｒ４１とを含む構成を有し、トラン
ジスタＱ４７のソースを、デューティ可変回路のトラン
ジスタＱ５，Ｑ７の接続点に接続する。
【００７８】従って、調整回路からの光出力パワー制御
信号が、変換回路の比較器Ａ６に入力され、抵抗Ｒ４１
の両端の電圧と比較されて、トランジスタＱ４６が制御
されるから、その光出力パワー制御信号のレベルが大き
い程、トランジスタＱ４７からの電流Ｉｄによる制御信
号が大きくなる。この電流Ｉｄは、デューティ可変回路
のトランジスタＱ５，Ｑ７の接続点に加えられ、トラン
ジスタＱ６に流れる電流を大きくした場合に相当し、入
力データＤＡＴＡのデューティーが小さくなる方向に制
御されて、インバータＩＮＶ３から駆動回路へ入力され
る。即ち、変換回路からデューティ可変回路に対する制
御信号を、電流Ｉｄとして伝達する場合を示すものであ
る。
信号が、変換回路の比較器Ａ６に入力され、抵抗Ｒ４１
の両端の電圧と比較されて、トランジスタＱ４６が制御
されるから、その光出力パワー制御信号のレベルが大き
い程、トランジスタＱ４７からの電流Ｉｄによる制御信
号が大きくなる。この電流Ｉｄは、デューティ可変回路
のトランジスタＱ５，Ｑ７の接続点に加えられ、トラン
ジスタＱ６に流れる電流を大きくした場合に相当し、入
力データＤＡＴＡのデューティーが小さくなる方向に制
御されて、インバータＩＮＶ３から駆動回路へ入力され
る。即ち、変換回路からデューティ可変回路に対する制
御信号を、電流Ｉｄとして伝達する場合を示すものであ
る。
【００７９】図１９は本発明の第１３の実施の形態のデ
ューティ可変回路と変換回路との説明図であり、デュー
ティ可変回路は、図５に示すデューティ可変回路３と及
び図１８に示すデューティ可変回路と同様な構成を有す
る場合を示し、それぞれ同一部分は同一の符号を付加し
て示し、Ｑ１３，Ｑ４８〜Ｑ４９はｎチャネル型ＭＯＳ
ＦＥＴ（以下トランジスタと略称する、Ａ７は比較
器、Ｒ４２は抵抗、ＣＩ８，ＣＩ９は定電流源を示す。
ューティ可変回路と変換回路との説明図であり、デュー
ティ可変回路は、図５に示すデューティ可変回路３と及
び図１８に示すデューティ可変回路と同様な構成を有す
る場合を示し、それぞれ同一部分は同一の符号を付加し
て示し、Ｑ１３，Ｑ４８〜Ｑ４９はｎチャネル型ＭＯＳ
ＦＥＴ（以下トランジスタと略称する、Ａ７は比較
器、Ｒ４２は抵抗、ＣＩ８，ＣＩ９は定電流源を示す。
【００８０】デューティ可変回路は、図５及び図１８の
デューティ可変回路の抵抗Ｒ２の代わりに、トランジス
タＱ１３を接続し、このトランジスタＱ１３を変換回路
からの制御信号によって制御する場合を示す。又変換回
路は、比較器Ａ６，Ａ７と、トランジスタＱ４５〜Ｑ５
０と、抵抗Ｒ４１，Ｒ４２と、定電流源ＣＩ８，ＣＩ９
とを含む構成を有するものである。
デューティ可変回路の抵抗Ｒ２の代わりに、トランジス
タＱ１３を接続し、このトランジスタＱ１３を変換回路
からの制御信号によって制御する場合を示す。又変換回
路は、比較器Ａ６，Ａ７と、トランジスタＱ４５〜Ｑ５
０と、抵抗Ｒ４１，Ｒ４２と、定電流源ＣＩ８，ＣＩ９
とを含む構成を有するものである。
【００８１】即ち、トランジスタＱ４５，Ｑ４７による
カレントミラー回路のトランジスタＱ４５のソースに、
トランジスタＱ４６のドレインを接続し、このトランジ
スタＱ４６のソースに抵抗Ｒ４１を接続し、この抵抗Ｒ
４１の両端の電圧と調整回路からの制御信号とを比較す
る比較器Ａ６の出力端子をトランジスタＱ４６のゲート
に接続する。
カレントミラー回路のトランジスタＱ４５のソースに、
トランジスタＱ４６のドレインを接続し、このトランジ
スタＱ４６のソースに抵抗Ｒ４１を接続し、この抵抗Ｒ
４１の両端の電圧と調整回路からの制御信号とを比較す
る比較器Ａ６の出力端子をトランジスタＱ４６のゲート
に接続する。
【００８２】又トランジスタＱ４７のソースに、トラン
ジスタＱ４８のゲートとドレインとを接続し、更にトラ
ンジスタＱ５０のゲートを接続し、定電流源ＣＩ８をド
レインに接続したトランジスタＱ４９のゲートに比較器
Ａ７の出力端子を接続し、又定電流源ＣＩ９と抵抗Ｒ４
２との接続点に、トランジスタＱ５０のドレインを接続
し、比較器Ａ７により、トランジスタＱ４９，Ｑ５０の
ドレイン電位を比較し、その比較出力を変換した制御信
号として、デューティ可変回路のトランジスタＱ１３の
ゲートに入力する。
ジスタＱ４８のゲートとドレインとを接続し、更にトラ
ンジスタＱ５０のゲートを接続し、定電流源ＣＩ８をド
レインに接続したトランジスタＱ４９のゲートに比較器
Ａ７の出力端子を接続し、又定電流源ＣＩ９と抵抗Ｒ４
２との接続点に、トランジスタＱ５０のドレインを接続
し、比較器Ａ７により、トランジスタＱ４９，Ｑ５０の
ドレイン電位を比較し、その比較出力を変換した制御信
号として、デューティ可変回路のトランジスタＱ１３の
ゲートに入力する。
【００８３】従って、調整回路からの制御信号は、抵抗
Ｒ４１の両端の電圧と比較され、制御信号のレベルに対
応してトランジスタＱ４６に流れ、それに対応してトラ
ンジスタＱ４７，Ｑ５０に電流が流れ、抵抗Ｒ４２の両
端の電圧は、制御信号のレベルを高くすると、低くな
る。従って、比較器Ａ７からの制御信号のレベルが高く
なる。即ち、光出力パワー制御信号のレベルを高くし
て、光出力を大きくすると、デューティ可変回路により
入力データＤＡＴＡのデューティは小さくなるように制
御される。
Ｒ４１の両端の電圧と比較され、制御信号のレベルに対
応してトランジスタＱ４６に流れ、それに対応してトラ
ンジスタＱ４７，Ｑ５０に電流が流れ、抵抗Ｒ４２の両
端の電圧は、制御信号のレベルを高くすると、低くな
る。従って、比較器Ａ７からの制御信号のレベルが高く
なる。即ち、光出力パワー制御信号のレベルを高くし
て、光出力を大きくすると、デューティ可変回路により
入力データＤＡＴＡのデューティは小さくなるように制
御される。
【００８４】図２０はクロックリファレンス型デューテ
ィ可変回路の説明図であり、９１はクロックリファレン
ス型デューティ制御回路、９２はフリップフロップ（Ｆ
／Ｆ）、９３は分周回路、９４，９５は第１，第２のデ
ューティ可変部（Ｄｕｔｙ１，Ｄｕｔｙ２）、９６は電
圧・電流変換回路（Ｖ／Ｉ）、９７は比較器、Ｃ１１は
コンデンサ、Ｒ５１は抵抗、Ｖｄは基準電圧を示す。
ィ可変回路の説明図であり、９１はクロックリファレン
ス型デューティ制御回路、９２はフリップフロップ（Ｆ
／Ｆ）、９３は分周回路、９４，９５は第１，第２のデ
ューティ可変部（Ｄｕｔｙ１，Ｄｕｔｙ２）、９６は電
圧・電流変換回路（Ｖ／Ｉ）、９７は比較器、Ｃ１１は
コンデンサ、Ｒ５１は抵抗、Ｖｄは基準電圧を示す。
【００８５】クロック信号ＣＬＫは、データＤＡＴＡの
速度に従った速度であり、フリップフロップ９２に於い
てデータＤＡＴＡをクロック信号ＣＬＫに同期させ、こ
のフリップフロップ９２の出力信号を第１のデューティ
可変部９４に入力する。又クロック信号ＣＬＫを分周回
路９３に入力して２分周して、デューティ１００％の信
号として、第２のデューティ可変部９５に入力する。
速度に従った速度であり、フリップフロップ９２に於い
てデータＤＡＴＡをクロック信号ＣＬＫに同期させ、こ
のフリップフロップ９２の出力信号を第１のデューティ
可変部９４に入力する。又クロック信号ＣＬＫを分周回
路９３に入力して２分周して、デューティ１００％の信
号として、第２のデューティ可変部９５に入力する。
【００８６】デューティ可変部９４，９５は同一の構成
を有し、電圧・電流変換部９６からの信号によってデュ
ーティの制御が行われるものであり、第２のデューティ
可変部９５からデューティが調整された信号が出力さ
れ、抵抗Ｒ５１とコンデンサＣ１１とによる平均化回路
による平均値を比較器９７に入力し、基準電圧Ｖｄと比
較する。この基準電圧Ｖｄは、光送信回路に適用した時
に、半導体レーザの光出力の初期設定又は光出力検出に
よる光出力パワー制御信号とするものである。
を有し、電圧・電流変換部９６からの信号によってデュ
ーティの制御が行われるものであり、第２のデューティ
可変部９５からデューティが調整された信号が出力さ
れ、抵抗Ｒ５１とコンデンサＣ１１とによる平均化回路
による平均値を比較器９７に入力し、基準電圧Ｖｄと比
較する。この基準電圧Ｖｄは、光送信回路に適用した時
に、半導体レーザの光出力の初期設定又は光出力検出に
よる光出力パワー制御信号とするものである。
【００８７】図２１はデューティ可変部と電圧・電流変
換部との説明図であり、Ｑ５１，Ｑ５３〜Ｑ５６はｐチ
ャネル型ＭＯＳ ＦＥＴ、Ｑ５２，Ｑ５７〜Ｑ５９はｎ
チャネル型ＭＯＳ ＦＥＴ（以下トランジスタと略称す
る）、Ｒ５２は抵抗、ＩＮＶ５，ＩＮＶ６はインバー
タ、ＣＩ１０は定電流源を示す。
換部との説明図であり、Ｑ５１，Ｑ５３〜Ｑ５６はｐチ
ャネル型ＭＯＳ ＦＥＴ、Ｑ５２，Ｑ５７〜Ｑ５９はｎ
チャネル型ＭＯＳ ＦＥＴ（以下トランジスタと略称す
る）、Ｒ５２は抵抗、ＩＮＶ５，ＩＮＶ６はインバー
タ、ＣＩ１０は定電流源を示す。
【００８８】電圧・電流変換回路９６は、比較器９７の
出力信号をゲートに入力するトランジスタＱ５２と、こ
のトランジスタＱ５２のドレインにソースとゲートとを
接続したトランジスタＱ５１と、トランジスタＱ５２の
ソースに接続した抵抗Ｒ５２とを含み、デューティ可変
部のトランジスタＱ５３と、電圧・電流変換回路９６の
トランジスタＱ５１とによりカレントミラー回路を構成
することになる。従って、例えば、図１８のデューティ
可変回路のトランジスタＱ４，Ｑ６と抵抗Ｒ２とに相当
する構成を示すことになる。
出力信号をゲートに入力するトランジスタＱ５２と、こ
のトランジスタＱ５２のドレインにソースとゲートとを
接続したトランジスタＱ５１と、トランジスタＱ５２の
ソースに接続した抵抗Ｒ５２とを含み、デューティ可変
部のトランジスタＱ５３と、電圧・電流変換回路９６の
トランジスタＱ５１とによりカレントミラー回路を構成
することになる。従って、例えば、図１８のデューティ
可変回路のトランジスタＱ４，Ｑ６と抵抗Ｒ２とに相当
する構成を示すことになる。
【００８９】又フリップフロップ９２又は分周回路９３
の出力信号は、デューティ可変部のトランジスタＱ５
４，Ｑ５７のゲートに入力される。従って、電圧・電流
変換回路９６のトランジスタＱ５２に流れる電流を大き
くすると、デューティ可変部のトランジスタＱ５３に流
れる電流が大きくなって、インバータＩＮＶ６から出力
されるデータのデューティが小さくなる。反対に、トラ
ンジスタＱ５２に流れる電流を小さくすると、デューテ
ィ可変部のトランジスタＱ５３に流れる電流が小さくな
って、出力データのデューティが大きくなる。
の出力信号は、デューティ可変部のトランジスタＱ５
４，Ｑ５７のゲートに入力される。従って、電圧・電流
変換回路９６のトランジスタＱ５２に流れる電流を大き
くすると、デューティ可変部のトランジスタＱ５３に流
れる電流が大きくなって、インバータＩＮＶ６から出力
されるデータのデューティが小さくなる。反対に、トラ
ンジスタＱ５２に流れる電流を小さくすると、デューテ
ィ可変部のトランジスタＱ５３に流れる電流が小さくな
って、出力データのデューティが大きくなる。
【００９０】図２２は本発明の第１４の実施の形態の要
部説明図であり、クロックリファレンス型デューティ可
変回路１０３と変換回路１０４と調整回路１０５とを示
し、クロックリファレンス型デューティ可変回路１０３
は、データＤＡＴＡとクロック信号ＣＬＫとが入力さ
れ、図２０に示す構成を有するものであり、同一の符号
を付して示している。
部説明図であり、クロックリファレンス型デューティ可
変回路１０３と変換回路１０４と調整回路１０５とを示
し、クロックリファレンス型デューティ可変回路１０３
は、データＤＡＴＡとクロック信号ＣＬＫとが入力さ
れ、図２０に示す構成を有するものであり、同一の符号
を付して示している。
【００９１】又変換回路１０４は、比較器Ａ１０，Ａ１
１と、抵抗Ｒ６１〜Ｒ６５と、ｎチャネル型ＭＯＳ Ｆ
ＥＴＱ６４，Ｑ６６，Ｑ６７，Ｑ６９と、ｐチャネル型
ＭＯＳ ＦＥＴＱ６３，Ｑ６５，Ｑ６８，Ｑ７０（以下
トランジスタと略称する）とを含む構成を有する。又調
整回路１０５は、ｐチャネル型ＭＯＳ ＦＥＴＱ６１，
Ｑ６２と、定電流源ＣＩ１２と、可変抵抗ＲＶ２とを含
む構成を有するものである。
１と、抵抗Ｒ６１〜Ｒ６５と、ｎチャネル型ＭＯＳ Ｆ
ＥＴＱ６４，Ｑ６６，Ｑ６７，Ｑ６９と、ｐチャネル型
ＭＯＳ ＦＥＴＱ６３，Ｑ６５，Ｑ６８，Ｑ７０（以下
トランジスタと略称する）とを含む構成を有する。又調
整回路１０５は、ｐチャネル型ＭＯＳ ＦＥＴＱ６１，
Ｑ６２と、定電流源ＣＩ１２と、可変抵抗ＲＶ２とを含
む構成を有するものである。
【００９２】比較器Ａ１１とトランジスタＱ６９，Ｑ７
０と抵抗Ｒ６３〜Ｒ６５とを含む回路は、初期値生成部
であり、又トランジスタＱ６７，Ｑ６８と抵抗Ｒ６２と
を含む回路は、連動調整部である。又比較器Ａ１０とト
ランジスタＱ６３〜Ｑ６６と抵抗Ｒ６１とを含む回路
は、電流量調整部である。初期値生成部のトランジスタ
Ｑ７０と連動調整部のトランジスタＱ６８のゲートが接
続され、従って、初期値生成部により設定した値の電流
がトランジスタＱ６８を流れることになる。
０と抵抗Ｒ６３〜Ｒ６５とを含む回路は、初期値生成部
であり、又トランジスタＱ６７，Ｑ６８と抵抗Ｒ６２と
を含む回路は、連動調整部である。又比較器Ａ１０とト
ランジスタＱ６３〜Ｑ６６と抵抗Ｒ６１とを含む回路
は、電流量調整部である。初期値生成部のトランジスタ
Ｑ７０と連動調整部のトランジスタＱ６８のゲートが接
続され、従って、初期値生成部により設定した値の電流
がトランジスタＱ６８を流れることになる。
【００９３】そして、調整回路１０５の可変抵抗ＲＶ２
を調整して、変換回路１０４の比較器Ａ１０の＋端子に
入力する信号レベルを高くすると、即ち、光出力パワー
制御信号のレベルを高くして、半導体レーザの光出力を
増加する場合、トランジスタＱ６４を流れる電流が増加
し、従って、トランジスタＱ６６，Ｑ６７に流れる電流
が増加する。それにより、抵抗Ｒ６２の端子電圧、即
ち、クロックリファレンス型デューティ可変回路１０３
の比較器９７の＋端子に入力する電圧（図２０に於ける
基準値Ｖｄに相当する）が低くなる。
を調整して、変換回路１０４の比較器Ａ１０の＋端子に
入力する信号レベルを高くすると、即ち、光出力パワー
制御信号のレベルを高くして、半導体レーザの光出力を
増加する場合、トランジスタＱ６４を流れる電流が増加
し、従って、トランジスタＱ６６，Ｑ６７に流れる電流
が増加する。それにより、抵抗Ｒ６２の端子電圧、即
ち、クロックリファレンス型デューティ可変回路１０３
の比較器９７の＋端子に入力する電圧（図２０に於ける
基準値Ｖｄに相当する）が低くなる。
【００９４】従って、入力データＤＡＴＡは、クロック
リファレンス型デューティ可変回路１０３によって、デ
ューティが小さくなる方向に制御される。即ち、調整回
路１０５により、例えば、半導体レーザの光出力を増加
する方向に調整すると、これに連動して、デューティは
小さくなる方向に制御される。即ち、調整箇所を１箇所
として、光出力に関連したデューティの調整が可能とな
る。
リファレンス型デューティ可変回路１０３によって、デ
ューティが小さくなる方向に制御される。即ち、調整回
路１０５により、例えば、半導体レーザの光出力を増加
する方向に調整すると、これに連動して、デューティは
小さくなる方向に制御される。即ち、調整箇所を１箇所
として、光出力に関連したデューティの調整が可能とな
る。
【００９５】図２３は本発明の第１５の実施の形態の要
部説明図であり、図２２に示す構成と同様に、クロック
リファレンス型デューティ可変回路１１３と変換回路１
１４と調整回路１１５とを示し、駆動回路等は図示を省
略している。クロックリファレンス型デューティ可変回
路１１３は、第２のデューティ可変部（Ｄｕｔｙ２）と
抵抗Ｒ５１とコンデンサＣ１１と比較器９７とのみを示
し、他の構成は図示を省略している。
部説明図であり、図２２に示す構成と同様に、クロック
リファレンス型デューティ可変回路１１３と変換回路１
１４と調整回路１１５とを示し、駆動回路等は図示を省
略している。クロックリファレンス型デューティ可変回
路１１３は、第２のデューティ可変部（Ｄｕｔｙ２）と
抵抗Ｒ５１とコンデンサＣ１１と比較器９７とのみを示
し、他の構成は図示を省略している。
【００９６】又調整回路１１５は、定電流源ＣＩ１３と
可変抵抗ＲＶ３とから構成された場合を示し、変換回路
１１４は、比較器Ａ１２と抵抗Ｒ７１とトランジスタＱ
７１，Ｑ７２トランジスタからなる電圧−電流変換部１
１７と、比較器Ａ１３と抵抗Ｒ７２，Ｒ７３と定電流源
ＣＩ１４とトランジスタＱ７３〜Ｑ７５とからなる電源
変動補償部１１８と、比較器Ａ１４とトランジスタＱ７
６〜Ｑ７９と抵抗Ｒ７４とかならる電圧−電流変換部１
１９と、比較器Ａ１５と抵抗Ｒ７５〜Ｒ７７とトランジ
スタＱ８０，Ｑ８１とからなる初期値設定部１１６と、
トランジスタＱ８２，Ｑ８３と抵抗Ｒ７８とからなる連
動調整部１２０とを含むものである。なお、トランジス
タは、ｎチャネル型ＭＯＳ ＦＥＴとｐチャネル型ＭＯ
Ｓ ＦＥＴとを含むものであるが、それぞれ略称する。
可変抵抗ＲＶ３とから構成された場合を示し、変換回路
１１４は、比較器Ａ１２と抵抗Ｒ７１とトランジスタＱ
７１，Ｑ７２トランジスタからなる電圧−電流変換部１
１７と、比較器Ａ１３と抵抗Ｒ７２，Ｒ７３と定電流源
ＣＩ１４とトランジスタＱ７３〜Ｑ７５とからなる電源
変動補償部１１８と、比較器Ａ１４とトランジスタＱ７
６〜Ｑ７９と抵抗Ｒ７４とかならる電圧−電流変換部１
１９と、比較器Ａ１５と抵抗Ｒ７５〜Ｒ７７とトランジ
スタＱ８０，Ｑ８１とからなる初期値設定部１１６と、
トランジスタＱ８２，Ｑ８３と抵抗Ｒ７８とからなる連
動調整部１２０とを含むものである。なお、トランジス
タは、ｎチャネル型ＭＯＳ ＦＥＴとｐチャネル型ＭＯ
Ｓ ＦＥＴとを含むものであるが、それぞれ略称する。
【００９７】調整回路１１５の可変抵抗ＲＶ３の調整に
より、図示を省略した半導体レーザの光出力を増大する
方向の光出力パワー制御信号を出力したとすると、電圧
−電流変換部１１７の比較器Ａ１２により、トランジス
タＱ７１に流れる電流が増加する。即ち、比較器Ａ１２
に入力される電圧値を電流値として出力し、電源変動補
償部１１８のトランジスタＱ７５に流れる電流を増加さ
せる。この電源変動補償部１１８は、抵抗Ｒ７２，Ｒ７
３により電源電圧を分圧して比較器Ａ１３の−端子に入
力し、電源電圧が低下した時は、トランジスタＱ７４に
流れる電流を増加させ、反対に電源電圧が上昇した時
は、トランジスタＱ７４に流れる電流を減少させること
によって、各部の電源電圧の変動による信号レベルの変
動を補償するものである。
より、図示を省略した半導体レーザの光出力を増大する
方向の光出力パワー制御信号を出力したとすると、電圧
−電流変換部１１７の比較器Ａ１２により、トランジス
タＱ７１に流れる電流が増加する。即ち、比較器Ａ１２
に入力される電圧値を電流値として出力し、電源変動補
償部１１８のトランジスタＱ７５に流れる電流を増加さ
せる。この電源変動補償部１１８は、抵抗Ｒ７２，Ｒ７
３により電源電圧を分圧して比較器Ａ１３の−端子に入
力し、電源電圧が低下した時は、トランジスタＱ７４に
流れる電流を増加させ、反対に電源電圧が上昇した時
は、トランジスタＱ７４に流れる電流を減少させること
によって、各部の電源電圧の変動による信号レベルの変
動を補償するものである。
【００９８】又電圧−電流変換部１１９の比較器Ａ１４
には、調整回路１１４からの光出力パワー制御信号に対
応し、且つ電源電圧の変動を補償したレベルの信号が＋
端子に入力され、トランジスタＱ７９と連動調整部１２
０のトランジスタＱ８３とがカレントミラー構成の接続
であるから、電源変動補償部１１８から入力された信号
を、電流値として連動調整部１２０に伝達し、抵抗Ｒ７
８の両端の電圧を、クロックリファレンス型デューティ
可変回路１１３の比較器９７の＋端子に入力する。
には、調整回路１１４からの光出力パワー制御信号に対
応し、且つ電源電圧の変動を補償したレベルの信号が＋
端子に入力され、トランジスタＱ７９と連動調整部１２
０のトランジスタＱ８３とがカレントミラー構成の接続
であるから、電源変動補償部１１８から入力された信号
を、電流値として連動調整部１２０に伝達し、抵抗Ｒ７
８の両端の電圧を、クロックリファレンス型デューティ
可変回路１１３の比較器９７の＋端子に入力する。
【００９９】この時、光出力パワー制御信号のレベルを
大きくすることに伴って、クロックリファレンス型デュ
ーティ可変回路１１３の比較器９７の＋端子に入力され
るレベルが低くなり、デューティは小さくなる方向に制
御される。即ち、光出力増加の方向に調整すると、デュ
ーティは小さくなる方向に制御され、反対に、光出力を
低下する方向に調整すると、デューティは大きくなる方
向に制御されて、半導体レーザの発振遅れを補償した光
信号を送信することができる。又電源電圧の変動に対し
ても高精度で光出力及びデューティの制御が可能とな
る。
大きくすることに伴って、クロックリファレンス型デュ
ーティ可変回路１１３の比較器９７の＋端子に入力され
るレベルが低くなり、デューティは小さくなる方向に制
御される。即ち、光出力増加の方向に調整すると、デュ
ーティは小さくなる方向に制御され、反対に、光出力を
低下する方向に調整すると、デューティは大きくなる方
向に制御されて、半導体レーザの発振遅れを補償した光
信号を送信することができる。又電源電圧の変動に対し
ても高精度で光出力及びデューティの制御が可能とな
る。
【０１００】図２４は本発明の第１６の実施の形態の要
部説明図であり、図２２，図２３に示す構成と同様に、
クロックリファレンス型デューティ可変回路１２３と変
換回路１２４と調整回路１２５とを示し、駆動回路等は
図示を省略している。又クロックリファレンス型デュー
ティ可変回路１２３は、第２のデューティ可変部（Ｄｕ
ｔｙ２）と抵抗Ｒ５１とコンデンサＣ１１と比較器９７
とのみを示し、他の構成は図示を省略している。
部説明図であり、図２２，図２３に示す構成と同様に、
クロックリファレンス型デューティ可変回路１２３と変
換回路１２４と調整回路１２５とを示し、駆動回路等は
図示を省略している。又クロックリファレンス型デュー
ティ可変回路１２３は、第２のデューティ可変部（Ｄｕ
ｔｙ２）と抵抗Ｒ５１とコンデンサＣ１１と比較器９７
とのみを示し、他の構成は図示を省略している。
【０１０１】又Ａ２１〜Ａ２３は比較器、ＣＩ１５〜Ｃ
Ｉ１７は定電流源、ＲＶ４は可変抵抗、Ｒ８１〜Ｒ８６
は抵抗、Ｑ８５，Ｑ８８，Ｑ８９，Ｑ９０，Ｑ９１，Ｑ
９３はｎチャネル型ＭＯＳ ＦＥＴ、Ｑ８６，Ｑ８７，
Ｑ９２，Ｑ９４はｐチャネル型ＭＯＳ ＦＥＴ（以下ト
ランジスタと略称する）を示す。
Ｉ１７は定電流源、ＲＶ４は可変抵抗、Ｒ８１〜Ｒ８６
は抵抗、Ｑ８５，Ｑ８８，Ｑ８９，Ｑ９０，Ｑ９１，Ｑ
９３はｎチャネル型ＭＯＳ ＦＥＴ、Ｑ８６，Ｑ８７，
Ｑ９２，Ｑ９４はｐチャネル型ＭＯＳ ＦＥＴ（以下ト
ランジスタと略称する）を示す。
【０１０２】又調整回路１２５は、図２３の調整回路１
１５と同様に、定電流源ＣＩ５と可変抵抗ＲＶ４とから
構成され、又変換回路１２４は、初期値設定部１２６
と、電流−電圧変換部１２７と、抵抗値制御部１２８
と、連動調整部１２９とから構成されている。初期値設
定部１２６は、図２３に於ける初期値設定部１１６と同
様の構成を有し、抵抗Ｒ７５〜Ｒ７７等によって初期値
を設定し、その設定値を連像調整部１２９のトランジス
タＱ９２のベースに入力する。
１５と同様に、定電流源ＣＩ５と可変抵抗ＲＶ４とから
構成され、又変換回路１２４は、初期値設定部１２６
と、電流−電圧変換部１２７と、抵抗値制御部１２８
と、連動調整部１２９とから構成されている。初期値設
定部１２６は、図２３に於ける初期値設定部１１６と同
様の構成を有し、抵抗Ｒ７５〜Ｒ７７等によって初期値
を設定し、その設定値を連像調整部１２９のトランジス
タＱ９２のベースに入力する。
【０１０３】又電圧−電流変換部１２７は、図２３の電
圧−電流変換部１１７と同様の構成を有し、又抵抗値制
御部１２８は、電流−電圧変換部１２７から入力された
電圧値に対応して、連動調整部１２９のトランジスタＱ
９１を制御し、抵抗Ｒ８３と直列に接続されたトランジ
スタＱ９１の等価抵抗値を制御することになる。
圧−電流変換部１１７と同様の構成を有し、又抵抗値制
御部１２８は、電流−電圧変換部１２７から入力された
電圧値に対応して、連動調整部１２９のトランジスタＱ
９１を制御し、抵抗Ｒ８３と直列に接続されたトランジ
スタＱ９１の等価抵抗値を制御することになる。
【０１０４】例えば、調整回路１２５の可変抵抗ＲＶ４
の調整により、半導体レーザの光出力を大きくするよう
な光出力パワー制御信号を出力すると、電流−電圧変換
部１２７のトランジスタＱ８５に流れる電流が増加し、
トランジスタＱ８８のソース電位が高くなる。それによ
って、抵抗値制御部１２８のトランジスタＱ９０に流れ
る電流が増加し、比較器Ａ２２の出力信号のレベルは高
くなる。
の調整により、半導体レーザの光出力を大きくするよう
な光出力パワー制御信号を出力すると、電流−電圧変換
部１２７のトランジスタＱ８５に流れる電流が増加し、
トランジスタＱ８８のソース電位が高くなる。それによ
って、抵抗値制御部１２８のトランジスタＱ９０に流れ
る電流が増加し、比較器Ａ２２の出力信号のレベルは高
くなる。
【０１０５】従って、連動調整部１２９のトランジスタ
Ｑ９１の等価抵抗値は小さくなり、クロックリファレン
ス型デューティ可変回路１２３の比較器９７の＋端子に
入力される信号レベルが低くなり、デューティは小さく
なる方向に制御される。即ち、光出力を増加するよう
に、調整回路１２５に於いて調整すると、デューティは
小さくなる方向に制御されることになる。
Ｑ９１の等価抵抗値は小さくなり、クロックリファレン
ス型デューティ可変回路１２３の比較器９７の＋端子に
入力される信号レベルが低くなり、デューティは小さく
なる方向に制御される。即ち、光出力を増加するよう
に、調整回路１２５に於いて調整すると、デューティは
小さくなる方向に制御されることになる。
【０１０６】本発明は、前述の各実施の形態のみに限定
されるものではなく、種々付加変更することが可能であ
り、各実施の形態の組合せも可能である。
されるものではなく、種々付加変更することが可能であ
り、各実施の形態の組合せも可能である。
【０１０７】
【発明の効果】以上説明したように、本発明は、半導体
レーザ１の光出力の初期設定と、光信号パルスのデュー
ティの初期設定とを１個の調整回路５に於いて行うこと
ができるから、初期設定が容易であり、且つ１個の調整
回路５で済むから、小型化を図ることもできる利点があ
る。又温度補償回路を付加すれば、半導体レーザ１の温
度特性を補償して、一定の光出力の送信を継続すること
ができる利点がある。
レーザ１の光出力の初期設定と、光信号パルスのデュー
ティの初期設定とを１個の調整回路５に於いて行うこと
ができるから、初期設定が容易であり、且つ１個の調整
回路５で済むから、小型化を図ることもできる利点があ
る。又温度補償回路を付加すれば、半導体レーザ１の温
度特性を補償して、一定の光出力の送信を継続すること
ができる利点がある。
【図１】本発明の第１の実施の形態の説明図である。
【図２】半導体レーザの特性説明図である。
【図３】デューティと駆動電流との関係説明図である。
【図４】駆動回路及び調整回路の要部説明図である。
【図５】デューティ可変回路及び変換回路の説明図であ
る。
る。
【図６】本発明の第２の実施の形態の説明図である。
【図７】駆動回路の説明図である。
【図８】デューティ可変回路及び変換回路の説明図であ
る。
る。
【図９】本発明の第３の実施の形態の説明図である。
【図１０】本発明の第４の実施の形態の説明図である。
【図１１】本発明の第５の実施の形態の説明図である。
【図１２】本発明の第６の実施の形態の説明図である。
【図１３】本発明の第７の実施の形態の説明図である。
【図１４】本発明の第８の実施の形態の変換回路及び調
整回路の説明図である。
整回路の説明図である。
【図１５】本発明の第９の実施の形態の説明図である。
【図１６】本発明の第１０の実施の形態の説明図であ
る。
る。
【図１７】本発明の第１１の実施の形態の説明図であ
る。
る。
【図１８】本発明の第１２の実施の形態のデューティ可
変回路と変換回路との説明図である。
変回路と変換回路との説明図である。
【図１９】本発明の第１３の実施の形態のデューティ可
変回路と変換回路との説明図である。
変回路と変換回路との説明図である。
【図２０】クロックリファレンス型デューティ可変回路
の説明図である。
の説明図である。
【図２１】デューティ可変部と電圧・電流変換回路との
説明図である。
説明図である。
【図２２】本発明の第１４の実施の形態の要部説明図で
ある。
ある。
【図２３】本発明の第１５の実施の形態の要部説明図で
ある。
ある。
【図２４】本発明の第１６の実施の形態の要部説明図で
ある。
ある。
【図２５】従来例の説明図である。
１ 半導体レーザ ２ 駆動回路 ３ デューティ可変回路 ４ 変換回路 ５ 調整回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｇ 3/30 Ｈ０４Ｂ 10/00 Ｈ０４Ｌ 25/02 (72)発明者 高氏 敏行 北海道札幌市北区北七条西四丁目３番地１ 富士通北海道ディジタル・テクノロジ株 式会社内 Ｆターム(参考） 5J100 JA01 KA05 LA00 LA07 LA11 QA01 SA01 5K002 AA02 BA13 CA09 CA11 CA14 DA07 5K029 AA18 CC04 GG07 JJ01 KK01 KK24 LL17
Claims (11)
- 【請求項１】 半導体レーザと、該半導体レーザに駆動
電流を供給する駆動回路と、該駆動回路に入力するデー
タのデューティを制御するデューティ可変回路とを含む
光送信回路に於いて、 初期設定を行う調整回路と、 該調整回路により前記光半導体レーザの光出力の初期設
定を行うと共に、該光出力と逆方向の特性で前記デュー
ティの初期設定を行う為の変換回路とを備えたことを特
徴とする光送信回路。 - 【請求項２】 前記変換回路は、前記調整回路により設
定して前記駆動回路に入力した光出力パワー制御信号
を、光出力を大とした時にデューティを小とするよう
に、デューティ制御用の制御信号に変換して前記デュー
ティ可変回路に入力する構成を備えたことを特徴とする
請求項１記載の光送信回路。 - 【請求項３】 前記変換回路は、前記光出力パワー制御
信号をディジタル信号に変換してアドレス信号とするＡ
Ｄ変換器と、該ＡＤ変換器からのアドレス信号によりア
クセスされて、該アドレス信号と対応付けて前記デュー
ティ制御用の制御信号を格納したメモリと、該メモリか
ら読出されたディジタル信号のデューティ制御用の制御
信号を、アナログ信号の前記デューティ制御用の制御信
号に変換して前記デューティ可変回路に入力するＤＡ変
換器とにより構成されていることを特徴とする請求項１
又は２記載の光送信回路。 - 【請求項４】 前記半導体レーザの温度特性を補償する
温度補償回路を、前記調整回路と前記駆動回路との間に
設けたことを特徴とする請求項１又は２記載の光送信回
路。 - 【請求項５】 前記半導体レーザの温度特性並びに前記
デューティ可変回路の温度特性を補償する温度補償回路
を、前記調整回路と前記デューティ可変回路との間に設
けたことを特徴とする請求項１又は２記載の光送信回
路。 - 【請求項６】 前記温度補償回路は、温度検出素子と、
該温度検出素子による検出信号をディジタル信号に変換
してアドレス信号とするＡＤ変換器と、該ＡＤ変換器か
らのアドレス信号によりアクセスされて、温度データを
読出すメモリとを含み、前記調整回路からの光出力パワ
ー制御信号をディジタル信号に変換して前記メモリから
読出した温度データとを乗算する乗算器と、該乗算器の
出力信号をアナログ信号に変換して前記駆動回路に入力
する光出力パワー制御信号とするＤＡ変換器とを備えた
ことを特徴とする請求項１乃至５の何れか１項記載の光
送信回路。 - 【請求項７】 前記半導体レーザの光出力をモニタする
フォトダイオードと、該フォトダイオードに流れる電流
を検出して前記駆動回路にフィードバックするＡＰＣ回
路と、前記フォトダイオードに流れる電流の初期設定を
行う調整回路と、前記ＡＰＣ回路の出力信号をデューテ
ィ可変回路にデューティ制御用の制御信号に変換して入
力する変換回路とを備えたことを特徴とする請求項１乃
至５の何れか１項記載の光送信回路。 - 【請求項８】 前記変換回路は、初期値設定部と、前記
調整回路からの光出力パワー制御信号に従って流れる電
流を電圧に変換する電流−電圧変換部と、前記初期値設
定部からの初期設定値に従った値に対して前記電流−電
圧変換部からの出力電圧に対応して前記デューティ制御
用の制御信号を出力する連動調整部とを備えたことを特
徴とする請求項１乃至７の何れか１項記載の光送信回
路。 - 【請求項９】 前記変換回路は、初期値設定部と、前記
調整回路からの光出力パワー制御信号に従って流れる電
流を電圧に変換する電流−電圧変換部と、電源電圧変動
を検出して前記電流−電圧変換部の出力電圧を補正する
電源変動補償部と、該電源変動補償部の出力電圧を電流
に変換する電圧−電流変換部と、前記初期値設定部から
の初期設定値に従った値に対して前記電圧−電流変換部
からの電流に対応して前記デューティ制御用の制御信号
を出力する連動調整部とを備えたことを特徴とする請求
項１乃至７の何れか１項記載の光送信回路。 - 【請求項１０】 前記変換回路は、初期値設定部と、前
記調整回路からの光出力パワー制御信号に従って流れる
電流を電圧に変換する電流−電圧変換部と、該電流−電
圧変換部の出力電圧に対応して抵抗値制御信号に変換す
る抵抗値制御部と、前記初期値設定部からの初期設定値
に従った値に対して前記抵抗値制御部からの抵抗値制御
信号に対応して前記デューティ制御用の制御信号を出力
する連動調整部とを備えたことを特徴とする請求項１乃
至７の何れか１項記載の光送信回路。 - 【請求項１１】 前記デューティ可変回路を、データと
クロック信号とを入力して、前記変換回路からの前記デ
ューティ制御用の制御信号に従って前記駆動回路に入力
するデータのデューティを調整するクロックリファレン
ス型デューティ可変回路としたことを特徴とする請求項
１乃至１１の何れか１項記載の光送信回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08524999A JP3644010B2 (ja) | 1999-03-29 | 1999-03-29 | 光送信回路 |
| US09/526,273 US6795656B1 (en) | 1999-03-29 | 2000-03-15 | Optical transmission circuit using a semiconductor laser |
| EP00105364A EP1041691A3 (en) | 1999-03-29 | 2000-03-17 | An optical transmission circuit using a semiconductor laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08524999A JP3644010B2 (ja) | 1999-03-29 | 1999-03-29 | 光送信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000278221A true JP2000278221A (ja) | 2000-10-06 |
| JP3644010B2 JP3644010B2 (ja) | 2005-04-27 |
Family
ID=13853307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08524999A Expired - Fee Related JP3644010B2 (ja) | 1999-03-29 | 1999-03-29 | 光送信回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6795656B1 (ja) |
| EP (1) | EP1041691A3 (ja) |
| JP (1) | JP3644010B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009141948A (ja) * | 2007-11-16 | 2009-06-25 | Fujitsu Microelectronics Ltd | 差動出力回路 |
| JP2010098590A (ja) * | 2008-10-17 | 2010-04-30 | Kawasaki Microelectronics Inc | 差動出力バッファ |
| JP2014225850A (ja) * | 2013-05-17 | 2014-12-04 | Ｎｅｃプラットフォームズ株式会社 | データ伝送装置、データ伝送システム、伝送制御値の算出方法、データ伝送方法、プログラムおよび記録媒体 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020027690A1 (en) * | 2000-09-05 | 2002-03-07 | Meir Bartur | Fiber optic transceiver employing analog dual loop compensation |
| EP1330051B1 (en) * | 2000-10-26 | 2009-12-16 | Fujitsu Limited | Pulse width control circuit |
| JP4123791B2 (ja) * | 2001-03-05 | 2008-07-23 | 富士ゼロックス株式会社 | 発光素子駆動装置および発光素子駆動システム |
| US6509994B2 (en) * | 2001-04-23 | 2003-01-21 | Scientific-Atlanta, Inc. | Burst-mode analog transmitter |
| JP4008748B2 (ja) * | 2002-05-07 | 2007-11-14 | 株式会社ルネサステクノロジ | パルス電流発生回路 |
| KR100857083B1 (ko) * | 2002-06-26 | 2008-09-05 | 주식회사 히타치엘지 데이터 스토리지 코리아 | 광디스크 장치에서의 기준 파워 설정방법 |
| KR100498452B1 (ko) * | 2002-10-29 | 2005-07-01 | 삼성전자주식회사 | 레이저 다이오드 구동 회로 |
| US20040264523A1 (en) * | 2003-06-30 | 2004-12-30 | Posamentier Joshua D | Temperature compensation circuit to maintain ratio of monitor photodiode current to fiber coupled light in a laser |
| US20050271100A1 (en) * | 2004-06-04 | 2005-12-08 | Keith Everett | System and method for controlling optical sources, such as laser diodes, and computer program product therefor |
| JP4810838B2 (ja) * | 2004-06-15 | 2011-11-09 | 日立電線株式会社 | 光トランシーバ |
| JP4170963B2 (ja) * | 2004-07-22 | 2008-10-22 | 浜松ホトニクス株式会社 | Ｌｅｄ駆動回路 |
| JP4975348B2 (ja) * | 2006-03-31 | 2012-07-11 | 住友電工デバイス・イノベーション株式会社 | レーザダイオード駆動回路、電子回路及びデューティ制御方法 |
| JP4214490B2 (ja) * | 2006-08-29 | 2009-01-28 | ブラザー工業株式会社 | レーザ光の出力制御装置、並びに画像形成装置 |
| JP4912283B2 (ja) * | 2007-11-30 | 2012-04-11 | 株式会社リコー | 半導体装置、その半導体装置を使用した半導体レーザ駆動装置及び画像形成装置 |
| JP5529652B2 (ja) * | 2009-08-27 | 2014-06-25 | セイコーインスツル株式会社 | 充放電制御回路及び充電式電源装置 |
| US9300405B2 (en) * | 2011-12-02 | 2016-03-29 | Semtech Corporation | Closed loop optical modulation amplitude control |
| US8548336B2 (en) * | 2011-12-02 | 2013-10-01 | Semtech Corporation | Closed loop optical modulation amplitude control |
| JP6263104B2 (ja) * | 2013-08-27 | 2018-01-17 | セムテック・コーポレーション | 閉ループ光変調振幅制御 |
| JP6378901B2 (ja) * | 2014-03-06 | 2018-08-22 | オリンパス株式会社 | 光源装置、内視鏡装置及び光源制御方法 |
| EP3607675B1 (en) * | 2017-04-04 | 2023-12-06 | Hewlett Packard Enterprise Development LP | Reducing supply voltages of optical transmitter devices |
| CN111579531B (zh) * | 2020-05-29 | 2024-03-22 | 湖北鑫英泰系统技术股份有限公司 | 一种光声池单元的激光器电路 |
| CN115021562B (zh) * | 2022-08-04 | 2022-11-04 | 深圳市微源半导体股份有限公司 | 驱动芯片及其控制方法、电子设备 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01303775A (ja) | 1988-05-31 | 1989-12-07 | Canon Inc | 半導体レーザ駆動装置 |
| JPH04115583A (ja) | 1990-09-05 | 1992-04-16 | Mitsubishi Electric Corp | 半導体レーザ駆動装置 |
| JPH088831A (ja) * | 1994-06-22 | 1996-01-12 | Fujitsu Ltd | 光送信機 |
| JP3423115B2 (ja) | 1995-07-18 | 2003-07-07 | 富士通株式会社 | 光信号送信装置 |
| JP3260263B2 (ja) * | 1995-09-27 | 2002-02-25 | 富士通株式会社 | レーザー・ダイオード駆動装置 |
| JPH09246646A (ja) | 1996-03-04 | 1997-09-19 | Mitsubishi Electric Corp | 半導体レーザ制御装置 |
| JP3535310B2 (ja) | 1996-05-13 | 2004-06-07 | 富士通株式会社 | バースト伝送用光送信装置 |
| JPH10173600A (ja) | 1996-12-10 | 1998-06-26 | Fujitsu Ltd | 電気／光信号変換器の光出力デューティー調整回路 |
| JP3839577B2 (ja) * | 1998-03-11 | 2006-11-01 | 富士通株式会社 | 半導体レーザ駆動回路 |
-
1999
- 1999-03-29 JP JP08524999A patent/JP3644010B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-15 US US09/526,273 patent/US6795656B1/en not_active Expired - Fee Related
- 2000-03-17 EP EP00105364A patent/EP1041691A3/en not_active Ceased
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009141948A (ja) * | 2007-11-16 | 2009-06-25 | Fujitsu Microelectronics Ltd | 差動出力回路 |
| JP2010098590A (ja) * | 2008-10-17 | 2010-04-30 | Kawasaki Microelectronics Inc | 差動出力バッファ |
| JP2014225850A (ja) * | 2013-05-17 | 2014-12-04 | Ｎｅｃプラットフォームズ株式会社 | データ伝送装置、データ伝送システム、伝送制御値の算出方法、データ伝送方法、プログラムおよび記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1041691A3 (en) | 2001-01-17 |
| EP1041691A2 (en) | 2000-10-04 |
| US6795656B1 (en) | 2004-09-21 |
| JP3644010B2 (ja) | 2005-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3644010B2 (ja) | 光送信回路 | |
| US7532823B2 (en) | Light emitting diode driving circuit and optical transmitter for use in optical fiber link | |
| US5914622A (en) | Pulse-width controller | |
| US5563898A (en) | Semiconductor laser drive | |
| JP3730886B2 (ja) | 駆動回路及び液晶表示装置 | |
| US7542684B2 (en) | Light emitting diode driving device and optical transmission device including the same | |
| US7193480B2 (en) | Voltage controlled oscillator, PLL circuit, pulse modulation signal generating circuit, semiconductor laser modulation device and image forming apparatus | |
| US11605346B2 (en) | Circuit to generate data signal current and display panel | |
| JP3597281B2 (ja) | 電位検出回路及び半導体集積回路 | |
| US7480320B2 (en) | Semiconductor laser driving device, semiconductor laser driving method, and image forming apparatus using semiconductor laser driving device | |
| US20070262797A1 (en) | Driver circuit | |
| JP2020148464A (ja) | ボルテージディテクタ | |
| US6735228B2 (en) | Driving control circuit for light-emitting device | |
| JPH11266049A (ja) | 発光素子駆動装置 | |
| US5886567A (en) | Back bias voltage level detector | |
| JP4170963B2 (ja) | Ｌｅｄ駆動回路 | |
| US20120256675A1 (en) | Input reference voltage generating method and integrated circuit using the same | |
| JPH10256606A (ja) | 半導体集積回路素子 | |
| US7760779B2 (en) | Laser driver, method for driving laser, and recording/reading equipment | |
| JP4224001B2 (ja) | Ｌｅｄ駆動回路 | |
| US20080019678A1 (en) | Coil Load Driving Circuit and Optical Disc Device | |
| JP2898813B2 (ja) | 半導体レーザ制御装置 | |
| US6798802B2 (en) | High-speed laser driver including wave-shaping circuits | |
| JP2864596B2 (ja) | レーザーダイオード駆動回路 | |
| KR960006382B1 (ko) | 어드레스 천이 검출회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050120 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |