JPH10173600A - 電気／光信号変換器の光出力デューティー調整回路 - Google Patents
電気／光信号変換器の光出力デューティー調整回路Info
- Publication number
- JPH10173600A JPH10173600A JP8329545A JP32954596A JPH10173600A JP H10173600 A JPH10173600 A JP H10173600A JP 8329545 A JP8329545 A JP 8329545A JP 32954596 A JP32954596 A JP 32954596A JP H10173600 A JPH10173600 A JP H10173600A
- Authority
- JP
- Japan
- Prior art keywords
- duty
- signal
- circuit
- output
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Pulse Circuits (AREA)
- Electronic Switches (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 人手を介在させず出力光を常に、所望のデュ
ーティー１００％に維持させる電気／光信号変換器の光
出力デューティー調整回路を実現する。 【解決手段】 データ信号に対するデューティー制御部
２と、その出力を受けて駆動電流を生成する駆動部３
と、その駆動電流を受けて発光するレーザダイオード４
とからなる電気／光信号変換器１０に付加される光出力
デューティー調整回路１であって、レーザダイオード４
の出力光をモニターしてデータ信号のデューティーの変
動を検出するデューティー変動検出手段２１と、検出さ
れたデューティーの変動に応じたデューティー調整信号
を生成してデューティー制御部２に帰還するデューティ
ー設定手段２２とからなる。
ーティー１００％に維持させる電気／光信号変換器の光
出力デューティー調整回路を実現する。 【解決手段】 データ信号に対するデューティー制御部
２と、その出力を受けて駆動電流を生成する駆動部３
と、その駆動電流を受けて発光するレーザダイオード４
とからなる電気／光信号変換器１０に付加される光出力
デューティー調整回路１であって、レーザダイオード４
の出力光をモニターしてデータ信号のデューティーの変
動を検出するデューティー変動検出手段２１と、検出さ
れたデューティーの変動に応じたデューティー調整信号
を生成してデューティー制御部２に帰還するデューティ
ー設定手段２２とからなる。
Description
【０００１】
【発明の属する技術分野】本発明は電気／光信号変換
器、特にその電気／光信号変換器に付加される光出力デ
ューティー調整回路に関する。電気／光信号変換器（以
下、Ｅ／Ｏ変換器とも略称す）は、光伝送装置を構成す
る重要なモジュールの１つであり、入力されたデータ信
号を光出力パルスに変換して例えば光ファイバ等の端面
に入射する。かかるＥ／Ｏ変換器においては光出力パル
スのデューティーを１００％に維持することが要求さ
れ、そのために光出力デューティー調整回路が導入され
る。本発明は主としてこの光出力デューティー調整回路
について述べるものである。
器、特にその電気／光信号変換器に付加される光出力デ
ューティー調整回路に関する。電気／光信号変換器（以
下、Ｅ／Ｏ変換器とも略称す）は、光伝送装置を構成す
る重要なモジュールの１つであり、入力されたデータ信
号を光出力パルスに変換して例えば光ファイバ等の端面
に入射する。かかるＥ／Ｏ変換器においては光出力パル
スのデューティーを１００％に維持することが要求さ
れ、そのために光出力デューティー調整回路が導入され
る。本発明は主としてこの光出力デューティー調整回路
について述べるものである。
【０００２】
【従来の技術】図６は従来の光出力デューティー調整回
路の一例を示す図である。本図において、左端のＤ
inは、電気信号からなる論理“１”，“０”の入力デー
タ信号である。このデータ信号Ｄinはデューティー制御
部２に入力され、ここでそのデータ信号Ｄinのデューテ
ィーが制御される。
路の一例を示す図である。本図において、左端のＤ
inは、電気信号からなる論理“１”，“０”の入力デー
タ信号である。このデータ信号Ｄinはデューティー制御
部２に入力され、ここでそのデータ信号Ｄinのデューテ
ィーが制御される。
【０００３】デューティー制御部２を経たデータ信号Ｄ
inはさらに駆動部（ＤＲＶ）３に印加され、ここで駆動
電流Ｉd が生成される。この駆動電流Ｉd によってレー
ザダイオード４は発光し（Ｄin＝論理“１”）または非
発光（Ｄin＝論理“０”）となる。レーザダイオード４
からの出力光Ｐは一方において目的とする次段の回路要
素例えば光ファイバに入射される。また他方において、
ホトダイオード５に入射される。このホトダイオード５
は光出力のモニター用として一般的なものであり、主と
して自動出力制御部（ＡＰＣ）６と共働して、温度変動
や経時劣化等に敏感なレーザダイオード４の光出力を安
定化させる。
inはさらに駆動部（ＤＲＶ）３に印加され、ここで駆動
電流Ｉd が生成される。この駆動電流Ｉd によってレー
ザダイオード４は発光し（Ｄin＝論理“１”）または非
発光（Ｄin＝論理“０”）となる。レーザダイオード４
からの出力光Ｐは一方において目的とする次段の回路要
素例えば光ファイバに入射される。また他方において、
ホトダイオード５に入射される。このホトダイオード５
は光出力のモニター用として一般的なものであり、主と
して自動出力制御部（ＡＰＣ）６と共働して、温度変動
や経時劣化等に敏感なレーザダイオード４の光出力を安
定化させる。
【０００４】上述した構成要素が全体として電気／光信
号変換器（Ｅ／Ｏ変換器）１０をなす。このＥ／Ｏ変換
器１０に付加すべき、従来の光出力デューティー調整回
路１は一例として半固定電圧源として表されている。こ
の電圧源の電圧レベルを適宜調整することによりデュー
ティー１００％の光出力をレーザダイオード４から得る
ことができる。なお、デューティー１００％について図
７で簡単に説明する。
号変換器（Ｅ／Ｏ変換器）１０をなす。このＥ／Ｏ変換
器１０に付加すべき、従来の光出力デューティー調整回
路１は一例として半固定電圧源として表されている。こ
の電圧源の電圧レベルを適宜調整することによりデュー
ティー１００％の光出力をレーザダイオード４から得る
ことができる。なお、デューティー１００％について図
７で簡単に説明する。
【０００５】図７は光出力のデューティーを説明するた
めの図である。光通信において用いる光信号はＮＲＺ信
号であり、最小の１周期が１ビットに相当し、その１周
期の間光出力は変化しない。このため、デューティーは
理想的には１００％となる。図７の（Ａ）は入力される
データ信号Ｄinであり、通常は完全なデューティー１０
０％を保持する。本図の例では、１５５Mbpsの信号Ｄin
を示しており、１周期は６．４nsであってその間、ビッ
ト変化はない。
めの図である。光通信において用いる光信号はＮＲＺ信
号であり、最小の１周期が１ビットに相当し、その１周
期の間光出力は変化しない。このため、デューティーは
理想的には１００％となる。図７の（Ａ）は入力される
データ信号Ｄinであり、通常は完全なデューティー１０
０％を保持する。本図の例では、１５５Mbpsの信号Ｄin
を示しており、１周期は６．４nsであってその間、ビッ
ト変化はない。
【０００６】本図の（Ｂ）は上記のデータ信号Ｄinに応
答してレーザダイオード４から出力される光パルスを示
すが、一般には種々の要因によりデューティー１００％
を維持できず、例えばデューティー８０％となる。
答してレーザダイオード４から出力される光パルスを示
すが、一般には種々の要因によりデューティー１００％
を維持できず、例えばデューティー８０％となる。
【０００７】
【発明が解決しようとする課題】図６に示すＥ／Ｏ変換
器１０および光出力デューティー調整回路１は、通常、
モジュールとして工場から出荷される。このモジュール
の出荷時には種々の調整が加えられるが、その１つにデ
ューティー調整がある。このデューティー調整は、図６
の光出力デューティー調整回路１を介し手作業にて行わ
れ、理想的なデューティーになるまで上述の半固定電圧
源を調整する。
器１０および光出力デューティー調整回路１は、通常、
モジュールとして工場から出荷される。このモジュール
の出荷時には種々の調整が加えられるが、その１つにデ
ューティー調整がある。このデューティー調整は、図６
の光出力デューティー調整回路１を介し手作業にて行わ
れ、理想的なデューティーになるまで上述の半固定電圧
源を調整する。
【０００８】したがって、第１に、デューティー調整の
ための特別の工数を要するという問題がある。これはモ
ジュールのコスト増にもつながる。そして一旦工場から
出荷されて市場に出まわったモジュールは最早デューテ
ィー調整を受ける機会はなくなる。ところが、レーザダ
イオードは経時劣化するのが普通である。そうすると光
出力のデューティーが規定値（１００％）から減少した
としてもこれを元に戻すことができない。
ための特別の工数を要するという問題がある。これはモ
ジュールのコスト増にもつながる。そして一旦工場から
出荷されて市場に出まわったモジュールは最早デューテ
ィー調整を受ける機会はなくなる。ところが、レーザダ
イオードは経時劣化するのが普通である。そうすると光
出力のデューティーが規定値（１００％）から減少した
としてもこれを元に戻すことができない。
【０００９】結局、第２に、一旦市場にモジュールが出
まわった後はこれに対し光出力のデューティーの調整を
加えることができず、経時劣化により低下した伝送効率
を回復することができないという問題がある。したがっ
て本発明は上記問題点に鑑み、電気／光信号変換器にお
いて、その光出力のデューティーを常に、かつ、自動的
に調整できる光出力デューティー調整回路を設けるよう
にすることを目的とするものである。
まわった後はこれに対し光出力のデューティーの調整を
加えることができず、経時劣化により低下した伝送効率
を回復することができないという問題がある。したがっ
て本発明は上記問題点に鑑み、電気／光信号変換器にお
いて、その光出力のデューティーを常に、かつ、自動的
に調整できる光出力デューティー調整回路を設けるよう
にすることを目的とするものである。
【００１０】
【課題を解決するための手段】図１は本発明に係る光出
力デューティー調整回路の原理構成を示す図である。本
発明を特徴づける光出力デューティー調整回路１は、図
示するように、デューティー変動検出手段２１と、デュ
ーティー設定手段２２とからなる。これらの手段２１お
よび２２が付加される電気／光信号変換器（Ｏ／Ｅ変換
器）１０は、従来と同様、 ｉ）入力されたデータ信号Ｄinのデューティーを制御す
るデューティー制御部２と、 ii）そのデューティー制御部２の出力を受けて駆動電流
Ｉd を生成する駆動部（ＤＲＶ）３と、 iii ）この駆動部３からの駆動電流Ｉd を受けて発光す
るレーザダイオード４とからなる。
力デューティー調整回路の原理構成を示す図である。本
発明を特徴づける光出力デューティー調整回路１は、図
示するように、デューティー変動検出手段２１と、デュ
ーティー設定手段２２とからなる。これらの手段２１お
よび２２が付加される電気／光信号変換器（Ｏ／Ｅ変換
器）１０は、従来と同様、 ｉ）入力されたデータ信号Ｄinのデューティーを制御す
るデューティー制御部２と、 ii）そのデューティー制御部２の出力を受けて駆動電流
Ｉd を生成する駆動部（ＤＲＶ）３と、 iii ）この駆動部３からの駆動電流Ｉd を受けて発光す
るレーザダイオード４とからなる。
【００１１】ここに上記手段２１および２２は次のよう
に動作する。 iv）デューティー変動検出手段２１は、レーザダイオー
ド４の出力光を、例えばホトダイオード５によりモニタ
ーしてデータ信号Ｄinのデューティーの変動を検出す
る。 ｖ）デューティー設定手段２２は、そのデューティー変
動検出手段２１により検出されたデューティーの変動に
応じたデューティー調整信号Ｓc を生成してデューティ
ー制御部２に帰還する。
に動作する。 iv）デューティー変動検出手段２１は、レーザダイオー
ド４の出力光を、例えばホトダイオード５によりモニタ
ーしてデータ信号Ｄinのデューティーの変動を検出す
る。 ｖ）デューティー設定手段２２は、そのデューティー変
動検出手段２１により検出されたデューティーの変動に
応じたデューティー調整信号Ｓc を生成してデューティ
ー制御部２に帰還する。
【００１２】かくして、図１に示す本発明の光出力デュ
ーティー調整回路１は、レーザダイオード４から出射さ
れる出力光のデューティーを常に監視し、そのデューテ
ィーを理想値（１００％）に向かわせるようなフィード
バック制御を実現する。
ーティー調整回路１は、レーザダイオード４から出射さ
れる出力光のデューティーを常に監視し、そのデューテ
ィーを理想値（１００％）に向かわせるようなフィード
バック制御を実現する。
【００１３】
【発明の実施の形態】図２は本発明に係る第１実施例を
示す図である。本第１実施例において、上記デューティ
ー変動検出手段２１（図１）は、反転／平滑化回路３１
からなる。また、上記デューティー設定手段２２（図
１）はコンパレータ３２からなる。上記の反転／平滑化
回路３１は、レーザダイオード４の出力光を、例えばホ
トダイオード５によりモニターして得た出力光モニター
信号Ｍ＋および、これを反転して得た反転出力光モニタ
ー信号Ｍ−をそれぞれ平滑化した平滑化モニター信号Ｍ
＋′および反転平滑化モニター信号Ｍ−′を出力する。
さらに詳しくは、反転回路３３と、第１の平滑回路３４
および第２の平滑回路３５とからなる。
示す図である。本第１実施例において、上記デューティ
ー変動検出手段２１（図１）は、反転／平滑化回路３１
からなる。また、上記デューティー設定手段２２（図
１）はコンパレータ３２からなる。上記の反転／平滑化
回路３１は、レーザダイオード４の出力光を、例えばホ
トダイオード５によりモニターして得た出力光モニター
信号Ｍ＋および、これを反転して得た反転出力光モニタ
ー信号Ｍ−をそれぞれ平滑化した平滑化モニター信号Ｍ
＋′および反転平滑化モニター信号Ｍ−′を出力する。
さらに詳しくは、反転回路３３と、第１の平滑回路３４
および第２の平滑回路３５とからなる。
【００１４】他方、上記のコンパレータ３２は、平滑化
モニター信号Ｍ＋′および反転平滑化モニター信号Ｍ
−′を入力とし、両モニター信号が一致するように、両
モニター信号間の差分をデューティー制御部２に帰還す
る。さらに、好ましくは、デューティー設定手段２２と
デューティー制御部２との間に、ローパスフィルタ３６
を挿入する。デューティー調整信号Ｓc の変化を滑らか
にし、デューティー制御部２への帰還にハンチングを生
じさせないようにするためである。
モニター信号Ｍ＋′および反転平滑化モニター信号Ｍ
−′を入力とし、両モニター信号が一致するように、両
モニター信号間の差分をデューティー制御部２に帰還す
る。さらに、好ましくは、デューティー設定手段２２と
デューティー制御部２との間に、ローパスフィルタ３６
を挿入する。デューティー調整信号Ｓc の変化を滑らか
にし、デューティー制御部２への帰還にハンチングを生
じさせないようにするためである。
【００１５】図３の（Ａ）〜（Ｄ）は第１実施例の動作
説明をするための信号波形図である。まず、デューティ
ー制御部２に入力される“１”，“０”のデータ信号Ｄ
inのアイパターンは同図（Ａ）のごとくなる。入力の段
階で、データ信号Ｄinはデューティー１００％のＮＲＺ
信号である。ところが、レーザダイオード４での発光遅
延や回路遅延等に起因して、レーザダイオード４からの
出力光Ｐは、同図（Ｂ）に示すように、デューティー１
００％から劣化する。
説明をするための信号波形図である。まず、デューティ
ー制御部２に入力される“１”，“０”のデータ信号Ｄ
inのアイパターンは同図（Ａ）のごとくなる。入力の段
階で、データ信号Ｄinはデューティー１００％のＮＲＺ
信号である。ところが、レーザダイオード４での発光遅
延や回路遅延等に起因して、レーザダイオード４からの
出力光Ｐは、同図（Ｂ）に示すように、デューティー１
００％から劣化する。
【００１６】そこで、その出力光Ｐを受けたホトダイオ
ード５からのモニター電流を、図２の右下に示すＣＲ回
路にて交流電圧に変換して、一方において出力光モニタ
ー信号Ｍ＋とし、他方において反転回路３３を通して、
反転出力光モニター信号Ｍ−とする。これらのモニター
信号Ｍ＋およびＭ−はそれぞれ第１および第２の平滑回
路３４および３５にて平滑化され、平滑化モニター信号
Ｍ＋′および反転平滑化モニター信号Ｍ−′となる。図
３（Ｃ）の左欄および右欄は、これらの信号Ｍ＋，Ｍ
＋′，Ｍ−およびＭ−′の波形を示す。
ード５からのモニター電流を、図２の右下に示すＣＲ回
路にて交流電圧に変換して、一方において出力光モニタ
ー信号Ｍ＋とし、他方において反転回路３３を通して、
反転出力光モニター信号Ｍ−とする。これらのモニター
信号Ｍ＋およびＭ−はそれぞれ第１および第２の平滑回
路３４および３５にて平滑化され、平滑化モニター信号
Ｍ＋′および反転平滑化モニター信号Ｍ−′となる。図
３（Ｃ）の左欄および右欄は、これらの信号Ｍ＋，Ｍ
＋′，Ｍ−およびＭ−′の波形を示す。
【００１７】反転させたモニター信号Ｍ−およびＭ−′
も生成する理由は次のとおりである。平滑化モニター信
号Ｍ＋′は通常、図３（Ｃ）に示すように、信号Ｍ＋の
振幅の１／２のレベルよりも下側に来る。そこでその信
号Ｍ＋′を反転させた信号Ｍ−′を生成する。そしてこ
れらの信号Ｍ＋′とＭ−′を一致させるように後述のフ
ィードバック制御を行えば、最終的にＭ＋′＝Ｍ−′と
なり、デューティー１００％のときに得られるレベルに
至る。このときの様子を示したのが図３の（Ｄ）であ
る。
も生成する理由は次のとおりである。平滑化モニター信
号Ｍ＋′は通常、図３（Ｃ）に示すように、信号Ｍ＋の
振幅の１／２のレベルよりも下側に来る。そこでその信
号Ｍ＋′を反転させた信号Ｍ−′を生成する。そしてこ
れらの信号Ｍ＋′とＭ−′を一致させるように後述のフ
ィードバック制御を行えば、最終的にＭ＋′＝Ｍ−′と
なり、デューティー１００％のときに得られるレベルに
至る。このときの様子を示したのが図３の（Ｄ）であ
る。
【００１８】次に第２実施例を説明する。図４は本発明
に係る第２実施例を示す図である。本第２実施例におい
て、既述のデューティー変動検出手段２１（図１）は、
遅延回路４１と立上り・立下り判定回路４２とからな
る。また既述のデューティー設定手段２２（図１）は、
加算回路４７からなる。
に係る第２実施例を示す図である。本第２実施例におい
て、既述のデューティー変動検出手段２１（図１）は、
遅延回路４１と立上り・立下り判定回路４２とからな
る。また既述のデューティー設定手段２２（図１）は、
加算回路４７からなる。
【００１９】遅延回路４１は、データ信号Ｄinに一定の
遅延を付与する。立上り・立下り判定回路４２は、遅延
回路４１からの遅延データ信号Ｄin′と、レーザダイオ
ードの出力光Ｐをモニターして得た出力光モニター信号
ｍとを入力として、これら両信号の各立上り時のずれ時
間およびこれら両信号の各立下がりのずれ時間を検出
し、かつ、その立上り時のずれ時間Δｔと立下がりのず
れ時間ΔＴにそれぞれ相当する時間中第１の電圧
（ＶCC）および第２の電圧（ＶEE）を出力する。さらに
詳しくは、第１のＮＡＮＤゲート４３と、第２のＮＡＮ
Ｄゲート４４と、第１の半導体スイッチ４５と、第２の
半導体スイッチ４６とからなる。
遅延を付与する。立上り・立下り判定回路４２は、遅延
回路４１からの遅延データ信号Ｄin′と、レーザダイオ
ードの出力光Ｐをモニターして得た出力光モニター信号
ｍとを入力として、これら両信号の各立上り時のずれ時
間およびこれら両信号の各立下がりのずれ時間を検出
し、かつ、その立上り時のずれ時間Δｔと立下がりのず
れ時間ΔＴにそれぞれ相当する時間中第１の電圧
（ＶCC）および第２の電圧（ＶEE）を出力する。さらに
詳しくは、第１のＮＡＮＤゲート４３と、第２のＮＡＮ
Ｄゲート４４と、第１の半導体スイッチ４５と、第２の
半導体スイッチ４６とからなる。
【００２０】他方、上記の加算回路４７は、立上り・立
下り判定回路４２からの第１の電圧（ＶCC）および第２
の電圧（ＶEE）を入力とし、立下りのずれ時間Δｔと立
上り時のずれ時間ΔＴとが一致するように、第１の電圧
（ＶCC）および第２の電圧（ＶEE）間の差分をデューテ
ィー制御部２に帰還する。さらに好ましくは、デューテ
ィー設定手段２２とデューティー制御部２との間に、既
述のローパスフィルタ３６を挿入する。挿入の理由は前
述のとおりである。
下り判定回路４２からの第１の電圧（ＶCC）および第２
の電圧（ＶEE）を入力とし、立下りのずれ時間Δｔと立
上り時のずれ時間ΔＴとが一致するように、第１の電圧
（ＶCC）および第２の電圧（ＶEE）間の差分をデューテ
ィー制御部２に帰還する。さらに好ましくは、デューテ
ィー設定手段２２とデューティー制御部２との間に、既
述のローパスフィルタ３６を挿入する。挿入の理由は前
述のとおりである。
【００２１】図５の（Ａ）〜（Ｇ）は第２実施例の動作
を説明するための信号波形図である。まずデューティー
制御部２に入力される“１”，“０”のデータ信号Ｄin
の一例を同図（Ａ）に示す。そのデューティーは１００
％である。ところが、信号Ｄ inに対応する、レーザダイ
オード４からの出力光Ｐは、このレーザダイオードに本
来的な発光遅延（τ）等により、同図（Ｂ）に示すごと
くそのデューティーが例えば８０％に劣化する。
を説明するための信号波形図である。まずデューティー
制御部２に入力される“１”，“０”のデータ信号Ｄin
の一例を同図（Ａ）に示す。そのデューティーは１００
％である。ところが、信号Ｄ inに対応する、レーザダイ
オード４からの出力光Ｐは、このレーザダイオードに本
来的な発光遅延（τ）等により、同図（Ｂ）に示すごと
くそのデューティーが例えば８０％に劣化する。
【００２２】したがって、その出力光Ｐをホトダイオー
ド５でモニターして得た出力光モニター信号ｍも、同図
（Ｃ）に示すとおり、そのデューティーが８０％の波形
となる。本第２実施例のポイントの１つは、同図（Ｄ）
に示すリファレンス信号Ｒefを導入したことである。こ
のリファレンス信号Ｒefは、入力されたデータ信号Ｄin
に、上述した遅延回路４１を経て一定の遅延を加えた信
号Ｄin′である。したがってリファレンス信号Ｒefのデ
ューティーは理想のデューティー１００％である。同図
（Ｃ）の出力光モニター信号ｍが、結果的にリファレン
ス信号Ｒefに合致すれば目的のデューティー１００％が
達成される。このためのフィードバック制御を以下に説
明する。
ド５でモニターして得た出力光モニター信号ｍも、同図
（Ｃ）に示すとおり、そのデューティーが８０％の波形
となる。本第２実施例のポイントの１つは、同図（Ｄ）
に示すリファレンス信号Ｒefを導入したことである。こ
のリファレンス信号Ｒefは、入力されたデータ信号Ｄin
に、上述した遅延回路４１を経て一定の遅延を加えた信
号Ｄin′である。したがってリファレンス信号Ｒefのデ
ューティーは理想のデューティー１００％である。同図
（Ｃ）の出力光モニター信号ｍが、結果的にリファレン
ス信号Ｒefに合致すれば目的のデューティー１００％が
達成される。このためのフィードバック制御を以下に説
明する。
【００２３】出力光モニター信号ｍの立上りとリファレ
ンス信号Ｒef（＝Ｄin′）の立上りとの間のずれ時間Δ
ｔをまず検出する。なお、遅延回路４１による上記の一
定の遅延は、このΔｔを検出するのに都合の良い大きさ
とし、一例としてはデータ信号の半ビット幅である。そ
して出力光モニター信号ｍの立下りとリファレンス信号
Ｒef（＝Ｄin′）の立下りとの間のずれ時間ΔＴを検出
する。そしてフィードバック制御により、Δｔ＝ΔＴと
なるように系全体を導く。
ンス信号Ｒef（＝Ｄin′）の立上りとの間のずれ時間Δ
ｔをまず検出する。なお、遅延回路４１による上記の一
定の遅延は、このΔｔを検出するのに都合の良い大きさ
とし、一例としてはデータ信号の半ビット幅である。そ
して出力光モニター信号ｍの立下りとリファレンス信号
Ｒef（＝Ｄin′）の立下りとの間のずれ時間ΔＴを検出
する。そしてフィードバック制御により、Δｔ＝ΔＴと
なるように系全体を導く。
【００２４】具体的には、図４のＮＡＮＤゲート４３，
４４により、立上りのずれ時間Δｔおよび立下りのずれ
時間ΔＴを判定して、図３の（Ｆ）および（Ｅ）に示す
ごとく、半導体スイッチ４６および４５により、第１の
電圧ＶCCおよび第２の電圧Ｖ EEとして出力する。ＶCCは
正極性（＋）例えば＋５Ｖ、ＶEEは負極性（−）例えば
−５Ｖとするのが望ましい。
４４により、立上りのずれ時間Δｔおよび立下りのずれ
時間ΔＴを判定して、図３の（Ｆ）および（Ｅ）に示す
ごとく、半導体スイッチ４６および４５により、第１の
電圧ＶCCおよび第２の電圧Ｖ EEとして出力する。ＶCCは
正極性（＋）例えば＋５Ｖ、ＶEEは負極性（−）例えば
−５Ｖとするのが望ましい。
【００２５】フィードバックをかけ始める時点では、加
算回路４７の出力レベルは図５の（Ｇ）に示すレベル
Ｌ′にある。このレベルＬ′に相当するデューティー調
整信号ＳC が、デューティー制御部２に印加されると、
このデューティー制御部２を経たデータ信号Ｄinは、同
図（Ａ）に示す原データ信号Ｄinよりも立下りがさらに
遅れる。そうすると、同図（Ｃ）に示す出力光モニター
信号ｍの立下りも遅れるので、同図（Ｄ）に示すリファ
レンス信号（原データ信号Ｄinと全く同一のパルス幅を
有する）の立下りとの差時間（ずれ時間）は短くなる。
さらにフィードバック制御を続けると、同図（Ｇ）のレ
ベルＬ′が安定レベルＬに一致し、Δｔ＝ΔＴとなって
目的とするデューティー１００％の維持が可能となる。
なお、上記の安定レベルＬは、第１の電圧（ＶCC）と第
２の電圧（ＶEE）の中間レベルであり、ＶCC＝＋５Ｖ，
ＶEE＝−５Ｖならば、安定レベルＬはグランドレベルで
ある。
算回路４７の出力レベルは図５の（Ｇ）に示すレベル
Ｌ′にある。このレベルＬ′に相当するデューティー調
整信号ＳC が、デューティー制御部２に印加されると、
このデューティー制御部２を経たデータ信号Ｄinは、同
図（Ａ）に示す原データ信号Ｄinよりも立下りがさらに
遅れる。そうすると、同図（Ｃ）に示す出力光モニター
信号ｍの立下りも遅れるので、同図（Ｄ）に示すリファ
レンス信号（原データ信号Ｄinと全く同一のパルス幅を
有する）の立下りとの差時間（ずれ時間）は短くなる。
さらにフィードバック制御を続けると、同図（Ｇ）のレ
ベルＬ′が安定レベルＬに一致し、Δｔ＝ΔＴとなって
目的とするデューティー１００％の維持が可能となる。
なお、上記の安定レベルＬは、第１の電圧（ＶCC）と第
２の電圧（ＶEE）の中間レベルであり、ＶCC＝＋５Ｖ，
ＶEE＝−５Ｖならば、安定レベルＬはグランドレベルで
ある。
【００２６】
【発明の効果】以上説明したように本発明によれば、人
手を介在させずに、また経時劣化があっても常に所望の
デューティー１００％を維持した出力光Ｐを得ることの
できる自動出力光デューティー調整回路が実現される。
手を介在させずに、また経時劣化があっても常に所望の
デューティー１００％を維持した出力光Ｐを得ることの
できる自動出力光デューティー調整回路が実現される。
【図１】本発明に係る光出力デューティー調整回路の原
理構成を示す図である。
理構成を示す図である。
【図２】本発明に係る第１実施例を示す図である。
【図３】（Ａ）〜（Ｄ）は第１実施例の動作説明をする
ための信号波形図である。
ための信号波形図である。
【図４】本発明に係る第２実施例を示す図である。
【図５】（Ａ）〜（Ｇ）は第２実施例の動作を説明する
ための信号波形図である。
ための信号波形図である。
【図６】従来の光出力デューティー調整回路の一例を示
す図である。
す図である。
【図７】光出力のデューティーを説明するための図であ
る。
る。
１…光出力デューティー調整回路 ２…デューティー制御部 ３…駆動部（ＤＲＶ） ４…レーザダイオード ５…ホトダイオード １０…電気／光信号変換器 ２１…デューティー変動検出手段 ２２…デューティー設定手段 ３１…反転／平滑化回路 ３２…コンパレータ ３３…反転回路 ３４…第１の平滑回路 ３５…第２の平滑回路 ３６…ローパスフィルタ ４１…遅延回路 ４２…立上り・立下り判定回路 ４３…第１のＮＡＮＤゲート ４４…第２のＮＡＮＤゲート ４５…第１の半導体スイッチ ４６…第２の半導体スイッチ ４７…加算回路
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｂ 10/00 10/28 10/26 10/14 10/04 10/06
Claims (5)
- 【請求項１】 入力されたデータ信号のデューティーを
制御するデューティー制御部と、 前記デューティー制御部の出力を受けて駆動電流を生成
する駆動部と、 前記駆動部からの前記駆動電流を受けて発光するレーザ
ダイオードとからなる電気／光信号変換器に付加される
光出力デューティー調整回路において、 前記レーザダイオードの出力光をモニターして前記デー
タ信号のデューティーの変動を検出するデューティー変
動検出手段と、 前記デューティー変動検出手段により検出された前記デ
ューティーの変動に応じたデューティー調整信号を生成
して前記デューティー制御部に帰還するデューティー設
定手段とからなることを特徴とする電気／光信号変換器
の光出力デューティー調整回路。 - 【請求項２】 前記デューティー変動検出手段が、 前記レーザダイオードの出力光をモニターして得た出力
光モニター信号および、これを反転して得た反転出力光
モニター信号をそれぞれ平滑化した平滑化モニター信号
および反転平滑化モニター信号を出力する反転／平滑化
回路からなり、 前記デューティー設定手段が、 前記平滑化モニター信号および反転平滑化モニター信号
を入力とし、両モニター信号が一致するように、両モニ
ター信号間の差分を前記デューティー制御部に帰還する
コンパレータからなる請求項１に記載の電気／光信号変
換器の光出力デューティー調整回路。 - 【請求項３】 前記デューティー設定手段と前記デュー
ティー制御部との間に、ローパスフィルタを挿入する請
求項２に記載の電気／光信号変換器の光出力デューティ
ー調整回路。 - 【請求項４】 前記デューティー変動検出手段が、 前記データ信号に一定の遅延を付与する遅延回路と、 前記遅延回路からの遅延データ信号と、前記レーザダイ
オードの出力光をモニターして得た出力光モニター信号
とを入力として、これら両信号の各立上り時のずれ時間
およびこれら両信号の各立下りのずれ時間を検出し、か
つ、該立上り時のずれ時間と該立下りのずれ時間にそれ
ぞれ相当する時間中第１の電圧および第２の電圧を出力
する立上り・立下り判定回路とからなり、 該デューティー設定手段が、 前記立上り・立下り判定回路からの前記第１の電圧およ
び第２の電圧を入力とし、前記立下りのずれ時間と前記
立上り時のずれ時間とが一致するように、該第１の電圧
および第２の電圧間の差分を前記デューティー制御部に
帰還する加算回路からなる請求項１に記載の電気／光信
号変換器の光出力デューティー調整回路。 - 【請求項５】 前記デューティー設定手段と前記デュー
ティー制御部との間に、ローパスフィルタを挿入する請
求項４に記載の電気／光信号変換器の光出力デューティ
ー調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8329545A JPH10173600A (ja) | 1996-12-10 | 1996-12-10 | 電気／光信号変換器の光出力デューティー調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8329545A JPH10173600A (ja) | 1996-12-10 | 1996-12-10 | 電気／光信号変換器の光出力デューティー調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10173600A true JPH10173600A (ja) | 1998-06-26 |
Family
ID=18222564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8329545A Withdrawn JPH10173600A (ja) | 1996-12-10 | 1996-12-10 | 電気／光信号変換器の光出力デューティー調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10173600A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1041691A2 (en) * | 1999-03-29 | 2000-10-04 | Fujitsu Limited | An optical transmission circuit using a semiconductor laser |
| US6615382B1 (en) | 1999-08-27 | 2003-09-02 | Samsung Electronics Co., Ltd. | Method for controlling errors in link layer in wideband wireless communication and computer readable media therefor |
| WO2004056016A1 (ja) * | 2002-12-16 | 2004-07-01 | Fujitsu Limited | 光変調器の駆動回路及び駆動方法 |
| WO2005020394A3 (en) * | 2003-08-20 | 2005-04-21 | Intel Corp | Laser driver circuit |
-
1996
- 1996-12-10 JP JP8329545A patent/JPH10173600A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1041691A2 (en) * | 1999-03-29 | 2000-10-04 | Fujitsu Limited | An optical transmission circuit using a semiconductor laser |
| EP1041691A3 (en) * | 1999-03-29 | 2001-01-17 | Fujitsu Limited | An optical transmission circuit using a semiconductor laser |
| US6795656B1 (en) | 1999-03-29 | 2004-09-21 | Fujitsu Limited | Optical transmission circuit using a semiconductor laser |
| US6615382B1 (en) | 1999-08-27 | 2003-09-02 | Samsung Electronics Co., Ltd. | Method for controlling errors in link layer in wideband wireless communication and computer readable media therefor |
| WO2004056016A1 (ja) * | 2002-12-16 | 2004-07-01 | Fujitsu Limited | 光変調器の駆動回路及び駆動方法 |
| WO2005020394A3 (en) * | 2003-08-20 | 2005-04-21 | Intel Corp | Laser driver circuit |
| GB2421114A (en) * | 2003-08-20 | 2006-06-14 | Intel Corp | Laser driver circuit |
| GB2421114B (en) * | 2003-08-20 | 2007-07-25 | Intel Corp | Laser driver circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3130571B2 (ja) | 半導体レーザアレイ装置 | |
| US9155148B2 (en) | Light source drive device, optical scanning device and image forming apparatus | |
| TWI381767B (zh) | Light emitting diode drive circuit | |
| US7940823B2 (en) | Laser turn-on accelerator independent of bias control loop bandwidth | |
| JPH0273682A (ja) | レーザダイオード駆動方法及び装置 | |
| US4876442A (en) | Laser control circuit | |
| US5708673A (en) | Optical signal transmitter | |
| JPH0964441A (ja) | 発光素子駆動装置 | |
| KR950007489B1 (ko) | 반도체레이저소자 구동회로 | |
| JPH10173600A (ja) | 電気／光信号変換器の光出力デューティー調整回路 | |
| JP3175132B2 (ja) | 光送信器 | |
| US6678290B2 (en) | Optical output control circuit for obtaining stable optical output power | |
| JPS5816581A (ja) | パルス変調形光出力制御回路 | |
| JP2547849B2 (ja) | 自動レーザ出力制御回路 | |
| JPS6151887A (ja) | 半導体レ−ザの駆動装置 | |
| JP3311607B2 (ja) | レーザダイオード駆動装置 | |
| JP2005340278A (ja) | 発光素子駆動回路 | |
| US6552516B2 (en) | Regulator system for controlling output voltage and method of controlling the same | |
| JPH11205236A (ja) | 光送信器 | |
| JP2687465B2 (ja) | レーザダイオードを用いた電気―光変換回路 | |
| JP2833193B2 (ja) | デューティ比可変回路 | |
| JP2795769B2 (ja) | 半導体レーザ駆動回路 | |
| JPS6053478B2 (ja) | 光出力安定化回路 | |
| JP2000307390A (ja) | パルス幅制御回路及び電気・光変換回路 | |
| JPH0541555A (ja) | 自動光出力制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040302 |