JP2000278046A

JP2000278046A - 発振回路

Info

Publication number: JP2000278046A
Application number: JP2000075422A
Authority: JP
Inventors: Ulrich Theus; チュスウルリッヒ
Original assignee: TDK Micronas GmbH
Current assignee: TDK Micronas GmbH
Priority date: 1999-03-20
Filing date: 2000-03-17
Publication date: 2000-10-06
Anticipated expiration: 2020-03-17
Also published as: DE19912704A1; DE50015739D1; EP1041709B1; JP4074041B2; EP1041709A2; EP1041709A3

Abstract

(57)【要約】【課題】共振子の性質に拘わらず確実に機能し、僅か
な電力で大きな発振振幅を可能にする。【解決手段】共振子（ＲＥＳ）を接続するための接続
端子（Ｋ１，Ｋ２）を備えた振幅制御用減衰等化回路
（ＥＮＴ）は調整自在の利得及び相互コンダクタンスの
少なくといずれか一方を有し、少なくともそのいずれか
一方の値は発振振幅に応じて制御自在である。更に、利
得及び相互コンダクタンスの少なくともそのいずれか一
方の制御値は全ての発振振幅の間にわたって減衰等化回
路（ＥＮＴ）の接続端子（Ｋ１、Ｋ２）での瞬時電圧及
び瞬時電流の少なくともいずれか一方とは無関係に一定
のままである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、共振子と、共振子
を接続するための第１接続端子及び第２接続端子を備え
た共振子の発振振幅の振幅制御用減衰等化回路とを有す
る発振回路に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】このよ
うな発振回路は、特に米国電気電子学会「固体回路」誌
（ＩＥＥＥ“ＪｏｕｒｎａｌｏｆＳｏｌｉｄ−Ｓｔ
ａｔｅＣｉｒｃｕｉｔ”）、Ｖｏｌ．３２Ｎｏ．
７、１９９７年７月発行、の９９９〜１００５頁に記載
されている。開示された発振回路（その図４を参照）
は、時計用水晶のために設計されており、電力消費がご
くわずかであるという点で優れている。発振器の発振振
幅は、およそ０．２±０．０５ボルトの程度であるに過
ぎない。そのような発振回路では、少なくとも２ボルト
の発振振幅を有する発振回路の確実な動作は不可能であ
る。

【０００３】本発明の目的、高減衰共振子の使用時、ま
た低減衰共振子の使用時において確実に機能するととも
に、わずかな電力消費で特に大きな発振振幅を可能にす
る発振回路を提供することにある。

【０００４】

【課題を解決するための手段】上記した目的を達成すべ
く、本発明は共振子と、共振子を接続するための第１接
続端子及び第２接続端子を備えた、共振子の発振振幅の
振幅制御用減衰等化回路と、減衰等化回路は調整自在の
利得及び相互コンダクタンス、あるいは少なくともその
いずれか一方を有することと、利得及び相互コンダクタ
ンス、あるいは少なくともそのいずれか一方の値は発振
振幅に応じて制御自在であることと利得及び相互コンダ
クタンス、あるいは少なくともそのいずれか一方の制御
値は、全ての発振振幅の間にわたって衰等化回路（ＥＮ
Ｔ）の接続端子での瞬時電圧及び瞬時電流、あるいは少
なくともそのいずれか一方とは無関係であり、したがっ
て一定のままであることをその要旨とする。

【０００５】具体的な実施態様では、供給電圧用端子と
基準電位との間に４つのトランジスタの直列回路が設け
られている。第１及び第２トランジスタは、それらの負
荷区間とともに供給電位用接続点と、共振子を接続した
第１接続端子との間に直列配置されている。第３及び第
４トランジスタは、この接続端子と基準電位用接続点と
の間に直列配置されている。第１及び４トランジスタの
制御端子は、共振子の第２接続端子と接続され、一方で
は少なくとも１つのピーク値検出ユニットが設けられて
いる。その入力端子は、第１接続端子に接続されている
とともに、その出力端子は、トランジスタの直列回路の
第３及び第４トランジスタ、あるいは少なくともそのい
ずれか一方の制御端子に接続されている。

【０００６】ピーク値検出ユニットの出力端子には、第
１接続端子に加わる発振信号の振幅に応じて変化する信
号が印加可能である。発振振幅が増加するにつれて、第
２及び第３トランジスタ、あるいは少なくともそのいず
れか一方は、ピーク値検出ユニットの出力端子に印加さ
れる信号を介して制御される。したがって出力端子を流
れる電流は、本発明による発振回路において発振信号の
瞬時値と並んで、発振の振幅によって左右される。その
際にトランジスタは、当初に発振の振幅が小さく第２及
び第３トランジスタがまだ制御されない場合に、大きな
減衰度の（低品質の）共振子をも発振付勢できるように
するために減衰等化回路が大きな相互コンダクタンスを
有するように形成されている。その際に第１及び第４ト
ランジスタの相互コンダクタンスの値は、この種の公知
回路において匹敵するトランジスタの相互コンダクタン
スの整数倍であってもよい。発振の振幅が増加するにつ
れて、第２及び第３トランジスタ、あるいは少なくとも
そのいずれか一方は、過渡発振状態において振幅が大き
い場合の電力消費をわずかに保持するために制御され
る。

【０００７】従って、本発明による回路は、減衰が広範
囲で変動することのある共振子を用いても、減衰のわず
かな非常に良好な共振子の場合に電力消費が上昇するこ
となく確実に機能する。

【０００８】本発明の有利な実施態様は、従属請求項の
対象である。本発明の実施態様は、第１及び第２ピーク
値検出ユニットを備えている。その際に第１ピーク値検
出ユニットの入力端子は第１接続端子に接続され、そし
て第２トランジスタの付勢用出力端子はその制御端子に
接続されている。第２ピーク値検出ユニットの入力端子
は、第２接続端子に接続されており、出力端子は、第３
トランジスタの付勢のためにその制御端子に接続されて
いる。

【０００９】ピーク値検出ユニットは、本発明の実施態
様によれば、それぞれコンデンサ、ダイオード及び抵抗
を有する。コンデンサは、第１ピーク値検出ユニットに
おいて端子によって供給電位用接続点に接続され、そし
て他の端子によってダイオードを介し第１接続端子に接
続されている。抵抗は、ダイオード及びコンデンサに共
通の接続点と基準電位用接続点との間に接続されてい
る。第２トランジスタの制御端子は、コンデンサ及びダ
イオードに共通の接続点に接続されている。これによっ
てこの接続点での電位が、このトランジスタの付勢のた
めに用いられる。使用されるトランジスタ技術に応じ
て、この接続点での電位は、第２トランジスタを制御す
るために、第１接続端子に印加される電圧の振幅増加に
つれて上昇もしくは降下する。

【００１０】第２ピーク値検出ユニットにおいて、コン
デンサは端子によって基準電位用接続点に接続され、そ
して他の端子によってダイオードを介し第１接続端子に
接続されている。第３トランジスタの制御端子は、コン
デンサ及びダイオードに共通の接続点に接続されてお
り、これによってこの接続点での電位が、このトランジ
スタの付勢のために用いられる。さらに抵抗が、コンデ
ンサの充電のために、この接続点と供給電位用接続点と
の間に接続されている。使用されるトランジスタ技術に
応じて、ダイオード及びコンデンサに共通な接続点での
電位は、第３トランジスタを制御するために、第１接続
端子に印加される電圧の振幅増加につれて上昇もしくは
降下する。

【００１１】本発明の他の実施態様は、第２接続端子と
第１ピーク値検出ユニットのコンデンサとの間に第３ダ
イオードを接続し、かつ第２接続端子と第２ピーク値検
出ユニットのコンデンサとの間に第４ダイオードを接続
するようになっている。第１及び第２接続端子には、通
常の発振回路において、１８０°位相外れであるという
ことでのみ異なる信号が印加される。ピーク値検出ユニ
ットによる第１及び第２接続端子での振幅の検出は、第
２及び第３トランジスタの一層急速な制御を可能にす
る。

【００１２】本発明の実施態様の１つは、ピーク値検出
ユニットの抵抗の代わりに、特にＭＯＳ技術において小
型化が実現自在である電流源、特に電流ミラーを備える
ようになっている。さらに第１及び第２トランジスタを
ｐチャネルＦＥＴとして形成するとともに、第３及び第
４トランジスタをｎチャネルＦＥＴとして形成するよう
になっている。好適には、ピーク値検出ユニットのダイ
オードが、ゲート及びドレインの端子を接続することに
よってダイオードとして回路構成されているトランジス
タとして、特にＦＥＴとして形成されている。さらに、
ピーク値検出ユニットにおいてＭＯＳ技術のゲート酸化
物をコンデンサとして使用するようになっている。最後
に挙げた実施態様は、ＭＯＳ技術においてわずかなスペ
ースですむような方法で本発明による回路を実現するこ
とができる。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態を図面
に従って詳述する。なお、本実施の形態において、一般
性を限定することなく第１及び第２トランジスタに対し
ｐチャネルＦＥＴを使用して、第３及び第４トランジス
タに対しｎチャネルＦＥＴを使用して説明されている。
当然ながら、第１及び第２トランジスタをｎチャネルＦ
ＥＴとして、第３及び第４トランジスタをｐチャネルＦ
ＥＴとして実現することも可能であり、その際にはダイ
オードのような極性依存部品及び供給電圧が極性反転さ
れる。他のトランジスタ技術において実現することもな
んら問題はない。

【００１４】図１は、共振子ＲＥＳと減衰等化回路ＥＮ
Ｔとを備えた発振回路の第１の実施の形態を示す。減衰
等化回路ＥＮＴは、第１及び第２接続端子Ｋ１、Ｋ２を
有し、これらの接続端子には共振子ＲＥＳが接続されて
いる。本実施の形態においては共振子ＲＥＳとして水晶
Ｑが用いられる。その電気的等価回路図は、コンデンサ
Ｃ_Q1、インダクタンス素子Ｌ_Q及び抵抗Ｒ_Qの直列回路に
よって表わされており、この直列回路には、コンデンサ
Ｃ_Q0が並列に接続されている。水晶Ｑは付勢回路の第１
及び第２接続端子Ｋ１，Ｋ２間に接続され、それぞれの
コンデンサＣ３，Ｃ４は接続端子Ｋ１，Ｋ２と基準電位
Ｍとの間に接続されている。

【００１５】減衰等化回路ＥＮＴは供給電位Ｖｄｄ用接
続点及び第１接続端子Ｋ１間の第１及び第２トランジス
タＴ１，Ｔ２の直列回路と、第１接続端子Ｋ１及び基準
電位Ｍ用接続点間の第３及び第４トランジスタＴ３，Ｔ
４の直列回路とを有する。第１及び第２トランジスタＴ
１，Ｔ２は図示の実施例ではｐチャネルＭＯＳＦＥＴと
して、第３及び第４トランジスタＴ３，Ｔ４はｎチャネ
ルＭＯＳＦＥＴとして形成されている。第１及び第４ト
ランジスタＴ１，Ｔ４の制御端子（図示の実施の形態で
はゲート端子）は第２接続端子Ｋ２に対して接続されて
いる。

【００１６】さらに、この回路は第１接続端子Ｋ１に接
続された入力端子ＥＫ１と第２トランジスタＴ２のゲー
ト端子に接続された出力端子ＡＫ１とを備えた第１ピー
ク値検出ユニットＳＷＥ１を有する。第１ピーク値検出
ユニットＳＷＥ１は第１端子によって供給電位Ｖｄｄ用
接続点に接続された第１コンデンサＣ１を有する。この
第１コンデンサＣ１は第１ダイオードＤ１を介して第１
接続端子Ｋ１に接続されている。また、第１ダイオード
Ｄ１のアノードが第１接続端子ＥＫ１と接続され、カソ
ードが第１コンデンサＣ１に接続されている。コンデン
サＣ１及びダイオードＤ１に共通な接続点１０は出力端
子ＡＫ１に接続され、それによって第２トランジスタＴ
２のゲートに接続されている。接続点１０と基準電位Ｍ
用接続点との間には、抵抗Ｒ１が接続されている。

【００１７】また、この回路は第１接続端子Ｋ１に接続
された入力端子ＥＫ２を備えた第２ピーク値検出ユニッ
トＳＷＥ２と、第３トランジスタＴ３のゲート端子に接
続された出力端子ＡＫ２とを有する。第２ピーク値検出
ユニットＳＷＥ２は第１端子によって基準電位Ｍ用接続
点に接続された第２コンデンサＣ２を有する。第２コン
デンサＣ２は第２ダイオードＤ２を介して第１接続端子
Ｋ１に接続されている。第２ダイオードＤ２のアノード
が第２コンデンサＣ２に接続され、カソードが第１接続
端子ＥＫ１に接続されている。第２コンデンサＣ２及び
第２ダイオードＤ２に共通な接続点２０は、出力端子Ａ
Ｋ２に接続され、これによって第３トランジスタＴ３の
ゲート端子に接続されている。接続点２０と供給電位Ｖ
ｄｄ用接続点との間には、第２抵抗Ｒ２が接続されてい
る。

【００１８】過渡発振状態において、発振回路のコンデ
ンサＣ３，Ｃ４のところで発振信号Ｓ１，Ｓ２が取り出
し自在である。これらの信号は、１８０°位相外れであ
ることによって異なっているとともに、コンデンサＣ
３，Ｃ４が共振子ＲＥＳ（ここでは水晶Ｑ）を介して周
期的に充電及び放電されることによって生ずる。発振の
周波数は、共振子回路Ｑのパラメータによって決まる。

【００１９】ここで、減衰等化回路の課題は、周期ごと
の過渡発振状態で、共振子ＲＥＳに抵抗Ｒ_Qで発振エネ
ルギとして失われるエネルギを付加することである。ス
イッチオンの場合における減衰等化回路ＥＮＴの課題
は、一般に発振が実現し、かつ発振の振幅が上昇するま
での範囲で共振子ＲＥＳを減衰等化することである。

【００２０】発振回路の第１接続端子Ｋ１では共振子Ｒ
ＥＳに供給される出力電流Ｉ_OUTが出力可能である。こ
の電流はコンデンサＣ３に印加される発振信号Ｓ２の瞬
時値によって変化する。この発振信号は第１及び第４ト
ランジスタＴ１，Ｔ４の付勢のために用いられる。ま
ず、第２及び第３トランジスタＴ２，Ｔ３及びピーク値
検出ユニットＳＷＥ１，ＳＷＥ２を無視するならば、こ
の回路は従来のＣＭＯＳインバータのように作用する共
振子ＲＥＳの付勢に使用される。電圧Ｓ２の瞬時値が小
さければ小さいほど、第１トランジスタＴ１のゲート−
ソース間電圧の値はそれだけ大きく、この第１トランジ
スタはそれだけ多く導電するが、しかし第４トランジス
タＴ４のゲート−ソース間電圧の値はそれだけ小さく、
この第４トランジスタはそれだけ大幅に導電を阻止す
る。電圧Ｓ２の瞬時値が上昇すると、第４トランジスタ
Ｔ４はより多く導電を開始し、第１トランジスタＴ１は
より大幅に導電を阻止する。それによって出力電流Ｉ
_OUTは、電圧Ｓ２の瞬時値の上昇につれて低下する。第
１及び第２接続端子Ｋ１，Ｋ２間に接続された高抵抗Ｒ
３は、およそ半分の供給電圧０．５Ｖｄｄへとトランジ
スタ動作点を設定するために用いられる。

【００２１】電圧Ｓ２の瞬時値と並んで、次に説明する
ように、本発明による回路において出力電流Ｉ_OUTは、
発振の振幅に、特にコンデンサＣ１，Ｃ２における電圧
に依存する。

【００２２】供給電圧が印加される場合には、ダイオー
ド電圧を加えたもしくは差し引いたピーク値検出ユニッ
トＳＷＥ１，ＳＷＥ２の第１及び第２コンデンサＣ１，
Ｃ２は、まず最初にダイオード電圧を差し引いたおよそ
半分の供給電圧へ充電され、それによって第２及び第３
トランジスタＴ２，Ｔ３のゲート端子での電位は０．５
Ｖｄｄとなる。第１接続端子Ｋ１での電位がこの値を超
えて上昇すると、電流はダイオードＤ１を介してコンデ
ンサＣ１へ流れ、出力端子ＡＫ１での電位が上昇して第
２トランジスタＴ２のゲート端子での電位が上昇する。
したがって、第２トランジスタＴ２のゲート−ソース間
電圧の値が低下し、このトランジスタは制御を開始す
る。その際にこのトランジスタはゲート端子での電位が
大きければ大きいほど、もしくは第１接続端子Ｋ１での
発振Ｓ１の振幅が大きければ大きいほど大幅に制御す
る。これにより第１ピーク値検出ユニットＳＷＥは発振
Ｓ１の最大値を検出する。

【００２３】電圧Ｓ１の瞬時値が小さい場合には、第２
ピーク値検出ユニットＳＷＥ２のコンデンサＣ２が、ダ
イオードＤ２を介して放電される。それによって出力端
子ＡＫ２での及び第３トランジスタＴ３のゲート端子で
の電位が低下する。したがって第３トランジスタＴ３
は、制御を開始する。このトランジスタは、そのゲート
端子での電位が小さければ小さいほどもしくは周期範囲
内での電圧Ｓ１の最小値が小さければ小さいほど、それ
だけ大幅に制御する。それによって第２ピーク値検出ユ
ニットは、発振Ｓ１の最大値を検出する。

【００２４】要約すると、発振Ｓ１の振幅が大きければ
大きいほど、すなわち中間値０．５Ｖｄｄ周りでの上方
及び下方へのこの振幅の振れが強ければ強いほど、第１
ピーク値検出ユニットＳＷＥ１を介して第２トランジス
タＴ２のためのゲート付勢電圧がそれだけ高くなり、か
つ第２ピーク値検出ユニットＳＷＥ２を介して第３トラ
ンジスタＴ３のためのゲート付勢電圧がそれだけ低くな
る。飽和動作で作用するトランジスタＴ２，Ｔ３とは反
対に、トランジスタＴ１，Ｔ４は強い不飽和動作状態に
ある。この不飽和動作状態は、例えば、カスコードトラ
ンジスタＴ２，Ｔ３の有効チャネル幅が、トランジスタ
Ｔ１，Ｔ４に比べて大きいことにより、例えば係数３だ
け大きいことにより達成される。不飽和ＭＯＳトランジ
スタの場合には、周知のようにドレイン‐ソース間電流
及びそれによって相互コンダクタンスがゲート−ソース
間制御電圧によってのみだけでなくそのときどきのドレ
イン−ソース間電圧によっても変化する。このことは、
実施例において出力電流Ｉ _OUTの相互コンダクタンス制
御のために利用される。その際には、両内部トランジス
タＴ２，Ｔ３の発振振幅依存の（定常的な）ソース電圧
を用いて両外部トランジスタＴ１，Ｔ４の相互コンダク
タンスが制御される。発振振幅の小さい場合には、その
ドレイン−ソース間電圧が相対的に大きく、それによっ
てその相互コンダクタンス及びその場合の出力電流Ｉ
_OUTも相対的に大きい。発振振幅が大きくなればなるほ
ど、トランジスタＴ１，Ｔ４の小さくなるドレイン−ソ
ース間電圧を介してその相互コンダクタンスがそれだけ
大幅に制御される。これによって出力電流Ｉ_0UTも低下
する。

【００２５】従って、出力電流Ｉ_OUTは本発明による回
路において、電圧Ｓ２の瞬時値と並んで発振の振幅にも
依存する。その際に、トランジスタＴ１，Ｔ４は、振幅
の小さい場合に、特にスイッチオン後に比較的大きな電
流Ｉout が第１接続端子Ｋ１に流れるように形成されて
いる。従って、大きな抵抗Ｒ_Qの場合、すなわち共振子
ＲＥＳの大きな減衰の場合にも発振が得られる。トラン
ジスタＴ１，Ｔ２，Ｔ３，Ｔ４はこれに対応して大きく
形成されており、これに応じて大きな相互コンダクタン
スを有している。第２及び第３トランジスタＴ２，Ｔ３
の発振振幅の上昇及び制御の増加につれて、構成全体の
相互コンダクタンスは低下する。発振Ｓ１の振幅はトラ
ンジスタＴ２，Ｔ３の飽和動作において得られる一層大
きな値へと制御される。これによって、わずかな電力消
費で大きな振幅が可能である。本発明による回路の電力
消費は、わずかな減衰の良質な水晶を使用した場合に、
従来の発振回路よりも大きくなく、むしろ一層少ないも
のとなる。

【００２６】図２は、本発明による発振回路の他の実施
の形態を示す。この発振回路が図１における発振回路と
異なる点はピーク値検出ユニットの抵抗が電流源Ｉ１，
Ｉ２として形成されていることである。

【００２７】第１コンデンサＣ１は第１電流源Ｉ１によ
りを通って連続的に放電され、第２コンデンサＣ２は第
２電流源Ｉ２により連続的に充電される。電流源はピー
ク値検出の効果を無効にしないために、この充電もしく
は放電がダイオードＤ１，Ｄ２を介してのコンデンサＣ
１、Ｃ２の充電もしくは放電に対して緩やかに行われる
ように形成されている。

【００２８】図２に示した第１ピーク値検出ユニットＳ
ＷＥ１は、第２接続端子Ｋ２及び第１コンデンサＣ１間
に接続された第３ダイオードＤ３を有する。これによ
り、第１ピーク値検出ユニットＳＷＥ１は、発振Ｓ１の
最大値と並んで発振Ｓ２の最大値をも検出する。その際
に、出力端子ＡＫ１に印加される信号はそのつどこれら
双方の最大値のうちの大きい方の値によって決まる。

【００２９】同様に、第２ピーク値検出ユニットＳＷＥ
２は第２接続端子Ｋ２及びコンデンサＣ２間に接続され
た第４ダイオードＤ４を有する。それによって第２ピー
ク値検出ユニットＳＷＥ２は発振Ｓ１の最小値と並ん
で、発振Ｓ２の最小値をも検出する。

【００３０】図２に示した回路はさらに第５及び第６ト
ランジスタＴ５，Ｔ６を有する。その際に、第５トラン
ジスタＴ５の負荷区間は供給電位Ｖｄｄ用接続点と第２
トランジスタＴ２のゲート端子との間に接続され、第６
トランジスタＴ６の負荷区間は基準電位Ｍ用接続点と第
３トランジスタＴ３のゲート端子との間に接続されてい
る。第５トランジスタＴ５のゲート端子は第３接続端子
Ｋ３に接続され、第６トランジスタＴ６のゲート端子は
インバータＩＮＶを介して第３接続端子Ｋ３に接続され
ている。第５及び第６トランジスタＴ５，Ｔ６は制御回
路用スイッチとして用いられる。

【００３１】第３接続端子Ｋ３に高電位が印加される
と、第５トランジスタＴ５が導通阻止される。次に、第
６トランジスタＴ６のゲートに低電位が印加される。従
って、このトランジスタが同様に導通阻止される。こう
して回路は、上記したように作用する。第３接続端子Ｋ
３に低電位が印加されると、第５トランジスタＴ５は導
電する。よって、第５トランジスタＴ５は第２トランジ
スタＴ２のゲートをほぼ供給電位Ｖｄｄへと引き上げ
る。従って、このトランジスタは導通阻止される。第３
接続端子Ｋ３に低電位が印加される場合には、インバー
タＩＮＶの出力部に、換言すると第６トランジスタＴ６
のゲートに高電位が印加される。それによって第６トラ
ンジスタＴ６は導電し、第３トランジスタＴ３のゲート
は放電し、このトランジスタは導通阻止される。このよ
うに、発振回路は第３接続端子への所定電位の印加によ
って動作可能状態（トランジスタＴ２、Ｔ３が導通）、
もしくは動作不可能状態（トランジスタＴ２、Ｔ３が導
通阻止）へと移行自在である。

【００３２】図３は、本発明による発振回路のさらに別
の実施の形態を示す。第１ピーク値検出ユニットＳＷＥ
１の電流源は電流ミラートランジスタとしてのトランジ
スタＴ８，Ｔ９を有する。これらのゲート端子は互いに
接続されているとともに、これらのソース端子は基準電
位Ｍ用接続点に対して接続されている。トランジスタＴ
８のドレイン端子はそのゲート端子に接続されている。
トランジスタＴ９のドレイン端子は第１ピーク値検出ユ
ニットＳＷＥ１のコンデンサに接続されている。トラン
ジスタＴ１２は、その負荷区間とともにトランジスタＴ
８，Ｔ９のゲート端子と基準電位Ｍ用接続点との間に接
続され、第３接続端子で低電位の場合にトランジスタＴ
８，Ｔ９のゲートを放電して電流源をスイッチオフする
ために用いられる。

【００３３】第２ピーク値検出ユニットの電流源は電流
ミラートランジスタとしてのトランジスタＴ６，Ｔ７を
有する。それらのゲート端子は互いに接続されていると
ともに、それらのソース端子は基準電位用接続点に対し
て接続されている。トランジスタＴ６のゲート端子はト
ランジスタＴ１１を介してそのドレイン端子に接続され
ている。トランジスタＴ７のドレイン端子は第２ピーク
値検出ユニットＳＷＥ２のコンデンサに対して接続され
ている。トランジスタＴ１０はその負荷区間とともにト
ランジスタＴ６，Ｔ７のゲート端子と供給電位Ｖｄｄ用
接続点との間に接続されている。トランジスタＴ１０，
Ｔ１１は、第３接続端子Ｋ３を介して付勢自在であり、
電流源のスイッチオンもしくはオフのために用いられ
る。第３接続端子Ｋ３で高電位の場合にはトランジスタ
Ｔ１０は導電阻止し、トランジスタＴ１１は導電する。
従って、電流はトランジスタＴ７の負荷区間を介してコ
ンデンサＣ２へ流れる。第３接続端子Ｋ３で低電位の場
合にはトランジスタＴ１０は導電し、トランジスタＴ
６，Ｔ７のゲート端子をＶｄｄへと引き上げる。これに
より、これらのトランジスタは導電阻止する。さらに、
トランジスタＴ１１は導電阻止し、よって電流源はスイ
ッチオフされている。

【００３４】図３に示した実施の形態において、ダイオ
ードＤ１，Ｄ２，Ｄ３，Ｄ４はゲート及びドレイン端子
の接続によってそれぞれダイオードとして回路構成され
たトランジスタとして形成されている。さらに、コンデ
ンサＣ１は電界効果トランジスタとして形成されてお
り、その際に有効容量としてはトランジスタのゲート容
量が用いられる。コンデンサＣ２は酸化皮膜コンデンサ
構造として形成されている。

【００３５】第１及び第４トランジスタＴ１，Ｔ４の動
作点を調整するために、図３では第３接続端子Ｋ３を介
して付勢される２つのトランジスタＴ１４，Ｔ１５が、
第１及び第２接続端子間に接続されている。これらのト
ランジスタＴ１４，Ｔ１５は導通状態で非常に大きな負
荷区間抵抗を有するように形成されているので、非常に
小さな電流が接続端子Ｋ１，Ｋ２間に通電可能であるに
過ぎない。

【００３６】図３に示した実施の形態において、トラン
ジスタＴ１，Ｔ２，Ｔ５，Ｔ６，Ｔ７，Ｔ１０，Ｔ１
１，Ｔ１４、ダイオードＤ１，Ｄ３及びコンデンサＣ１
は、ｐチャネルＦＥＴとして形成されている。トランジ
スタＴ３，Ｔ４，Ｔ６，Ｔ８，Ｔ９，Ｔ１２、ダイオー
ドＤ２，Ｄ４はｎチャネルＦＥＴとして形成されてい
る。

【００３７】

【発明の効果】以上詳述したように、この発明は高減衰
共振子の使用時、また低減衰共振子の使用時において確
実に機能するとともに、わずかな電力消費で特に大きな
発振振幅を可能にするという優れた効果を発揮する。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に従った発振回路
を示す電気回路図。

【図２】本発明の第２の実施の形態に従った発振回路
を示す電気回路図。

【図３】本発明の第３の実施の形態に従った発振回路
を示す電気回路図。

【符号の説明】

Ｃ１〜Ｃ４…コンデンサ、Ｃ_QO，Ｃ_Q1…コンデンサ、Ｄ
１〜Ｄ４…ダイオード、ＥＫ１〜ＥＫ４…入力端子、Ｅ
ＮＴ…減衰等化回路、Ｉ１，Ｉ２…電流源、ＩＮＶ…イ
ンバータ、Ｋ１〜Ｋ３…接続端子、Ｌ_Q…インダクタン
ス素子、Ｍ…基準電位、Ｒ１〜Ｒ３，Ｒ_Q…抵抗、ＳＷ
Ｅ１，ＳＷＥ２…ピーク値検出ユニット、Ｔ１〜Ｔ１２
…トランジスタ、Ｖｄｄ…供給電位、ＲＥＳ…共振子、
ＯＳＺ…発振回路。

Claims

【特許請求の範囲】

【請求項１】共振子（ＲＥＳ）と、共振子（ＲＥＳ）
を接続するための第１接続端子（Ｋ１）及び第２接続端
子（Ｋ２）を備えた共振子（ＲＥＳ）の発振振幅の振幅
制御用減衰等化回路（ＥＮＴ）とを有する発振回路にお
いて、利得及び相互コンダクタンス、あるいは少なくともその
いずれか一方の値は、発振振幅に応じて制御自在である
ことと、利得及び相互コンダクタンス、あるいは少なくともその
いずれか一方の制御値は、全ての発振期間の間にわたっ
て実質的に、減衰等化回路（ＥＮＴ）の接続端子（Ｋ
１，Ｋ２）での瞬時電圧及び瞬時電流、あるいは少なく
ともそのいずれか一方とは無関係であり、それによって
一定のままであることとを特徴とする発振回路。
【請求項２】減衰等化回路（ＥＮＴ）は、直列に供給
電位（Ｖｄｄ）用接続点と第１接続端子（Ｋ１）との間
に接続された第１及び第２トランジスタ（Ｔ１，Ｔ２）
と、第１接続端子（Ｋ１）と基準電位（Ｍ）用接続点との間
に直列接続された第３及び第４トランジスタ（Ｔ３，Ｔ
４）とを有し、第１及び第４トランジスタの制御端子が、第２接続端子
（Ｋ２）に接続されており、第１又は第２接続端子（Ｋ１，Ｋ２）に結合された入力
端子（ＥＫ１）と、第２トランジスタ（Ｔ２）又は第３
トランジスタ（Ｔ３）の制御端子に接続された出力端子
（ＡＫ１）とを備えた少なくとも１つの第１ピーク値検
出ユニット（ＳＷＥ１）を有することを特徴とする請求
項１に記載の発振回路。
【請求項３】第１接続端子（Ｋ１）に接続された入力
端子（ＥＫ１）と、第２トランジスタ（Ｔ２）の制御端
子に接続された出力端子（ＡＫ１）とを備えた第１ピー
ク値検出ユニット（ＳＷＥ１）と、第１接続端子（Ｋ
１）に接続された入力端子（ＥＫ２）と、第３トランジ
スタ（Ｔ３）の制御端子に接続された出力端子（ＡＫ
２）とを備えた第２ピーク値検出ユニット（ＳＷＥ２）
とを有することを特徴とする請求項２に記載の発振回
路。
【請求項４】第１ピーク値検出ユニット（ＳＷＥ１）
は、供給電位（Ｖｄｄ）用接続点に接続された第１コン
デンサ（Ｃ１）を有し、該コンデンサが、第１ダイオー
ド（Ｄ１）を介して第１接続端子（Ｋ１）に接続されて
いることと、第１コンデンサ（Ｃ１）及び第１ダイオー
ド（Ｄ１）に共通な接続点が、出力端子（ＡＫ１）に接
続されているとともに、第１抵抗（Ｒ１）又は第１電流
源（Ｉ１）を介して基準電位（Ｍ）用接続点に接続され
ていることとを特徴とする請求項２又は３に記載の発振
回路。
【請求項５】第２ピーク値検出ユニット（ＳＷＥ２）
は、基準電位（Ｍ）用接続点に接続された第２コンデン
サ（Ｃ２）を有し、該コンデンサが、第２ダイオード
（Ｄ２）を介して第１接続端子（Ｋ１）に接続されてい
ることと、第２コンデンサ（Ｃ２）及び第２ダイオード
（Ｄ２）に共通な接続点が、出力端子（ＡＫ２）に接続
されているとともに、第２抵抗（Ｒ２）又は第２電流源
（Ｉ２）を介して供給電位（Ｖｄｄ）用接続点に接続さ
れていることとを特徴とする請求項１〜４のいずれか１
項に記載の発振回路。
【請求項６】第３ダイオード（Ｄ３）が、第２接続端
子（Ｋ２）と、第１ピーク値検出ユニット（ＳＷＥ１）
の第１コンデンサ（Ｃ１）との間に接続されていること
を特徴とする請求項１〜５のいずれか１項に記載の発振
回路。
【請求項７】第４ダイオード（Ｄ４）が、第２接続端
子（Ｋ２）と、第２ピーク値検出ユニット（ＳＷＥ２）
の第１コンデンサ（Ｃ２）との間に接続されていること
を特徴とする請求項１〜６のいずれか１項に記載の発振
回路。
【請求項８】第１及び第２トランジスタ（Ｔ１，Ｔ
２）は、ｐチャネルＭＯＳＦＥＴとして形成されている
ことと、第３及び第４トランジスタ（Ｔ３，Ｔ４）は、
ｎチャネルＭＯＳＦＥＴとして形成されていることとを
特徴とする請求項１〜７のいずれか１項に記載の発振回
路。
【請求項９】ダイオード（Ｄ１，Ｄ２，Ｄ３，Ｄ４）
は、ダイオードとして回路構成されたトランジスタとし
て形成されていることを特徴とする請求項１〜８のいず
れか１項に記載の発振回路。
【請求項１０】コンデンサは、ＭＯＳコンデンサとし
て形成されていることを特徴とする請求項１〜９のいず
れか１項に記載の発振回路。
【請求項１１】ダイオード（Ｄ１，Ｄ２，Ｄ３，Ｄ
４）は、ＭＯＳトランジスタとして形成されていること
を特徴とする請求項１〜１０のいずれか１項に記載の発
振回路。