JPH11191726A

JPH11191726A - 定スルーレート増幅器

Info

Publication number: JPH11191726A
Application number: JP10260213A
Authority: JP
Inventors: William Ronald Young; ロナルドヤングウィリアム; William Brandes Shearon; ブランズシャーロンウィリアム
Original assignee: Harris Corp
Current assignee: Harris Corp
Priority date: 1997-09-15
Filing date: 1998-09-14
Publication date: 1999-07-13
Also published as: US6040707A; EP0902540A1; KR19990029773A

Abstract

(57)【要約】（修正有）【課題】入力信号が比較的低電圧であるデータ伝送に
合った、デジタル通信ラインなどの負荷を駆動するスル
ーレートが一定である増幅器を提供する。【解決手段】電圧レベルシフトバイアス供給回路１０
は、入力信号の急激な変化に対応して正及び負に向かう
電圧を発生し、次段の正及び負のランプ制御セクション
２０／３０に入力する。ランプ電圧制御セクション２０
／３０は、よく規定されたモノトリックに変化する電圧
を発生し、これらの出力はゲイン段４０／５０で増幅さ
れ、出力ライン１２に与えられる。出力ライン１２は、
内部的に発生したランプが所望のスルーレートで所定の
しきい値に達するまでランブ電圧を追従する。このしき
い値に達したランプ電圧に応じて、各ゲイン段４０／５
０に接続されているスイッチング回路がトリガされて、
入力信号ＩＮＰＵＴのレベルの遷移に応じ出力ライン１
２を直ちに正の供給電圧に引き上げるかあるいは負の供
給電圧に引き下げる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は通信回路に関するもので
あり、特に、入力信号が比較的低電圧であるデータ伝送
に合った、デジタル通信ラインなどの負荷を駆動するス
ルーレートが一定である増幅器に関するものである。本
発明の増幅器によれば、通信ラインを駆動する増幅され
た出力信号が、そのラインの容量に関係なく、所定のス
ルーレートおよび立ち上がり／たち下がり時間のスペッ
クに合致するようになる。更に、本発明のスルーレート
が一定の増幅器は、過渡信号状態にない間の電力の無駄
を最小に押さえる一方で、信号伝送を行う間には迅速に
ラインをある状態から他の状態に駆動する実質電流を生
成するように構成されている。

【従来の技術】

【０００２】ＲＳ２３２でフォーマットされたデジタル
データストリームとして知られているデータを含むデジ
タルデータの伝送などに用いるデジタル通信回路は、ス
ルーレートの最大値および最小値を規定するユーザスペ
ックや、伝送データ中の各信号の遷移の立ち上がり時間
および立ち下がり時間に供給側が合致するものでなけれ
ばならない。このようなデジタルデータ伝送装置に接続
される負荷（ライン）の特性（特に容量）は、ラインか
らラインへ変化することが予測される。従って、このよ
うな装置の性能は潜在的に、ラインの特性における不知
の変化に影響されやすい。

【０００３】

【発明が解決すべき課題】従来は、この変化に対して、
図１に符号１００で示す高ゲインオペアンプなど、ゲイ
ンの高い増幅器を用いてラインを駆動することで対処し
ており、ライン容量（通常は５０から２５００ピコファ
ラッドの間のどこかで降下する）が出力信号をそれほど
歪ませない（回路パフォーマンスがスペックから外れる
ほど）ことを期待していた。この方法の基本的な問題点
は、増幅器の出力ノード１２０とアースとの間に並列に
接続したＲＣ回路１１０で示す負荷が、事実上回路の一
部となっており、従って増幅された駆動信号の時定数特
性（スルーレートおよび立ち上がり／立ち下がり時間）
に影響を及ぼすことである。容量のある電流ゲインを駆
動信号に確実に与えるようにするために、実質バイアス
電流が増幅器に連続的に与えられ、その結果、信号が過
渡状態にある間以外（定常状態にある）にも回路内で不
要な電力の浪費がなされることになる。

【０００４】従来のデジタルラインドライバの上述した
欠点は、正確な内部スルーレート制御基準を有する定ス
ルーレート増幅器によって、正へ向かうあるいは負へ向
かう信号の急激な変化に対して、効果的に予防すること
ができる。このスルーレート制御基準はラインから切り
離されており、ラインの容量に無関係に、入力信号に確
実に対応し、正確なスルーレートおよび立ち上がり／立
ち下がりスペックに合った増幅された出力信号でそのラ
インを駆動することが可能である。更に、本発明の定ス
ルーレート増幅器は、非過渡信号状態中の電力の浪費を
最小にすると共に、入力信号に応じてそのラインをある
状態から他の状態に迅速に駆動する実質電流を生成する
ように構成されている。

【０００５】

【課題を解決するための手段】この目的のために、本発
明の定スルーレート増幅器は、電圧レベルシフトおよび
バイアス供給回路を具える。この回路に、上述のＲＳ２
３２でフォーマットしたデジタル伝送信号伝達用ライン
等の可変容量ラインを駆動する高電圧出力信号にスルー
すべき低電圧ロジック入力信号が供給される。電圧レベ
ルシフト及びバイアス供給回路は、直列に配置した電圧
レベルコンバータを具え、このコンバータが、一対のス
ルーレート基準信号発生器の各動作を制御する様々な相
補電圧を生成する。

【０００６】例えば、各スルーレート基準信号発生器
は、時間をモノトニックに変化させる信号（例えば電
圧）としてスルーレート基準信号を生成するようにして
も良い。このようなモノトニックに変化する信号は、連
続的にあるいは間欠的に増加または減少するランプ電圧
でも良い。後に詳細に説明するが、図面に示す本発明の
実施例では、スルーレート基準信号発生器は、各々が正
および負に向かう信号の急激な変化に応じた正確な正負
の電圧ランプ波発生器を具える。各ランプ波発生器の機
能はほぼ同じであり、最終的に、駆動すべき出力ライン
へ、正の供給電圧または負の供給電圧へ遷移する良好に
規定された（正または負の）ランプ電圧を、所望のスル
ーレートに応じて供給する機能である。

【０００７】半導体製造プロセッシングシーケンスで同
じ集積回路ウエハ内に完全な相補極性デバイス（ＣＭＯ
Ｓ、ＰＮＰ／ＮＰＮ）を形成する場合、各ランプ電圧制
御セクションの回路構成は、基本的に同じである（極性
が反対のデバイスの相補バイアスは除く）。下記に詳細
に述べるが、本発明の各実施例では、ＢｉＣＭＯＳのプ
ロセッシングシーケンスは、完全相補回路デバイス、特
に、ＢｉＣＯＭＳ構造の集積回路の正のランプ電圧制御
セクションのＮＰＮデバイスを相補する負のランプ電圧
制御セクションのＰＮＰバイポーラデバイスを提供する
ものではない。

【０００８】第１実施例では、正のランプ電圧制御セク
ションは開ループ回路であり、一定のチャージ電流をキ
ャパシタに制御可能に提供し、リニアな正電圧ランプ波
を発生する定電流源を具える。この正のランプ波は、ダ
ーリントン接続されたソース／エミッタフォロワ回路に
接続されており、このソース／エミッタフォロワ回路は
電圧制御電圧源として動作すると共に、内部で発生した
電圧ランプ波を追従する出力ノードにリニアなランプ波
を供給する働きをする。このランプ電圧は、また、出力
がダーリントンフォロワ回路用のバイパスＭＯＳＦＥＴ
スイッチに接続されているしきい値検出器に供給され
る。所定のしきい値に達したランプ波に対応して、バイ
パススイッチが導通し、出力ノードが直ちに正の供給レ
ール電圧まで引き上げられる。この出力ノードの正の電
圧レベル状態において、ダーリントンフォロワ回路で最
小の電力が消費される。また、しきい値検出器が対のＣ
ＭＯＳインバータを具えているので、定常状態において
は、電力が浪費されない。

【０００９】負のランプ電圧制御セクションは、ＭＯＳ
ＦＥＴ構成の定電流源を具え、このＦＥＴは負の供給レ
ールと負のランプ電圧ラインとの間に接続されたソース
−ドレイン路を有する。定電流源は一定のチャージ電流
を制御可能にキャパシタに供給するよう動作し、従っ
て、負のランプ電圧電圧が負のランプ電圧ラインに生じ
る。この負のランプ電圧ラインは負の電圧しきい値検出
器に接続されており、この検出器の出力は出力ドライバ
バイパススイッチと、オペアンプの非反転入力に接続さ
れている。出力ノードの電圧は、フィードバックライン
を介して検出され、オペアンプの反転入力に供給され
る。アンプの出力における電圧によってラインドライバ
の出力が実質的に電流ゲインで負に向かうランプの出力
を追従する。負のランプ電圧がしきい値電圧に達する
と、バイパススイッチが導通して、すべてのラインの出
力ノードを負の供給電圧に迅速に引き上げる。

【００１０】定常状態にある間バイアス電流が連続的に
供給される結果として生じる第１の実施例の閉ループの
オペアンプベースの負ランプ制御セクションにおける不
必要な電力の浪費を防ぐために、第２実施例では、定常
状態にある間は、オペアンプへのバイアス電流の流れを
遮断して、過渡状態にある時に実質的なバイアス電流を
供給するように構成した。第２実施例の開ループで駆動
する正ランプ電圧制御セクションは第１実施例のものと
ほぼ同じである。

【００１１】しかし、閉ループのオペアンプベースの負
ランプ制御セクションは、負の電圧しきい値検出器の出
力を、負の供給レールとオペアンプの負荷ＭＯＳＦＥＴ
ｓのソース−ドレイン路の間に設けられたＭＯＳＦＥＴ
ｓの制御入力端子に接続さするように変更されている。
また、オペアンプのＭＯＳＦＥＴのソース−ドレイン路
は、一対のバイアス電流供給ＭＯＳＦＥＴｓに直列に接
続されており、一方のＭＯＳＦＥＴが固定バイアス電流
を供給し、他方のＭＯＳＦＥＴはランプ電圧に従属した
バイアス電圧を供給する。

【００１２】本発明の負荷駆動用増幅器は、前記負荷か
ら独立したスルーレート基準信号を発生するスルーレー
ト発生器と、入力信号に応じて出力信号で負荷を駆動
し、前記スルーレート基準信号に基づいたスルーレート
を有する駆動回路を具え、前記スルーレート基準信号が
変化する電圧であることを特徴とする。

【００１３】本発明は、更に、第１及び第２の入力信号
レベル間で遷移する入力信号に基づいて負荷を駆動する
回路を具え、この回路が第１及び第２の極性が異なるラ
ンプ電圧であって前記負荷から独立したランプ電圧を発
生するランプ電圧発生器と、前記ランプ電圧発生器に接
続され、第１及び第２の出力信号レベル間で遷移する出
力信号をもって、前記第１及び第２のランプ電圧に基づ
くスルーレートで前記負荷を駆動する出力ドライバ回路
とを具えることを特徴とする。

【００１４】本発明は、更に、第１及び第２の入力信号
レベル間で遷移する入力信号に応じて負荷を駆動する方
法において、 	（ａ）前記負荷から独立したランプ電圧を発生し、 	（ｂ）前記負荷を第１及び第２の出力信号レベル間
で遷移する出力信号をもって前記ランプ電圧に基づいた
スルーレートで駆動し、このステップ（ｂ）がが前記負
荷を前記入力信号の遷移の一部に対する前記ランプ電圧
を追従する出力信号で駆動し、ついで、前記第１及び第
２の出力信号レベルの一方に切り換えるステップを具
え、このステップ（ｂ）がまた、所定のしきい値に達し
た前記ランプ電圧に応じて前記第１及び第２の出力信号
レベルの前記一方の信号レベルに前記出力信号を切り換
えるステップを具えることを特徴とする。

【００１５】入力信号の負に向かう電圧遷移が行われる
間に、キャパシタが充電するので、直線的に降下する電
圧が所定の電圧に達すると、しきい値検出器の出力の状
態が変わり、ＭＯＳＦＥＴスイッチがオフになり、負の
供給レールのバイアス電圧がオペアンプから切り離され
る。これによって、アンプの出力ラインの電圧が、正の
供給電圧近くまで引き上げられ、出力ラインドライバを
オンにして、出力ノードを負の供給レールへ引き下げ
る。更に、負の供給ラインがオペアンプから切り離され
るため、アンプがインアクティブ状態にあるとき（非過
渡状態）のアンプの電力の浪費を効果的に防止できる。

【発明の実施の形態】

【００１６】定スルーレート増幅器は、一対の正確な内
部スルーレート制御基準を有しており、正および負に向
かう信号の急激な変化に対応している。各スルーレート
制御基準は駆動される出力ラインから切り離されている
ので、ラインの容量に無関係に、入力信号を誠実に追従
し、所定のスルーレートと、立ち上がり／立ち下がりタ
イムスペックに合致した増幅出力信号でラインが駆動さ
れる。さらに、この増幅器は非過渡信号状態にある間の
電力の浪費を最小限に押さえ、更に状態間でラインを迅
速に駆動する実質電流を提供する。

【００１７】図２は、定スルーレート増幅器の回路構成
を示す図であり、この増幅器は電圧レベルシフトおよび
バイアス供給回路１０を具える。この回路１０は、入力
ポート１１を有しており、ここで低電圧論理入力信号
（ＩＮＰＵＴ）を受ける。この入力信号は、ＲＳ−２３
２フォーマットのデジタル伝送信号伝送用の可変容量ラ
イン１２を駆動する高圧電圧出力信号（ＯＵＴＰＵＴ）
にスルーされる。電圧レベルシフト及びバイアス供給回
路１０は直列に接続した電圧レベルコンバータを具え
る。このコンバータは後述する図３に示す。

【００１８】電圧レベルコンバータは一対のスルーレー
ト基準信号発生器のそれぞれの動作を制御するさまざま
な相補電圧を発生する。各スルーレート基準信号発生器
は、スルーレート基準信号を時間でモノトニックに変化
させる信号（例えば電圧）として発生するようにしても
良い。このようなモノトニックに変化する信号は、継続
的に、あるいは間欠的に増減するランプ電圧を構成する
ものであってもよい。

【００１９】図４及び図５は、スルーレート基準信号発
生器を示す図であり、これらの発生器は、図２に正のラ
ンプ制御セクション２０および負のランプ制御セクショ
ン３０として示す正確な正に向かう電圧発生器及び負に
向かう電圧発生器を具える。この電圧発生器は各々が正
および負に向かう信号の急激な変化に関連する。図４及
び５を参照して以下に述べるように、各ランプ電圧制御
セクション２０／３０は、よく規定されたモノトリック
に変化する電圧を発生する。モノトリックに変化する電
圧の例としては、時間に関して直線的あるいは非直線的
に変化するランプ電圧がある。

【００２０】出力ラインは、入力信号の遷移に応じて変
化する電圧によって初期に駆動される。

【００２１】ランプ電圧制御セクション２０／３０の出
力はゲイン段４０／５０で増幅され、出力ライン１２に
与えられる出力ライン１２は、内部的に発生したランプ
が所望のスルーレートで所定のしきい値に達するまでラ
ンプ電圧を追従する。このしきい値に達したランプ電圧
に応じて、各ゲイン段４０／５０に接続されているスイ
ッチング回路がトリガされて、入力信号ＩＮＰＵＴのレ
ベルの遷移に応じ出力ライン１２を直ちに正の供給電圧
に引き上げるかあるいは負の供給電圧に引き下げる。

【００２２】図３には、図２に示す電圧レベルシフトお
よびバイアス供給回路１０が示されている。この回路
は、低電圧論理入力信号ＩＮＰＵＴが接続されている入
力ポート３０１を具える。入力信号ＩＮＰＵＴは、ＲＳ
２３２でフォーマットされたデジタル伝送信号を伝送す
る可変容量ラインを駆動する高電圧出力信号へスルーさ
れる。入力ポート３０１は直列に接続された電圧レベル
コンバータ３１０−３２０−３３０に接続されており、
このコンバータは、定スルーレート増幅器の開ループで
駆動される正ランプ制御セクションおよびフィードバッ
クループで駆動される負ランプ制御セクションのそれぞ
れの動作を制御する相補電圧を発生する。

【００２３】第１の電圧レベルコンバータ３１０は直列
に接続されたＣＭＯＳＦＥＴインバータ３１１、３１
３、３１５を具え、これらのインバータは正及び負の供
給電圧ＶＤＤ（例えば＋５Ｖ）とアース間に接続されて
おり、入力信号の電圧変化レンジを第１の中間電圧レン
ジ（例えば０−５Ｖ）にシフトするべく作用する。ＯＵ
Ｔ１と表示されているインバータ３１３の出力ノード３
１６、ＯＵＴ２と表示されているインバータ３１５の出
力ノード３１７は、第２の電圧レベルコンバータ３２０
の入力ノード３２１および３２２にそれぞれ接続されて
いる。第２のコンバータはクロス接続された一対のＣＭ
ＯＳＦＥＴインバータ３２５および３２６を具えてい
る。インバータ３２５と３２６は、正の供給レールＰＶ
から電力が供給されており、第１の所定のレンジ（０−
５Ｖ）から第２の中間レンジ（例えば、０−１０Ｖ）へ
第２のレベルシフトを行うよう作用する。正の供給電圧
ＰＶおよび負の供給電圧ＮＶはバイアス電圧発生器３５
０から供給されている。

【００２４】ＩＳ１と表示されているインバータ３２５
の出力ノード３２７、およびＩＳ２と表示されているイ
ンバータ３２６の出力ノード３２８は、第３の電圧レベ
ルコンバータ３３０の入力ノード３３１と３３２にそれ
ぞれ接続されている。第３のレベルコンバータは、更に
一対のクロス接続されたＣＭＯＳＦＥＴインバータ３３
５と３３６とを具える。これらのインバータは正および
負の供給レールＰＶとＮＶから電力が供給されており、
第２のレンジ（０−１０Ｖ）から、出力ラインを駆動す
るドライバ回路の動作を制御する完全相補レベル出力電
圧レンジ（例えば−１０から＋１０Ｖ）へ第３のレベル
シフトを行うように作用する。

【００２５】上述したとおり、ＰＨＩ１と表示されてい
るインバータ３３５の出力ノード３３７と、ＰＨＩ０と
表示されているインバータ３３６の出力ノード３３８
は、図４の定スルーレート増幅器のいろいろなノードに
接続されている。また、図３に示す正及び負の供給レー
ルＰＶおよびＮＶの間に接続されているＣＭＯＳＦＥＴ
インバータ３４０には、遮断信号ＳＤＢが与えられ、遮
断信号ＳＤを供給して、図４に示すスルーレート増幅器
の出力をハイインピーダンスモードにするよう作用す
る。

【００２６】スルーレートが一定の増幅器は、開ループ
で駆動する正ランプ電圧制御セクションと、フィードバ
ックループで駆動する負ランプ電圧制御セクションとを
具える。各ランプ電圧制御セクションの機能は、ほぼ同
じであり、図２に示す電圧レベルシフトおよびバイアス
供給回路１０の入力ポートに与えられる入力信号のそれ
ぞれの論理レベル遷移に応じて、駆動すべきラインが接
続された正の電圧ＰＶあるいは負の電圧ＮＶの一方に遷
移する、よく規定された（正または負の）ランプ電圧を
提供する。

【００２７】半導体製造プロセスのシーケンスが、同じ
集積回路ウエハにおいて完全相補極性装置（ＣＭＯＳ、
ＰＮＰ／ＮＰＮ）を形成する場合、各ランプ電圧制御セ
クションの回路構成は、本質的に同じである。（導電型
が反対の装置の相補バイアスを除く）。しかし、このプ
ロセス工程が、全相補装置構造のフォーメイションをと
らない場合は、二つのランプ電圧制御セクションの回路
構成は必然的に異なる。詳細を説明した実施例は、Ｂｉ
ＣＭＯＳプロセスのシーケンスが完全相補回路装置でな
いケースである。特に、ＢｉＣＭＯＳ構造の集積回路構
造の正のランプ電圧制御セクションのＮＰＮ装置を相補
する負のランプ電圧制御セクション用のＰＮＰバイポー
ラ装置でないケースである。

【００２８】図４を参照すると、符号４００で示す開ル
ープで駆動する正ランプ電圧制御セクションの第１実施
例が示されている。このセクションはＰ−ＭＯＳＦＥＴ
構造の定電流源４０１を具え、この電流源のソース−ド
レイン路は正の供給レールＰＶと正のランプ電圧ライン
４０３の間に接続されている。Ｐ−ＭＯＳＦＥＴ電流源
４０１の制御ゲート電極４０２は、前記バイアス電圧発
生ユニット３５０から供給される所定のゲートバイアス
電圧ＰＢに接続されており、Ｐ−ＭＯＳＦＥＴ４０１は
キャパシタ４１１に一定のチャージ電流を制御可能に供
給する。これによって負の供給レールＮＶから正の供給
レールＰＶへのリニア電圧ランプが正のランプ電圧ライ
ン４０３に与えられる。

【００２９】正のランプ電圧ライン４０３は、正の供給
レールＰＶと基準電圧端子（例えばアース）との間に接
続されている対のＣＭＯＳＦＥＴインバータ４１７と４
１９で構成されたしきい値検出器４１５の入力ノード
（インバータゲート）４１３に接続されている。しきい
値検出器４１５はランプ電圧ライン４０３の電圧レベル
をモニタする。また、出力ノード４１８はキャパシタ４
１１をリニアにチャージしてリニアライン４０３の電圧
が所定の値に達したらその状態を変化させる。この出力
ノード４１８の状態の変化は、ノード４５３を正の供給
ラインＰＶへ直ちにハードドライブさせるのに使用され
る。代替の構成として、破線の接続線４６５で示すよう
に、ライン４０３の電圧をモニタせずに、しきい値検出
器４１５を増幅器の出力ノード４６０の電圧をモニタす
るように接続しても良い。

【００３０】対のＣＭＯＳＦＥＴインバータ４１７と４
１９の出力ノード４１８は、符号ＤＮで示すＰ−ＭＯＳ
ＦＥＴ４２０の制御（ゲート）入力４２１に接続されて
いる。Ｐ−ＭＯＳＦＥＴ４２０のソース−ドレイン路は
正の供給レールＰＶと高電流ゲインを供給するダーリン
トン接続されたＢｉＭＯＳフォロワトランジスタの対４
３０の接続ライン４３１とに接続されている。後述する
とおり、ダーリントン接続されたＢｉＭＯＳフォロワト
ランジスタの対４３０は、ソース−フォロワＮ−ＭＯＳ
ＦＥＴ４４０とＮＰＮエミッタフォロワ４５０を具え、
ノード４５３のランプ制御電圧制御電圧源として動作す
る。

【００３１】正のランプ電圧ライン４０３は、ダーリン
トン回路４３０のソース−フォロワＮ−ＭＯＳＦＥＴ４
４０の入力（ゲート）ノード４４１に接続されている。
ソース−フォロワＮ−ＭＯＳＦＥＴ４４０のソース−ド
レイン路は正の供給レールＰＶとライン４３１との間に
接続されている。エミッタフォロワトランジスタ４５０
のベース４５１はライン４３１に接続されていると共
に、コレクタ−エミッタ路は正の供給ラインＰＶとノー
ド４５３との間に接続されている。ノード４５３は、抵
抗４５５を介して出力ノード４６０に接続されている。
出力ノード４６０は、抵抗−コンデンサ回路４６４で示
され、ノード４６０とアースの間に接続されている駆動
負荷（ラインインピーダンス）に接続されている。

【００３２】制御クランプ回路４７０を構成するＭＯＳ
ＦＥＴ４７２、４７４及び４７６のソース−ドレイン路
は、正の電圧ランプライン４０３と負の供給レールＮＶ
との間に接続されている。Ｎ−ＭＯＳＦＥＴスイッチ４
７２のゲート４７３は電圧レベルシフトおよびバイアス
供給回路１０によって供給される遮断信号ＳＤを受ける
ように接続されている。Ｐ−ＭＯＳＦＥＴ４７４のゲー
ト４７５は回路１０で生成される電圧ＰＨ１を受けるよ
うに接続されている。また、Ｎ−ＭＯＳＦＥＴ４７６の
ゲート４７７は、回路１０で生成される電圧ＰＨＩ０を
受けるように接続されている。ＭＯＳＦＥＴｓ４７２、
４７４、４７６のいずれかＯＮになると、キャパシタ４
１１がそのＯＮになったトランジスタを介して放電さ
れ、正のランプ電圧ライン４０３の電圧が負の供給レー
ル電圧ＮＶでクランプされる。しかし、各ＭＯＳＦＥＴ
ｓ４７２、４７４、４７６がＯＦＦになると、キャパシ
タ４１１が定電流源Ｐ−ＭＯＳＦＥＴ４０１によって充
電され、正の電圧ランプライン４０３が負の供給電圧Ｎ
Ｖから正の供給レールＰＶへとリニアな正の電圧ランプ
を追従する。

【００３３】正のランプセクションのオフになったＭＯ
ＳＦＥＴスイッチ４８０のソース−ドレイン路は、ライ
ン４３１とノード４５３の間に接続されており、ゲート
４８１は電圧ＰＨＩ０を受けるように接続されている。
ゲート４８１はまた、バルクバイアス電圧ＢＵＬＫも受
ける。ＭＯＳＦＥＴスイッチ４８０は、電圧レベルシフ
トおよびバイアス供給回路１０で生成される制御電圧Ｐ
ＨＩ０によって制御され、出力ライン４６０が負のラン
プ電圧に応じて駆動されるときに、ダーリントン電圧フ
ォロア回路４３０を制御可能に動作不能にする。Ｎ−Ｍ
ＯＳＦＥＴ４８０のソース−ドレイン路はライン４３１
とノード４５３の間に接続されており、ゲート４８１
は、電圧レベルシフト及びバイアス供給回路１０からの
電圧ＰＨＩ０を受けるように接続されている。このゲー
トは、また、バルクバイアス電圧ＢＵＬＫも受けてい
る。Ｎ−ＭＯＳＦＥＴ４８０は、ＮＰＮエミッタフォロ
アトランジスタ４５０のベースノードの漂遊電荷をドレ
インオフするように作用する。

【００３４】入力ポート３０１に与えられる入力信号Ｉ
ＮＰＵＴの正向けての電圧遷移が行われる間、切断され
た低い遮断信号ＳＤを伴う動作において、電圧レベルシ
フト及びバイアス供給回路１０によって生成される電圧
ＰＨＩ−１およびＰＨＩ−０がＭＯＳＦＥＴスイッチ４
７２、４７４、および４７６をオフにする。これらのＭ
ＯＳＦＥＴｓがそれぞれオフになるので、定電流源Ｐ−
ＭＯＳＦＥＴ４０１が正の電圧ランプライン４０３を介
してキャパシタ４１１（時間にリニア）を充電させるこ
とができる。キャパシタ４１１が充電すると、電圧ラン
プライン４０３の電圧が負のレール値ＮＶから正のレー
ル電圧ＰＶへ時間に関してリニアに上昇する。（例え
ば、開ループで駆動する正のランプ電圧制御セクション
の回路部品のパラメータを１マイクロ秒あたり２０Ｖの
オーダーで電圧ランプレートを供給するように選択する
ことができる。）

【００３５】この確実に上昇する電圧ランプが、ダーリ
ング接続されたＢｉＭＯＳフォロワトランジスタの対４
４３０のＮ−ＭＯＳＦＥＴ４４０のゲートノード４４１
に与えられ、ＮＰＮトランジスタ４５０のエミッタのノ
ード４５３の電圧が、正に向かう電圧ランプを、ライン
４０３上で実質出力駆動電流で追従する。従って、ダー
リントン回路４３０は、ノード４５３の電圧制御電圧源
として動作する。ランプ電圧ライン４０３が正の供給電
圧ＰＶへリニアに上昇すると、最終的には所望のスルー
レートに関連する正の電圧しきい値検出器４１５のしき
い値電圧に達する。同じように、破線４６５で示す代替
の電圧モニタ構成でも、出力ノード４６０の電圧が最終
的に、検出器４１５の前述のしきい値に達する。

【００３６】このようになると、しきい値検出器４１５
の出力ＤＮは状態が変化し（低くなる）、Ｐ−ＭＯＳＦ
ＥＴ４２０がＯＮになる。Ｐ−ＭＯＳＦＥＴ４２０のソ
ース−ドレイン路が、正の供給レールＰＶとダーリント
ンフォロワ回路４３０のライン４３１との間に接続され
ているので、従ってエミッタフォロワＮＰＮトランジス
タ４５０のベースが供給レールＰＶへ引き上げられ、こ
れによってＮＰＮトランジスタ４５０へのドライブを維
持し、効果的に正の供給電圧ＰＶへ（そのダイオード電
圧内で）ノード４５３をドライブする。更に、ソースフ
ォロワＮ−ＭＯＳＦＥＴ４４０が効果的に正の供給レー
ルＰＶに短絡する。従って、ノード４５３を正の電圧レ
ベル状態として、ダーリントンフォロワ回路４３０内で
最小限の電力が消費される。外付け負荷が接続されてい
ない場合は、電力は消費されない。同様に、しきい値検
出器４１５がＣＭＯＳインバータの対を具えているの
で、定常状態モードにおいて電力が浪費されない。

【００３７】また、Ｎ−ＭＯＳＦＥＴ４４０はソースフ
ォロワであるので、ライン４３１の電圧がゲートノード
４４１の電圧Ｖ_ＴＮに達するとＦＥＴ４４０がオフにな
る。従って、ライン４３１の電圧はソースフォロワＮ−
ＭＯＳＦＥＴ４４０によってＰＶ−Ｖ_ＴＮより高くなら
ない。Ｐ−ＭＯＳＦＥＴ４２０はＮＰＮエミッタフォロ
ワトランジスタ４５０のベース電圧をＰＶに引き上げる
路を具えている。

【００３８】正及び負のランプ電圧制御セクションを形
成する製造シーケンスが、同じ集積回路ウエハ内で完全
相補極性を持つデバイス（ＣＭＯＳ、ＰＮＰ／ＮＰＮ）
を形成する場合、正の電圧ランプのミラーイメージであ
る負のランプ電圧を与える負のランプ電圧制御セクショ
ンの回路構成は、上述したとおり、導電性が異なるデバ
イスに相補的にバイアスすること以外は、正のランプ制
御電圧セクション４００の回路構成と基本的に同じであ
る。

【００３９】しかしながら、プロセスシーケンスがこの
ような完全な相補デバイス構造を形成しない場合、例え
ば、製造プロセスがダーリントンエミッタフォロワ回路
（上述のダーリントンフォロワ対４３０に対して相補）
用のＰＮＰバイポーラデバイスを形成しない場合、負の
ランプ電圧制御セクションの回路構成は、正のランプ電
圧セクション４００の回路構成と異なる。この相違を調
整するために、本発明の双極ランプ発生器の負のランプ
制御セクションは、開ループではく、フィードバックル
ープで駆動するようになっている。その第１の実施例を
図４に符号５００で示す。

【００４０】開ループで駆動正ランプ制御セクション４
００に相補である負のランプ電圧制御セクションは、ソ
ース−ドレイン路が負の供給レールＮＶと負のランプ電
圧ライン５０３に接続されたＮ−ＭＯＳＥＴ構造の定電
流源５０１を具える。定電流源Ｎ−ＭＯＳＦＥＴ５０１
の制御入力端子（ゲート）５０２は、バイアス電圧発生
器３５０の前述のゲートバイアス電圧ＮＢを受けるよう
に接続されており、キャパシタ５１１に一定のチャージ
電流を制御可能に供給するように動作して、負のランプ
電圧が負のランプ電圧ライン５０３に発生する。

【００４１】負のランプ電圧ライン５０３は、供給レー
ルアースと供給レールＮＶとの間に接続されているＣＭ
ＯＳＦＥＴで構成された負の電圧しきい値検出器５１５
の入力（インバータゲート）ノード５１３に接続されて
いる。正のランプ制御セクション４００と同様に、ライ
ン５０３の電圧をモニタするよりむしろ、負のランプ制
御セクション５００のしきい値検出器５１５は、破線５
６５で示す増幅器の出力ノード４６０の電圧をモニタす
るように接続しても良い。

【００４２】符号ＵＰで示すＣＭＯＳＦＥＴインバータ
しきい値検出器５１５の出力ノード５１７は、Ｎ−ＭＯ
ＳＦＥＴスイッチ５２０の制御（ゲート）入力端子５２
１に接続されている。このスイッチ５２０のソース−ド
レイン路は負の供給レールＮＶおよびノード４５３の間
に接続されている。上述したとおり、負のしきい値検出
器５１５およびこれに関連するＮ−ＭＯＳＦＥＴスイッ
チ５２０は、正のランプ電圧制御セクション４００のし
きい値検出器４１５およびＰ−ＭＯＳＦＥＴスイッチ４
２０と同様に動作する。また、このスイッチ５２０は、
ライン５０３の負のランプ電圧がしきい値検出器５１５
のしきい値電圧に達したときに、ノード４５３を負の供
給電圧ＮＶへ迅速に引き上げるよう動作する。

【００４３】制御されたクランプ回路５４０のＭＯＳＦ
ＥＴスイッチ５４２、５４４、５４６のソース−ドレイ
ン路は負の電圧ランプライン５０３と正の供給レールＰ
Ｖとの間に接続されている。Ｐ−ＭＯＳＦＥＴスイッチ
５４２のゲート５４３は遮断信号ＳＤＢを受けるように
接続されており、ＭＯＳＦＥＴスイッチ５４４と５４６
のゲート５４５と５４７は、それぞれ、上述した電圧レ
ベルシフトおよびバイアス供給回路１０で生成される電
圧ＰＨＩ０とＰＨＩ１とを受けるように接続されてい
る。ＭＯＳＦＥＴｓ５４２、５４４、５４６のいずれか
がオンになると、負のランプ電圧ライン５０３の電圧
が、正の供給レールＰＶの電圧でクランプされ、キャパ
シタ５１１が放電する。ＭＯＳＦＥＴｓ５４２、５４４
および５４６の各々がオフになると、定電流源Ｎ−ＭＯ
ＳＦＥＴ５０１によるキャパシタ５１１が充電するのに
伴って、ライン５０３の電圧が、定電流源のＮ−ＭＯＳ
ＦＥＴ５０１のドレインで、正のレール電圧から負の供
給レールＮＶに向けて、リニアな負に向かう電圧ランプ
に追従する。

【００４４】負のランプ電圧ライン５０３は更に、オペ
アンプ５３０のＰ−ＭＯＳＦＥＴ５５０の非反転入力
（ゲート）ノード５５１に接続されている。オペアンプ
５３０はＭＯＳＦＥＴの対５５０／５８０及び５７０／
５９０で構成されている。Ｐ−ＭＯＳＦＥＴ５５０のソ
ース−ドレイン路は負荷であるＮ−ＭＯＳＦＥＴ５７０
のドレイン−ソース路に直列に接続されている。フィー
ドバックライン５３３が出力ノード４６０から抵抗５３
８を介してオペアンプの反転入力、すなわち、Ｐ−ＭＯ
ＳＦＥＴ５８０のゲート５８１に接続されている。Ｐ−
ＭＯＳＦＥＴ５８０のソース−ドレイン路はＮ−ＭＯＳ
ＦＥＴ５９０のソース−ドレイン路に直列に接続されて
いる。Ｐ−ＭＯＳＦＥＴの対５５０−５８０のソース
は、バイアスＰ−ＭＯＳＦＥＴ５６０のドレインに接続
されており、ゲート５６１は正のバイアス電圧ＰＢを受
けるように接続されている。負荷Ｎ−ＭＯＳＦＥＴｓ５
７０および５９０の各ゲート５７１および５９１はＮ−
ＭＯＳＦＥＴ５９０のドレインに接続されている。

【００４５】制御されＯＦＦになったＮ−ＭＯＳＦＥＴ
スイッチ６００は負の供給レールＮＶと増幅器の出力ラ
イン５３１の間に接続されている。Ｎ−ＭＯＳＦＥＴ６
００のゲート６０１は遮断信号ＳＤを受けるように接続
されている。Ｎ−ＭＯＳＦＥＴ６００は、電圧レベルシ
フトおよびバイアス供給回路１０で生成される遮断信号
ＳＤによって制御され、オペアンプ５３０を制御可能に
動作不能にすると共に、Ｎ−ＭＯＳＦＥＴ６１０の出力
ドライバをオフにする。オペアンプの出力ライン５３１
は更に、Ｎ−ＭＯＳＦＥＴ６１０の出力ノードドライブ
であるゲート６１１に接続されている。Ｎ−ＭＯＳＦＥ
Ｔ６１０のソース−ドレイン路は負の供給レールＮＶと
ノード４５３の間に接続されている。抵抗６１５が負の
供給レールに接続されており、ＭＯＳＦＥＴバルクバイ
アス電圧ＢＵＬＫをＮ−ＭＯＳＦＥＴｓ４８０、５２０
及び６１０に供給している。

【００４６】入力ポート３０１に与えられる入力信号Ｉ
Ｎの負に向けての電圧遷移の間に、電圧レベルシフト及
びバイアス供給回路１０で生成される電圧ＰＨＩ０とＰ
ＨＩ１がＭＯＳＦＥＴｓ５４４と５４６をオフにして、
定電流源のＮ−ＭＯＳＦＥＴ５０１がキャパシタ５１１
を、初期の値ＰＶから負の供給レールの電圧ＮＶまで時
間に対してリニアに充電する。キャパシタ５１１が充電
すると、電圧ランプライン５０３の確実に降下する電圧
ランプがオペアンプの５３０の非反転入力ノード５１１
に与えられる。同時に、上述したとおり、出力ノード４
６０の電圧がオペアンプ５３０のＰ−ＭＯＳＦＥＴ５８
０の反転入力ゲート５８１に与えられる。出力ノード４
６０の電圧はフィードバックライン５３３を介して検出
される。この結果、出力ライン５３１の電圧により、実
質電流ゲインでドライバＮ−ＭＯＳＦＥＴ６１０の駆動
出力が負に向かうランプの駆動出力を追従する。

【００４７】正のランプ電圧発生器の動作と同様に、
ランプ電圧ライン５０３の電圧は、負の供給電圧ＮＶに
向けてリニアに上昇し、上述したとおり、最終的に負の
電圧しきい値検出器５１５のしきい値電圧に達する。負
の電圧しきい値検出器５１５がそのしきい値電圧をライ
ン５０３に検出したら、出力ＵＰの状態が変化し（高く
なる）、これによってＮ−ＭＯＳＦＥＴ５２０がＯＮに
なる。上述の正のランプ制御セクション４００の交流電
圧モニタ動作において述べたように、しきい値検出器５
１５が、出力ノード４６０の電圧が最終的に上述したし
きい値に達したときを検出する。出力ＵＰの状態が変わ
ってＮ−ＭＯＳＦＥＴ５２０をオンにするいずれかのモ
ードにおいて、追加ドライバを出力ドライバＮ−ＭＯＳ
ＦＥＴ６１０に並列において、ノード４５３を負の供給
電圧ＮＶを迅速に降下させるようにしてもよい。

【００４８】上述したとおり、図４に示す本発明のスル
ーレートが一定である増幅器の実施例においては、各ラ
ンプ電圧制御セクション４００および５００が、出力ラ
インが駆動されるべき正の電圧ＰＶまたは負の電圧ＮＶ
に迅速に遷移するよく規定された（正または負の）ラン
プ電圧を供給するが、閉ループのオペアンプベースの負
のランプ制御セクション５００では、定常状態の間にも
バイアス電流を連続的に与える結果、所望しない電力が
消費される。この好ましくない特性は、図５に示す本発
明の第２実施例によって解決されており、ここでは不必
要なバイアス電流が定常状態の間は供給されず、過渡動
作の間に実質バイアス電流が供給されるように構成され
ている。

【００４９】特に、図５に示す第２実施例では、開ルー
プで駆動する正のランプ電圧制御セクション７００は、
図４に示す第１実施例の開ループで駆動する正のランプ
電圧制御セクションと同様であり、ソース−ドレイン路
が正の供給レールＰＶと正のランプ電圧ライン７０３と
の間に接続されているＰ−ＭＯＳＦＥＴ構造の定電流源
７０１を具える。第１実施例と同様に、定電流源Ｐ−Ｍ
ＯＳＦＥＴ７０１の制御（ゲート）電極７０２は、バイ
アス電圧発生器ユニット３５０からバイアス電圧ＰＢを
受けるように接続されている。制御電流源Ｐ−ＭＯＳＦ
ＥＴ７０１は、キャパシタ７１１に一定の充電電流を供
給するように制御可能に動作し、（負の供給レールＮＶ
から正の供給レールＰＶへ）リニアな電圧ランプが正の
ランプ電圧ライン７０３に与えられる。

【００５０】正のランプ電圧ライン７０３は、しきい値
検出器７１５の入力ノード７１３に接続されており、こ
の検出器はＣＭＯＳＦＥＴインバータの対７１７および
７１９を具える。これらのインバータは、正の供給レー
ルＰＶと基準電圧端子（例えば、アース）との間に接続
されている。正のランプしきい値検出器７１５は、ラン
プ電圧ライン７０３の電圧レベルをモニタし、その出力
ノード７１８は、上述した電圧に達したライン７０３の
ランプ電圧に応じて状態を変化する。これに代えて、破
線の接続ライン７６５で示すように、第１実施例と同様
にしきい値検出器７１５て出力ノード７６０の電圧をモ
ニタするようにしても良い。出力ノード７６０は動され
る負荷（ラインインピーダンス）に接続されており、こ
れはノード７６０とアースとの間に接続されている抵抗
−コンデンサ回路７７４で示される。しきい値検出イン
バータ７１５の出力ノード７１８の状態の変化は、第１
実施例で述べたとおり、ノード７５３を正の供給電圧Ｐ
Ｖに直ちにハードドライブするのに使用される。

【００５１】しきい値検出インバータ７１５のノード７
１８の出力電圧ＤＮはＰ−ＭＯＳＦＥＴスイッチ７２０
の制御（ゲート）入力７２１に接続されている。Ｐ−Ｍ
ＯＳＦＥＴスイッチ７２０のソース−ドレイン路は、正
の供給レールＰＶと高い電流ゲインを供給するダーリン
トン接続されたＢｉＭＯＳフォロワトランジスタ対７３
０のライン７７１の間に接続されている。第１実施例と
同じように、ダーリントン接続されたＢｉＭＯＳフォロ
ワトランジスタ対７３０はソースフォロワＮ−ＭＯＳＦ
ＥＴ７４０とＮＰＮエミッタフォロワ７５０とを具え、
ノード７５３に対するランプ制御電圧制御電圧源とな
る。

【００５２】正のランプ電圧ライン７０３は、ダーリン
トン回路７３０のソースフォロワＮ−ＭＯＳＦＥＴ７４
０の入力（ゲート）ノード７４１に接続されている。ソ
ースフォロワＮ−ＭＯＳＦＥＴ７４０のソース−ドレイ
ン路は、正の供給レールＰＶとライン７７１の間に接続
されている。エミッタフォロワＮＰＮトランジスタ７５
０はベース７５１がライン７７１に接続されており、コ
レクタ−エミッタ路は、正の供給レールＰＶと、抵抗７
５５を介して出力ノード７６０に接続されているノード
７５３に接続されている。出力ノード７６０は、ノード
７６０とアース間に接続されている抵抗−コンデンサ回
路７６４として示されている駆動負荷（ラインインピー
ダンス）に接続されている。

【００５３】制御クランプ回路７７０のＭＯＳＦＥＴス
イッチ７７２と７７４のソース−ドレイン路は、正の
電圧ランプライン７０３と負の供給レールＮＶとの間に
接続されている。Ｎ−ＭＯＳＦＥＴスイッチ７７２のゲ
ート７７３は、電圧レベルシフトおよびバイアス供給回
路１０から供給される遮断信号ＳＤを受けるように接続
されている。Ｎ−ＭＯＳＦＥＴ７７４のゲート７５５
は、回路１０で生成される電圧ＰＨＩ０を受けるように
接続されている。Ｎ−ＭＯＳＦＥＴｓ７７２と７７４の
いずれかがＯＮになると、キャパシタ７１１がそれを介
して放電され、正のランプ電圧ライン７０３の電圧が負
の供給レール電圧ＮＶでクランプされる。しかし、Ｎ−
ＭＯＳＦＥＴｓ７７２と７７４の双方がＯＦＦになる
と、キャパシタ７１１が定電流源Ｐ−ＭＯＳＦＥＴ７０
１によって充電され、正の電圧ランプライン７０３が、
負の供給電圧ＮＶから正の供給レールＰＶに向けてリニ
アに正の電圧ランプを追従する。

【００５４】図５に示す実施例の正のランプ電圧制御セ
クションの動作は、上述した図４に示す正のランプ電圧
制御セクションの動作と実質的に同じである。再度述べ
ると、入力ポート３０１に与えられる入力信号ＩＮの正
に向けての電圧遷移が行われる間、電圧レベルシフト及
びバイアス供給回路１０で生成される電圧ＰＨＩ０がＮ
−ＭＯＳＦＥＴ７７４をＯＦＦにして、定電流源Ｐ−Ｍ
ＯＳＦＥＴ７０１がキャパシタ７１１を負のレール電圧
ＮＶから正のレール電圧ＰＶへ時間に関してリニアに充
電する。この電圧ランプがダーリントン接続されたＢｉ
ＭＯＳフォロアトランジスタの対７３０のゲートノード
７４１に与えられ、ＮＰＮエミッターフォロワトランジ
スタ７５０のエミッタノード７５３が正に向かう電圧ラ
ンプを実質出力駆動電流で追従する電圧をライン７０３
に与える。

【００５５】ランプ電圧ライン７０３の電圧（または、
代替として出力ノード７６０の電圧）が正の供給電圧Ｐ
Ｖへリニアに上昇し、最終的に所望のスルーレートに関
連する正の電圧しきい値検出器７１５のしきい値電圧に
なると、しきい値検出器７１５の出力電圧ＤＮが状態を
変化させ、Ｐ−ＭＯＳＦＥＴ７２０をＯＮにする。第１
実施例と同様に、Ｐ−ＭＯＳＦＥＴ７２０のソース−ド
レイン路が正の供給レールＰＶとダーリントンフォロワ
回路７３０のライン７７１の間に接続されているので、
ＮＰＮトランジスタ７５０のベースが直ちに供給レール
ＰＶに引き上げられ、ＮＰＮトランジスタ７５０を直ち
にオンにすると共に、正の供給電圧ＰＶのダイオード電
圧内にノード７５３を駆動する。ソース−フォロワＮ−
ＭＯＳＦＥＴ７４０は、ここで確実に正の供給レールＰ
Ｖに短絡する。

【００５６】第１実施例と同様に、外付け負荷がなく、
ノード７５３の正の電圧レベル状態では、ダーリントン
フォロワ回路あるいはＣＭＯＳＦＥＴインバータしきい
値検出器７１５において電力が消費されない。同様に、
ノード７５３を正の供給レール電圧ＰＶに再度引き上げ
ることが、ソースフォロワＭＯＳＦＥＴ７４０のゲート
しきい値電圧ＶｔおよびＮＰＮエミッタフォロワ７５０
のベース−エミッタ電圧Ｖｂｅに関連する電圧降下によ
って、ランプ電圧ライン７０３の電圧に関連するノード
７５３での電圧の若干の減少を補償する。

【００５７】閉ループオペアンプベースの負のランプ制
御セクションを変更することによって、過渡動作中に実
質バイアス電流を供給しつつ、定常状態の間の不要な電
力の浪費を押さえることができる。この目的のために、
フィードバックループで駆動する負のランプ制御セクシ
ョン８００は、ソース−ドレイン路が負の供給レールＮ
Ｖと負のランプ電圧ライン８０３との間に接続されてい
るＮ−ＭＯＳＦＥＴ構造の定電流源８０１を具えてい
る。定電流源のＮ−ＭＯＳＦＥＴ８０１の制御入力（ゲ
ート）８０２は、バイアス電圧発生器３５０からの上述
したゲートバイアス電圧ＮＢを受けるように接続されて
おり、一定の充電電流をキャパシタ８１１に与えると、
負のランプ電圧が負のランプ電圧ライン８０３で生成さ
れる。

【００５８】負のランプ電圧ライン８０３は、負の電圧
しきい値検出器８１５の入力（反転ゲート）ノード８１
３に接続されている。しきい値検出器８１５は直列に接
続されたＣＭＯＳＦＥＴインバータ８１６と８１７を具
えており、これらのインバータは正負のレールＰＶとＮ
Ｖとの間にそれぞれ接続されている。また、第１実施例
と同様に、しきい値検出器８１５は代替的に破線８６５
で示されている出力ノード７６０の電圧をモニタするよ
うにしても良い。符号ＵＰＢで示すＣＭＯＳＦＥＴイン
バータ８１７の出力ノード８１８は、負の供給レールＮ
Ｖとオペアンプ８３０の負荷Ｎ−ＭＯＳＦＥＴｓ８９０
と９００のソース−ドレイン路との間にそれぞれ接続さ
れているＮ−ＭＯＳＦＥＴスイッチ８２５と８２６の制
御（ゲート）入力端子８２３と８２４にそれぞれ接続さ
れている。

【００５９】制御クランプ回路８４０の遮断Ｐ−ＭＯＳ
ＦＥＴ８４２とＰ−ＭＯＳＦＥＴスイッチ８４４は、ソ
ース−ドレイン路が負の電圧ランプライン８０３と正の
供給レールＰＶとの間に接続されている。遮断Ｐ−ＭＯ
ＳＦＥＴ８４２のゲート８４３は遮断信号ＳＤＢを受け
るように接続されており、Ｐ−ＭＯＳＦＥＴ８４４のゲ
ート８４５は電圧レベルシフトおよびバイアス供給回路
１０で生成される電圧ＰＨＩ０を受けるよう接続されて
いる。Ｐ−ＭＯＳＦＥＴｓ８４２と８４４のいずれかが
ＯＮになると、キャパシタ８１１が放電されて、負のラ
ンプ電圧ライン８０３の電圧が正の供給レールＰＶの電
圧でクランプされる。一方、Ｐ−ＭＯＳＦＥＴｓ８４２
と８４４の双方がオフになると、負のランプ電圧ライン
８０３の電圧が負の電圧ランプを、定電流源８０１によ
るキャパシタ８１１の充電に応じて、負の供給レールＮ
Ｖに向けて追従する。

【００６０】負のランプ電圧ライン８０３はさらに、オ
ペアンプ８３０の第１の増幅器Ｐ−ＭＯＳＦＥＴ８５０
の非反転入力（ゲート）ノード８５１に接続されてい
る。ＰＭＯＳＦＥＴｓ８５０および８７０のソース−ド
レイン路は一対のバイアス電流Ｐ−ＭＯＳＦＥＴｓ８６
０と８８０のソース路に直列に接続されている。バイア
ス電流Ｐ−ＭＯＳＦＥＴ８６０のゲート８６１は、負の
ランプ電圧ライン８０３に接続されており、一方、バイ
アス電流Ｐ−ＭＯＳＦＥＴ８８０のゲート８８１は、バ
イアス電圧ＰＢを受けるように接続されている。バイア
ス電流Ｐ−ＭＯＳＦＥＴ８８０は、前述の固定バイアス
電流を供給するように動作し、一方、Ｐ−ＭＯＳＦＥＴ
８６０から供給されるバイアス電流は、ライン８０３の
ランプ電圧から独立して必要に応じて制御される。

【００６１】代替の構成として、Ｐ−ＭＯＳＦＥＴ８８
０と同様に、Ｐ−ＭＯＳＦＥＴ８６０のゲート８６１を
ライン８５１に接続するよりむしろ、（バイアス電圧Ｐ
Ｂへの破線で示すような）所定のバイアス電圧に接続し
て、Ｐ−ＭＯＳＦＥＴ８６０が固定バイアス電流を供給
するようにしても良い。（Ｐ−ＭＯＳＦＥＴ８８０をバ
イアス電流供給源として、Ｐ−ＭＯＳＦＥＴ８６０は、
単純に回路の外におくこともできる）。バイアス電流Ｐ
−ＭＯＳＦＥＴｓ８６０と８８０のソース−ドレイン路
は、抵抗８６８を介して正の供給レールＰＶに接続され
ている。

【００６２】抵抗８３８を介して出力ノード７６０に接
続されているフィードバックライン８３３は、更に、オ
ペアンプ８３０の第２増幅器Ｐ−ＭＯＳＦＥＴ８７０の
反転入力（ゲート）８７１に接続されている。Ｐ−ＭＯ
ＳＦＥＴｓ８５０と８７０のドレインは負荷Ｎ−ＭＯＳ
ＦＥＴｓ８９０と９００のドレインにそれぞれ直列に接
続されている。Ｎ−ＭＯＳＦＥＴｓ８９０と９００のゲ
ートはＮ−ＭＯＳＦＥＴ９００のドレインに接続されて
いる。Ｎ−ＭＯＳＦＥＴｓスイッチ８２５と８２６のソ
ース−ドレイン路は、負荷Ｎ−ＭＯＳＦＥＴｓ８９０と
９００と負の供給電圧レールＮＶに直列に接続されてい
る。ＵＰＢ出力電圧によってオフになると、Ｎ−ＭＯＳ
ＦＥＴスイッチ８２５と８２６がバイアス電流の流れを
止め、オペアンプ８３０での電力の浪費を防止する。

【００６３】オペアンプの出力がオフであるＭＯＳＦＥ
Ｔ９２０のソース−ドレイン路はアンプの出力ライン８
３１と負の供給レールＮＶとの間に接続されている。オ
ペアンプの出力ドライバであるＮ−ＭＯＳＦＥＴ９３０
を遮断モードでオフにするべく、Ｎ−ＭＯＳＦＥＴ９２
０はゲート９２１に与えられる遮断信号ＳＤで制御され
る。アンプの出力ライン８３１は抵抗８９８を介して出
力ドライバＭＯＳＦＥＴ９３０のゲート９３１に接続さ
れており、このＦＥＴ９３０のソース−ドレイン路はノ
ード７５３と負の供給レールＮＶとに直列に接続されて
いる。Ｎ−ＭＯＳＦＥＴ９４０のソース−ドレイン路は
アンプの出力ライン８３１と負の供給レールＮＶとの間
に接続されている。Ｎ−ＭＯＳＦＥＴ９４０はゲート９
４１に与えられる電圧ＰＨＩ１で制御され、出力ノード
７６０が高い状態にあるときに高インピーダンス出力ラ
イン８３１に電荷が蓄積することから生じる低レベルの
リーケージを防止する。

【００６４】動作中に、入力ポート３０１に与えられる
入力信号ＩＮの負に向かう電圧遷移の間、電圧レベルシ
フトおよびバイアス供給回路１０で生成される電圧ＰＨ
Ｉ０がＰ−ＭＯＳＦＥＴ８４４をオフにして、定電流源
８０１が電圧ランプライン８０３を介して時間にリニア
にキャパシタ８１１を充電する。キャパシタ８１１が充
電すると、電圧ランプライン８０３でリニアに減少する
電圧がオペアンプ８３０の非反転入力ノード８５１に与
えられる。同時に、フィードバックライン８３３を介し
て検出される出力ノード７６０の電圧がオペアンプ８３
０のＰ−ＭＯＳＦＥＴ８７０の反転入力ゲート８７１に
供給される。この結果、出力ライン８３１の電圧でドラ
イバＮ−ＭＯＳＦＥＴ９３０の駆動出力が、実質電流ゲ
インで負のランプの出力を追従させる。

【００６５】負の電圧しきい値検出器８１５がランプラ
イン８０３の（または出力ノード７６０の）ランプ電圧
の値が所定の電圧に達したことを検出すると、検出器の
出力ＵＰＢの状態が変化し（低くなり）、Ｎ−ＭＯＳＦ
ＥＴスイッチ８２５と８２６をオフにして、負の供給レ
ールバイアス電圧ＮＶをオペアンプ８３０から切り離
す。これによって、出力ライン８３１の電圧はＰＶ近く
まで引き上げられ、駆動Ｎ−ＭＯＳＦＥＴ９３０を急激
にオンにして、ノード７５３を負の供給レールＮＶに下
げる。更に、負の供給レールＮＶをオペアンプ８３０か
ら効果的に引き離すことによって、アンプ８３０がアク
ティブでない状態（過渡状態にないとき）のアンプでの
電力の消費を効果的に押さえる。

【００６６】従来のデジタルラインドライバの欠点は、
本発明の定スルーレート増幅器によって効率よく改善さ
れる。この増幅器は、正確な内部スルーレート制御基準
を有しており、正または負に、向けての信号の急激な変
化を押さえる。スルーレート制御基準は、ラインから切
り離されており、入力信号を確実に追従し、ラインの容
量に関わらず、正確なスルーレートと立ち上がり／立ち
下がり時間のスペックに一致した増幅出力信号でライン
を駆動することが可能である。これに加えて、本発明の
定スルーレート増幅器は、入力信号に応じてある状態か
ら他の状態へラインを迅速に駆動する実質電流を提供す
る一方で、非過渡信号状態間の電力の消費を最小限に押
さえるように構成されている。

【００６７】スルーレートが一定の増幅器は、正確な内
部スルーレート制御基準を持ち、この基準が対応する入
力信号の急激な変化に関連して、正および負に向かう電
圧を発生する。これらのスルーレート規定電圧はライン
から切り離されており、入力信号に正確に追従し、正確
なスルーレートと立ち上がり／立ち下がり時間のスペッ
クに合致する増幅出力信号でラインを駆動することが可
能である。この定スルーレート増幅器は、入力信号に基
づいてある状態から他の状態にラインを迅速に駆動する
実質電流を供給する一方で、非過渡信号状態の時の電力
の消費を最小限に押さえるように構成されている。

【図面の簡単な説明】

【図１】図１は、可変容量負荷を駆動するための従来の
ラインドライバ回路を示す図である。

【図２】本発明のスルーレートが一定である増幅器を示
すブロック図である。

【図３】図２に示す電圧レベルシフトおよびバイアス供
給回路の回路構成を示す図である。

【図４】図２に示すスルーレートが一定の増幅器のスル
ーレート制御及び出力ドライバ部分の第１の実施例の構
成を示す図である。

【図５】図２に示すスルーレートが一定の増幅器のスル
ーレート制御および出力ドライバ部分の第２実施例の構
成を示す図である。

【符号の説明】

１０バイアス供給回路１２出力ライン２０、３０ランプ電圧制御セクション４０、５０ゲイン段３０１入力ポート３１０、３２０、３３０電圧レベルコンバータ３４０ＣＭＯＳＦＥＴインバータ３５０バイアス電圧発生器４００、７００正ランプ制御電圧セクション４０１Ｐ−ＭＯＳＦＥＴ電流源４０３正のランプ電圧ライン４１１、５１１、７１１、８１１キャパシタ４１５しきい値検出器４３０ダーリントン回路４４０、７４０ソースフォロワＮ−ＭＯＳＦＥＴ４５０ＮＰＮエミッタフォロアトランジスタ４６４、７６４抵抗−コンデンサ回路４７０、５４０，７７０、８４０制御クランプ回路４２０、４８０、５２０、６００、７２０ＭＯＳＦ
ＥＴスイッチ５００、８００負のランプ制御セクション５０１定電流源Ｎ−ＭＯＳＦＥＴ５１５負の電圧しきい値検出器５３０、８３０オペアンプ５３１出力ライン５３３、８３３フィードバックライン５５０、５７０、５８０、５９０ＭＯＳＦＥＴ７０１定電流源Ｐ−ＭＯＳＦＥＴ７０３正のランプ電圧ライン７１５正の電圧しきい値検出器７３０ＢｉＭＯＳフォロワトランジスタ対７５０ＮＰＮエミッタフォロワ８０１定電流源Ｎ−ＭＯＳＦＥＴ８０３負のランプ電圧ライン８１５負の電圧しきい値検出器９２０、９４０Ｎ−ＭＯＳＦＥＴ９３０ドライバＮ−ＭＯＳＦＥＴ

Claims

【特許請求の範囲】

【請求項１】負荷から独立したスルーレート基準信号
を発生するスルーレート発生器と、入力信号に応じた出
力信号で前記負荷を駆動するように動作し、前記スルー
レート基準信号に基づくスルーレートを有するドライバ
回路とを具え、前記スルーレート基準信号が変化する電
圧であることを特徴とする負荷を駆動する増幅器。
【請求項２】請求項１に記載の増幅器において、前記
ドライバ回路が、前記変化する電圧を追従し、前記変化
する電圧から前記変化する電圧の出力レベルと異なる所
定の出力レベルに遷移する出力信号で前記負荷を駆動す
るように動作し、前記変化する電圧に追従する前記出力
信号で前記負荷を駆動するときに前記ドライバ回路にバ
イアス電圧を供給し、前記所定のレベルへの前記出力信
号の遷移に応じて前記増幅器の電力の消費を低減する状
態へ切り換わるバイアス回路を具えることを特徴とする
増幅器。
【請求項３】請求項１又は２に記載の増幅器におい
て、前記ドライバ回路が前記出力信号を前記ランプ電圧
に応じた出力電圧として発生する電圧制御電圧源を具
え、前記ドライバ回路が前記電圧制御電圧源を動作不能
にするよう制御しうると共に、所定のしきい値に達した
前記ランプ電圧に応じて前記出力信号を所定の出力信号
レベルに切り換えるスイッチ回路を具え、前記ドライバ
回路が前記ランプ電圧に追従し、前記負荷に電流ゲイン
を供給する出力電圧として出力信号を発生するオペアン
プを具え、前記負荷が可変容量ラインであることを特徴
とする増幅器。
【請求項４】請求項１ないし３のいずれかに記載の増
幅器において、前記スルーレート発生器が、前記入力信
号の第１の極性の遷移に応じて正に向かうランプ電圧を
発生し、前記入力信号の第２の極性の遷移に応じて負に
向かうランプ電圧を発生するように動作し、前記ドライ
バ回路が前記入力信号の急激な変化を前記正に向かうラ
ンプ電圧及び負に向かうランプ電圧に応じて追従する増
幅された出力信号で前記負荷を駆動するように動作する
ことを特徴とする増幅器。
【請求項５】請求項４に記載の増幅器において、前記
ドライバ回路が前記第１のランプ発生器に接続され、前
記正に向かうランプ電圧に応じて規定される固定スルー
レートを有する第１の増幅された出力信号で前記負荷を
駆動するよう動作する第１のドライバ回路と、前記第２
のランプ発生器に接続され前記負に向かうランプ電圧に
応じて規定された固定されたスルーレートを有する第２
の増幅された出力信号で前記負荷を駆動するよう動作す
る第２のドライバ回路とを具え、前記第１及び第２のラ
ンプ発生器と前記第１及び第２のドライバ回路が相補回
路構成を取り、前記第１及び第２のランプ発生器が相補
回路構成を取り、好ましくは前記第１及び第２のドライ
バ回路が異なる回路構成を有することを特徴とする増幅
器。
【請求項６】請求項５に記載の増幅器において、前記
第１のドライバ回路が前記ランプ電圧の一方によって制
御される開ループ出力信号ドライバと、前記ランプ電圧
の第２の電圧によって制御される閉ループ出力信号ドラ
イバとを具えることを特徴とする増幅器。
【請求項７】第１及び第２の入力信号レベル間で遷移
する入力信号に応じて負荷を駆動する回路において、第
１及び第２の極性が逆のランプ電圧を前記負荷から独立
して発生するランプ電圧発生器と、前記ランプ電圧発生
器に接続され、前記第１及び第２のランプ電圧に基づく
スルーレートで、第１及び第２の出力信号レベル間で遷
移する出力信号で前記負荷を駆動するよう動作する出力
ドライバ回路を具えることを特徴とする回路。
【請求項８】請求項７に記載の回路において、前記ラ
ンプ電圧発生器が、前記入力信号の第１の極性の遷移に
応じて正へ向かうランプ電圧を発生するよう動作する第
１のランプ電圧発生回路と、前記入力信号の第２の極性
の遷移に基づいて負に向かうランプ電圧を発生するよう
に動作する第２のランプ電圧発生回路を具え、前記負荷
が可変容量ラインを具えることを特徴とする回路。
【請求項９】請求項８に記載の回路において、前記出
力ドライバ回路がそれぞれのランプ電圧を追従する出力
信号で前記負荷を駆動する時に、前記出力ドライバ回路
にバイアス電流を供給し、前記それぞれのランプ電圧か
ら前記第１及び第２の出力信号レベルの一方への前記出
力信号の遷移に応じて、前記出力ドライバ回路への前記
バイアス電流を減少させるバイアス回路であって、前記
出力ドライバ回路が、それぞれのランプ電圧に応じて出
力電圧としての前記出力信号を発生する電圧制御電圧源
を具えるバイアス回路と、所定のしきい値に達したそれ
ぞれのランプ電圧に応じて、前記電圧制御電圧源を動作
不能に制御可能であり、前記第１及び第２の出力レベル
の一方に前記出力信号を切り換えるように動作するスイ
ッチング回路を具えることを特徴とする回路。
【請求項１０】請求項９に記載の回路において、前記
出力ドライバ回路が前記ランプ電圧を追従し、前記負荷
に実質電流ゲインを供給する出力電圧として出力信号を
発生するオペアンプを具え、このオペアンプが前記ラン
プ電圧を受けるように接続された第１の入力と、前記出
力信号をモニタするように接続された第２の入力と、前
記ランプ電圧を追従し、前記負荷に実質電流ゲインを供
給する出力電圧を供給する出力とを具え、前記出力ドラ
イバ回路が、前記第１のランプ電圧発生器に接続され、
前記正に向かうランプ電圧に基づいて規定された第１の
スルーレートを有する第１の増幅された出力信号で前記
負荷を駆動するように動作する第１のドライバ回路と、
前記負に向かうランプ電圧に基づいて規定された第２の
スルーレートを有する第２の増幅された出力信号で前記
負荷を駆動するように動作する第２のドライバ回路とを
具えることを特徴とする回路。
【請求項１１】第１及び第２の入力レベル間で遷移す
る入力信号に基づいて負荷を駆動する方法において、（ａ）前記負荷から独立したランプ電圧を発生するステ
ップと、（ｂ）前記ランプ電圧に基づいたスルーレートで第１及
び第２の出力信号レベル間の遷移する出力信号で前記負
荷を駆動するステップを具え、ステップ（ｂ）が、前記入力信号の遷移の一部に対する
前記ランプ電圧を追従する出力信号で前記負荷を駆動し
前記第１及び第２の出力信号レベルの一方に前記出力信
号を切り換えるステップを具え、更にステップ（ｂ）が
所定のしきい値に達した前記ランプ電圧に応じて前記第
１及び第２の信号レベルの一方に前記出力信号を切り換
えるステップを具えることを特徴とする負荷を駆動する
方法。
【請求項１２】請求項１１に記載の負荷を駆動する方
法において、前記ステップ（ｂ）が、前記出力信号を前
記ランプ電圧の変化レートより早いレートで前記ランプ
電圧から前記第１及び第２の信号レベルへ遷移させるス
テップと、好ましくは、前記入力信号の第１の極性の遷
移に応じて、正へ向かうランプ電圧を発生するステップ
と、前記入力信号の第２の極性の遷移に応じて負に向か
うランプ信号を発生するステップとを具え、前記負荷が
可変容量ラインを具えることを特徴とする負荷を駆動す
る方法。