JP2000270226A - 画像処理装置および画像処理方法 - Google Patents

Abstract

(57)【要約】 【課題】 ページに含まれている余白により無駄にメモ
リを使用することなく、高速に画像処理を行うことがで
きる画像処理装置を提供する。 【解決手段】 ＭＰＵ１は、ＩＩＴ２によって読み取ら
れたページを所定数のピクセルからなる複数のブロック
に分割した場合に、画像を含むブロックを特定し、それ
らのブロックのハーフトーン処理を画像プロセッサ４に
指令する。画像プロセッサ４は、ＭＰＵ１によって特定
されたブロックを処理対象とし、ハーフトーン処理を実
行する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、画像を含むペー
ジを複数のブロックに分割して高速に画像処理を行う画
像処理装置および画像処理方法に関する。

【０００２】

【従来の技術】１ページ分の画像データを複数の領域に
分割し、ハーフトーン処理（階調処理）や圧縮伸張処理
等の画像処理を実行する画像処理装置が知られている。
かかる画像処理装置によれば、画像処理に必要なメモリ
容量を低減し、かつ、処理を高速化することができる。
例えば特開平５−９１３４１号公報に開示された画像処
理装置は、複数の圧縮伸張器と、各圧縮伸張器に対応し
た複数の小容量一時的データ格納装置と、共用の大容量
符号化データ格納手段とを有している。この画像処理装
置では、１ページの画像を分割した個々の画像の処理
（例えば圧縮処理）が各圧縮伸張器によって行われ、各
圧縮伸張器から得られる符号化データが、各々に対応し
た小容量一時的データ格納装置を介して大容量符号化デ
ータ格納手段に転送される。従って、この画像処理装置
によれば、１ページ分の画像データを高速に処理するこ
とができるのである。

【０００３】

【発明が解決しようとする課題】ところで、上述した従
来の画像処理装置は、ページが全て文字や図柄などの画
像データによって構成されていることを前提としていた
ため、ページ内に大きな余白があり、階調処理等の必要
な画像データがページ内の一部であるような場合であっ
ても、ページ全体の画像処理を行ってしまう。このた
め、余白の部分について無駄にメモリを使用し、かつ、
演算処理時間も無駄に費してしまうという問題があった

【０００４】この発明は以上説明した事情に鑑みてなさ
れたものであり、ページに含まれている余白により無駄
にメモリを使用することなく、高速に画像処理を行うこ
とができる画像処理装置および画像処理方法を提供する
ことを目的としている。

【０００５】

【課題を解決するための手段】この発明は、ページを所
定数のピクセルからなる複数のブロックに分割した場合
に、画像を含むブロックを特定するブロック特定手段
と、前記ブロック特定手段によって特定された前記ブロ
ックに対する画像処理を行う画像処理手段とを具備する
ことを特徴とする画像処理装置を提供するものである。

【０００６】かかる画像処理装置によれば、ページが所
定数のピクセルからなるブロックに分割され、これらの
各ブロックのうち画像が存在するブロックのみについて
画像処理が行われる。従って、画像処理に必要なメモリ
容量、演算量、処理時間を低減することができる。

【０００７】

【発明の実施の形態】以下、図面を参照し、本発明の実
施の形態について説明する。 Ａ．第１の実施形態 図１はこの発明の第１の実施形態である画像処理装置の
構成を示すブロック図である。この画像処理装置は、例
えば複写機として用いられるものであり、装置内の各部
を制御するマイクロプロセッサユニット（以下、ＭＰＵ
という）１と、原稿から画像を読み取り、画像データを
出力する画像入力装置（以下、ＩＩＴという）２と、Ｉ
ＩＴ２から出力された画像データを記憶する画像メモリ
３と、画像メモリ３に記憶された画像データに対する画
像処理を行う画像プロセッサ４と、画像プロセッサ４が
画像処理を行う際にワークメモリとして使用されるＲＡ
Ｍ５と、画像プロセッサ４から出力される画像データを
受け取り、例えば用紙への印刷など、画像データの出力
処理を行う画像出力装置（以下、ＩＯＴという）６と、
画像データや各種制御情報を記憶するためのハードディ
スク装置（以下、ＨＤＤという）７と、画像メモリ３と
他の装置（例えばＩＩＴ２、画像処理部４−１〜４−
ｎ）との間で行われる画像データのＤＭＡ転送の制御を
行うＤＭＡＣ８とを有している。

【０００８】本実施形態では、ＩＩＴ２によって読み取
られ、画像メモリ３に記憶された１ぺージ分の画像デー
タをＭＰＵ１が各々一定個数のピクセルからなる複数の
ブロックに分割する。これらの各ブロックには、文字や
図柄などの画像を含むものの他、余白のみからなるもの
がある。ＭＰＵ１は、ページ内における画像のオフセッ
ト位置（例えば画像の左上の位置）と大きさから、これ
らのブロックのうち画像を含むブロックを求め、その画
像処理を画像プロセッサ４に命じる。この画像プロセッ
サ４は、３２ビットのプロセッサであり、ＭＰＵ１から
の指令に従い、時分割制御により最大ｎブロック分の画
像処理４−１〜４−ｎを並列実行する。

【０００９】図２は本実施形態において行われる画像処
理の一例であるハーフトーン処理を示すフローチャート
である。以下、このフローチャートに従い、本実施形態
の動作について説明する。

【００１０】本実施形態において、ＭＰＵ１は、例えば
画像処理装置の電源投入時等、所定の契機を捉えて、ス
テップＳ１１〜Ｓ１４までの処理を実行する。

【００１１】まず、ＭＰＵ１は、ディザマトリックスの
入力処理を実行し、この入力処理において例えばＨＤＤ
６からディザマトリックスを読み出す（ステップＳ１
１）。このディザマトリックスは、例えば２５６階調の
画像データを２値の画像データに変換するための閾値を
マトリックス化したものであり、変換後の２値画像デー
タが元の画像データの階調を反映したものとなるように
ディザマトリックスの要素たる各閾値が定められてい
る。図３（ａ）はこのディザマトリックスを例示するも
のである。本実施形態では、この図３（ａ）に示すよう
に、８×８ピクセルに対応したディザマトリックスを用
いる。なお、このディザマトリックスは、複数種類のも
のを予めＨＤＤ６内に記憶しておき、ユーザによって指
定されたものをこのステップＳ１１において読み出すよ
うにしてもよい。

【００１２】次に、ＭＰＵ１は、ＲＡＭ５の全記憶エリ
アのうちハーフトーン処理に利用可能なエリアのサイズ
を取得する（ステップＳ１２）。次に、ＭＰＵ１は、ス
テップＳ１２において求めたメモリサイズに基づき、画
像処理４−１〜４−ｎにおいて取り扱うブロックのサイ
ズを決定する（ステップＳ１３）。本実施形態では、画
像プロセッサ４として３２ビットのプロセッサを使用し
ているので、このステップＳ１３では、画像プロセッサ
４における演算処理の便宜を考え、１ブロックのサイズ
を３２×３２ピクセルの自然数倍のサイズの中から選択
するようにしている。

【００１３】次に、ＭＰＵ１は、上記ディザマトリック
スを横方向に４回繰り返し、これを縦方向に４回繰り返
すことにより、図３（ｂ）に例示する３２×３２ピクセ
ル分のハーフトーン処理用ブロックを生成する。次に、
ＭＰＵ１は、このハーフトーン処理用ブロックにより、
「０」〜「２５５」までの２５６階調分のディザマトリ
ックスパターンを生成し、ＲＡＭ５に書き込む。図４は
この２５６階調分のディザマトリックスパターンを例示
した図である。各ディザマトリックスパターンは、３２
×３２ピクセル分の２値データからなる。各階調ｋ（ｋ
＝「０」〜「２５５」）に対応したディザマトリックス
パターンにおいて、各ピクセル位置に対応した２値デー
タは、階調ｋをハーフトーン処理用ブロック（図３
（ｂ））における当該ピクセル位置に対応した閾値によ
って２値化したものとなっている（以上、ステップＳ１
４）。

【００１４】そして、所定のスイッチ操作により、複写
開始の指示がＭＰＵ１に与えられると、ＭＰＵ１は、以
下説明するようにステップＳ２１〜Ｓ２８の処理を実行
する。まず、ＭＰＵ１は、ＩＩＴ２に対し、原稿の画像
を読み取るべき旨の指令を送る（ステップＳ２１）。こ
の結果、ＩＩＴ２によって原稿の画像が読み取られ、１
ページ分の画像データがＤＭＡＣ８を介して画像メモリ
３に転送される。

【００１５】次にＭＰＵ１は、画像プロセッサ４の処理
対象とするページサイズを求める（ステップＳ２２）。
ここで、最初は原稿の用紙サイズがページサイズとして
設定される。次にＭＰＵ１は、ステップＳ２２において
設定したページサイズがブロックサイズのｎ倍（ｎは自
然数）であるか否かを判断し（ステップＳ２３）、ｎ倍
でない場合にはｎ倍に一致するようにページサイズの拡
張を行う（ステップＳ２４）。さらに具体的に説明する
と、これらのステップでは、ページサイズと同じかこれ
から僅かにはみ出るように、ブロックを縦方向および横
方向に適当な数だけ並べて矩形の枠を生成する。そし
て、これらのブロックからなる矩形の枠をページサイズ
とするのである。

【００１６】ステップＳ２２〜Ｓ２４の処理を終了する
と、ＭＰＵ１は、画像メモリ３内の画像データを参照
し、ステップＳ２２〜Ｓ２４において決定したページサ
イズのページ内における画像のオフセット位置（例えば
画像の左上の点のページ内座標）と、その画像の大きさ
とを求める（ステップＳ２５）。。

【００１７】次に、ＭＰＵ１は、画像メモリ３内の画像
データからブロックの切り出しを行う（ステップＳ２
６）。ここで、図５を参照し、このステップＳ２６にお
けるブロック切り出し処理の内容を説明する。まず、図
５に示す例では、４×６個のブロックＢｊｋ（ｊ＝１〜
６、ｋ＝１〜４）によって１ページが構成されている。
そして、このページ内のブロックＢ２２、Ｂ２３、Ｂ３
２、Ｂ３３、Ｂ４２およびＢ４３からなる矩形の枠内に
処理対象たる画像が含まれている。ＭＰＵ１は、既に説
明したステップＳ２５の処理において、この画像のオフ
セット位置Ｐと大きさを取得している。そこで、ＭＰＵ
１は、ステップＳ２６において、このオフセット位置Ｐ
および画像の大きさに基づいて、画像の存在するブロッ
クＢ２２、Ｂ２３、Ｂ３１、Ｂ３３、Ｂ４２およびＢ４
３を求め、これらの各ブロックに対応した画像データを
各ブロック毎に画像メモリ３から読み出す。ここで、ペ
ージ内のブロックには、文字や図柄等の画像に対応した
画像データの他、余白に対応した画像データを含むもの
もある。しかし、このステップＳ２６においてＭＰＵ１
は、そのような余白を含むブロックであっても、ブロッ
クの一部に何等かの画像が含まれている限り、当該ブロ
ック全体の画像データを画像メモリ３から読み出すので
ある。以上がステップＳ２６におけるブロック切り出し
処理の詳細である。

【００１８】次にＭＰＵ１は、画像プロセッサ４に対
し、ステップＳ２６において切り出した各ブロックにつ
いてのハーフトーン処理を指令する（ステップＳ２
７）。画像プロセッサ４は、この指令に従い、ステップ
Ｓ２６において切り出した各ブロックに対応したハーフ
トーン処理を時分割制御により並列実行する。

【００１９】ここで、図６（ａ）および（ｂ）を参照
し、このステップＳ２７におけるハーフトーン処理につ
いて説明する。図６（ａ）に示すように、ハーフトーン
処理の対象である個々のブロックは、各々３２個のピク
セルからなる３２本のラインｙｈ（ｙｈ＝１〜３２）に
よって構成されている。各ブロックに対応したハーフト
ーン処理では、この３２本のラインｙｈ（ｙｈ＝１〜３
２）の各々について、１ラインを構成する３２ピクセル
分の画像データを３２ビットの２値データに変換する。
具体的には、各ラインｙｈ（ｙｈ＝１〜３２）毎に、以
下説明する処理〜を実行する。図６（ｂ）にはこれ
らの各処理〜の内容が例示されている。

【００２０】左側マスクデータの生成 まず、ラインｙｈに対応した３２ピクセル分の画像デー
タを第１ピクセルから第３２ピクセルまで順次見て行
き、文字や図柄などの画像の始点を求める。そして、こ
の始点に対応したビット位置ｈｓｘから第３２ビットま
での各ビットが“１”、ビット位置ｈｓｘよりも前の各
ビットが“０”である３２ビットの左側マスクデータを
生成する。

【００２１】右側マスクデータの生成 次に、ラインｙｈに対応した３２ピクセル分の画像デー
タにおける文字や図柄などの画像の終点を求める。そし
て、この終点に対応したビット位置ｈｅｘまでの各ビッ
トが“１”、ビット位置ｈｅｘよりも後の各ビットが
“０”である３２ビットの右側マスクデータを生成す
る。

【００２２】マスクデータの生成 次に、上記左側マスクデータおよび右側マスクデータの
対応するビット同士の論理積を求め、３２ビットのマス
クデータを生成する。この３２ビットのマスクデータに
おいて、画像の存在する領域に対応した各ビットは
“１”となっており、その画像の左側または右側に余白
がある場合には、その余白に対応した各ビットが“０”
となっている。

【００２３】反転マスクデータの生成 次に、上記マスクデータの各ビットの“１”／“０”を
反転し、３２ビットの反転マスクデータを生成する。こ
の反転マスクデータは、ハーフトーン処理の対象である
画像の存在する範囲（以下、描画範囲という）の各ビッ
トが“０”、余白に対応した各ビットが“１”となって
いる。

【００２４】背景データの準備 次に、所定の背景パターンに対応した１ライン分の２値
データを用意する。

【００２５】背景データの生成 次に、上記処理において用意した２値データと、上記
処理において求めた反転マスクデータとの論理積をと
ることにより、３２ビットの背景データを生成する。こ
の背景データは、描画範囲の各ビットが“０”、それ以
外の各ビットは背景パターンに対応した２値データと同
じ値になっている。

【００２６】画像データの２値化 次に、下記式のビット演算を実行することにより、ライ
ンｙｈに対応した３２ピクセル分の画像データを３２ビ
ットの２値データに変換する。 for ( sdata=0, i=hsx ; i <= hex ; p++, i++){ sdata |= (rst_thval_default_4comp [*p][yh] & rst_t_mask_ary32[i] ; }

【００２７】上記式において、sdataは、２値化後の３
２ビットのデータである。上記式では、このsdataを
「０」（すなわち、３２ビット全て“０”）に初期設定
した後、インデックスｉをhsxからhexまで変化させ、上
記｛｝内の処理を繰り返す。また、上記｛｝内の処理を
１回行う毎にｐおよびｉを１ずつインクリメントする。
ここで、ｐは、ラインｙｈを構成する３２ピクセルのう
ち処理対象とするピクセルを指定するインデックスであ
る。

【００２８】上記｛｝内の処理では、配列要素rst_thva
l_default_4comp [*p][yh]と、配列要素rst_t_mask_ary
32[i]との論理積をとり、その結果とsdataとの論理和を
新たなsdataとしている。

【００２９】ここで、配列rst_thval_default_4comp
は、上述したステップＳ１４において生成されたディザ
マトリックスパターンであり、「０」〜「２５５」まで
の全階調数×３２の大きさの２次元配列である。各配列
要素rst_thval_default_4comp[*p][yh]は、各々３２ビ
ットのデ−タであり、ある階調＊ｐに対応した３２×３
２ピクセルのディザマトリックスパターンのうちライン
ｙｈに対応した３２ピクセル分の２値データである。ま
た、＊ｐは、ラインｙｈに対応した３２ピクセル分の画
像データのうちｙｈピクセル目のものの値であり、
「０」〜「２５５」の範囲の値をとりうる。

【００３０】また、rst_t_mask_ary32は、３２個の３２
ビットデータからなる１次元配列であり、rst_t_mask_a
ry32[i]はそのｉ番目の配列要素である。各配列要素rst
_t_mask_ary32[i]は、第ｉビットのみが“１”で、他の
３１ビットは全て“０”となっている。

【００３１】上記｛｝内の演算では、着目しているピク
セル（ｐ（またはｉ）、ｙｈ）の画像データ＊ｐの階調
に対応したディザマトリックスパターンのうちそのピク
セルを含むラインｙｈに対応した３２ビットの配列要素
rst_thval_default_4comp [*p][yh]と、着目しているビ
ット位置ｉに対応したrst_t_mask_ary32[i]との論理積
をとる。この結果、第ｉビットが３２ビットデータの第
ｉビットと同一内容であり、他のビットは“０”となっ
た３２ビットのデータが得られる。この３２ビットのデ
ータと、sdataとの間で、対応するビット同士の論理和
を求め、その結果得られる３２ビットのデータを新たな
sdataとする。これが上記｛｝内の演算の内容である。

【００３２】上記式では、この演算処理をｈｓｘからｈ
ｅｘまでの全てのｉについて実行するのである。この結
果、ラインｙｈに対応した３２ピクセル分の２値データ
ｓｄａｔａが得られる。

【００３３】２値データ出力 次に、上記処理において求めた背景データと、上記処
理において求めた２値データｓｄａｔａとの論理和を
とり、その結果をラインｙｈに対応したハーフトーン処
理済み２値データとして、ＲＡＭ５内のバッファエリア
に書き込む。

【００３４】各ブロックに対応したハーフトーン処理で
は、以上の処理〜を当該ブロック内の各ラインｙｈ
（ｙｈ＝１〜３２）毎に実行する。この結果、画像を含
む各ブロック（図５に示す例ではブロックＢ２２、Ｂ２
３、Ｂ３２、Ｂ３３、Ｂ４２およびＢ４３）について、
ハーフトーン処理のなされた２値データがＲＡＭ５のバ
ッファエリア内に得られる。以上がステップＳ２７のハ
ーフトーン処理の詳細である。

【００３５】このステップＳ２７が終了すると、画像プ
ロセッサ４は、ＲＡＭ５内のハーフトーン処理済みの２
値データをＩＯＴ６に転送する。ＩＯＴ６は、この２値
化データの印刷などの出力処理を行う（ステップＳ２
８）。

【００３６】以上説明したように、本実施形態によれ
ば、ＩＩＴ２によって読み取られたページが所定数のピ
クセルからなるブロックに分割され、これらの各ブロッ
クのうち画像が存在するブロックのみについてハーフト
ーン処理が行われる。従って、ハーフトーン処理に必要
なメモリ容量、演算量、処理時間を低減することができ
る。

【００３７】Ｂ．第２の実施形態 図７はこの発明の第２の実施形態である画像処理方法を
示すフローチャートである。上記第１の実施形態は、本
発明をハーフトーン処理に適用したものであったが、本
実施形態は本発明に係る画像処理方法を画像の圧縮処理
に適用したものである。本実施形態に係る画像処理方法
は、上記第１の実施形態（図１）と同一のハードウェア
により実施可能である。

【００３８】図７において、図２のフロー中の各ステッ
プと対応するステップには同一の符号Ｓｘｘが付されて
いる。この図７に示す画像処理方法では、図２における
ステップＳ２７のハーフトーン処理がステップＳ２７Ａ
の圧縮処理に置き換えられ、また、図２におけるステッ
プＳ１１およびＳ１４が削除されている。他の点につい
ては、図２に示すフローと同様である。

【００３９】本実施形態によれば、ＩＩＴによって読み
取られたページが所定数のピクセルからなるブロックに
分割され、これらの各ブロックのうち画像が存在するブ
ロックのみについて圧縮処理が行われる。従って、圧縮
処理に必要なメモリ容量、演算量、処理時間を低減する
ことができる。なお、上記実施形態では本発明を圧縮処
理に適用した場合を例に挙げたが、これに限らず、伸張
処理にも適用し得ることは言うまでもない。

【００４０】

【発明の効果】以上説明したように、この発明に係る画
像処理装置によれば、ページを所定数のピクセルからな
る複数のブロックに分割し、これらのブロックのうち画
像を含むブロックを特定するブロック特定手段と、前記
ブロック特定手段によって特定された前記ブロックに対
する画像処理を行う画像処理手段とを設けたので、画像
処理に必要なメモリ容量、演算量、処理時間を低減する
ことができるという効果がある。

【図面の簡単な説明】

【図１】 この発明の第１の実施形態である画像処理装
置の構成を示すブロック図である。

【図２】 同実施形態の動作を示すフローチャートであ
る。

【図３】 同実施形態において用いられるディザマトリ
ックスおよびハーフトーン処理用ブロックを例示する図
である。

【図４】 同実施形態において用いられるディザマトリ
ックスパターンを例示する図である。

【図５】 同実施形態におけるブロック切り出し処理を
説明する図である。

【図６】 同実施形態におけるハーフトーン処理を説明
する図である。

【図７】 この発明の第２の実施形態である画像処理方
法を示すフローチャートである。

【符号の説明】

１……ＭＰＵ（特定手段）、４……画像プロセッサ（画
像処理手段）、５……ＲＡＭ、３……画像メモリ、２…
…ＩＩＴ、６……ＩＯＴ、７……ＨＤＤ、８……ＤＭＡ
Ｃ。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ページを所定数のピクセルからなる複数
   のブロックに分割した場合に、画像を含むブロックを特
   定するブロック特定手段と、 前記ブロック特定手段によって特定された前記ブロック
   に対する画像処理を行う画像処理手段とを具備すること
   を特徴とする画像処理装置。
2. 【請求項２】 前記ブロック特定手段は、前記ページに
   おける前記画像のオフセット位置と大きさとから当該画
   像を含む前記ブロックを特定することを特徴とする請求
   項１に記載の画像処理装置。
3. 【請求項３】 前記画像処理は、所定個数のピクセルの
   集合を一単位として実行されるものであり、前記ブロッ
   クをこの一単位であるピクセルの集合のｎ倍（ｎは自然
   数）の大きさにしたことを特徴とする請求項１または２
   に記載の画像処理装置。
4. 【請求項４】 前記画像処理手段は、前記ブロックの１
   ／ｎの大きさのピクセルの集合を一単位としたハーフト
   ーン処理を実行することを特徴とする請求項３に記載の
   画像処理装置。
5. 【請求項５】 前記画像処理手段は、前記ブロックの１
   ／ｎの大きさのピクセルの集合を一単位とした圧縮処理
   または伸張処理を実行することを特徴とする請求項３に
   記載の画像処理装置。
6. 【請求項６】 前記ブロックの自然数倍の大きさとなる
   ように前記ページを設定するページ設定手段を具備する
   ことを特徴とする請求項１〜５のいずれか１の請求項に
   記載の画像処理装置。
7. 【請求項７】 ページを所定数のピクセルからなる複数
   のブロックに分割し、これらのブロックのうち画像を含
   むブロックを特定する過程と、 少なくともこの特定された前記ブロックを処理対象と
   し、かつ、当該ブロックが余白を含む場合にはその余白
   をも処理対象に含めて画像処理を行う過程とを具備する
   ことを特徴とする画像処理方法。