JP2000269907A - 階層分割装置及び階層分割方法 - Google Patents
階層分割装置及び階層分割方法Info
- Publication number
- JP2000269907A JP2000269907A JP7472499A JP7472499A JP2000269907A JP 2000269907 A JP2000269907 A JP 2000269907A JP 7472499 A JP7472499 A JP 7472499A JP 7472499 A JP7472499 A JP 7472499A JP 2000269907 A JP2000269907 A JP 2000269907A
- Authority
- JP
- Japan
- Prior art keywords
- data
- hierarchical
- reading
- hierarchy
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【課題】固定の情報量枠に占める真のデータ量の減少を
抑制し、受信回路の規模の大型化を抑制する。 【解決手段】階層化データ１１を階層に対応して記録す
るための複数・メモリ１と、階層に対応する書込出制御
信号２１に基づいて階層化データ１１、Ｄｎを複数・メ
モリ１の対応階層に書き込むための書込制御回路２と、
階層に対応する書込制御信号２１に基づいて階層化デー
タ１１を複数・メモリ１の対応階層から読み出すための
読出制御回路３とからなる。階層ごとに書き込み階層ご
とに読み出すので、その読出の信号処理がシンプルであ
り、その結果、固定の情報量枠に占める真のデータ量の
減少を抑制することができ、且つ、受信回路の規模の大
型化を抑制することができる。
抑制し、受信回路の規模の大型化を抑制する。 【解決手段】階層化データ１１を階層に対応して記録す
るための複数・メモリ１と、階層に対応する書込出制御
信号２１に基づいて階層化データ１１、Ｄｎを複数・メ
モリ１の対応階層に書き込むための書込制御回路２と、
階層に対応する書込制御信号２１に基づいて階層化デー
タ１１を複数・メモリ１の対応階層から読み出すための
読出制御回路３とからなる。階層ごとに書き込み階層ご
とに読み出すので、その読出の信号処理がシンプルであ
り、その結果、固定の情報量枠に占める真のデータ量の
減少を抑制することができ、且つ、受信回路の規模の大
型化を抑制することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、階層分割装置及び
階層分割方法に関し、特に、多チャンネル・多重化ディ
ジタル化衛星放送の受信機の階層分割装置及び階層分割
方法に関する。
階層分割方法に関し、特に、多チャンネル・多重化ディ
ジタル化衛星放送の受信機の階層分割装置及び階層分割
方法に関する。
【０００２】
【従来の技術】ディジタル化衛星放送は、多チャンネル
・多重化が促進されている。その促進は、ＭＰＥＧ２
（動画像圧縮群２）のような標準仕様によるデータ圧縮
・多重化により行われている。そのようなディジタル多
重化による通信には、送受信データ量の確保と送受信処
理の簡易化が望まれる。送受信データ量の確保と送受信
処理の簡易化のための技術として、いくつかの階層に分
かれ多重化されたデータ列を制御回路が有する情報に従
って階層毎にメモリに書き込み、読み出し時に変調方式
毎のクロックレートでそのデータをそのメモリから読み
出すＭＰＥＧ２のトランスポートストリーム・データの
階層分割メモリが、特開平１０−２０９９９４号で知ら
れている。
・多重化が促進されている。その促進は、ＭＰＥＧ２
（動画像圧縮群２）のような標準仕様によるデータ圧縮
・多重化により行われている。そのようなディジタル多
重化による通信には、送受信データ量の確保と送受信処
理の簡易化が望まれる。送受信データ量の確保と送受信
処理の簡易化のための技術として、いくつかの階層に分
かれ多重化されたデータ列を制御回路が有する情報に従
って階層毎にメモリに書き込み、読み出し時に変調方式
毎のクロックレートでそのデータをそのメモリから読み
出すＭＰＥＧ２のトランスポートストリーム・データの
階層分割メモリが、特開平１０−２０９９９４号で知ら
れている。
【０００３】ＭＰＥＧ２のトランスポートストリーム
（ＴＳ）の数本が多重化されたデータを数階層に分割し
て処理し、更に、それをバケット単位の固まりから別の
フォーマットデータに変換して伝送し、受信側でデフォ
ーマットし分割してパケット単位のデータ列に戻す処理
を行うこのような階層分割記憶装置は、受信側装置の出
力パケットデータ列及び階層毎のデータ挿入位置が送信
側で入力されたパケット列と一致している必要がある。
例えば、データ内にパケット番号をつけたＩＤデータを
つけて送信する場合、それを処理フォーマット変換して
伝送し受信側で逆の処理を行ってＩＤを検出し、各階層
出力データのＩＤを比較して出力の並びを元のデータ列
に戻すことは可能であるが、そのＩＤの付加による伝送
はその伝送量が増大し、固定の情報量枠に占める真のデ
ータ量がそれだけ減少してしまい、更に、ＩＤ検出のた
めの回路が必要である受信回路の回路規模が大きくなっ
てしまう。
（ＴＳ）の数本が多重化されたデータを数階層に分割し
て処理し、更に、それをバケット単位の固まりから別の
フォーマットデータに変換して伝送し、受信側でデフォ
ーマットし分割してパケット単位のデータ列に戻す処理
を行うこのような階層分割記憶装置は、受信側装置の出
力パケットデータ列及び階層毎のデータ挿入位置が送信
側で入力されたパケット列と一致している必要がある。
例えば、データ内にパケット番号をつけたＩＤデータを
つけて送信する場合、それを処理フォーマット変換して
伝送し受信側で逆の処理を行ってＩＤを検出し、各階層
出力データのＩＤを比較して出力の並びを元のデータ列
に戻すことは可能であるが、そのＩＤの付加による伝送
はその伝送量が増大し、固定の情報量枠に占める真のデ
ータ量がそれだけ減少してしまい、更に、ＩＤ検出のた
めの回路が必要である受信回路の回路規模が大きくなっ
てしまう。
【０００４】固定の情報量枠に占める真のデータ量の減
少を抑制し、受信回路の回路規模の大型化を抑制するこ
とが望まれる。
少を抑制し、受信回路の回路規模の大型化を抑制するこ
とが望まれる。
【０００５】
【発明が解決しようとする課題】本発明の課題は、固定
の情報量枠に占める真のデータ量の減少を抑制すること
ができ、且つ、受信回路の規模の大型化を抑制すること
ができる階層分割装置及び階層分割方法を提供すること
にある。
の情報量枠に占める真のデータ量の減少を抑制すること
ができ、且つ、受信回路の規模の大型化を抑制すること
ができる階層分割装置及び階層分割方法を提供すること
にある。
【０００６】
【課題を解決するための手段】その課題を解決するため
の手段が、下記のように表現される。その表現中の請求
項対応の技術的事項には、括弧（）つきで、番号、記号
等が添記されている。その番号、記号等は、請求項対応
の技術的事項と実施の複数・形態のうちの少なくとも１
つの形態の技術的事項との一致・対応関係を明白にして
いるが、その請求項対応の技術的事項が実施の形態の技
術的事項に限定されることを示すためのものではない。
の手段が、下記のように表現される。その表現中の請求
項対応の技術的事項には、括弧（）つきで、番号、記号
等が添記されている。その番号、記号等は、請求項対応
の技術的事項と実施の複数・形態のうちの少なくとも１
つの形態の技術的事項との一致・対応関係を明白にして
いるが、その請求項対応の技術的事項が実施の形態の技
術的事項に限定されることを示すためのものではない。
【０００７】本発明による階層分割装置は、階層化デー
タを階層に対応して記録するための複数・メモリ（１，
１−Ｎ）と、階層に対応する書込制御信号（２１）に基
づいて階層化データ（１１、Ｄｎ）を複数・メモリ
（１）の対応階層に書き込むための書込制御回路（２）
と、階層に対応する書込制御信号（２１）に基づいて階
層化データ（１１）を複数・メモリ（１）の対応階層か
ら読み出すための読出制御回路（３）とからなる。階層
ごとに書き込み階層ごとに読み出すので、その読出の信
号処理がシンプルであり、その結果、固定の情報量枠に
占める真のデータ量の減少を抑制することができ、且
つ、受信回路の規模の大型化を抑制することができる。
タを階層に対応して記録するための複数・メモリ（１，
１−Ｎ）と、階層に対応する書込制御信号（２１）に基
づいて階層化データ（１１、Ｄｎ）を複数・メモリ
（１）の対応階層に書き込むための書込制御回路（２）
と、階層に対応する書込制御信号（２１）に基づいて階
層化データ（１１）を複数・メモリ（１）の対応階層か
ら読み出すための読出制御回路（３）とからなる。階層
ごとに書き込み階層ごとに読み出すので、その読出の信
号処理がシンプルであり、その結果、固定の情報量枠に
占める真のデータ量の減少を抑制することができ、且
つ、受信回路の規模の大型化を抑制することができる。
【０００８】本発明による階層分割装置は、更に、階層
化データ（１１）の部分データを時系列で対応階層に書
き込むためのライトアドレスカウンタ（３３）と、階層
化データ（１１）の部分データを時系列で対応階層から
読み出すためのリードアドレスカウンタ（３７）とから
なる。時系列で書き込みと読み出しを対応させているの
で、その読出の信号処理が更にシンプルである。
化データ（１１）の部分データを時系列で対応階層に書
き込むためのライトアドレスカウンタ（３３）と、階層
化データ（１１）の部分データを時系列で対応階層から
読み出すためのリードアドレスカウンタ（３７）とから
なる。時系列で書き込みと読み出しを対応させているの
で、その読出の信号処理が更にシンプルである。
【０００９】本発明による階層分割装置は、階層化され
ている多重化データ列Ｄｎを階層別に分割するステップ
と、そのステップにより分割された階層別データＤｎを
階層別時系列データＤｎｓとして対応階層メモリに時系
列に書き込むための書込ステップと、階層別時系列デー
タＤｎｓを時系列に対応する時系列で読み出すための読
出ステップとからなる。
ている多重化データ列Ｄｎを階層別に分割するステップ
と、そのステップにより分割された階層別データＤｎを
階層別時系列データＤｎｓとして対応階層メモリに時系
列に書き込むための書込ステップと、階層別時系列デー
タＤｎｓを時系列に対応する時系列で読み出すための読
出ステップとからなる。
【００１０】更に、階層別時系列データＤｎｓが一定量
になったときに一定量書込信号を生成するためのステッ
プからなる。その読出ステップは、一定量書込信号に基
づいて階層別時系列データＤｎｓを読み出すステップで
ある。その読出ステップは、又、階層に対応する変調方
式により階層別時系列データＤｎｓを読み出すステップ
である。更に、その読出ステップは、階層に対応する変
調方式のｃｌｋレートで階層別時系列データＤｎｓを読
み出すステップである。
になったときに一定量書込信号を生成するためのステッ
プからなる。その読出ステップは、一定量書込信号に基
づいて階層別時系列データＤｎｓを読み出すステップで
ある。その読出ステップは、又、階層に対応する変調方
式により階層別時系列データＤｎｓを読み出すステップ
である。更に、その読出ステップは、階層に対応する変
調方式のｃｌｋレートで階層別時系列データＤｎｓを読
み出すステップである。
【００１１】
【発明の実施の形態】図に一致対応して、本発明による
階層分割装置の実施の形態は、メモリ回路群が制御回路
とともに設けられている。そのメモリ回路（群）１に
は、図１に示されるように、入力信号である多重化され
た多重化データ１１が入力される。メモリ回路群１は、
第１階層メモリ回路１−１と、第２階層メモリ回路１−
２と、第３階層メモリ回路１−３とから形成されてい
る。多重化データ１１がその階層ごとにそれらに書き込
まれ、メモリ回路群１がその階層ごとにそれから読み出
される。
階層分割装置の実施の形態は、メモリ回路群が制御回路
とともに設けられている。そのメモリ回路（群）１に
は、図１に示されるように、入力信号である多重化され
た多重化データ１１が入力される。メモリ回路群１は、
第１階層メモリ回路１−１と、第２階層メモリ回路１−
２と、第３階層メモリ回路１−３とから形成されてい
る。多重化データ１１がその階層ごとにそれらに書き込
まれ、メモリ回路群１がその階層ごとにそれから読み出
される。
【００１２】その階層分割装置には、更に、階層ごとに
多重化データ１１をメモリ回路群１に書き込むための書
込制御を行うメモリ書込制御回路２と、階層ごとに多重
化データ１１をメモリ回路群１から読み出す順番を制御
してその順番通りに多重化データ１１を読み出すための
読出制御を行うメモリ読出制御回路３とが設けられてい
る。
多重化データ１１をメモリ回路群１に書き込むための書
込制御を行うメモリ書込制御回路２と、階層ごとに多重
化データ１１をメモリ回路群１から読み出す順番を制御
してその順番通りに多重化データ１１を読み出すための
読出制御を行うメモリ読出制御回路３とが設けられてい
る。
【００１３】メモリ書込制御回路２とメモリ読出制御回
路３とには、図示外の別の制御情報回路から制御情報２
１が入力される。メモリ読出制御回路３には、どの階層
に関してその読み出しに必要なデータ数の書き込みが終
了したかを示す書込終了情報（後述する１パケットデー
タ書込完了パルス）２２がメモリ書込制御回路２から入
力される。
路３とには、図示外の別の制御情報回路から制御情報２
１が入力される。メモリ読出制御回路３には、どの階層
に関してその読み出しに必要なデータ数の書き込みが終
了したかを示す書込終了情報（後述する１パケットデー
タ書込完了パルス）２２がメモリ書込制御回路２から入
力される。
【００１４】多重化データ１１は、タイミングチャート
を表す図２（ａ）に示されるように、３つの階層の階層
別データＤ１，Ｄ２，Ｄ３が時間系列の中で並んでい
る。図２で、横軸は時間である。図２（ｂ）は、階層１
のデータＤ１の存在列と、階層２のデータＤ２の存在列
と、階層３のデータＤ３の存在列を別々に示している。
を表す図２（ａ）に示されるように、３つの階層の階層
別データＤ１，Ｄ２，Ｄ３が時間系列の中で並んでい
る。図２で、横軸は時間である。図２（ｂ）は、階層１
のデータＤ１の存在列と、階層２のデータＤ２の存在列
と、階層３のデータＤ３の存在列を別々に示している。
【００１５】このようなデータ列の階層別データＤ１，
Ｄ２，Ｄ３のそれぞれのデータ量は、制御情報２１によ
りメモリ書込制御回路２に与えられる。メモリ書込制御
回路２は、制御情報２１に基づいて図２（ｂ）に示され
るように、階層別データＤ１，Ｄ２，Ｄ３を階層別メモ
リ回路１−１，２，３にそれぞれに書き込む。
Ｄ２，Ｄ３のそれぞれのデータ量は、制御情報２１によ
りメモリ書込制御回路２に与えられる。メモリ書込制御
回路２は、制御情報２１に基づいて図２（ｂ）に示され
るように、階層別データＤ１，Ｄ２，Ｄ３を階層別メモ
リ回路１−１，２，３にそれぞれに書き込む。
【００１６】メモリ書込制御回路２は、階層別に、且
つ、階層別の変調方式別に、規定されたデータ量である
１パケットデータ量分を階層別メモリ回路１−１，２，
３に書き込み、それらの書き込みが終了すれば、図２
（ｃ）に示されるようなパルスである１パケットデータ
書込完了パルス２２−１，２２−２，２２−３を出力す
る。
つ、階層別の変調方式別に、規定されたデータ量である
１パケットデータ量分を階層別メモリ回路１−１，２，
３に書き込み、それらの書き込みが終了すれば、図２
（ｃ）に示されるようなパルスである１パケットデータ
書込完了パルス２２−１，２２−２，２２−３を出力す
る。
【００１７】複数・１パケットデータ書込完了パルス２
２−１，２２−２，２２−３が、メモリ読出制御回路３
に入力される。データ量が少ない階層１に関しては、図
２に示される時間系列の中では、階層１の１パケットデ
ータ書込完了パルス２２−１は１本しか出力されていな
い。１パケットデータ書込完了パルス２２−１，２２−
２，２２−３は、その階層の階層番号”１”，”
２”，”３”を含んでいるものとする。階層番号は、こ
れを制御情報２１に含ませることができる。
２−１，２２−２，２２−３が、メモリ読出制御回路３
に入力される。データ量が少ない階層１に関しては、図
２に示される時間系列の中では、階層１の１パケットデ
ータ書込完了パルス２２−１は１本しか出力されていな
い。１パケットデータ書込完了パルス２２−１，２２−
２，２２−３は、その階層の階層番号”１”，”
２”，”３”を含んでいるものとする。階層番号は、こ
れを制御情報２１に含ませることができる。
【００１８】図３は、メモリ読出制御回路３の詳細を示
している。１パケットデータ書込完了パルス２２−１，
２２−２，２２−３がメモリ読出制御回路３に入力され
ると、階層番号デコード３１によりデコードされた階層
番号がＲＡＭ領域３２に記録される。１パケットデータ
書込完了パルス２２−１，２２−２，２２−３はライト
アドレスカウンタ３３に入力され、ライトアドレスカウ
ンタ３３からライトアドレス３４が出力され、ＲＡＭ領
域３２に入力される。ライトアドレス３４の入力があれ
ば、ＲＡＭ領域３２でライトブロックアドレスが１つカ
ウントアップされる。
している。１パケットデータ書込完了パルス２２−１，
２２−２，２２−３がメモリ読出制御回路３に入力され
ると、階層番号デコード３１によりデコードされた階層
番号がＲＡＭ領域３２に記録される。１パケットデータ
書込完了パルス２２−１，２２−２，２２−３はライト
アドレスカウンタ３３に入力され、ライトアドレスカウ
ンタ３３からライトアドレス３４が出力され、ＲＡＭ領
域３２に入力される。ライトアドレス３４の入力があれ
ば、ＲＡＭ領域３２でライトブロックアドレスが１つカ
ウントアップされる。
【００１９】ＲＡＭ領域３２のライトアドレスリセット
は、外部回路から与えられている制御情報２１に含まれ
るフレームパルスにより行われ得る。フレームパルス２
１を所定量だけ遅延回路３５により遅延させて生成した
リードフレームパルス３６が、リードアドレスカウンタ
３７に入力される。リードアドレスカウンタ３７から出
力されるリードアドレス３８により、ＲＡＭ領域３２の
リードブロックアドレスがリセットされる。読み出され
るデータ量が１パケットデータ量に達すると、ＲＡＭ領
域３２のリードブロックアドレスは１つカウントアップ
される。
は、外部回路から与えられている制御情報２１に含まれ
るフレームパルスにより行われ得る。フレームパルス２
１を所定量だけ遅延回路３５により遅延させて生成した
リードフレームパルス３６が、リードアドレスカウンタ
３７に入力される。リードアドレスカウンタ３７から出
力されるリードアドレス３８により、ＲＡＭ領域３２の
リードブロックアドレスがリセットされる。読み出され
るデータ量が１パケットデータ量に達すると、ＲＡＭ領
域３２のリードブロックアドレスは１つカウントアップ
される。
【００２０】ブロック単位で連続的に入力される多重化
された多重化データ１１は、１パケットデータ書込完了
パルス２２−１，２２−２，２２−３のカウント数が読
み出しに必要な数に達した階層の順に階層別メモリ回路
１−１，２，３から読み出されることになる。リードフ
レームパルス３８が入力されると、階層別メモリ回路１
−１，２，３のリードが開始される。このリードが始ま
ると、１パケットデータ量毎にＲＡＭ領域３２のアドレ
スがカウントアップされ、ＲＡＭ領域３２に書かれてい
る階層番号が出力される。メモリ読出制御回路３は、こ
のように読み出された階層番号を元に、階層別メモリ回
路１−１，２，３からの読出しを制御する。
された多重化データ１１は、１パケットデータ書込完了
パルス２２−１，２２−２，２２−３のカウント数が読
み出しに必要な数に達した階層の順に階層別メモリ回路
１−１，２，３から読み出されることになる。リードフ
レームパルス３８が入力されると、階層別メモリ回路１
−１，２，３のリードが開始される。このリードが始ま
ると、１パケットデータ量毎にＲＡＭ領域３２のアドレ
スがカウントアップされ、ＲＡＭ領域３２に書かれてい
る階層番号が出力される。メモリ読出制御回路３は、こ
のように読み出された階層番号を元に、階層別メモリ回
路１−１，２，３からの読出しを制御する。
【００２１】付記すれば、メモリ回路群１の読出しが進
んでいくと、リードとライトのアドレスが同じになるこ
とがある。このような場合には、リードアドレスのカウ
ントアップを停止し、その間は、出力がＮＵＬＬデータ
であるように制御を行って、メモリ回路群１からの読出
しを停止する。メモリ回路群１のライトが進んでリード
アドレスよりもライトアドレスが進めば、停止している
アドレスで読まれた階層のデータを１パケット分読み出
して、リードアドレスをカウントアップすることが好ま
しい。
んでいくと、リードとライトのアドレスが同じになるこ
とがある。このような場合には、リードアドレスのカウ
ントアップを停止し、その間は、出力がＮＵＬＬデータ
であるように制御を行って、メモリ回路群１からの読出
しを停止する。メモリ回路群１のライトが進んでリード
アドレスよりもライトアドレスが進めば、停止している
アドレスで読まれた階層のデータを１パケット分読み出
して、リードアドレスをカウントアップすることが好ま
しい。
【００２２】
【発明の効果】本発明による階層分割装置及び階層分割
方法は、階層別データがその階層に対応して時系列デー
タとして書き込まれ、その階層に対応して時系列データ
として読み出され、多重化回路に入力される階層毎のパ
ケットの時系列に対応する時系列で階層分割されたデー
タを読み出すことができる。その結果、固定の情報量枠
に占める真のデータ量の減少が抑制され、受信回路の回
路規模の大型化が抑制される。
方法は、階層別データがその階層に対応して時系列デー
タとして書き込まれ、その階層に対応して時系列データ
として読み出され、多重化回路に入力される階層毎のパ
ケットの時系列に対応する時系列で階層分割されたデー
タを読み出すことができる。その結果、固定の情報量枠
に占める真のデータ量の減少が抑制され、受信回路の回
路規模の大型化が抑制される。
【図１】図１は、本発明による階層分割装置の実施の形
態を示すシステムブロック図である。
態を示すシステムブロック図である。
【図２】図２は、多重化データの時系列性を示すタイム
チャートである。
チャートである。
【図３】図３は、読出制御回路の回路ブロック図であ
る。
る。
１…複数・メモリ ２…書込制御回路 ３…読出制御回路 １１…階層化データ ２１…書込出制御信号 ３３…ライトアドレスカウンタ ３７…リードアドレスカウンタ Ｄｎ…多重化データ列（階層別データ） Ｄｎｓ…階層別時系列データ
Claims (6)
- 【請求項１】階層化データを階層に対応して記録するた
めの複数・メモリと、 前記階層に対応する書込制御信号に基づいて前記階層化
データを前記複数・メモリの対応階層に書き込むための
書込制御回路と、 前記階層に対応する書込制御信号に基づいて前記階層化
データを前記複数・メモリの前記対応階層から読み出す
ための読出制御回路とからなる階層分割装置。 - 【請求項２】請求項１において、更に、 前記階層化データの部分データを時系列で前記対応階層
に書き込むためのライトアドレスカウンタと、 前記階層化データの部分データを時系列で前記対応階層
から読み出すためのリードアドレスカウンタとからなる
ことを特徴とる階層分割装置。 - 【請求項３】階層化されている多重化データ列Ｄｎを階
層別に分割するステップと、 前記ステップにより分割された階層別データを階層別時
系列データＤｎｓとして対応階層メモリに時系列に書き
込むための書込ステップと、 前記階層別時系列データＤｎｓを前記時系列に対応する
時系列で読み出すための読出ステップとからなる階層分
割方法。 - 【請求項４】請求項３において、更に、 階層別時系列データＤｎｓが一定量になったときに一定
量書込信号を生成するためのステップからなり、 前記読出ステップは、前記一定量書込信号に基づいて前
記階層別時系列データＤｎｓを読み出すステップである
ことを特徴とする階層分割方法。 - 【請求項５】請求項１において、 前記読出ステップは、前記階層に対応する変調方式によ
り前記階層別時系列データＤｎｓを読み出すステップで
あることを特徴とする階層分割方法。 - 【請求項６】請求項５において、 前記読出ステップは、前記階層に対応する変調方式のｃ
ｌｋレートで前記階層別時系列データＤｎｓを読み出す
ステップであることを特徴とする階層分割方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7472499A JP2000269907A (ja) | 1999-03-19 | 1999-03-19 | 階層分割装置及び階層分割方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7472499A JP2000269907A (ja) | 1999-03-19 | 1999-03-19 | 階層分割装置及び階層分割方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000269907A true JP2000269907A (ja) | 2000-09-29 |
Family
ID=13555469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7472499A Pending JP2000269907A (ja) | 1999-03-19 | 1999-03-19 | 階層分割装置及び階層分割方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000269907A (ja) |
-
1999
- 1999-03-19 JP JP7472499A patent/JP2000269907A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6345334B1 (en) | High speed semiconductor memory device capable of changing data sequence for burst transmission | |
| US7693722B2 (en) | Simultaneous audio decoding apparatus for plural compressed audio streams | |
| EP0825784A2 (en) | Apparatus and method for transmitting data | |
| US9967517B2 (en) | Methods of transmitting and receiving audio-video data and transmission system thereof | |
| US6260170B1 (en) | Method for controlling memory and digital recording/reproducing device using the same | |
| JP2000269907A (ja) | 階層分割装置及び階層分割方法 | |
| KR100795465B1 (ko) | 감소된 수의 핀을 구비한 직렬 압축 버스 인터페이스 및 직렬 압축 데이터 송신 방법 | |
| JPS6231546B2 (ja) | ||
| JPH09298745A (ja) | 復号化装置 | |
| JPS60140975A (ja) | バツフアメモリ制御方式 | |
| US6434162B1 (en) | PCM data outputting method and PCM data output device enabling output of PCM group information and PCM data correctly correlated with each other | |
| US7187618B2 (en) | Circuit of SDRAM and method for data communication | |
| KR100268376B1 (ko) | 쉬프트레지스터를 이용한 sdram 인터페이스 장치 | |
| US5768518A (en) | Signal distribution apparatus for a directional signal transmission system | |
| JP3246096B2 (ja) | ディジタル機器の自己診断装置 | |
| JP2697629B2 (ja) | 速度変換装置 | |
| KR100273257B1 (ko) | 오디오디코더의 데이터송수신 제어장치 및 방법 | |
| JPH0232702B2 (ja) | ||
| SU970465A1 (ru) | Запоминающее устройство | |
| JPS5958988A (ja) | 文字放送受信機 | |
| JPH05244036A (ja) | データ伝送システム | |
| JP2003274364A (ja) | 記録再生装置 | |
| JPH0272744A (ja) | インターフェース装置 | |
| JPS63128830A (ja) | フレ−ムメモリ制御回路 | |
| JPS63234454A (ja) | 複号化用標本化クロツク再生方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010821 |