JP2000269762A - 電流制御回路、それを用いた利得可変増幅回路および光ディスク再生装置 - Google Patents
電流制御回路、それを用いた利得可変増幅回路および光ディスク再生装置Info
- Publication number
- JP2000269762A JP2000269762A JP11066292A JP6629299A JP2000269762A JP 2000269762 A JP2000269762 A JP 2000269762A JP 11066292 A JP11066292 A JP 11066292A JP 6629299 A JP6629299 A JP 6629299A JP 2000269762 A JP2000269762 A JP 2000269762A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- amplifier
- control voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
制御電圧入力が基準電位よりも小さい範囲と大きい範囲
とでgmアンプの利得制御感度を略等しく設定すること
が可能になり、後段回路の設計を容易にし、使い勝手を
向上させる。 【解決手段】光学式のピックアップ11の出力信号を増
幅するヘッドアンプ12と、ヘッドアンプの出力信号を
増幅し、所定の一定の振幅を有する信号を出力するよう
に自動的に制御される利得可変RFアンプ20とを具備
し、利得可変RFアンプは、制御電圧入力が基準電位よ
りも小さい範囲と大きい範囲とで異なる関数に応じて電
流出力が変化する電流制御回路30と、電流制御回路の
電流出力により増幅用のトランジスタのコレクタ電流が
制御されることによってgmが変化し、制御電圧が基準
電位よりも小さい範囲と大きい範囲とで利得の制御感度
が略等しいgmアンプ21とを具備する。
Description
れを用いた利得可変増幅回路および光ディスク再生装置
に係り、特に差動増幅トランジスタのコレクタ電流が制
御されることによって相互コンダクタンスgmが変化す
るgmアンプに制御電流を供給するための電流制御回路
に関するもので、例えばオーディオ用のコンパクト・デ
ィスク(CD)プレーヤ装置、コンピュータ・システム
用のCD−ROM駆動装置などに使用される。
再生可能な光ディスクに記録された情報データを光学式
ピックアップにより読み取って再生する光ディスク再生
装置においては、再生対象となる光ディスクの製造上の
ばらつきによる物理的なばらつき(反射膜の反射率、変
調度など)により、再生信号の振幅がばらつく。
持たせた光ディスク再生装置の従来例を図10に概略的
に示す。
1は、半導体レーザーや光電変換素子などを内蔵してお
り、モータにより回転駆動される光ディスクに記録され
ているディジタル記録信号を読み取り、高周波(RF、
例えば1〜40MHz)のアナログ信号を発生する。
号は、ヘッドアンプ62により加算増幅される。上記ヘ
ッドアンプ62の出力信号は自動利得制御(AGC)ル
ープにより制御される利得可変RFアンプ63により増
幅されるとともに、後段での信号処理に適した所定の一
定の振幅となるように自動的に調整される。
は、デジタルサーボプロセッサ(DSP)64に入力す
る。このDSP64は、前記利得可変RFアンプ63の
出力信号の振幅を予め設定された調整目標となる所定の
信号振幅基準値と比較し、その差分に応じて利得可変R
Fアンプ63の利得を制御し、利得可変RFアンプ63
の利得を制御してその出力信号の振幅が一定になるよう
に制御する振幅調整用の制御ループを形成している。
信号は二値化回路(データスライス回路)65に送ら
れ、所定のスライスレベルを基準にして“H”、“L”
の二値信号に変換される。この二値信号は位相同期ルー
プ(PLL)回路66に入力し、二値信号に同期したク
ロック信号が生成される。デジタル信号処理回路67
は、前記クロック信号および二値信号が入力し、復調・
エラー訂正などを行い、前記光ディスクに記録されてい
る情報データを再生する。
1を光ディスクの半径方向に沿ってスライディングさせ
るめのスライディング・アクチュエータ、前記光ディス
クを所定の回転速度で回転駆動させるためのディスクモ
ータなどのほか、各種のサーボ制御回路を制御するため
のシステムコントローラー用のマイコンなどが設けられ
ている。
る交流成分(情報データに対応する)の振幅は、光ディ
スクの反射膜の反射率(ディスク表面の傷、汚れなどに
依存する)、変調度の双方に影響を受ける。
く、変調度が低い場合には、光学式ピックアップ61の
出力信号の交流成分の振幅は小さい。この際、振幅調整
用のフィードバック制御ループは上記交流成分の振幅を
所定の設定値に制御しようとして前記利得可変RFアン
プ63の利得を大きくする。
しく二値化を行うためには、利得可変RFアンプ63の
出力信号の振幅が適切な振幅になっていなければなら
ず、一般には、利得可変RFアンプ63の出力信号があ
る所定の振幅の時に最適なスライスレベルの制御が行わ
れるように設計される。
63の構成の一例を示している。
用のバイポーラトランジスタのコレクタ電流が制御され
ることによって相互コンダクタンスgmが変化する。
gmアンプ71の出力信号が入力する反転入力端子
(−)と出力端子との間に帰還抵抗73が接続され、非
反転入力端子(+)は基準電位VR0に接続されている。
ジスタQ71、Q72のうちの一方Q71のベースが適当な基
準電位VREF にバイアスされ、他方Q72のベースに前記
DSP64から制御電圧入力端子75を介して制御電圧
RFGCが入力し、この制御電圧RFGCのレベルに応じて
出力電流のレベルが制御され、この出力電流は前記gm
アンプ71の差動増幅用トランジスタのコレクタ電流を
制御するように構成されている。
VCCが与えられるVCCノードと差動対をなすPNPトラ
ンジスタQ71、Q72の各エミッタとの間に対応して第1
の定電流源I71、第2の定電流源I72が接続され、上記
各エミッタ間に利得調整用の抵抗76が接続されてい
る。
接地電位GNDに接続され、PNPトランジスタQ71の
コレクタは、コレクタ・ベース相互が接続されたNPN
トランジスタQ73のコレクタ・エミッタ間を介してGN
Dに接続されている。このNPNトランジスタQ73のベ
ース、エミッタに対応してNPNトランジスタQ74のベ
ース、エミッタが接続(カレントミラー接続)されてお
り、このNPNトランジスタQ74のコレクタがgmアン
プ71の利得制御入力ノードに接続されている。
Q73のコレクタとの間には、NPNトランジスタQ73に
一定のコレクタ電流を供給するための第3の定電流源I
73が接続されている。
スタQ71、Q72の各ベースに対応して基準電位VREF 、
制御電圧RFGCが与えられる。これにより、制御電圧R
FGCに応じてPNPトランジスタQ72のコレクタ電流ひ
いてはNPNトランジスタQ73のコレクタ電流が制御さ
れる。
りも大きくなると、差動対トランジスタQ71、Q72のう
ちの一方のPNPトランジスタQ72の電流が減少し、他
方のPNPトランジスタQ71の電流が増大する。
VREF よりも小さくなると、差動対トランジスタQ71、
Q72のうちの一方のPNPトランジスタQ72の電流が増
大し、他方のPNPトランジスタQ71の電流が減少す
る。この場合、制御電圧RFGCが低くなり過ぎて差動対
トランジスタQ71、Q72のうちの他方のPNPトランジ
スタQ71がオフになっても、NPNトランジスタQ73に
は第3の定電流源I73から一定のコレクタ電流が流れ込
む。
レントミラー接続されているNPNトランジスタQ74の
コレクタ電流がgmアンプ71のコレクタ電流の大きさ
を制御する。
流制御回路74の制御電圧RFGC入力に対する出力電流
特性の一例および制御電圧RFGC入力に対する図11中
のgmアンプ71の利得(対数値表示)特性の一例を示
している。
圧RFGCが基準電位VREF (例えば1.65V)の時の
出力電流が150μA(IREF )である場合、制御電圧
RFGCが0Vの時の出力電流は50μA(IREF より1
00μA小さい)であり、制御電圧RFGCが3.3Vの
時の出力電流は250μA(IREF より100μA大き
い)である。つまり、電流制御回路74の制御電圧RF
GCの変化に対して電流出力が直線的に変化しており、制
御電圧RFGCが基準電位VREF よりも小さい範囲と大き
い範囲とで変化の傾斜が等しい。
制御電圧RFGCが1.65Vの時の利得を0dBで表わ
すと、制御電圧RFGCが0Vの時の利得は、20log
(50/150)で概ね−10dB、制御電圧RFGCが
3.3Vの時の利得は、20log(250/150)
で概ね+4.4dBである。つまり、電流制御回路74
の制御電圧RFGCが基準電位VREF よりも小さい範囲と
大きい範囲とでそれぞれ直線的にgmアンプ71の利得
が変化しているが、gmアンプ71の利得変化の傾斜
(制御感度)に着目すると、制御電圧RFGCが基準電位
VREF よりも小さい範囲と大きい範囲とで制御感度が異
なる。
アンプは、制御電圧RFGCが基準電位VREF の上下に等
しく1.65V変化した場合、基準電位VREF の上下で
利得変化幅が不均衡になるので、後段回路の設計が困難
になり、その使い勝手が悪い。
流は、演算増幅回路72の反転入力端子(−)と出力端
子との間の帰還抵抗73を駆動する役割を有するが、g
mアンプ71の利得が必要以上に低下した時には帰還抵
抗73を駆動するためのレベルが不足するという問題が
ある。
光ディスク再生装置に使用される利得可変RFアンプ
は、gmアンプ利得制御用の電流制御回路の制御電圧R
FGC入力が基準電位VREFよりも小さい範囲と大きい範
囲とでgmアンプの利得制御感度が異なり、制御電圧R
FGCが基準電位VREF の上下に等しく変化した場合でも
利得変化幅が不均衡になるので、後段回路の設計が困難
になり、使い勝手が悪いという問題があった。
低下した時には、後段の演算増幅回路の入出力端子間に
接続されている帰還抵抗を駆動するレベルが不足すると
いう問題があった。
たもので、制御電圧RFGC入力が基準電位VREF よりも
小さい範囲と大きい範囲とで異なるように制御感度を任
意に設定することが可能になる電流制御回路を提供する
ことを目的とする。
RFGC入力が基準電位VREF よりも小さい範囲と大きい
範囲とでgmアンプの利得制御感度を略等しく設定する
ことが可能になり、後段回路の設計が容易になり、使い
勝手が向上する利得可変増幅回路およびそれを用いた光
ディスク再生装置を提供することを目的とする。
回路は、制御電圧入力が基準電位よりも小さい範囲と大
きい範囲とで異なる関数に応じて電流出力が変化するこ
とを特徴とする。
の電流制御回路において、前記制御電圧入力が基準電位
よりも小さい範囲と大きい範囲とで電流出力がそれぞれ
直線的に変化していることを特徴とする。
および制御電圧入力が対応してベースに入力する差動対
をなす第1のトランジスタおよび第2のトランジスタ
と、前記差動対をなすトランジスタのうちの一方のトラ
ンジスタから第1の電流が流れる第3のトランジスタ
と、前記制御電圧入力を前記基準電位と比較し、制御電
圧入力が基準電位よりも小さい範囲または大きい範囲の
いずれか一方の範囲において制御電圧入力に応じて前記
第3のトランジスタに第2の電流を追加して流す電流補
正回路とを具備することを特徴とする。
基準電位が与えられるPNP型の第1のトランジスタ
と、前記第1のトランジスタと差動対をなし、コレクタ
は接地ノードに接続され、ベースに制御電圧が入力する
PNP型の第2のトランジスタと、前記第1のトランジ
スタのコレクタと接地ノードとの間にコレクタ・エミッ
タ間が接続され、コレクタ・ベース相互が接続されたN
PN型の第3のトランジスタと、第1の定電流源と接地
ノードとの間にエミッタ・コレクタ間が接続され、ベー
スが前記第2のトランジスタのベースに接続されたPN
P型の第4のトランジスタと、第2の定電流源と接地ノ
ードとの間にエミッタ・コレクタ間が接続されたPNP
型の第5のトランジスタと、第3の定電流源と接地ノー
ドとの間にエミッタ・コレクタ間が接続され、エミッタ
が前記第5のトランジスタのベースに接続され、ベース
に前記基準電位が与えられたPNP型の第6のトランジ
スタと、前記第5のトランジスタのエミッタと前記第3
のトランジスタのコレクタとの間にエミッタ・コレクタ
間が接続され、ベースが前記第4のトランジスタのエミ
ッタに接続されたPNP型の第7のトランジスタと、前
記第3のトランジスタに対してカレントミラー接続され
た少なくとも1個の電流出力用のNPN型の第8のトラ
ンジスタとを具備することを特徴とする。
乃至第4のいずれか1つの電流制御回路と、前記電流制
御回路の電流出力により増幅用のトランジスタのコレク
タ電流が制御されることによって相互コンダクタンスg
mが変化し、前記電流制御回路の制御電圧が基準電位よ
りも小さい範囲と大きい範囲とで利得の制御感度が略等
しいgmアンプとを具備することを特徴とする。
第1の利得可変増幅回路において、前記gmアンプの出
力信号が反転入力端子(−)に入力し、非反転入力端子
(+)は基準電位に接続されたバイポーラ型の演算増幅
回路と、前記演算増幅回路の反転入力端子(−)と出力
端子との間に接続された帰還抵抗とをさらに具備するこ
とを特徴とする。
クに記録された情報データを読み取り、情報データに応
じた高周波信号を発生する光学式のピックアップと、前
記ピックアップの出力信号を増幅するヘッドアンプと、
前記ヘッドアンプの出力信号が入力し、これを増幅して
出力する信号が所定の振幅となるように自動的に制御さ
れる利得可変アンプとを具備し、前記利得可変アンプと
して前記第2の利得可変増幅回路が用いられることを特
徴とする。
施の形態を詳細に説明する。
スク再生装置の第1の実施の形態>図1は、本発明の第
1の実施の形態に係る電流制御回路を含む利得可変アン
プを用いた光ディスク再生装置を示している。
は、光学的記録再生可能な光ディスク(例えばCD)が
モータにより回転駆動される際に光ディスクから情報デ
ータを読み取り、情報データに応じた電気信号を発生
し、例えば4組のRF信号として出力するものである。
1から出力する4組のRF信号を抵抗網121により加
算(合成)し、演算増幅回路122により一定の利得で
増幅するとともに波形等化処理を行うものである。
ンプ12の出力信号を利得制御信号電圧RFGCに応じた
利得で増幅するものであり、gmアンプおよびこのgm
アンプに流れる電流を制御する電流制御回路30などを
有している。
出力信号の振幅を予め設定された調整目標となる所定の
信号振幅基準値と比較し、その差分に応じて利得可変R
Fアンプ20の利得を制御し、その出力信号の振幅を所
定の基準値(例えば1.5Vp-p )に近付けるように制
御するものである。
ンプ20の出力信号の上側のピーク値と下側のピーク値
とを検波し、それぞれの検波結果の差分値を算出し、前
記利得可変RFアンプ20の出力信号の振幅情報を生成
する振幅検出回路14と、前記振幅検出回路14の出力
信号を予め設定された所定の信号振幅基準値と比較し、
その差に応じた利得制御信号電圧RFGCを生成して利得
可変RFアンプ20に供給する振幅調整回路15とを具
備し、利得可変RFアンプ20の出力信号の振幅を所定
の基準値に近付けるように制御する振幅調整用のフィー
ドバック制御ループを形成している。
(振幅検出回路出力信号)をアナログ/デジタル変換し
て振幅情報レジスタに蓄積し、この振幅情報レジスタの
蓄積データと予め基準振幅情報レジスタに設定されてい
る基準振幅データとの差をとり、係数を乗算した後に調
整信号レジスタに一旦蓄積する。そして、上記調整信号
レジスタのデータをパルス幅変調し、その搬送波成分を
LPF(ローパスフィルタ)により除去して利得制御信
号電圧RFGCを生成する。
の出力信号が入力し、それを所定のスライスレベルを基
準にして“H”、“L”の二値信号に変換する二値化回
路である。17は上記二値化回路16の出力信号(二値
信号)が入力し、それに同期したクロック信号を生成す
るPLL回路である。18は上記PLL回路17の出力
信号(クロック信号)および前記二値化回路16の出力
信号(二値信号)が入力し、復調・エラー訂正などを行
い、光ディスクに記録されている情報データを再生する
デジタル信号処理回路である。
作の概要について説明する。
る情報データを読み取るピックアップ11の出力信号に
は、情報データに対応する交流成分が含まれている。上
記ピックアップ11の出力信号はヘッドアンプ12に入
力し、後段での信号処理に適した波形となるように波形
等化が行われるとともに一定の利得で増幅されるが、上
記ヘッドアンプ12の出力信号は、光ディスクの特性の
ばらつきなどにより振幅にばらつきが存在する。
変RFアンプ20に入力し、この利得可変RFアンプ2
0では、DSP13を用いた振幅調整用の制御ループの
利得制御信号電圧RFGCに応じた可変利得で入力信号が
増幅され、出力信号の振幅が所定の基準値に近付くよう
に制御される。
特性のばらつきによるピックアップ出力信号振幅のばら
つきだけでなく、ピックアップ11の経時変化、ピック
アップ用半導体レーザーの発光量変化などに起因するピ
ックアップ出力信号振幅の変動も検出することが可能に
なり、これらの変動に対して利得可変RFアンプ20の
出力信号の振幅調整を行うことが可能になる。従って、
二値化回路16、PLL回路17、デジタル信号処理回
路18により、情報データを正しく再生することが可能
になる。
る場合もある。
の一具体例を示している。
して前述した従来例の利得可変RFアンプと比べて、電
流制御回路30の構成の一部が異なり、その他は同じで
ある。
のgmアンプ、22は上記gmアンプ21の出力信号が
反転入力端子(−)に入力し、非反転入力端子(+)は
基準電位VR0に接続されたバイポーラ型の演算増幅回
路、23は上記演算増幅回路の反転入力端子(−)と出
力端子との間に接続された帰還抵抗、30は制御電圧R
FGC入力のレベルに応じて前記gmアンプ21の増幅用
トランジスタのコレクタ電流を制御するバイポーラ型の
電流制御回路である。
すトランジスタQ1、Q2のうちの一方Q1のベースが
適当な基準電位VREF にバイアスされ、他方Q2のベー
スに制御電圧RFGCが入力し、この制御電圧RFGCのレ
ベルに応じて電流出力の大きさが制御され、この電流出
力に応じて前記gmアンプ21の増幅用トランジスタQ
17のコレクタ電流を制御するように構成されており、
その一例は図示の通りである。
て、電源電位VCCが与えられるVCCノードと差動対をな
すPNPトランジスタQ1、Q2の各エミッタとの間に
対応して定電流源I1、定電流源I2が接続され、上記
各エミッタ間に利得調整用の抵抗R1が接続されてい
る。
GNDに接続され、PNPトランジスタQ1のコレクタ
は、コレクタ・ベース相互が接続されたNPNトランジ
スタQ3のコレクタ・エミッタ間および抵抗R2を介し
てGNDに接続されている。さらに、VCCノードとGN
Dとの間には、定電流源I3およびPNPトランジスタ
Q4のエミッタ・コレクタ間が直列に接続されており、
同様に、定電流源I4およびPNPトランジスタQ5の
エミッタ・コレクタ間が直列に接続されており、同様
に、定電流源I5およびPNPトランジスタQ6のエミ
ッタ・コレクタ間が直列に接続されている。
前記PNPトランジスタQ5のベースに接続されてお
り、このPNPトランジスタQ5のエミッタと前記NP
NトランジスタQ3のコレクタとの間に、抵抗R3およ
びPNPトランジスタQ7のエミッタ・コレクタ間が直
列に接続されており、このPNPトランジスタQ7のベ
ースに前記PNPトランジスタQ4のエミッタが接続さ
れている。なお、上記抵抗R3の値は、前記抵抗R1の
値の例えば2倍に設定されている。
スタQ1、Q2の各ベースに対応して基準電位VREF お
よび図1中のDSP13から制御電圧入力端子31を介
して入力する制御電圧RFGCが与えられ、前記PNPト
ランジスタQ6、Q4の各ベースに対応して前記基準電
位VREF および前記制御電圧RFGCが与えられる。
ベース間に抵抗R4が接続されており、上記NPNトラ
ンジスタQ3のベースは抵抗R4を介してNPNトラン
ジスタQ8のベースおよびNPNトランジスタQ9のベ
ースに接続されている。
抵抗R5を介してGNDに接続され、前記NPNトラン
ジスタQ9のエミッタは抵抗R6を介してGNDに接続
されている。つまり、上記NPNトランジスタQ8およ
びQ9は、前記NPNトランジスタQ3に対してカレン
トミラー接続されている。
各コレクタは、制御電流出力ノードとなっており、前記
gmアンプ21の制御入力ノードに接続されている。
を説明する。
も大きくなると、差動対トランジスタQ1、Q2のうち
の一方のPNPトランジスタQ2の電流が減少し、他方
のPNPトランジスタQ1の電流が増大する。そして、
制御電圧RFGC入力が基準電位VREF よりも大きい範囲
では、前記PNPトランジスタQ4、Q6のうちの一方
のトランジスタQ4がオフになり、これによりトランジ
スタQ7もオフになる。
電位VREF よりも小さくなると、差動対トランジスタQ
1、Q2のうちの一方のPNPトランジスタQ2の電流
が増大し、他方のPNPトランジスタQ1の電流が減少
する。そして、制御電圧RFGC入力が基準電位VREF よ
りも小さい範囲では、前記PNPトランジスタQ4、Q
6のうちの一方のトランジスタQ4には制御電圧RFGC
に応じて電流が流れ、これによりトランジスタQ7にも
電流が流れるようになり、このトランジスタQ7の電流
がNPNトランジスタQ3のコレクタに流れ込む。
F よりも小さい範囲における制御電圧RFGCの変化に対
するNPNトランジスタQ3のコレクタ電流の変化量
は、制御電圧RFGCが基準電位VREF よりも大きい範囲
における制御電圧RFGCの変化に対するNPNトランジ
スタQ3のコレクタ電流の変化量に比べて少なくなる。
動対トランジスタQ1、Q2のうちの他方のPNPトラ
ンジスタQ1がオフになっても、定電流源I4から前記
抵抗R3およびNPNトランジスタQ7を介して、制御
電圧RFGCに応じた電流がNPNトランジスタQ3に流
れ込む。
流に応じてNPNトランジスタQ8およびQ9の電流が
制御され、これにより、前記gmアンプ21のNPNト
ランジスタQ17のコレクタ電流の大きさが制御され
る。
のトランジスタのコレクタ電流が制御されることによっ
て相互コンダクタンスgmが変化するように構成されて
おり、その一例は図示の通りである。
VCCノードとGNDとの間には、電流源I6およびダイ
オードD1が直列に接続されている。そして、上記電流
源I6とダイオードD1のアノードとの共通接続ノード
がNPNトランジスタQ11、Q12およびQ19の各
ベースに接続されている。これら、各トランジスタQ1
1、Q12、Q19のコレクタはVCCノードに接続され
ている。
13およびQ14は、それぞれのベースが対応して信号
入力ノードSINおよび信号出力ノードSOUTに接続され
ており、エミッタ共通接続点と接地ノードとの間に定電
流源I7が接続されている。
4のうちの一方のトランジスタQ13のコレクタはトラ
ンジスタQ11のエミッタに接続されており、他方のト
ランジスタQ14のコレクタはトランジスタQ12のエ
ミッタに接続されている。
PNPトランジスタQ15は、エミッタが抵抗R13を
介してVCCノードに接続されている。そして、前記PN
PトランジスタQ15のベースにPNPトランジスタQ
16のベースが接続され、そのエミッタとVCCノードと
の間に抵抗R14が接続されている。
対をなすNPNトランジスタQ17およびQ18は、そ
れぞれのベースが対応して前記トランジスタQ13、Q
14のコレクタに接続されており、一方のトランジスタ
Q17のコレクタはトランジスタQ16のコレクタに接
続されており、他方のトランジスタQ18のコレクタは
トランジスタQ19のコレクタに接続されている。
は、前記電流制御回路30のトランジスタQ8のコレク
タに接続され、前記第2の差動対をなすNPNトランジ
スタQ17およびQ18のエミッタ共通接続ノードは、
前記電流制御回路30のトランジスタQ9のコレクタに
接続されている。
入力ノードの制御入力に応じて、PNPトランジスタQ
15の電流の大きさ、ひいては、第2の差動対をなすN
PNトランジスタQ17、Q18のコレクタ電流の大き
さが制御される。
F信号は、利得制御入力端子GINの制御入力に応じて増
幅利得が制御され、前記トランジスタQ17のコレクタ
(信号出力ノードSOUT )から出力するようになる。
の制御電圧RFGC入力に対する出力電流特性の一例を示
しており、図3(b)は、図2中の電流制御回路30の
制御電圧RFGC入力に対するgmアンプ21の利得(対
数値表示)特性の一例を示している。
RFGCが1.65V(基準電位VREF )の時の出力電流
IREF が320μAである場合、制御電圧RFGCが0V
の時の出力電流は170μA(IREF より150μA小
さい)であり、制御電圧RFGCが3.3Vの時の出力電
流は620μA(IREF より300μA大きい)であ
る。つまり、制御電圧RFGCの変化に対して制御電圧R
FGCが基準電位VREF よりも小さい範囲と大きい範囲と
でそれぞれ直線的に変化しているが、制御感度に着目す
ると、制御電圧RFGCが基準電位VREF よりも小さい範
囲と大きい範囲とで変化の傾斜が異なる。
御電圧RFGCが1.65Vの時の利得を0dBで表わす
と、制御電圧RFGCが0Vの時の利得は、20log
(170/320)=−5.5dB、制御電圧RFGCが
3.3Vの時の利得は、20log(620/320)
=+5.7Bである。つまり、制御電圧RFGCが基準電
位VREF よりも小さい範囲と大きい範囲とでそれぞれ直
線的に変化しており、制御電圧RFGCが基準電位VREF
よりも小さい範囲と大きい範囲とで制御感度が略等し
い。
制御電圧RFGC入力が基準電位VREF の上下に等しく
1.65V変化した場合、基準電位VREF の上下で図1
中の利得可変RFアンプ20の利得変化幅がほぼ均衡す
るので、後段回路の設計が容易になり、DSP13の動
作が安定し、利得可変RFアンプ20の使い勝手が向上
する。
図2中の演算増幅回路22の反転入力端子(−)と出力
端子との間の帰還抵抗23を駆動する役割を有するが、
上記第1の実施の形態によれば前記gmアンプ21の利
得が必要以上に低下しなくなり、前記帰還抵抗23を駆
動するためのレベルが不足するおそれはなくなる。
回路30は、前記第1の実施の形態で示した構成に限ら
ず、各種の変形が可能である。
路30は、制御電圧RFGCが基準電位VREF よりも大き
い範囲での制御特性の傾斜を変化させずに、基準電位V
REFよりも小さい範囲で制御特性の傾斜を小さくするよ
うに構成したが、これとは逆に、制御電圧RFGCが基準
電位VREF よりも小さい範囲での制御特性の傾斜を変化
させずに、基準電位VREF よりも大きい範囲で制御特性
の傾斜を大きくするように構成しても、図3(a)に示
す特性を得ることができる。
CDのほかに書き換え可能なCD(CD−RW)を再生
可能な光ディスク再生装置にも適用可能である。この場
合には、通常のCDとCD−RWとで特性が異なること
に対応して、通常のCD再生モード/CD−RW再生モ
ードに応じてヘッドアンプ12からの信号レベルに対す
る補正を切り換えるためのレベル補正切換回路を利得可
変RFアンプ20の入力側に挿入すればよい。
本発明は、特願平7−271191号の出願(特開平9
−115142号公報)により提案されている「光ディ
スク再生装置」にも適用可能である。
すように、ディスクに記録された情報データを読み取
り、情報データに応じた電気信号を発生する光学式のピ
ックアップ41と、このピックアップ41の出力信号を
一定の利得で増幅する利得固定型の第1の増幅回路42
と、この第1の増幅回路42の出力信号の直流成分を遮
断して出力するフィルタ回路43と、このフィルタ回路
43の出力信号を利得制御信号に応じた利得で増幅する
利得可変型の第2の増幅回路44と、前記第1の増幅回
路42の出力信号の振幅を検出する振幅検出回路45
と、この振幅検出回路45の出力信号を予め設定された
所定の信号振幅基準値と比較し、その差に応じた利得制
御信号を生成して前記第2の増幅回路44に供給する振
幅調整回路46とを具備することを特徴とする。
り利得制御信号電圧が供給される利得可変型の第2の増
幅回路44に対して前記第1の実施の形態と同様に実施
することが可能である。
路では、制御電圧RFGCが基準電位VREF よりも小さい
範囲と大きい範囲とで出力電流の直線的な変化の傾斜が
異なるように構成したが、これに限らず、本発明に係る
電流制御回路は、制御電圧RFGCが基準電位VREF より
も小さい範囲と大きい範囲とで異なる関数に応じて変化
させるように構成することを特徴とするものである。
第1の実施の形態の電流制御回路では、制御電圧の変化
範囲内の1つの基準電位VREF を変節点として制御特性
の傾斜を変化させるように構成したが、本発明の電流制
御回路は、制御電圧の変化範囲内の複数の相異なる基準
電位を変節点として各区間の出力電流の変化特性が相異
なる関数にしたがうように構成することも可能であり、
その一例について図5を参照して説明する。
る基準電位V1 、V2 、V3 を生成するための抵抗分圧
回路51と、前記3個の基準電位V1 、V2 、V3 が対
応してベースに供給され、各コレクタがGNDに接続さ
れた3個のPNPトランジスタQ51、Q52、Q53と、上
記3個のPNPトランジスタQ51、Q52、Q53の各エミ
ッタとVCCノードとの間に対応して接続された定電流源
I51、I52、I53と、前記3個のPNPトランジスタQ
51、Q52、Q53の各エミッタに対応して抵抗R51、R5
2、R53を介して各エミッタが接続され、各コレクタが
電流出力ノード52に共通に接続され、各ベースが信号
入力ノード50に共通に接続された3個の出力用のPN
PトランジスタQ54、Q55、Q56とからなる。
Q54)、(Q52、Q55)、(Q53、Q56)はそれぞれ差
動対をなし、それぞれ対応してベース電圧の高低関係に
応じていずれか一方がオン状態、他方がオフ状態にな
る。
Vinが基準電位V3 より低い時には、3個の出力用トラ
ンジスタQ54、Q55、Q56がそれぞれオン状態になり、
それぞれの電流が加算されて電流出力ノード52から出
力する。
より高く、基準電位V2 より低い時には、1個の出力用
トランジスタQ56がオフ状態、2個の出力用トランジス
タQ54、Q55がそれぞれオン状態になり、それぞれの電
流が加算されて電流出力ノード52から出力する。
より高く、基準電位V1 より低い時には、2個の出力用
トランジスタQ55、Q56がそれぞれオフ状態、1個の出
力用トランジスタQ54がオン状態になり、その電流が電
流出力ノード52から出力する。
電流源I51、I52、I53の電流を略等しく、抵抗R51、
R52、R53の値をR51>R52>R53に設定した場合、信
号入力ノード50の制御電圧入力Vinの変化に対する電
流出力ノード52の出力電流Iout の変化の特性を図6
(a)に示す。
流源I51、I52、I53の電流を略等しく、抵抗R51、R
52、R53の値をR51<R52<R53に設定した場合、信号
入力ノード50の制御電圧入力Vinの変化に対する電流
出力ノード52の出力電流Iout の変化の特性を図6
(b)に示す。
フィルタ>なお、本発明の電流制御回路は、前記光ディ
スク再生装置の利得可変RFアンプに適用する場合に限
らず、その他、例えばCD−R再生装置のRFイコライ
ズ用フィルタに適用することも可能である。
クディスクが供給されるようになり、CD−Rライター
とブランクディスクとの組み合わせによっては、低品位
のディスクが作成されるおそれがでてきた。また、CD
−ROMドライブ装置の高速化につれて、低倍速再生で
はエラーレートの問題がなかったディスクでも、高倍速
再生ではエラーレートが問題になる程度に悪化すること
が多々発生するようになった。
ほど、ディスク再生信号(RF信号)のジッターが少な
いこと求められるが、実際は種々の要因で十分には要求
を満足できなくなる。そこで、最近は、RFイコライズ
用フィルタを用い、RF信号に含まれる第3T周波数を
ブーストしてRF信号のジッターを改善することが行わ
れる。
可変RFアンプを適用したRFイコライズ用フィルタの
構成の一例を示している。
は、第1のLPF(ローパスフィルタ)61に入力する
とともに、利得調整回路62を経てHPF(ハイパスフ
ィルタ)63に入力し、これらの第1のLPF61およ
びHPF63の各出力信号は加算回路64により加算
(合成)される。この加算回路64の出力信号は、第2
のLPF65を経て信号出力ノード66から出力する。
RFアンプと、その出力ノードとGNDとの間に接続さ
れたバイパス用コンデンサC1とからなる。
の出力側の信号経路に挿入された結合用のコンデンサC
2と、GNDに入力ノードが接続され、前記結合用コン
デンサC2の出力側の信号経路に出力ノードが接続され
た第2の利得可変RFアンプとからなる。
RFアンプと、その出力ノードとGNDとの間に接続さ
れたバイパス用コンデンサC3とからなる。
記第1の実施の形態で説明したようなgmアンプと電流
制御回路からなるが、本例では、各利得可変RFアンプ
のgmアンプ661〜663を1個の電流制御回路67
の電流出力により共通に制御するように構成されてい
る。
対応して図7中の第1のLPF、HPF、第2のLPF
の周波数特性の一例を示している。
の周波数特性の一例および各フィルタ61、63、65
の利得可変RFアンプのgmアンプ661〜663のg
mの増減により遮断周波数が変化する様子を示してい
る。
可変RFアンプにおけるgmアンプ661〜663の利
得を制御して各フィルタ61、63、65の周波数特性
を制御することにより、RFイコライズ用フィルタ全体
の周波数特性を制御することが可能になる。この場合、
RFイコライズ用フィルタ全体の周波数特性の平坦部分
の先端付近(肩部)の特性は、前記HPF63に直列に
挿入されている利得調整回路62の利得調整により制御
可能である。
圧入力が基準電位よりも小さい範囲と大きい範囲とで異
なるように制御感度を任意に設定することが可能になる
電流制御回路を提供することができる。
御電圧入力が基準電位よりも小さい範囲と大きい範囲と
でgmアンプの利得制御感度を略等しく設定することが
可能になり、後段回路の設計が容易になり、使い勝手が
向上する利得可変増幅回路およびそれを用いた光ディス
ク再生装置を提供することができる。
路、利得可変RFアンプおよび光ディスク再生装置を示
すブロック図。
回路図。
出力電流特性の一例および制御電圧入力に対するgmア
ンプの利得(対数値表示)特性の一例を示す図。
例を示すブロック図。
を示す回路図。
制御電圧入力の変化に対する電流出力ノードの出力電流
の変化の特性の相異なる例を示す特性図。
タの一例を示す回路図。
の周波数特性の一例を示す図。
の一例および第1のLPF、HPF、第2のLPFの利
得可変RFアンプにおけるgmアンプのgmの増減によ
り遮断周波数が変化する様子を示す図。
示すブロック図。
を示す回路図。
する出力電流特性の一例および制御電圧入力に対する図
11中のgmアンプの利得特性の一例を示す図。
Claims (10)
- 【請求項1】 制御電圧入力が基準電位よりも小さい範
囲と大きい範囲とで異なる関数に応じて電流出力が変化
することを特徴とする電流制御回路。 - 【請求項2】 請求項1記載の電流制御回路において、 前記制御電圧入力が基準電位よりも小さい範囲と大きい
範囲とで電流出力がそれぞれ直線的に変化していること
を特徴とする電流制御回路。 - 【請求項3】 基準電位および制御電圧入力が対応して
ベースに入力する差動対をなす第1のトランジスタおよ
び第2のトランジスタと、 前記差動対をなすトランジスタのうちの一方のトランジ
スタから第1の電流が流れる第3のトランジスタと、 前記制御電圧入力を前記基準電位と比較し、制御電圧入
力が基準電位よりも小さい範囲または大きい範囲のいず
れか一方の範囲で制御電圧入力に応じて前記第3のトラ
ンジスタに第2の電流を追加して流す電流補正回路とを
具備することを特徴とする電流制御回路。 - 【請求項4】 ベースに基準電位が与えられるPNP型
の第1のトランジスタと、 前記第1のトランジスタと差動対をなし、コレクタは接
地ノードに接続され、ベースに制御電圧が入力するPN
P型の第2のトランジスタと、 前記第1のトランジスタのコレクタと接地ノードとの間
にコレクタ・エミッタ間が接続され、コレクタ・ベース
相互が接続されたNPN型の第3のトランジスタと、 第1の定電流源と接地ノードとの間にエミッタ・コレク
タ間が接続され、ベースが前記第2のトランジスタのベ
ースに接続されたPNP型の第4のトランジスタと、 第2の定電流源と接地ノードとの間にエミッタ・コレク
タ間が接続されたPNP型の第5のトランジスタと、 第3の定電流源と接地ノードとの間にエミッタ・コレク
タ間が接続され、エミッタが前記第5のトランジスタの
ベースに接続され、ベースに前記基準電位が与えられた
PNP型の第6のトランジスタと、 前記第5のトランジスタのエミッタと前記第3のトラン
ジスタのコレクタとの間にエミッタ・コレクタ間が接続
され、ベースが前記第4のトランジスタのエミッタに接
続されたPNP型の第7のトランジスタと、 前記第3のトランジスタに対してカレントミラー接続さ
れた少なくとも1個の電流出力用のNPN型の第8のト
ランジスタとを具備することを特徴とする電流制御回
路。 - 【請求項5】 制御電圧入力の変化範囲内の複数の相異
なる基準電位を変節点として各区間の出力電流の変化特
性が相異なる関数にしたがうことを特徴とする電流制御
回路。 - 【請求項6】 請求項1乃至4のいずれか1項に記載の
電流制御回路と、 前記電流制御回路の電流出力により増幅用のトランジス
タのコレクタ電流が制御されることによって相互コンダ
クタンスgmが変化し、前記電流制御回路の制御電圧が
基準電位よりも小さい範囲と大きい範囲とで利得の制御
感度が略等しいgmアンプとを具備することを特徴とす
る利得可変増幅回路。 - 【請求項7】 請求項6記載の利得可変増幅回路におい
て、 前記gmアンプの出力信号が反転入力端子(−)に入力
し、非反転入力端子(+)は基準電位に接続されたバイ
ポーラ型の演算増幅回路と、前記演算増幅回路の反転入
力端子(−)と出力端子との間に接続された帰還抵抗と
をさらに具備することを特徴とする利得可変増幅回路。 - 【請求項8】 光ディスクに記録された情報データを読
み取り、情報データに応じた高周波信号を発生する光学
式のピックアップと、 前記ピックアップの出力信号を増幅するヘッドアンプ
と、 前記ヘッドアンプの出力信号が入力し、これを増幅して
出力する信号が所定の振幅となるように自動的に制御さ
れる利得可変アンプとを具備し、前記利得可変アンプと
して請求項7記載の利得可変増幅回路が用いられること
を特徴とする光ディスク再生装置。 - 【請求項9】 光ディスクに記録された情報データを読
み取る光学式のピックアップにより発生された高周波信
号の信号経路に挿入されるイコライズ用フィルタであっ
て、 前記信号経路の高周波信号がそれぞれ入力する第1のロ
ーパスフィルタおよびハイパスフィルタと、 前記第1のローパスフィルタおよびハイパスフィルタの
各出力信号が入力する加算回路と、 前記加算回路の出力信号が入力する第2のローパスフィ
ルタとを具備し、前記第1のローパスフィルタの一部、
前記ハイパスフィルタの一部および第2のローパスフィ
ルタの一部にそれぞれ利得可変増幅回路が用いられてお
り、 各利得可変増幅回路は、前記請求項1乃至4のいずれか
1項に記載の電流制御回路と、前記第1のローパスフィ
ルタ、ハイパスフィルタおよび第2のローパスフィルタ
にそれぞれ対応して設けられ、前記電流制御回路の電流
出力により増幅用のトランジスタのコレクタ電流が制御
されることによって相互コンダクタンスgmが変化する
gmアンプとを具備することを特徴とする光ディスク再
生装置。 - 【請求項10】 請求項9記載の光ディスク再生装置に
おいて、 前記電流制御回路は、前記各利得可変増幅回路のgmア
ンプに対して共通に設けられていることを特徴とする光
ディスク再生装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11066292A JP2000269762A (ja) | 1999-03-12 | 1999-03-12 | 電流制御回路、それを用いた利得可変増幅回路および光ディスク再生装置 |
TW089103725A TW527586B (en) | 1999-03-12 | 2000-03-02 | Current control circuit, variable gain amplifying circuit using the same, and the compact disk regeneration device |
US09/523,284 US6504799B1 (en) | 1999-03-12 | 2000-03-10 | Tracking error balance adjustment circuit and a current control circuit used for an optical disk playback apparatus, and an optical disk playback apparatus including the same |
KR10-2000-0012324A KR100380786B1 (ko) | 1999-03-12 | 2000-03-11 | 광디스크 재생장치에 이용되는 트래킹 에러 밸런스조정회로 및 전류제어회로 및 이를 탑재한 광디스크재생장치 |
US10/302,992 US6678224B2 (en) | 1999-03-12 | 2002-11-25 | Tracking error balance adjustment circuit and a current control circuit used for an optical disk playback apparatus, and an optical disk playback apparatus including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11066292A JP2000269762A (ja) | 1999-03-12 | 1999-03-12 | 電流制御回路、それを用いた利得可変増幅回路および光ディスク再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000269762A true JP2000269762A (ja) | 2000-09-29 |
Family
ID=13311615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11066292A Abandoned JP2000269762A (ja) | 1999-03-12 | 1999-03-12 | 電流制御回路、それを用いた利得可変増幅回路および光ディスク再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000269762A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1316461C (zh) * | 2004-03-09 | 2007-05-16 | 三星电子株式会社 | 具有自动增益控制的光再现装置和方法 |
-
1999
- 1999-03-12 JP JP11066292A patent/JP2000269762A/ja not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1316461C (zh) * | 2004-03-09 | 2007-05-16 | 三星电子株式会社 | 具有自动增益控制的光再现装置和方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100380786B1 (ko) | 광디스크 재생장치에 이용되는 트래킹 에러 밸런스조정회로 및 전류제어회로 및 이를 탑재한 광디스크재생장치 | |
JP2889803B2 (ja) | レベル設定回路 | |
US6114686A (en) | Current-to-voltage conversion IC and a photoelectric conversion IC | |
CN100409332C (zh) | 光盘装置的受光放大器电路 | |
JP4713022B2 (ja) | 光ディスクドライブ装置用の増幅回路 | |
JP2003234623A (ja) | 受光アンプ回路及びこれを用いた光ピックアップ | |
JP2002050066A (ja) | 光ピックアップ回路及び光ピックアップ方法 | |
JP2000269762A (ja) | 電流制御回路、それを用いた利得可変増幅回路および光ディスク再生装置 | |
JP2004227731A (ja) | 半導体集積回路および媒体記録再生装置 | |
JP2005535954A (ja) | 電圧調整器 | |
JP2007066469A (ja) | 受光素子回路及びレーザ発光量制御信号導出方法及び光ピックアップ装置 | |
JP4566893B2 (ja) | 受光増幅回路、及び、光ピックアップ装置 | |
JPH11203681A (ja) | 光ディスク装置 | |
JP3764308B2 (ja) | トラッキングエラーバランス調整回路およびそれを用いた光ディスク再生装置 | |
US20060114766A1 (en) | Wobbling signal reproduction device | |
JP4680118B2 (ja) | 受光増幅回路および光ピックアップ | |
JPH0770064B2 (ja) | 記録媒体駆動装置 | |
JP3208915B2 (ja) | 磁気ヘッド用再生回路 | |
JP4377046B2 (ja) | ミラー検出回路 | |
JPH1069664A (ja) | レーザパワー調整装置 | |
JP4515271B2 (ja) | 光ピックアップ用受光アンプ素子、それを用いた光ピックアップ装置、およびバイアス回路 | |
JP2001067692A (ja) | 光記録媒体を走査するための装置 | |
JPH041411B2 (ja) | ||
JP3838043B2 (ja) | 光ディスク装置 | |
JP2009038648A (ja) | 光ピックアップ用受光アンプ回路、及びそれを用いた光ピックアップ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060822 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |