JP3764308B2 - トラッキングエラーバランス調整回路およびそれを用いた光ディスク再生装置 - Google Patents
トラッキングエラーバランス調整回路およびそれを用いた光ディスク再生装置 Download PDFInfo
- Publication number
- JP3764308B2 JP3764308B2 JP26835399A JP26835399A JP3764308B2 JP 3764308 B2 JP3764308 B2 JP 3764308B2 JP 26835399 A JP26835399 A JP 26835399A JP 26835399 A JP26835399 A JP 26835399A JP 3764308 B2 JP3764308 B2 JP 3764308B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- tracking error
- circuit
- current
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Recording Or Reproduction (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光学的ディスクを再生する光ディスク再生装置のトラッキングエラー信号生成回路に係り、特にトラッキングエラーバランス調整回路に関するもので、例えばオーディオ用のコンパクト・ディスク（ＣＤ）プレーヤ装置、コンピュータ・システム用のＣＤＲＯＭ再生装置などに使用される。
【０００２】
【従来の技術】
一般に、ＣＤＲＯＭ再生装置におけるトラッキング制御は、回転するディスク上のトラックと光学式ピックアップによるレーザービームの照射位置との位置ずれを検出し、レーザービームがトラック上を正確に照射するように光学式ピックアップの位置を制御するものである。
【０００３】
図５（ａ）乃至（ｃ）は、ディスク上のトラックＴに対するレーザービーム（メインビームＭおよび２本のサブビームＥ、Ｆ）の照射位置の相異なる例を示している。
【０００４】
２本のサブビームＥ、Ｆの照射位置は、メインビームＭの照射位置のトラック方向両側でトラック幅方向の互いに反対方向に少し位置がずれるように決められている。
【０００５】
上記メインビームＭに対しては、例えば図５（ｄ）に示すように、４個のフォトダイオードＡ、Ｂ、Ｃ、ＤによりメインビームＭの４分割した領域に対応してそれぞれ光電変換を行い、この４個のフォトダイオードの各出力をヘッドアンプに入力して加算する。
【０００６】
また、２本のサブビームＥ、Ｆに対しては各１個のフォトダイオードにより光電変換を行い、その各出力（Ｅ信号、Ｆ信号）を前記ヘッドアンプのトラッキングエラー信号生成回路に入力する。
【０００７】
このトラッキングエラー信号生成回路は、Ｅ信号、Ｆ信号の高域成分の除去を行って両者を差動的に加算し、この加算出力をトラッキングエラー信号として出力するものであり、このトラッキングエラー信号が零となるようにトラッキングサーボによる制御が行われる。
【０００８】
図６は、従来のトラッキングエラー信号生成回路の一例を示している。
【０００９】
第１の電流電圧変換回路71は、前記２本のサブビームのうちの一方のサブビーム（第１のサブビームＥ）に対応して設けられている第１のフォトダイオードの出力（ＲＦ信号）が入力し、電流電圧変換および高域成分の除去を行う。
【００１０】
第２の電流電圧変換回路72は、前記２本のサブビームのうちの他方のサブビーム（第２のサブビームＦ）に対応して設けられている第２のフォトダイオードの出力（ＲＦ信号）が入力し、電流電圧変換および高域成分の除去を行う。
【００１１】
前記２個の電流電圧変換回路71および72の各出力電圧は、トラッキングエラーバランス調整回路80で調整された後、それぞれ抵抗素子R2を介して加算回路73に差動的に入力し、この加算回路73の出力は抵抗素子R3を介して利得調整回路74に入力する。
【００１２】
前記加算回路73において、演算増幅回路OA3 の（−）入力端と出力端の間には帰還用の抵抗素子Rfおよび高域成分パス用の容量素子Cfが並列に接続されており、この演算増幅回路OA3 の（＋）入力端と基準電位端との間には抵抗素子Roおよび高域成分除去用の容量素子Coが並列に接続されてなる。
【００１３】
前記利得調整回路74は、演算増幅回路OA4 の（−）入力端と出力端の間にユーザー調整可能な帰還抵抗Ruが接続（例えばＬＳＩに外付け）され、演算増幅回路OA4 の（＋）入力端と基準電位端との間に抵抗素子R4が接続されている。
【００１４】
前記利得調整回路74から出力するトラッキングエラー信号TEが零であれば前記２本のサブビームＥ、Ｆの照射位置が理想の位置にあることを表わしており、トラッキングエラー信号TEが（＋）方向あるいは（−）方向にずれていれば、前記２本のサブビームＥ、Ｆの照射位置が理想の位置からトラック幅方向の一方側にずれていることを表わしている。
【００１５】
ここで、前記トラッキングエラーバランス調整回路80の役割を説明する。
【００１６】
ディスクのトラックに対するレーザービームの照射位置が、トラッキング制御が正確に行われた状態と同様に正確であったとしても、第１のサブビームＥおよびそれに対応する第１のフォトダイオードを含む第１の系統と第２のサブビームＦおよびそれに対応する第２のフォトダイオードを含む第２の系統とで特性のばらつきが存在するおそれがある。この場合、前記第１のフォトダイオードの出力（Ｅ信号）と第２のフォトダイオードの出力（Ｆ信号）の振幅が等しくならない。そこで、上記ばらつきを修正するためのトラッキングエラーバランス調整を行う必要があり、前記２個の電流電圧変換回路71および72の各出力電圧OE、OFを、トラッキングエラーバランス調整回路80で調整した後、前記加算回路73で差動的に加算するようにしている。なお、上記調整回路80に対する制御信号入力として、別の手段により生成された直流的なトラッキングエラーバランス調整電圧TEB が入力する。
【００１７】
上記トラッキングエラーバランス調整回路80は、前記Ｅ信号が第１の電流電圧変換回路71により変換された電圧OEおよび前記Ｆ信号が第２の電流電圧変換回路72により変換された電圧OFに対応して、電流制御型の可変利得制御回路が２系統設けられている。
【００１８】
この２系統の可変利得制御回路は、トラッキングエラーバランス調整電圧TEB 入力を電流制御回路90により電圧電流変換した出力電流（制御電流）によりそれぞれの利得が制御される。この際、通常は、一方の系統の回路は利得が大きくなる方向、他方の系統の回路は利得が小さくなる方向に差動的に制御される。
【００１９】
次に、図６中に示した従来のトラッキングエラーバランス調整回路80について説明する。
【００２０】
各系統の入力電圧OE、OFは、減衰回路81を介して電流制御型の可変利得制御回路82に入力する。この可変利得制御回路82の出力側には、入出力端間にRNF （負帰還用抵抗）が接続された演算増幅回路83が設けられている。これらの各回路81〜83は、バイポーラトランジスタが用いられて構成されている。
【００２１】
上記減衰回路81は、信号入力ノードと減衰出力ノードとの間に接続された入力抵抗R1と、上記減衰出力ノードと交流的な接地ノードとの間に等価抵抗を有するｇｍ固定型の第１のｇｍアンプA1' とからなる。
【００２２】
また、前記電流制御型の可変利得制御回路82は、前記電流制御回路90からの制御電流に応じてｇｍが変化するｇｍ可変型の第２のｇｍアンプA2が用いられている。なお、上記したように第２のｇｍアンプA2に対して第１のｇｍアンプA1' を接続することにより、第２のｇｍアンプA2の温度係数を含むｇｍのばらつきを打ち消している。
【００２３】
図６に示したトラッキングエラーバランス調整回路80を用いてトラッキングエラーバランス調整を行う際には、調整電圧TEB 入力を変化させて電流制御回路90の出力電流（制御電流）を変化させ、この制御電流に応じて第２のｇｍアンプA2の動作電流を変化させる（例えば50〜150 μＡ）。この際、一方の系統の回路は第２のｇｍアンプA2のｇｍが大きくなる方向、他方の系統の回路は第２のｇｍアンプA2のｇｍが小さくなる方向に差動的に制御し、前記トラッキングエラー信号が零になるように制御する。
【００２４】
この場合、一方の系統の回路に対しては制御電流を大きくする。これにより、制御電流に比例して第２のｇｍアンプA2の動作電流が大きくなり、そのｇｍが大きくなり、その利得が大きくなる。これに対して、他方の系統の回路に対しては制御電流を小さくする。これにより、制御電流に比例して第２のｇｍアンプA2の動作電流が小さくなり、そのｇｍが小さくなり、その利得が小さくなる。
【００２５】
上記したような従来のトラッキングエラーバランス調整回路80は、以下に述べるような問題がある。
【００２６】
第２のｇｍアンプA2の動作は、後段回路のRNF を駆動する役割も有するので、制御電流を小さくして第２のｇｍアンプA2の利得を小さく設定した時、即ち、そのｇｍを小さく設定した時、RNF を駆動しきれなくなるという不具合がある。
【００２７】
また、トラッキングエラーバランス調整回路80の出力のオフセットを小さくすることが望ましいが、そのためには第２のｇｍアンプA2のｇｍを極力小さく設定し、かつ、必要な利得とRNF 駆動能力を確保する必要がある。
【００２８】
しかし、前述したように、第２のｇｍアンプA2のｇｍを制御するための制御電流が、利得とRNF 駆動能力を支配するので、回路設計上の制約が大きい。
【００２９】
【発明が解決しようとする課題】
上記したように従来の光ディスク再生装置のトラッキングエラーバランス調整回路は、第２のｇｍアンプのｇｍを小さく設定した時に後段のRNF を駆動しきれなくなるという不具合があり、また、出力のオフセットを小さくするために第２のｇｍアンプのｇｍを極力小さく設定すると、必要な利得とRNF 駆動能力を確保することが困難になり、回路設計上の制約が大きいという問題があった。
【００３０】
本発明は上記の問題点を解決すべくなされたもので、従来例よりも制御電流の変化が少なくても、従来例と同等の利得バランス調整幅を確保することができ、出力段RNF を駆動しきれなくなるほど後段側ｇｍアンプのｇｍを小さく設定せずに済み、かつ、出力のオフセットを小さくすることが可能になるトラッキングエラーバランス調整回路およびそれを用いた光ディスク再生装置を提供することを目的とする。
【００３１】
【課題を解決するための手段】
本発明のトラッキングエラーバランス調整回路は、光ディスク上の情報が記録されているトラックに対する光学式ピックアップによるレーザービームの照射位置のずれを検出するため、前記レーザービームの照射位置のトラック中心からの偏倚に応じてレベルが相補的に変化する第１、第２の信号のレベル差に応じてトラッキングエラー信号を生成する際、前記レーザービームの照射位置がトラック中心に実質的に一致した時、前記第１、第２の信号のレベル差が略零となるように、前記第１、第２の信号の少なくとも一方のレベルを補正するトラッキングエラーバランス調整回路であって、トラッキングエラーバランス調整電圧が入力し、これを制御電流に変換する電流制御回路と、前記第１、第２の信号の少なくとも一方の信号経路と交流的な接地ノードとの間に等価抵抗を有するように接続されたｇｍ可変型の第１のｇｍアンプと、前記第１のｇｍアンプの後段であって前記一方の信号経路の間に挿入されたｇｍ可変型の第２のｇｍアンプとを有し、前記電流制御回路からの制御電流に応じてそれぞれのｇｍが差動的に制御され、前記第１、第２の信号の少なくとも一方のレベルを調整する利得制御回路とを具備することを特徴とする。
【００３２】
また、本発明の光ディスク再生装置は、本発明のトラッキングエラーバランス調整回路を用いて調整されたトラッキングエラー信号を生成するトラッキングエラー信号生成回路と、前記トラッキングエラー信号生成回路の出力に応じて前記光ディスクの半径方向における前記光学式ピックアップの照射光の位置を制御し、前記光学式ピックアップの照射光がトラック上を維持するように制御するトラッキング制御サーボ機構とを具備することを特徴とする。
【００３３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００３４】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係るＣＤＲＯＭ再生装置の一部を示している。
【００３５】
図１において、記録担体である円盤状のディスク1 は、通常は螺旋状のトラック上にディジタル的に情報データが記録されており、所定の位置に載置され、スピンドルモータ6 によって所定の回転速度で回転駆動される。
【００３６】
光学式ピックアップ2 は、半導体レーザーや光電変換素子などを内蔵しており、前記ディスク1 上のトラックにレーザービームを出射し、ディスク1 上のトラックから反射して戻ってくるあるいはトラックを透過した光の光量の変化を検出することによって、情報データを電気信号（例えば１〜４０ＭＨｚのアナログ信号）に変換して出力する。
【００３７】
トラッキングエラー信号生成回路3 は、前記ピックアップ2 の出力信号の増幅・波形等化処理を行い、ディスク1 に記録された情報を含む情報信号を生成するためのヘッドアンプに含まれ、トラックとレーザービームのディスク半径方向の相対的な位置のずれを示すトラッキングエラー信号を生成する。
【００３８】
なお、図示しないが、上記ヘッドアンプの出力信号（情報信号）は、利得可変アンプにより増幅されるとともに、デジタルサーボプロセッサ（ＤＳＰ）を用いた自動利得制御ループにより、後段での信号処理に適した所定の一定の振幅となるように調整される。そして、上記利得可変アンプの出力信号は二値化回路に送られ、所定のスライスレベルを基準にして“Ｈ”、“Ｌ”の二値信号に変換される。この二値信号は位相同期ループ回路に入力し、前記二値信号に同期したクロック信号が生成される。そして、このクロック信号および前記二値信号がデジタル信号処理回路に入力し、ここで復調・エラー訂正などが行われ、光ディスクに記録されている情報信号が再生される。
【００３９】
トラッキング制御および駆動回路4 は、上記ＤＳＰに内蔵され、前記トラッキングエラー信号生成回路3 からトラッキングエラー信号を受け、トラッキングサーボに必要な開ループ利得、位相余裕を確保するための利得補償、位相補償を行い、トラッキング制御信号を生成する。そして、このトラッキング制御信号に応じて駆動回路によりトラッキングアクチュエータ5 を駆動し、ピックアップ2 の照射光のディスク半径方向における位置を移動させる。
【００４０】
上記したようにピックアップ2 、トラッキング制御および駆動回路4 、トラッキングアクチュエータ5 などにより形成されているトラッキング制御サーボ機構により、ピックアップ2 の照射光の位置がディスク1 上のトラック上を維持するように制御される。
【００４１】
また、ディスク1 上の所望のトラック位置までレーザービームを移動させるために、スライドモータ7 によりスライディングアクチュエーターを駆動し、ピックアップ2 をディスク半径方向に移動させる。
【００４２】
図２は、図１中のトラッキングエラー信号生成回路3 を取り出してその一例を示している。
【００４３】
このトラッキングエラー信号生成回路は、半導体集積回路内に形成されており、図６を参照して前述した従来のトラッキングエラー信号生成回路と同様の第１の電流電圧変換回路71、第２の電流電圧変換回路72、加算回路73および利得調整回路74と、トラッキングエラーバランス調整回路20とからなる。
【００４４】
即ち、第１の電流電圧変換回路71は、演算増幅回路OA1 の（−）入力端と出力端との間に抵抗素子Riおよび容量素子Ciが並列接続され、この演算増幅回路OA1 の（＋）入力端と基準電位との間に抵抗素子Raが接続されてなる。そして、前記２本のサブビームのうちの第１のサブビームＥに対応する第１のフォトダイオードの出力信号（ＲＦ信号）VEが入力抵抗Rin を介して入力し、電流電圧変換および高域成分の除去を行う。
【００４５】
第２の電流電圧変換回路72は、第１の電流電圧変換回路71と同様の構成を有し、前記２本のサブビームのうちの第２のサブビームＦに対応する第２のフォトダイオードの出力信号（ＲＦ信号）VFが入力し、電流電圧変換および高域成分の除去を行う。
【００４６】
前記２個の電流電圧変換回路71および72の各出力電圧は、トラッキングエラーバランス調整回路20により調整された後、それぞれ抵抗素子R2を介して加算回路73に差動的に入力し、この加算回路73の出力は抵抗素子R3を介して利得調整回路74に入力する。
【００４７】
前記加算回路73は、演算増幅回路OA3 の（−）入力端と出力端の間に帰還用の抵抗素子Rfおよび高域成分パス用の容量素子Cfが並列に接続され、この演算増幅回路OA3 の（＋）入力端と基準電位端との間に抵抗素子Roおよび高域成分除去用の容量素子Coが並列に接続されてなる。
【００４８】
前記利得調整回路74は、演算増幅回路OA4 の（−）入力端と出力端の間にユーザー調整可能な帰還抵抗Ruが接続（例えばＬＳＩに外付け）され、演算増幅回路OA4 の（＋）入力端と基準電位端との間に抵抗素子R4が接続されてなる。
【００４９】
前記利得調整回路74から出力するトラッキングエラー信号TEが零であれば前記２本のサブビームＥ、Ｆの照射位置が理想の位置にあることを表わしており、トラッキングエラー信号TEが（＋）方向あるいは（−）方向にずれていれば、前記２本のサブビームＥ、Ｆの照射位置が理想の位置からトラック幅方向の一方側にずれていることを表わしている。
【００５０】
本発明に係る上記トラッキングエラーバランス調整回路20は、図６中を参照して前述した従来例のトラッキングエラーバランス調整回路80と比べて、主として次の点が異なる。
【００５１】
（１）第１のｇｍアンプA1は、その後段の第２のｇｍアンプA2と同じ制御電流により共通に制御され、それぞれのｇｍが制御される。
【００５２】
（２）同系統の第１のｇｍアンプA1のGm1 と第２のｇｍアンプA2のGm2 とは、その増減方向が互いに逆方向となるように差動的に制御される。
【００５３】
即ち、図２中のトラッキングエラーバランス調整回路20は、前記Ｅ信号を変換する第１の電流電圧変換回路71からの入力電圧OEおよび前記Ｆ信号を変換する第２の電流電圧変換回路72からの入力電圧OFに対応して、電流制御型の可変利得制御回路が２系統設けられている。
【００５４】
この２系統の可変利得制御回路は、別の手段（例えばＤＳＰ）により生成された直流的なトラッキングエラーバランス調整電圧TEB を電流制御回路30で電圧電流変換した出力電流（制御電流）によりそれぞれの利得が制御されるものであり、本例ではバイポーラ回路により構成されている。
【００５５】
各系統の回路の入力電圧OE、OFはそれぞれ、ともに電流制御型の可変減衰回路21を介して可変利得制御回路22に入力する。この可変利得制御回路22の出力側には出力回路23が設けられている。
【００５６】
即ち、上記減衰回路21は、信号入力ノードと減衰出力ノードとの間に接続された入力インピーダンス素子（例えば入力抵抗R1）と、上記減衰出力ノードと交流的な接地ノードとの間に等価抵抗を有するように接続され、前記制御電流に応じてｇｍが変化するｇｍ可変型の第１のｇｍアンプA1とからなる。
【００５７】
また、前記可変利得制御回路22は、前記制御電流に応じてｇｍが変化するｇｍ可変型の第２のｇｍアンプA2が用いられている。前記出力回路23は、上記第２のｇｍアンプA2の出力信号が反転入力端子（−）に入力し、非反転入力端子（＋）は基準電位ＶR0に接続された演算増幅回路OA5 と、この演算増幅回路OA5 の反転入力端 子（−）と出力端子との間に接続された帰還抵抗RNF とからなる。
【００５８】
上記したように同じ制御電流により共通に制御される第１のｇｍアンプA1と第２のｇｍアンプA2は、同系統中の第１のｇｍアンプA1のGm1 と第２のｇｍアンプA2のGm2 の変化方向（増減方向）が互いに逆方向となるように差動的に制御される。
【００５９】
なお、上記したように第２のｇｍアンプA2に対して第１のｇｍアンプA1を接続することにより、第２のｇｍアンプA2の温度係数を含むｇｍのばらつきを打ち消している。
【００６０】
そして、上記入力抵抗R1、第１のｇｍアンプA1、第２のｇｍアンプA2、第１の出力回路23の信号経路の利得Ｇは、次式で示される。
【００６１】
Ｇ＝Gm2 ・RNF ／（１＋Gm1 ・R1） ……（１）
本例では、上記２系統の回路は前記制御電流により共通に制御され、かつ、一方の系統の回路は利得が大きくなる方向、他方の系統の回路は利得が小さくなる方向に差動的に制御される。
【００６２】
なお、一方の系統の回路は制御電流を与えないで利得を固定し、他方の系統の回路にのみ前記制御電流を与えて利得を制御するようにしてもよい。
【００６３】
図３は、図２中に示したトラッキングエラーバランス調整回路20における一方の系統を代表的に取り出して電流制御回路30とともに具体例を示している。
【００６４】
信号入力ノードに入力抵抗R1の一端が接続され、この入力抵抗R1の他端に第１のｇｍアンプA1が接続されている。この第１のｇｍアンプA1は、コレクタ・ベース同士が接続され、ベースが前記入力抵抗R1の他端に接続されたＮＰＮトランジスタＱ1 と、このトランジスタＱ1 とエミッタが共通接続され、ベースが基準電位ＶREF にバイアスされたＮＰＮトランジスタＱ2 と、この差動対トランジスタＱ1 、Ｑ2 の各エミッタと接地ノードとの間に接続され、制御電流に応じて電流が変化する第１の電流源Ｉ1 と、コレクタが上記トランジスタＱ1 のコレクタに接続され、エミッタが電源電位ＶCCが与えられるＶCCノードに接続されたＰＮＰトランジスタＱ3 と、このトランジスタＱ3 とベースが共通接続され、コレクタとベースが上記トランジスタＱ2 のコレクタに接続され、エミッタがＶCCノードに接続されたＰＮＰトランジスタＱ4 とからなる。
【００６５】
このような構成により、制御電流に応じて差動増幅用のバイポーラトランジスタＱ1 、Ｑ2 のコレクタ電流が制御されることによって相互コンダクタンスｇｍが変化し、前記トランジスタＱ1 のコレクタから出力信号が取り出される。
【００６６】
第２のｇｍアンプA2は、ベースが基準電位ＶREF にバイアスされたＮＰＮトランジスタＱ5 と、このトランジスタＱ5 とエミッタが共通接続され、ベースが前記第１のｇｍアンプA1の出力ノード（トランジスタＱ1 のコレクタ）に接続されたＮＰＮトランジスタＱ6 と、この差動対トランジスタＱ5 、Ｑ6 の各エミッタと接地ノードとの間に接続され、制御電流に応じて電流が変化する第２の電流源Ｉ2 と、コレクタが上記トランジスタＱ5 のコレクタに接続され、エミッタがＶCCノードに接続されたＰＮＰトランジスタＱ7 と、このトランジスタＱ7 とベースが共通接続され、コレクタとベースが上記トランジスタＱ6 のコレクタに接続され、エミッタがＶCCノードに接続されたＰＮＰトランジスタＱ8 とからなる。
【００６７】
このような構成により、制御電流に応じて差動増幅用のバイポーラトランジスタＱ5 、Ｑ6 のコレクタ電流が制御されることによって相互コンダクタンスｇｍが変化し、前記トランジスタＱ5 のコレクタから出力信号が取り出される。
【００６８】
電流制御回路30において、ＶCCノードと差動対をなすＰＮＰトランジスタＱ31、Ｑ32の各エミッタとの間に対応して第３の定電流源Ｉ31、第４の定電流源Ｉ32が接続され、上記各エミッタ間に利得調整用の抵抗R31 が接続されている。
【００６９】
上記ＰＮＰトランジスタＱ31のコレクタは、コレクタ・ベース相互が接続されたＮＰＮトランジスタＱ33のコレクタ・エミッタ間を介して接地電位に接続されており、このＮＰＮトランジスタＱ33のベース、エミッタに対応してＮＰＮトランジスタＱ34のベース、エミッタが接続（カレントミラー接続）されており、このＮＰＮトランジスタＱ34のコレクタが第１のｇｍアンプA1の利得制御入力ノードａに接続されている。
【００７０】
同様に、前記ＰＮＰトランジスタＱ32のコレクタは、コレクタ・ベース相互が接続されたＮＰＮトランジスタＱ35のコレクタ・エミッタ間を介して接地電位に接続されており、このＮＰＮトランジスタＱ35にＮＰＮトランジスタＱ36がカレントミラー接続されており、このＮＰＮトランジスタＱ36のコレクタが第２のｇｍアンプA2の利得制御入力ノードｂに接続されている。
【００７１】
なお、他方の系統の回路の第１のｇｍアンプA1の第１の電流源Ｉ1 および第２のｇｍアンプA2の第２の電流源Ｉ2 を制御するために、それぞれ対応して前記ＮＰＮトランジスタＱ35にカレントミラー接続されたＮＰＮトランジスタＱ37およびＮＰＮトランジスタＱ33にカレントミラー接続されたＮＰＮトランジスタＱ38が設けられている。
【００７２】
上記電流制御回路30は、差動対をなすトランジスタＱ31、Ｑ32のうちの一方Ｑ31のベースに前記バランス調整電圧TEB 入力が印加され、他方Ｑ32のベースが基準電位ＶREF にバイアスされ、バランス調整電圧TEB 入力のレベルに応じてＰＮＰトランジスタＱ31、Ｑ32のコレクタ電流、ひいてはＮＰＮトランジスタＱ33、Ｑ35のコレクタ電流、Ｑ34、Ｑ36のコレクタ電流（制御電流出力）が差動的に制御される。そして、この差動的な制御電流出力にそれぞれ対応して第１のｇｍアンプA1の第１の電流源Ｉ1 および第２のｇｍアンプA2の第２の電流源Ｉ2 を制御するように構成されている。
【００７３】
即ち、バランス調整電圧TEB 入力が基準電位ＶREF よりも大きくなると、差動対トランジスタＱ31、Ｑ32のうちの一方のＰＮＰトランジスタＱ31の電流が減少し、他方のＰＮＰトランジスタＱ32の電流が増大する。
【００７４】
これに対して、バランス調整電圧TEB 入力が基準電位ＶREF よりも小さくなると、差動対トランジスタＱ31、Ｑ32のうちの一方のＰＮＰトランジスタＱ31の電流が増大し、他方のＰＮＰトランジスタＱ32の電流が減少する。
【００７５】
なお、図３中の各ＮＰＮトランジスタＱ34、Ｑ36、Ｑ37、Ｑ38のコレクタ電流で第１の電流源Ｉ1 および第２の電流源Ｉ2 を制御する具体的な方法としては、前記ＮＰＮトランジスタＱ34を第１の電流源Ｉ1 として用いる（即ち、トランジスタＱ34のコレクタを差動対トランジスタＱ1 、Ｑ2 のエミッタに接続する）ようにし、ＮＰＮトランジスタＱ36を第２の電流源Ｉ2 として用いる（即ち、トランジスタＱ36のコレクタを差動対トランジスタＱ5 、Ｑ6 のエミッタに接続する）ようにすればよい。
【００７６】
図４（ａ）は、図３中の電流制御回路30のバランス調整電圧TEB 入力に対する差動的な出力電流（各ｇｍアンプの動作電流）の一例を示す特性図である。
【００７７】
図４（ｂ）は、図３中の電流制御回路30のバランス調整電圧TEB 入力に対するバランス調整回路20の一方の系統の利得（対数値表示）の一例を示す特性図である。
【００７８】
図４（ａ）、（ｂ）に示す特性において、調整電圧TEB 入力が例えば０Ｖ〜４．２Ｖまで変化した時、第１のｇｍアンプA1の動作電流は４０μＡ〜２６μＡまで変化し、第２のｇｍアンプA2の動作電流は５０μＡ〜８０μＡまで変化するとする。
【００７９】
いま、調整電圧TEB 入力が０Ｖの時、第１のｇｍアンプA1の動作電流は４０μＡでGm1 は最大となり、第２のｇｍアンプA2の動作電流は５０μＡでGm2 は最小となり、一方の系統の回路の利得は最小となる。
【００８０】
これに対して、調整電圧TEB 入力が４．２Ｖの時、第１のｇｍアンプA1の動作電流は２６μＡでGm1 は最小となり、第２のｇｍアンプA2の動作電流は８０μＡでGm2 は最大となり、一方の系統の回路の利得は最大となる。
【００８１】
即ち、図３に示したトラッキングエラーバランス調整回路20によれば、従来例よりも制御電流の変化が少なくても、従来例と同等の利得バランス調整幅を確保することができ、RNF を駆動しきれなくなるほど第２のｇｍアンプA2のGm2 を小さく設定せずに済む。また、第１のｇｍアンプA1のGm1 の基準値を小さく設定しておけば、その分だけ第２のｇｍアンプA2のGm2 も小さく設定できるので、出力のオフセットを小さくすることが可能になる。
【００８２】
なお、図３に示したトラッキングエラーバランス調整回路20におけるｇｍアンプA1、A2および電流制御回路30の構成は、前記第１の実施の形態に限らず、各種の変形が可能である。
【００８３】
また、上記実施の形態のトラッキングエラーバランス調整回路では、図５（ａ）乃至（ｃ）に示したように、レーザビームの照射位置のトラック中心からの偏倚に応じてレベルが相補的に変化する第１の信号Ｅ、第２の信号Ｆのレベル差に応じてトラッキングエラー信号を生成する場合、前記レーザービームの照射位置がトラック中心に一致した時、前記信号Ｅ、Ｆのレベル差が略零となるように、前記信号Ｅ、Ｆの少なくとも一方のレベルを補正する場合を説明した。
【００８４】
しかしながら、本発明において、トラッキングエラー信号を生成する方式としてはこれに限定されるものではない。例えば、図５（ｄ）に示したように、２行２列の領域Ａ、Ｂ、Ｃ、Ｄに対応して配設された４個の光電変換素子によりメインビームＭの照射位置を４分割して検出した信号Ａ、Ｂ、Ｃ、Ｄのうち、メインビームＭの照射位置のトラック中心からの偏倚に応じてレベルが相補的に変化する第１の信号（Ａ＋Ｃ）、第２の信号（Ｂ＋Ｄ）を利用し、これらの信号の少なくとも一方のレベルをトラッキングエラーバランス調整回路で調整した上で差動的に加算し、信号（Ａ＋Ｃ）と信号（Ｂ＋Ｄ）のレベル差に応じてトラッキングエラー信号を生成するように変更することも可能である。
【００８５】
また、本発明のトラッキングエラーバランス調整回路20は、光ディスクとして通常のＣＤのほかに書き換え可能なＣＤ（ＣＤ−ＲＷ）を再生可能な光ディスク再生装置にも適用可能である。この場合には、通常のＣＤとＣＤ−ＲＷとで特性が異なることに対応して、通常のＣＤ再生モード／ＣＤ−ＲＷ再生モードに応じてヘッドアンプの出力信号レベルに対する補正を切り換えるためのレベル補正切換回路をヘッドアンプの出力側に挿入すればよい。
【００８６】
【発明の効果】
上述したように本発明によれば、従来例よりも制御電流の変化が少なくても、従来例と同等の利得バランス調整幅を確保することができ、RNF を駆動しきれなくなるほど第２のｇｍアンプのｇｍを小さく設定せずに済み、かつ、出力のオフセットを小さくすることが可能になるトラッキングエラーバランス調整回路およびそれを用いた光ディスク再生装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＣＤＲＯＭ再生装置の一部を示すブロック図。
【図２】図１中のトラッキングエラー信号生成回路を取り出してその一例を示すブロック図。
【図３】図２中のトラッキングエラーバランス調整回路における一方の系統を代表的に取り出して電流制御回路とともに具体例を示す回路図。
【図４】図３中の電流制御回路に入力されるバランス調整電圧に対する差動的な出力電流（各ｇｍアンプの動作電流）の一例およびバランス調整回路の一方の系統の利得（対数値表示）の一例を示す特性図。
【図５】ＣＤＲＯＭ再生装置におけるトラッキング制御を説明するためにディスクのトラックに対するレーザービーム（メインビームＭおよび２本のサブビームＥ、Ｆ）の照射位置の相異なる例を示す図。
【図６】従来のＣＤＲＯＭ再生装置におけるトラッキングエラー信号生成回路の一例を示すブロック図。
【符号の説明】
71…第１の電流電圧変換回路、
72…第２の電流電圧変換回路、
73…加算回路、
74…利得調整回路、
20…トラッキングエラーバランス調整回路、
21…可変減衰回路、
22…可変利得制御回路、
23…出力回路、
R1…入力抵抗、
A1…ｇｍ可変型の第１のｇｍアンプ、
A2…ｇｍ可変型の第２のｇｍアンプ、
RNF …負帰還抵抗。
【発明の属する技術分野】
本発明は、光学的ディスクを再生する光ディスク再生装置のトラッキングエラー信号生成回路に係り、特にトラッキングエラーバランス調整回路に関するもので、例えばオーディオ用のコンパクト・ディスク（ＣＤ）プレーヤ装置、コンピュータ・システム用のＣＤＲＯＭ再生装置などに使用される。
【０００２】
【従来の技術】
一般に、ＣＤＲＯＭ再生装置におけるトラッキング制御は、回転するディスク上のトラックと光学式ピックアップによるレーザービームの照射位置との位置ずれを検出し、レーザービームがトラック上を正確に照射するように光学式ピックアップの位置を制御するものである。
【０００３】
図５（ａ）乃至（ｃ）は、ディスク上のトラックＴに対するレーザービーム（メインビームＭおよび２本のサブビームＥ、Ｆ）の照射位置の相異なる例を示している。
【０００４】
２本のサブビームＥ、Ｆの照射位置は、メインビームＭの照射位置のトラック方向両側でトラック幅方向の互いに反対方向に少し位置がずれるように決められている。
【０００５】
上記メインビームＭに対しては、例えば図５（ｄ）に示すように、４個のフォトダイオードＡ、Ｂ、Ｃ、ＤによりメインビームＭの４分割した領域に対応してそれぞれ光電変換を行い、この４個のフォトダイオードの各出力をヘッドアンプに入力して加算する。
【０００６】
また、２本のサブビームＥ、Ｆに対しては各１個のフォトダイオードにより光電変換を行い、その各出力（Ｅ信号、Ｆ信号）を前記ヘッドアンプのトラッキングエラー信号生成回路に入力する。
【０００７】
このトラッキングエラー信号生成回路は、Ｅ信号、Ｆ信号の高域成分の除去を行って両者を差動的に加算し、この加算出力をトラッキングエラー信号として出力するものであり、このトラッキングエラー信号が零となるようにトラッキングサーボによる制御が行われる。
【０００８】
図６は、従来のトラッキングエラー信号生成回路の一例を示している。
【０００９】
第１の電流電圧変換回路71は、前記２本のサブビームのうちの一方のサブビーム（第１のサブビームＥ）に対応して設けられている第１のフォトダイオードの出力（ＲＦ信号）が入力し、電流電圧変換および高域成分の除去を行う。
【００１０】
第２の電流電圧変換回路72は、前記２本のサブビームのうちの他方のサブビーム（第２のサブビームＦ）に対応して設けられている第２のフォトダイオードの出力（ＲＦ信号）が入力し、電流電圧変換および高域成分の除去を行う。
【００１１】
前記２個の電流電圧変換回路71および72の各出力電圧は、トラッキングエラーバランス調整回路80で調整された後、それぞれ抵抗素子R2を介して加算回路73に差動的に入力し、この加算回路73の出力は抵抗素子R3を介して利得調整回路74に入力する。
【００１２】
前記加算回路73において、演算増幅回路OA3 の（−）入力端と出力端の間には帰還用の抵抗素子Rfおよび高域成分パス用の容量素子Cfが並列に接続されており、この演算増幅回路OA3 の（＋）入力端と基準電位端との間には抵抗素子Roおよび高域成分除去用の容量素子Coが並列に接続されてなる。
【００１３】
前記利得調整回路74は、演算増幅回路OA4 の（−）入力端と出力端の間にユーザー調整可能な帰還抵抗Ruが接続（例えばＬＳＩに外付け）され、演算増幅回路OA4 の（＋）入力端と基準電位端との間に抵抗素子R4が接続されている。
【００１４】
前記利得調整回路74から出力するトラッキングエラー信号TEが零であれば前記２本のサブビームＥ、Ｆの照射位置が理想の位置にあることを表わしており、トラッキングエラー信号TEが（＋）方向あるいは（−）方向にずれていれば、前記２本のサブビームＥ、Ｆの照射位置が理想の位置からトラック幅方向の一方側にずれていることを表わしている。
【００１５】
ここで、前記トラッキングエラーバランス調整回路80の役割を説明する。
【００１６】
ディスクのトラックに対するレーザービームの照射位置が、トラッキング制御が正確に行われた状態と同様に正確であったとしても、第１のサブビームＥおよびそれに対応する第１のフォトダイオードを含む第１の系統と第２のサブビームＦおよびそれに対応する第２のフォトダイオードを含む第２の系統とで特性のばらつきが存在するおそれがある。この場合、前記第１のフォトダイオードの出力（Ｅ信号）と第２のフォトダイオードの出力（Ｆ信号）の振幅が等しくならない。そこで、上記ばらつきを修正するためのトラッキングエラーバランス調整を行う必要があり、前記２個の電流電圧変換回路71および72の各出力電圧OE、OFを、トラッキングエラーバランス調整回路80で調整した後、前記加算回路73で差動的に加算するようにしている。なお、上記調整回路80に対する制御信号入力として、別の手段により生成された直流的なトラッキングエラーバランス調整電圧TEB が入力する。
【００１７】
上記トラッキングエラーバランス調整回路80は、前記Ｅ信号が第１の電流電圧変換回路71により変換された電圧OEおよび前記Ｆ信号が第２の電流電圧変換回路72により変換された電圧OFに対応して、電流制御型の可変利得制御回路が２系統設けられている。
【００１８】
この２系統の可変利得制御回路は、トラッキングエラーバランス調整電圧TEB 入力を電流制御回路90により電圧電流変換した出力電流（制御電流）によりそれぞれの利得が制御される。この際、通常は、一方の系統の回路は利得が大きくなる方向、他方の系統の回路は利得が小さくなる方向に差動的に制御される。
【００１９】
次に、図６中に示した従来のトラッキングエラーバランス調整回路80について説明する。
【００２０】
各系統の入力電圧OE、OFは、減衰回路81を介して電流制御型の可変利得制御回路82に入力する。この可変利得制御回路82の出力側には、入出力端間にRNF （負帰還用抵抗）が接続された演算増幅回路83が設けられている。これらの各回路81〜83は、バイポーラトランジスタが用いられて構成されている。
【００２１】
上記減衰回路81は、信号入力ノードと減衰出力ノードとの間に接続された入力抵抗R1と、上記減衰出力ノードと交流的な接地ノードとの間に等価抵抗を有するｇｍ固定型の第１のｇｍアンプA1' とからなる。
【００２２】
また、前記電流制御型の可変利得制御回路82は、前記電流制御回路90からの制御電流に応じてｇｍが変化するｇｍ可変型の第２のｇｍアンプA2が用いられている。なお、上記したように第２のｇｍアンプA2に対して第１のｇｍアンプA1' を接続することにより、第２のｇｍアンプA2の温度係数を含むｇｍのばらつきを打ち消している。
【００２３】
図６に示したトラッキングエラーバランス調整回路80を用いてトラッキングエラーバランス調整を行う際には、調整電圧TEB 入力を変化させて電流制御回路90の出力電流（制御電流）を変化させ、この制御電流に応じて第２のｇｍアンプA2の動作電流を変化させる（例えば50〜150 μＡ）。この際、一方の系統の回路は第２のｇｍアンプA2のｇｍが大きくなる方向、他方の系統の回路は第２のｇｍアンプA2のｇｍが小さくなる方向に差動的に制御し、前記トラッキングエラー信号が零になるように制御する。
【００２４】
この場合、一方の系統の回路に対しては制御電流を大きくする。これにより、制御電流に比例して第２のｇｍアンプA2の動作電流が大きくなり、そのｇｍが大きくなり、その利得が大きくなる。これに対して、他方の系統の回路に対しては制御電流を小さくする。これにより、制御電流に比例して第２のｇｍアンプA2の動作電流が小さくなり、そのｇｍが小さくなり、その利得が小さくなる。
【００２５】
上記したような従来のトラッキングエラーバランス調整回路80は、以下に述べるような問題がある。
【００２６】
第２のｇｍアンプA2の動作は、後段回路のRNF を駆動する役割も有するので、制御電流を小さくして第２のｇｍアンプA2の利得を小さく設定した時、即ち、そのｇｍを小さく設定した時、RNF を駆動しきれなくなるという不具合がある。
【００２７】
また、トラッキングエラーバランス調整回路80の出力のオフセットを小さくすることが望ましいが、そのためには第２のｇｍアンプA2のｇｍを極力小さく設定し、かつ、必要な利得とRNF 駆動能力を確保する必要がある。
【００２８】
しかし、前述したように、第２のｇｍアンプA2のｇｍを制御するための制御電流が、利得とRNF 駆動能力を支配するので、回路設計上の制約が大きい。
【００２９】
【発明が解決しようとする課題】
上記したように従来の光ディスク再生装置のトラッキングエラーバランス調整回路は、第２のｇｍアンプのｇｍを小さく設定した時に後段のRNF を駆動しきれなくなるという不具合があり、また、出力のオフセットを小さくするために第２のｇｍアンプのｇｍを極力小さく設定すると、必要な利得とRNF 駆動能力を確保することが困難になり、回路設計上の制約が大きいという問題があった。
【００３０】
本発明は上記の問題点を解決すべくなされたもので、従来例よりも制御電流の変化が少なくても、従来例と同等の利得バランス調整幅を確保することができ、出力段RNF を駆動しきれなくなるほど後段側ｇｍアンプのｇｍを小さく設定せずに済み、かつ、出力のオフセットを小さくすることが可能になるトラッキングエラーバランス調整回路およびそれを用いた光ディスク再生装置を提供することを目的とする。
【００３１】
【課題を解決するための手段】
本発明のトラッキングエラーバランス調整回路は、光ディスク上の情報が記録されているトラックに対する光学式ピックアップによるレーザービームの照射位置のずれを検出するため、前記レーザービームの照射位置のトラック中心からの偏倚に応じてレベルが相補的に変化する第１、第２の信号のレベル差に応じてトラッキングエラー信号を生成する際、前記レーザービームの照射位置がトラック中心に実質的に一致した時、前記第１、第２の信号のレベル差が略零となるように、前記第１、第２の信号の少なくとも一方のレベルを補正するトラッキングエラーバランス調整回路であって、トラッキングエラーバランス調整電圧が入力し、これを制御電流に変換する電流制御回路と、前記第１、第２の信号の少なくとも一方の信号経路と交流的な接地ノードとの間に等価抵抗を有するように接続されたｇｍ可変型の第１のｇｍアンプと、前記第１のｇｍアンプの後段であって前記一方の信号経路の間に挿入されたｇｍ可変型の第２のｇｍアンプとを有し、前記電流制御回路からの制御電流に応じてそれぞれのｇｍが差動的に制御され、前記第１、第２の信号の少なくとも一方のレベルを調整する利得制御回路とを具備することを特徴とする。
【００３２】
また、本発明の光ディスク再生装置は、本発明のトラッキングエラーバランス調整回路を用いて調整されたトラッキングエラー信号を生成するトラッキングエラー信号生成回路と、前記トラッキングエラー信号生成回路の出力に応じて前記光ディスクの半径方向における前記光学式ピックアップの照射光の位置を制御し、前記光学式ピックアップの照射光がトラック上を維持するように制御するトラッキング制御サーボ機構とを具備することを特徴とする。
【００３３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００３４】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係るＣＤＲＯＭ再生装置の一部を示している。
【００３５】
図１において、記録担体である円盤状のディスク1 は、通常は螺旋状のトラック上にディジタル的に情報データが記録されており、所定の位置に載置され、スピンドルモータ6 によって所定の回転速度で回転駆動される。
【００３６】
光学式ピックアップ2 は、半導体レーザーや光電変換素子などを内蔵しており、前記ディスク1 上のトラックにレーザービームを出射し、ディスク1 上のトラックから反射して戻ってくるあるいはトラックを透過した光の光量の変化を検出することによって、情報データを電気信号（例えば１〜４０ＭＨｚのアナログ信号）に変換して出力する。
【００３７】
トラッキングエラー信号生成回路3 は、前記ピックアップ2 の出力信号の増幅・波形等化処理を行い、ディスク1 に記録された情報を含む情報信号を生成するためのヘッドアンプに含まれ、トラックとレーザービームのディスク半径方向の相対的な位置のずれを示すトラッキングエラー信号を生成する。
【００３８】
なお、図示しないが、上記ヘッドアンプの出力信号（情報信号）は、利得可変アンプにより増幅されるとともに、デジタルサーボプロセッサ（ＤＳＰ）を用いた自動利得制御ループにより、後段での信号処理に適した所定の一定の振幅となるように調整される。そして、上記利得可変アンプの出力信号は二値化回路に送られ、所定のスライスレベルを基準にして“Ｈ”、“Ｌ”の二値信号に変換される。この二値信号は位相同期ループ回路に入力し、前記二値信号に同期したクロック信号が生成される。そして、このクロック信号および前記二値信号がデジタル信号処理回路に入力し、ここで復調・エラー訂正などが行われ、光ディスクに記録されている情報信号が再生される。
【００３９】
トラッキング制御および駆動回路4 は、上記ＤＳＰに内蔵され、前記トラッキングエラー信号生成回路3 からトラッキングエラー信号を受け、トラッキングサーボに必要な開ループ利得、位相余裕を確保するための利得補償、位相補償を行い、トラッキング制御信号を生成する。そして、このトラッキング制御信号に応じて駆動回路によりトラッキングアクチュエータ5 を駆動し、ピックアップ2 の照射光のディスク半径方向における位置を移動させる。
【００４０】
上記したようにピックアップ2 、トラッキング制御および駆動回路4 、トラッキングアクチュエータ5 などにより形成されているトラッキング制御サーボ機構により、ピックアップ2 の照射光の位置がディスク1 上のトラック上を維持するように制御される。
【００４１】
また、ディスク1 上の所望のトラック位置までレーザービームを移動させるために、スライドモータ7 によりスライディングアクチュエーターを駆動し、ピックアップ2 をディスク半径方向に移動させる。
【００４２】
図２は、図１中のトラッキングエラー信号生成回路3 を取り出してその一例を示している。
【００４３】
このトラッキングエラー信号生成回路は、半導体集積回路内に形成されており、図６を参照して前述した従来のトラッキングエラー信号生成回路と同様の第１の電流電圧変換回路71、第２の電流電圧変換回路72、加算回路73および利得調整回路74と、トラッキングエラーバランス調整回路20とからなる。
【００４４】
即ち、第１の電流電圧変換回路71は、演算増幅回路OA1 の（−）入力端と出力端との間に抵抗素子Riおよび容量素子Ciが並列接続され、この演算増幅回路OA1 の（＋）入力端と基準電位との間に抵抗素子Raが接続されてなる。そして、前記２本のサブビームのうちの第１のサブビームＥに対応する第１のフォトダイオードの出力信号（ＲＦ信号）VEが入力抵抗Rin を介して入力し、電流電圧変換および高域成分の除去を行う。
【００４５】
第２の電流電圧変換回路72は、第１の電流電圧変換回路71と同様の構成を有し、前記２本のサブビームのうちの第２のサブビームＦに対応する第２のフォトダイオードの出力信号（ＲＦ信号）VFが入力し、電流電圧変換および高域成分の除去を行う。
【００４６】
前記２個の電流電圧変換回路71および72の各出力電圧は、トラッキングエラーバランス調整回路20により調整された後、それぞれ抵抗素子R2を介して加算回路73に差動的に入力し、この加算回路73の出力は抵抗素子R3を介して利得調整回路74に入力する。
【００４７】
前記加算回路73は、演算増幅回路OA3 の（−）入力端と出力端の間に帰還用の抵抗素子Rfおよび高域成分パス用の容量素子Cfが並列に接続され、この演算増幅回路OA3 の（＋）入力端と基準電位端との間に抵抗素子Roおよび高域成分除去用の容量素子Coが並列に接続されてなる。
【００４８】
前記利得調整回路74は、演算増幅回路OA4 の（−）入力端と出力端の間にユーザー調整可能な帰還抵抗Ruが接続（例えばＬＳＩに外付け）され、演算増幅回路OA4 の（＋）入力端と基準電位端との間に抵抗素子R4が接続されてなる。
【００４９】
前記利得調整回路74から出力するトラッキングエラー信号TEが零であれば前記２本のサブビームＥ、Ｆの照射位置が理想の位置にあることを表わしており、トラッキングエラー信号TEが（＋）方向あるいは（−）方向にずれていれば、前記２本のサブビームＥ、Ｆの照射位置が理想の位置からトラック幅方向の一方側にずれていることを表わしている。
【００５０】
本発明に係る上記トラッキングエラーバランス調整回路20は、図６中を参照して前述した従来例のトラッキングエラーバランス調整回路80と比べて、主として次の点が異なる。
【００５１】
（１）第１のｇｍアンプA1は、その後段の第２のｇｍアンプA2と同じ制御電流により共通に制御され、それぞれのｇｍが制御される。
【００５２】
（２）同系統の第１のｇｍアンプA1のGm1 と第２のｇｍアンプA2のGm2 とは、その増減方向が互いに逆方向となるように差動的に制御される。
【００５３】
即ち、図２中のトラッキングエラーバランス調整回路20は、前記Ｅ信号を変換する第１の電流電圧変換回路71からの入力電圧OEおよび前記Ｆ信号を変換する第２の電流電圧変換回路72からの入力電圧OFに対応して、電流制御型の可変利得制御回路が２系統設けられている。
【００５４】
この２系統の可変利得制御回路は、別の手段（例えばＤＳＰ）により生成された直流的なトラッキングエラーバランス調整電圧TEB を電流制御回路30で電圧電流変換した出力電流（制御電流）によりそれぞれの利得が制御されるものであり、本例ではバイポーラ回路により構成されている。
【００５５】
各系統の回路の入力電圧OE、OFはそれぞれ、ともに電流制御型の可変減衰回路21を介して可変利得制御回路22に入力する。この可変利得制御回路22の出力側には出力回路23が設けられている。
【００５６】
即ち、上記減衰回路21は、信号入力ノードと減衰出力ノードとの間に接続された入力インピーダンス素子（例えば入力抵抗R1）と、上記減衰出力ノードと交流的な接地ノードとの間に等価抵抗を有するように接続され、前記制御電流に応じてｇｍが変化するｇｍ可変型の第１のｇｍアンプA1とからなる。
【００５７】
また、前記可変利得制御回路22は、前記制御電流に応じてｇｍが変化するｇｍ可変型の第２のｇｍアンプA2が用いられている。前記出力回路23は、上記第２のｇｍアンプA2の出力信号が反転入力端子（−）に入力し、非反転入力端子（＋）は基準電位ＶR0に接続された演算増幅回路OA5 と、この演算増幅回路OA5 の反転入力端 子（−）と出力端子との間に接続された帰還抵抗RNF とからなる。
【００５８】
上記したように同じ制御電流により共通に制御される第１のｇｍアンプA1と第２のｇｍアンプA2は、同系統中の第１のｇｍアンプA1のGm1 と第２のｇｍアンプA2のGm2 の変化方向（増減方向）が互いに逆方向となるように差動的に制御される。
【００５９】
なお、上記したように第２のｇｍアンプA2に対して第１のｇｍアンプA1を接続することにより、第２のｇｍアンプA2の温度係数を含むｇｍのばらつきを打ち消している。
【００６０】
そして、上記入力抵抗R1、第１のｇｍアンプA1、第２のｇｍアンプA2、第１の出力回路23の信号経路の利得Ｇは、次式で示される。
【００６１】
Ｇ＝Gm2 ・RNF ／（１＋Gm1 ・R1） ……（１）
本例では、上記２系統の回路は前記制御電流により共通に制御され、かつ、一方の系統の回路は利得が大きくなる方向、他方の系統の回路は利得が小さくなる方向に差動的に制御される。
【００６２】
なお、一方の系統の回路は制御電流を与えないで利得を固定し、他方の系統の回路にのみ前記制御電流を与えて利得を制御するようにしてもよい。
【００６３】
図３は、図２中に示したトラッキングエラーバランス調整回路20における一方の系統を代表的に取り出して電流制御回路30とともに具体例を示している。
【００６４】
信号入力ノードに入力抵抗R1の一端が接続され、この入力抵抗R1の他端に第１のｇｍアンプA1が接続されている。この第１のｇｍアンプA1は、コレクタ・ベース同士が接続され、ベースが前記入力抵抗R1の他端に接続されたＮＰＮトランジスタＱ1 と、このトランジスタＱ1 とエミッタが共通接続され、ベースが基準電位ＶREF にバイアスされたＮＰＮトランジスタＱ2 と、この差動対トランジスタＱ1 、Ｑ2 の各エミッタと接地ノードとの間に接続され、制御電流に応じて電流が変化する第１の電流源Ｉ1 と、コレクタが上記トランジスタＱ1 のコレクタに接続され、エミッタが電源電位ＶCCが与えられるＶCCノードに接続されたＰＮＰトランジスタＱ3 と、このトランジスタＱ3 とベースが共通接続され、コレクタとベースが上記トランジスタＱ2 のコレクタに接続され、エミッタがＶCCノードに接続されたＰＮＰトランジスタＱ4 とからなる。
【００６５】
このような構成により、制御電流に応じて差動増幅用のバイポーラトランジスタＱ1 、Ｑ2 のコレクタ電流が制御されることによって相互コンダクタンスｇｍが変化し、前記トランジスタＱ1 のコレクタから出力信号が取り出される。
【００６６】
第２のｇｍアンプA2は、ベースが基準電位ＶREF にバイアスされたＮＰＮトランジスタＱ5 と、このトランジスタＱ5 とエミッタが共通接続され、ベースが前記第１のｇｍアンプA1の出力ノード（トランジスタＱ1 のコレクタ）に接続されたＮＰＮトランジスタＱ6 と、この差動対トランジスタＱ5 、Ｑ6 の各エミッタと接地ノードとの間に接続され、制御電流に応じて電流が変化する第２の電流源Ｉ2 と、コレクタが上記トランジスタＱ5 のコレクタに接続され、エミッタがＶCCノードに接続されたＰＮＰトランジスタＱ7 と、このトランジスタＱ7 とベースが共通接続され、コレクタとベースが上記トランジスタＱ6 のコレクタに接続され、エミッタがＶCCノードに接続されたＰＮＰトランジスタＱ8 とからなる。
【００６７】
このような構成により、制御電流に応じて差動増幅用のバイポーラトランジスタＱ5 、Ｑ6 のコレクタ電流が制御されることによって相互コンダクタンスｇｍが変化し、前記トランジスタＱ5 のコレクタから出力信号が取り出される。
【００６８】
電流制御回路30において、ＶCCノードと差動対をなすＰＮＰトランジスタＱ31、Ｑ32の各エミッタとの間に対応して第３の定電流源Ｉ31、第４の定電流源Ｉ32が接続され、上記各エミッタ間に利得調整用の抵抗R31 が接続されている。
【００６９】
上記ＰＮＰトランジスタＱ31のコレクタは、コレクタ・ベース相互が接続されたＮＰＮトランジスタＱ33のコレクタ・エミッタ間を介して接地電位に接続されており、このＮＰＮトランジスタＱ33のベース、エミッタに対応してＮＰＮトランジスタＱ34のベース、エミッタが接続（カレントミラー接続）されており、このＮＰＮトランジスタＱ34のコレクタが第１のｇｍアンプA1の利得制御入力ノードａに接続されている。
【００７０】
同様に、前記ＰＮＰトランジスタＱ32のコレクタは、コレクタ・ベース相互が接続されたＮＰＮトランジスタＱ35のコレクタ・エミッタ間を介して接地電位に接続されており、このＮＰＮトランジスタＱ35にＮＰＮトランジスタＱ36がカレントミラー接続されており、このＮＰＮトランジスタＱ36のコレクタが第２のｇｍアンプA2の利得制御入力ノードｂに接続されている。
【００７１】
なお、他方の系統の回路の第１のｇｍアンプA1の第１の電流源Ｉ1 および第２のｇｍアンプA2の第２の電流源Ｉ2 を制御するために、それぞれ対応して前記ＮＰＮトランジスタＱ35にカレントミラー接続されたＮＰＮトランジスタＱ37およびＮＰＮトランジスタＱ33にカレントミラー接続されたＮＰＮトランジスタＱ38が設けられている。
【００７２】
上記電流制御回路30は、差動対をなすトランジスタＱ31、Ｑ32のうちの一方Ｑ31のベースに前記バランス調整電圧TEB 入力が印加され、他方Ｑ32のベースが基準電位ＶREF にバイアスされ、バランス調整電圧TEB 入力のレベルに応じてＰＮＰトランジスタＱ31、Ｑ32のコレクタ電流、ひいてはＮＰＮトランジスタＱ33、Ｑ35のコレクタ電流、Ｑ34、Ｑ36のコレクタ電流（制御電流出力）が差動的に制御される。そして、この差動的な制御電流出力にそれぞれ対応して第１のｇｍアンプA1の第１の電流源Ｉ1 および第２のｇｍアンプA2の第２の電流源Ｉ2 を制御するように構成されている。
【００７３】
即ち、バランス調整電圧TEB 入力が基準電位ＶREF よりも大きくなると、差動対トランジスタＱ31、Ｑ32のうちの一方のＰＮＰトランジスタＱ31の電流が減少し、他方のＰＮＰトランジスタＱ32の電流が増大する。
【００７４】
これに対して、バランス調整電圧TEB 入力が基準電位ＶREF よりも小さくなると、差動対トランジスタＱ31、Ｑ32のうちの一方のＰＮＰトランジスタＱ31の電流が増大し、他方のＰＮＰトランジスタＱ32の電流が減少する。
【００７５】
なお、図３中の各ＮＰＮトランジスタＱ34、Ｑ36、Ｑ37、Ｑ38のコレクタ電流で第１の電流源Ｉ1 および第２の電流源Ｉ2 を制御する具体的な方法としては、前記ＮＰＮトランジスタＱ34を第１の電流源Ｉ1 として用いる（即ち、トランジスタＱ34のコレクタを差動対トランジスタＱ1 、Ｑ2 のエミッタに接続する）ようにし、ＮＰＮトランジスタＱ36を第２の電流源Ｉ2 として用いる（即ち、トランジスタＱ36のコレクタを差動対トランジスタＱ5 、Ｑ6 のエミッタに接続する）ようにすればよい。
【００７６】
図４（ａ）は、図３中の電流制御回路30のバランス調整電圧TEB 入力に対する差動的な出力電流（各ｇｍアンプの動作電流）の一例を示す特性図である。
【００７７】
図４（ｂ）は、図３中の電流制御回路30のバランス調整電圧TEB 入力に対するバランス調整回路20の一方の系統の利得（対数値表示）の一例を示す特性図である。
【００７８】
図４（ａ）、（ｂ）に示す特性において、調整電圧TEB 入力が例えば０Ｖ〜４．２Ｖまで変化した時、第１のｇｍアンプA1の動作電流は４０μＡ〜２６μＡまで変化し、第２のｇｍアンプA2の動作電流は５０μＡ〜８０μＡまで変化するとする。
【００７９】
いま、調整電圧TEB 入力が０Ｖの時、第１のｇｍアンプA1の動作電流は４０μＡでGm1 は最大となり、第２のｇｍアンプA2の動作電流は５０μＡでGm2 は最小となり、一方の系統の回路の利得は最小となる。
【００８０】
これに対して、調整電圧TEB 入力が４．２Ｖの時、第１のｇｍアンプA1の動作電流は２６μＡでGm1 は最小となり、第２のｇｍアンプA2の動作電流は８０μＡでGm2 は最大となり、一方の系統の回路の利得は最大となる。
【００８１】
即ち、図３に示したトラッキングエラーバランス調整回路20によれば、従来例よりも制御電流の変化が少なくても、従来例と同等の利得バランス調整幅を確保することができ、RNF を駆動しきれなくなるほど第２のｇｍアンプA2のGm2 を小さく設定せずに済む。また、第１のｇｍアンプA1のGm1 の基準値を小さく設定しておけば、その分だけ第２のｇｍアンプA2のGm2 も小さく設定できるので、出力のオフセットを小さくすることが可能になる。
【００８２】
なお、図３に示したトラッキングエラーバランス調整回路20におけるｇｍアンプA1、A2および電流制御回路30の構成は、前記第１の実施の形態に限らず、各種の変形が可能である。
【００８３】
また、上記実施の形態のトラッキングエラーバランス調整回路では、図５（ａ）乃至（ｃ）に示したように、レーザビームの照射位置のトラック中心からの偏倚に応じてレベルが相補的に変化する第１の信号Ｅ、第２の信号Ｆのレベル差に応じてトラッキングエラー信号を生成する場合、前記レーザービームの照射位置がトラック中心に一致した時、前記信号Ｅ、Ｆのレベル差が略零となるように、前記信号Ｅ、Ｆの少なくとも一方のレベルを補正する場合を説明した。
【００８４】
しかしながら、本発明において、トラッキングエラー信号を生成する方式としてはこれに限定されるものではない。例えば、図５（ｄ）に示したように、２行２列の領域Ａ、Ｂ、Ｃ、Ｄに対応して配設された４個の光電変換素子によりメインビームＭの照射位置を４分割して検出した信号Ａ、Ｂ、Ｃ、Ｄのうち、メインビームＭの照射位置のトラック中心からの偏倚に応じてレベルが相補的に変化する第１の信号（Ａ＋Ｃ）、第２の信号（Ｂ＋Ｄ）を利用し、これらの信号の少なくとも一方のレベルをトラッキングエラーバランス調整回路で調整した上で差動的に加算し、信号（Ａ＋Ｃ）と信号（Ｂ＋Ｄ）のレベル差に応じてトラッキングエラー信号を生成するように変更することも可能である。
【００８５】
また、本発明のトラッキングエラーバランス調整回路20は、光ディスクとして通常のＣＤのほかに書き換え可能なＣＤ（ＣＤ−ＲＷ）を再生可能な光ディスク再生装置にも適用可能である。この場合には、通常のＣＤとＣＤ−ＲＷとで特性が異なることに対応して、通常のＣＤ再生モード／ＣＤ−ＲＷ再生モードに応じてヘッドアンプの出力信号レベルに対する補正を切り換えるためのレベル補正切換回路をヘッドアンプの出力側に挿入すればよい。
【００８６】
【発明の効果】
上述したように本発明によれば、従来例よりも制御電流の変化が少なくても、従来例と同等の利得バランス調整幅を確保することができ、RNF を駆動しきれなくなるほど第２のｇｍアンプのｇｍを小さく設定せずに済み、かつ、出力のオフセットを小さくすることが可能になるトラッキングエラーバランス調整回路およびそれを用いた光ディスク再生装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＣＤＲＯＭ再生装置の一部を示すブロック図。
【図２】図１中のトラッキングエラー信号生成回路を取り出してその一例を示すブロック図。
【図３】図２中のトラッキングエラーバランス調整回路における一方の系統を代表的に取り出して電流制御回路とともに具体例を示す回路図。
【図４】図３中の電流制御回路に入力されるバランス調整電圧に対する差動的な出力電流（各ｇｍアンプの動作電流）の一例およびバランス調整回路の一方の系統の利得（対数値表示）の一例を示す特性図。
【図５】ＣＤＲＯＭ再生装置におけるトラッキング制御を説明するためにディスクのトラックに対するレーザービーム（メインビームＭおよび２本のサブビームＥ、Ｆ）の照射位置の相異なる例を示す図。
【図６】従来のＣＤＲＯＭ再生装置におけるトラッキングエラー信号生成回路の一例を示すブロック図。
【符号の説明】
71…第１の電流電圧変換回路、
72…第２の電流電圧変換回路、
73…加算回路、
74…利得調整回路、
20…トラッキングエラーバランス調整回路、
21…可変減衰回路、
22…可変利得制御回路、
23…出力回路、
R1…入力抵抗、
A1…ｇｍ可変型の第１のｇｍアンプ、
A2…ｇｍ可変型の第２のｇｍアンプ、
RNF …負帰還抵抗。
Claims (7)
- 光ディスク上の情報が記録されているトラックに対する光学式ピックアップによるレーザービームの照射位置のずれを検出するため、前記レーザービームの照射位置のトラック中心からの偏倚に応じてレベルが相補的に変化する第１、第２の信号のレベル差に応じてトラッキングエラー信号を生成する際、前記レーザービームの照射位置がトラック中心に実質的に一致した時、前記第１、第２の信号のレベル差が略零となるように、前記第１、第２の信号の少なくとも一方のレベルを補正するトラッキングエラーバランス調整回路であって、
トラッキングエラーバランス調整電圧が入力し、これを制御電流に変換する電流制御回路と、
前記第１、第２の信号の少なくとも一方の信号経路と交流的な接地ノードとの間に等価抵抗を有するように接続されたｇｍ可変型の第１のｇｍアンプと、前記第１のｇｍアンプの後段であって前記一方の信号経路の間に挿入されたｇｍ可変型の第２のｇｍアンプとを有し、前記電流制御回路からの制御電流に応じてそれぞれのｇｍが差動的に制御され、前記第１、第２の信号の少なくとも一方のレベルを調整する利得制御回路
とを具備することを特徴とするトラッキングエラーバランス調整回路。 - 光ディスク上の情報が記録されているトラックに対する光学式ピックアップによるレーザービームの照射位置のずれを検出するため、前記レーザービームの照射位置のトラック中心からの偏倚に応じてレベルが相補的に変化する第１、第２の信号のレベル差に応じてトラッキングエラー信号を生成する際、前記レーザービームの照射位置がトラック中心に実質的に一致した時、前記第１、第２の信号のレベル差が略零となるように、前記第１、第２の信号のレベルを補正するトラッキングエラーバランス調整回路であって、
トラッキングエラーバランス調整電圧が入力し、これを制御電流に変換する電流制御回路と、
前記第１の信号の信号経路と交流的な接地ノードとの間に等価抵抗を有するように接続されたｇｍ可変型の第１のｇｍアンプと、前記第１のｇｍアンプの後段であって前記第１の信号の信号経路の間に挿入されたｇｍ可変型の第２のｇｍアンプとを有し、前記電流制御回路からの制御電流に応じてそれぞれのｇｍが差動的に制御され、前記第１の信号のレベルを調整する第１の利得制御回路と、
前記第２の信号の信号経路と交流的な接地ノードとの間に等価抵抗を有するように挿入されたｇｍ可変型の第３のｇｍアンプと、前記第３のｇｍアンプの後段であって前記第２の信号の信号経路の間に挿入されたｇｍ可変型の第４のｇｍアンプとを有し、前記電流制御回路からの制御電流に応じてそれぞれのｇｍが差動的に制御され、前記第２の信号のレベルを調整する第２の利得制御回路
とを具備し、前記第１、第２の利得制御回路の出力が差動的に加算されてトラッキングエラー信号が生成されることを特徴とするトラッキングエラーバランス調整回路。 - 前記第１の利得制御回路および第２の利得制御回路のそれぞれは、
入力ノードに一端が接続されたインピーダンス素子と、このインピーダンス素子の他端と交流的な接地ノードとの間に等価抵抗を有するように接続されたｇｍ可変型の第１または第３のｇｍアンプとを有する可変減衰回路と、
前記インピーダンス素子の他端側の信号経路の間に挿入されたｇｍ可変型の第２または第４のｇｍアンプと、
前記第２または第４のｇｍアンプの後段に接続され、入出力端間に負帰還抵抗素子が接続された演算増幅回路
とを具備し、前記第１のｇｍアンプおよび第２のｇｍアンプまたは第３のｇｍアンプおよび第４のｇｍアンプは、前記制御電流により共通に制御され、かつ、一方のｇｍアンプのｇｍが大きくなる方向に制御される際には他方のｇｍアンプのｇｍが小さくなる方向に差動的に制御されることを特徴とする請求項２記載のトラッキングエラーバランス調整回路。 - 前記各ｇｍアンプは、
利得制御入力ノードに各エミッタが共通に接続され、各ベースに対応して基準電圧および入力信号が印加される差動対をなすバイポーラトランジスタ
を具備することを特徴とする請求項２記載のトラッキングエラーバランス調整回路。 - 前記第１の利得制御回路および第２の利得制御回路は、前記制御電流により共通に制御され、かつ、一方の利得制御回路の利得が大きくなる方向に制御される際には他方の利得制御回路の利得が小さくなる方向に差動的に制御されることを特徴とする請求項２乃至４のいずれか１項に記載のトラッキングエラーバランス調整回路。
- 前記電流制御回路は、
差動対をなすＰＮＰトランジスタと、
前記差動対をなすＰＮＰトランジスタの各エミッタと電源ノードとの間に対応して接続された第１の電流源および第２の電流源と、
前記差動対をなすＰＮＰトランジスタの各エミッタ間に接続された抵抗素子と、 前記差動対をなすＰＮＰトランジスタの一方のＰＮＰトランジスタのコレクタと接地電位との間に接続され、コレクタ・ベース相互が接続された第１のＮＰＮトランジスタと、
前記差動対をなすＰＮＰトランジスタの他方のＰＮＰトランジスタのコレクタと接地電位との間に接続され、コレクタ・ベース相互が接続された第２のＮＰＮトランジスタと、
前記第１のＮＰＮトランジスタにカレントミラー接続され、コレクタが前記２個のｇｍアンプの一方の利得制御入力ノードに接続される第３のＮＰＮトランジスタと、
前記第２のＮＰＮトランジスタにカレントミラー接続され、コレクタが前記２個のｇｍアンプの他方のｇｍアンプの利得制御入力ノードに接続される第４のＮＰＮトランジスタ
とを具備することを特徴とする請求項２乃至５のいずれか１項に記載のトラッキングエラーバランス調整回路。 - 前記請求項１乃至６のいずれか１項に記載のトラッキングエラーバランス調整回路を用いて調整されたトラッキングエラー信号を生成するトラッキングエラー信号生成回路と、
前記トラッキングエラー信号生成回路の出力に応じて前記光ディスクの半径方向における前記光学式ピックアップの照射光の位置を制御し、前記光学式ピックアップの照射光がトラック上を維持するように制御するトラッキング制御サーボ機構
とを具備することを特徴とする光ディスク再生装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26835399A JP3764308B2 (ja) | 1999-09-22 | 1999-09-22 | トラッキングエラーバランス調整回路およびそれを用いた光ディスク再生装置 |
| TW089103725A TW527586B (en) | 1999-03-12 | 2000-03-02 | Current control circuit, variable gain amplifying circuit using the same, and the compact disk regeneration device |
| US09/523,284 US6504799B1 (en) | 1999-03-12 | 2000-03-10 | Tracking error balance adjustment circuit and a current control circuit used for an optical disk playback apparatus, and an optical disk playback apparatus including the same |
| KR10-2000-0012324A KR100380786B1 (ko) | 1999-03-12 | 2000-03-11 | 광디스크 재생장치에 이용되는 트래킹 에러 밸런스조정회로 및 전류제어회로 및 이를 탑재한 광디스크재생장치 |
| US10/302,992 US6678224B2 (en) | 1999-03-12 | 2002-11-25 | Tracking error balance adjustment circuit and a current control circuit used for an optical disk playback apparatus, and an optical disk playback apparatus including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26835399A JP3764308B2 (ja) | 1999-09-22 | 1999-09-22 | トラッキングエラーバランス調整回路およびそれを用いた光ディスク再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001093171A JP2001093171A (ja) | 2001-04-06 |
| JP3764308B2 true JP3764308B2 (ja) | 2006-04-05 |
Family
ID=17457360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26835399A Expired - Fee Related JP3764308B2 (ja) | 1999-03-12 | 1999-09-22 | トラッキングエラーバランス調整回路およびそれを用いた光ディスク再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3764308B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005310310A (ja) * | 2004-04-23 | 2005-11-04 | Sanyo Electric Co Ltd | トラッキングバランス調整装置 |
-
1999
- 1999-09-22 JP JP26835399A patent/JP3764308B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001093171A (ja) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100380786B1 (ko) | 광디스크 재생장치에 이용되는 트래킹 에러 밸런스조정회로 및 전류제어회로 및 이를 탑재한 광디스크재생장치 | |
| JP2749729B2 (ja) | 磁気記録再生回路 | |
| US6710915B2 (en) | Light amplifier device and optical pickup device employing it | |
| JP2889803B2 (ja) | レベル設定回路 | |
| JP2003187484A (ja) | 光ディスク装置の受光アンプ回路 | |
| US4663749A (en) | Apparatus for reproducing information from an optically readable record carrier | |
| US6480042B2 (en) | Current-to-voltage converting circuit, optical pickup head apparatus, and apparatus and method for recording/reproducing data | |
| JP3764308B2 (ja) | トラッキングエラーバランス調整回路およびそれを用いた光ディスク再生装置 | |
| JP2003234623A (ja) | 受光アンプ回路及びこれを用いた光ピックアップ | |
| JPH0595150A (ja) | レーザ制御回路 | |
| WO2010064442A1 (ja) | 受光増幅回路および光ディスク装置 | |
| JP2005323131A (ja) | 利得制御増幅回路および記録再生装置 | |
| JP2621537B2 (ja) | 光電流電圧変換器及び光ディスク記録／再生装置 | |
| JP4566893B2 (ja) | 受光増幅回路、及び、光ピックアップ装置 | |
| US20060114766A1 (en) | Wobbling signal reproduction device | |
| JPH11203681A (ja) | 光ディスク装置 | |
| KR0149342B1 (ko) | 밸런스 자동조정기능을 갖는 광디스크 플레이어의 트래킹 에러 검출회로 | |
| JP4680118B2 (ja) | 受光増幅回路および光ピックアップ | |
| JP4377046B2 (ja) | ミラー検出回路 | |
| JP4641000B2 (ja) | 受光アンプ回路および光ピックアップ | |
| WO2002052721A1 (en) | Amplifier circuit and method for reducing stray feedback | |
| JPH0594634A (ja) | デイスク装置 | |
| JP2000269762A (ja) | 電流制御回路、それを用いた利得可変増幅回路および光ディスク再生装置 | |
| JP2006166145A (ja) | 非反転増幅器およびそれを備える受光アンプ素子ならびに光ピックアップ素子 | |
| JP3838043B2 (ja) | 光ディスク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040624 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |