JP2000261353A - 相関器 - Google Patents

Abstract

(57)【要約】 【課題】 動作速度を劣化させることなく、従来よりも
低消費電流化を実現することができる相関器を提供する
こと 【解決手段】 逆拡散符号パターンよって動作する部分
を従来方式に比べて１／２（ＢＰＳＫで拡散されている
場合）の動作率とし、逆拡散符号パターンによらずに動
作する共通の全加算器と併用することにより、拡散率の
十分に大きな場合における消費電流を従来方式の約１／
２（ＢＰＳＫで拡散されている場合）とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、相関器に関し、特
に同期捕捉の際に用いられる相関器に関する。

【０００２】

【従来の技術】最近では、携帯電話等の移動体通信シス
テムが広く普及してきている。このような移動体通信シ
ステムで用いられる通信方式のひとつにＣＤＭＡ（Ｃｏ
ｄｅＤｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓ
ｓ）がある。

【０００３】このＣＤＭＡでは、送信側において送信し
たいデータごとに異なる予め定めた拡散符号によってデ
ータを拡散して送信し、受信側において送信側と同じ拡
散符号（正確には、送信側の拡散符号と複素共役な符
号）によって受信信号を拡散（いわゆる逆拡散）してデ
ータを得る。

【０００４】このようなＣＤＭＡによる通信において、
端末局と基地局との間の同期を確立することはきわめて
重要である。また、端末局が同期捕捉の動作を開始し、
最初の基地局との同期状態を確立するためには下り方向
（基地局が送信し、端末局が受信する方向）で使用され
ている拡散符号の周期の最小公倍数に相当する時間が必
要となり、一般に膨大な時間を要する。

【０００５】現在ＡＲＩＢ（Ａｓｓｏｃｉａｔｉｏｎ
ｏｆ Ｒａｄｉｏ Ｉｎｄｕｓｔｒｉｅｓ ａｎｄ Ｂ
ｕｓｉｎｅｓｓｅｓ）にて標準化が進められているＷ−
ＣＤＭＡ（Ｗｉｄｅ Ｂａｎｄ ＣＤＭＡ）で使用され
る下り拡散符号は、長い周期の拡散符号の一部をより短
い周期の拡散符号で置き換えることにより、前述の端末
局での初期同期確立プロセスを簡易にできるように工夫
されている。

【０００６】しかしながら、相対的に短いとはいえ、こ
の短い周期の拡散符号でさえ、ある程度の長さ（たとえ
ば２５６チップ長）の相関演算を行う必要があることに
は変わりがない。

【０００７】この同期捕捉のための相関演算を行う方法
として、従来からよく知られているものに、マッチドフ
ィルタを使用する方法およびスライディング相関器を使
用する方法がある。以下に、この両方法について説明す
る。

【０００８】図１２は、相関器として用いられるマッチ
ドフィルタの構成を示すブロック図である。

【０００９】図１２において、入力信号１００はタップ
付きのシフトレジスタ１０に順次入力される。シフトレ
ジスタ１０の長さは１シンボル時間（通常は前述の短い
周期の拡散符号の１周期分に相当）分の入力信号を蓄積
できる。

【００１０】ここでは１シンボル時間に含まれる逆拡散
位相点の数をｎとし、シフトレジスタ１０の各タップか
ら出力される信号１０１〜１０ｎと逆拡散符号Ｃ_ｎ〜Ｃ
_１とは、それぞれ掛け算器２１〜２ｎにより掛け合わさ
れて掛け算結果２０１〜２０ｎとして出力され、この掛
け算結果２０１〜２０ｎが加算器３０により加算される
ことによって逆拡散結果３００を得る。

【００１１】このマッチドフィルタを使用する方法は、
入力信号が１サンプル分入力されるたびに１位相点に対
する逆拡散を行うため、すべての位相点に対する逆拡散
結果を高速に得られる反面、消費電流が多い。

【００１２】これは、一般的に入力信号は多値であり、
かつＩ、Ｑで表現される複素信号として扱われることが
多いため、さらにシフトレジスタ１０が高速で常時動作
する必要があるため、シフトレジスタ１０で消費される
電流がきわめて大きくなってしまうことによる。

【００１３】また、加算器３０においても電流の消費が
大きく、この点について図１３を参照して説明する。

【００１４】図１３は図１２に示した加算器３０の内部
構成の一例を示す図である。

【００１５】なお、図１３では、簡単のため、加算器３
０の入力信号の数すなわちシフトレジスタ１０のタップ
数が８の場合について示している。

【００１６】図１３に示すように、加算器３０は、２つ
の入力を加算する複数の加算器から構成され、結果とし
て逆拡散結果３００を出力する。このように、加算器３
０は規模の大きな構成であり、常時高速動作しているた
め、その消費電流も大きなものとなってしまう。

【００１７】次に、スライディング相関器を使用する方
法を図１４に示す。

【００１８】図１４はスライディング相関器の構成を示
すブロック図である。

【００１９】図１４においては、逆拡散符号生成器７０
により逆拡散符号Ｃ_ｉが生成され、この逆拡散符号Ｃ_ｉ
が掛け算器４０により入力信号１００と掛け合わされ
て、信号１１０を得る。さらに、加算器５０とレジスタ
６０とによって信号１１０は１シンボル時間分積算され
る。１シンボル時間分積算された時点でのレジスタ出力
１３０が１位相点に対する逆拡散結果１３０となる。こ
のため、スライディング相関器によってすべての位相点
に対する逆拡散を完了するには、拡散符号ｎ周期分の時
間がかかってしまう。

【００２０】このスライディング相関器を用いれば、上
述のマッチドフィルタを用いた相関器における問題であ
る消費電流をかなり軽減することができるものの、一方
で、上述のように、大幅に処理時間がかかってしまうと
いう問題がある。

【００２１】そこで、図１４に示した構成のスライディ
ング相関器を複数個（マッチドフィルタと同等の逆拡散
時間を実現するためにはｎ個）設けることが考えられ
る。

【００２２】この例によれば、複数個のスライディング
相関器を並列に動作させることによって、すべての位相
点に対する逆拡散結果を得るための処理時間を、マッチ
ドフィルタを用いる場合と同等にまで短縮することがで
きる。

【００２３】しかしながら、この複数個のスライディン
グ相関器を並列に動作させる例においては、処理時間が
短縮される代わりに消費電流が増大してしまい、マッチ
ドフィルタを用いた相関器よりは消費電流が削減できる
ものの、依然として消費電流の大きさに問題が残る。

【００２４】また、別の従来例として、陳氏、古川氏に
よる「広帯域ＤＳ−ＣＤＭＡ用ディジタルマッチトフィ
ルタの低消費電力設計」（第１１回 回路とシステム
（軽井沢）ワークショップ： ｏｎ Ａｐｒｉｌ ２０
−２１，１９９８）で述べられている方法がある。

【００２５】図１５は、「広帯域ＤＳ−ＣＤＭＡ用ディ
ジタルマッチトフィルタの低消費電力設計」で提案され
た相関器の構成を示すブロック図である。

【００２６】図１５において、ＦＦｓは受信した入力拡
散データを保存するレジスタであり、ＣはレジスタＦＦ
ｓからのデータに逆拡散符号を乗算する乗算器であり、
ＤＭＦ出力とはこの提案のＤＭＦすなわちディジタルマ
ッチトフィルタの出力である。

【００２７】この従来例は、入力信号をシフトレジスタ
でシフトさせるのではなく、逆拡散符号の方をシフトさ
せることにより実現され、この従来例によれば、従来の
マッチドフィルタを使用する方法の欠点である消費電流
の多さを軽減することができる。

【００２８】

【発明が解決しようとする課題】以上、第１の従来例と
してマッチドフィルタを使用する例を説明し、第２の従
来例としてスライディング相関器について説明し、第３
の従来例としてスライディング相関器をｎ個設けて並列
に動作させる例について説明し、第４の従来例として入
力信号をシフトさせずに逆拡散符号の方をシフトさせる
例について説明したが、第１の従来例では消費電流の多
さに問題があり、第２の従来例の場合には処理時間がか
かるという問題がある。

【００２９】ここで、第３の従来例や第４の従来例によ
れば、処理時間の問題がなく、さらに、従来のマッチド
フィルタを使用する方法よりは消費電流を低減すること
ができる。

【００３０】ところが、最近では、携帯電話器等の小型
化への流れに基づきバッテリの小型化が望まれ、また、
同一サイズのバッテリにおいても長時間使用可能とする
ため携帯電話器等の低消費電流化が望まれており、消費
電流がより少なくて済む相関器の登場が期待されてい
る。

【００３１】本発明は上記の点にかんがみてなされたも
ので、動作速度を劣化させることなく、従来よりも低消
費電流化を実現することができる相関器を提供すること
を目的とする。

【００３２】

【課題を解決するための手段】本発明は、拡散変調され
ている信号を逆拡散するための相関器において、逆拡散
符号パターンよって動作する部分を従来方式に比べて１
／２（ＢＰＳＫで拡散されている場合）の動作率とし、
逆拡散符号パターンによらずに動作する共通の全加算器
と併用することにより、拡散率の十分に大きな場合にお
ける消費電流を従来方式の約１／２（ＢＰＳＫで拡散さ
れている場合）とすることができるものである。

【００３３】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。

【００３４】以下の実施の形態ではＣＤＭＡ移動体通信
システムにおける移動局に本発明を適用する場合につい
て説明する。

【００３５】図１は、本発明によるＣＤＭＡ送信装置が
適用されるＣＤＭＡ移動体通信システムの一例の概要を
示すブロック図である。

【００３６】移動体通信システムの網側を構成する基地
局−基地局制御装置−交換局は、移動体通信システムが
提供するサービスの多様化（マルチメディア化）や、各
基地局、基地局制御装置および交換局を接続する伝送路
の効率的な利用（統計多重）の観点からＡＴＭ（Ａｓｙ
ｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）通
信技術等が適用されるようになってきている。

【００３７】移動局１は、移動体通信システムによって
他の移動局や他の網に接続された端末装置等と通信を行
う。通信の種類は音声やデータ通信などさまざまなもの
があり得る。

【００３８】移動局１からの送信データは、無線通信に
よって基地局２に通信データとして送信される。基地局
２では、移動局１やその他の移動局から受信した通信デ
ータをＡＴＭセルに組み立てたり様々な処理を施した後
に基地局制御装置３に送信する。

【００３９】このように、無線区間での通信データが音
声、画像、その他の形態のデータであろうとも、網内に
おいては基地局においてＡＴＭセル化された情報が伝送
されるのでマルチメディア化された通信形態に容易に対
応することができる。

【００４０】基地局制御装置３では、基地局２から受け
取ったＡＴＭセルをユーザごとにルーチングし、交換局
４や自分の管理下の他の基地局へと送信する。交換局４
では、基地局制御装置３と同様に、基地局制御装置３か
ら受け取ったＡＴＭセルをユーザごとにルーチングし、
他の交換局や関門局５へと送信する。

【００４１】このようなＡＴＭセルの伝送は、ＡＴＭセ
ルの発生に応じて伝送路内を流せばよく、従来のように
あらかじめ決められたチャネル毎の伝送路を設ける必要
がないので、統計多重の効果が得られて伝送路を効率的
に利用することができる。なお、関門局５は他の網への
中継を行うために設けられたものである。

【００４２】基地局２が網側からのデータを移動局１に
送信する際には、ＱＰＳＫ等の１次変調を行った後、２
次変調として符号拡散を行って送信する。本実施の形態
の相関器はたとえば移動局１に適用することができ、移
動局１ではこの相関器を用いて基地局２からの受信信号
に逆拡散を施すことによって相関を求め、同期捕捉を行
う。

【００４３】図２は符号拡散変調における送信側と受信
側の動作を説明する図である。

【００４４】図２において、Ｔｘすなわち送信側（図１
においては基地局２）では、掛け算器６によって送信信
号Ｓ_Ｔｘに拡散符号Ｃ（ｔ）を掛け合わせることによっ
て拡散変調を行う。

【００４５】また、Ｒｘすなわち受信側（図１において
は移動局１）では、相関器７によって、Ｔｘから受信し
た信号に対して符号発生器８で発生した逆拡散符号を掛
け合わせて逆拡散を施して相関を求める。

【００４６】ところで、図２に示した掛け算器６によっ
て拡散変調を行う際には、拡散符号として２値の符号を
用いるＢＰＳＫによる拡散変調と、拡散符号として４値
の符号を用いるＱＰＳＫによる拡散変調が実用的に用い
られる。

【００４７】図３は、ＢＰＳＫによる拡散変調の際の符
号の取り方を説明する図であり、縦軸はＱ成分、横軸は
Ｉ成分である。

【００４８】このＢＰＳＫによる拡散変調の場合、図３
に示すように、拡散符号として（１，０）および（−
１，０）の２点を用いて拡散を行う場合が多い。

【００４９】図４および図５は、ＱＰＳＫによる拡散変
調の際の符号の取り方を説明する図であり、縦軸はＱ成
分、横軸はＩ成分である。

【００５０】このＱＰＳＫによる拡散変調の場合、図５
に示すように、拡散符号として（１，１）、（−１，
１）、（−１，−１）および（１，−１）の４点を用い
て拡散を行い、逆拡散の場合には、演算のし易さ等のた
め、図４に示すように、拡散符号を４５度回転させて
（１，０）、（０，１）、（−１，０）および（０，−
１）の４点として演算する場合等がある。後に図１０に
示す信号回転部４２ではこの回転を行っている。

【００５１】図６は本発明による相関器の一実施の形態
を示すブロック図である。

【００５２】なお、図６においては、相関器に関する部
分のほかに、図２に示した符号発生器８に相当する逆拡
散符号発生部７１も記載してある。

【００５３】また、この実施の形態においては、拡散／
逆拡散はＢＰＳＫで行われているものとする。さらに、
逆拡散符号により位相をそろえた後に同相加算する拡散
チップ数をｎチップとする。

【００５４】さらに、説明を簡単にするために、入力信
号１００はオーバーサンプルされておらず、基準クロッ
ク９００の周波数は逆拡散チップレートと等しいとす
る。

【００５５】図６において、受信信号１００はＦＩＦＯ
メモリ１１および全加算器８０、部分加算器８１〜８ｎ
に入力される。また、基準クロック９００は各ブロック
に供給される。

【００５６】逆拡散符号発生部７１は基準クロック９０
０に基づき、それぞれ１チップずつ位相のずれた逆拡散
符号系列７０１〜７０ｎを発生するとともに、セレクタ
３１に対して制御信号７００を出力する。

【００５７】ＦＩＦＯメモリ１１は、その内部にｎチッ
プ分の受信信号１００を蓄えており、受信信号１００が
入力されるたびに、現時点の受信信号１００からｎチッ
プ過去の信号をＦＩＦＯ出力１０９として出力する。

【００５８】全加算器８０は、入力信号１００の過去ｎ
チップ分の総和を計算し、全加算結果８００を出力す
る。すなわち、全加算器８０は、動作開始からｎチップ
までは、単純に入力信号１００を累積し続け、それ以降
は、今回入力された入力信号１００とＦＩＦＯ出力１０
９との差を、今までの累積結果に加算する。

【００５９】この動作を数式で表すと数１で表される。
すなわち、定常状態における全加算結果８００をＳ
（ｋ）とし、入力信号１００をＤ（ｉ）とすると、数１
で計算される。

【００６０】

【数１】 部分加算器８１〜８ｎは、ｎチップの入力信号１００の
それぞれについて設けられており、逆拡散符号発生部７
１からの１チップずつ位相のずれた逆拡散符号系列７０
１〜７０ｎのそれぞれが入力される。

【００６１】部分加算器８１では、ｎチップの入力信号
１００のうち、逆拡散符号系列７０１が”１”もしく
は”−１”のどちらか一方である場合のみを累積する。

【００６２】すなわち、逆拡散符号系列７０１が”−
１”の場合のみを累積するのであれば、逆拡散符号系列
７０１が”１”の場合において、部分加算器８１は今ま
での累積値を保持するのみで、その動作を停止すること
が可能となる。

【００６３】また、部分加算器８１の内部の累積値をリ
セットするタイミング信号３１１は制御信号７００で制
御されるセレクタ３１より供給される。

【００６４】部分加算器８２〜８ｎについても部分加算
器８１と同様である。

【００６５】セレクタ３１は、逆拡散符号発生部７１か
らの逆拡散符号発生周期を特定できる制御信号７００に
より、部分加算器８１〜８ｎに対応する部分加算結果８
０１〜８０ｎの中から計算の終了したものを選択すると
ともに、対応する部分加算器に対して内部累積値をリセ
ットするタイミング信号３１１〜３１ｎを発生する。

【００６６】セレクタ３１により選択された部分加算結
果３２１は逓倍器３２により−２倍される。次に、加算
器３３により、この逓倍部分加算結果３２２とその時点
での全加算結果８００との加算を行い、逆拡散結果３０
０を得る。

【００６７】すなわち、逆拡散符号をＣ（ｉ）＝｛１，
−１｝とすると、逆拡散結果３００は、数２により得ら
れる。

【００６８】

【数２】 図６に示した実施の形態は、数２の演算を実現するもの
である。

【００６９】以上説明した手順によって、すなわち、動
作頻度が５０％（逆拡散符号の１，−１の出現確率がほ
ぼ同じであるとして）のｎ個の部分加算器８１〜８ｎ
と、動作頻度が１００％の１つの全加算器８０とによっ
て、図１４で示した従来のスライディング相関器をｎ個
並列動作させた場合と同等の機能を実現できることか
ら、拡散率ｎが十分大きい条件下で消費電流をほぼ１／
２にすることができる。

【００７０】次に、図６に示した全加算器８０の内部構
成例について説明する。

【００７１】図７は、図６に示した全加算器８０の内部
構成の一例を示すブロック図である。

【００７２】図７において、制御部５５は、図６に示し
た全加算器８０からの制御信号３１０を受けてリセット
信号５５０およびゲート信号５５１を生成する。

【００７３】全加算部９０は、ゲート回路５４と減算器
５１と加算器５２と記憶素子５３とを有して構成され
る。

【００７４】ゲート回路５４は、ゲート出力５５０とし
て、ゲート信号５５１を受けて、０もしくは図６に示し
たＦＩＦＯメモリ１１からのＦＩＦＯ出力１０９そのも
のを通過させ出力する。すなわち、初期状態において、
ｎチップにわたる入力信号１００を累積するまでは、ゲ
ート出力５５０は０となるように制御される。

【００７５】減算器５１においては、入力信号１００か
らゲート出力５５０が減算され、差分信号５１０が出力
される。その後、加算器５２と記憶素子５３（一般には
ラッチやフリップフロップが用いられる）とにより、差
分信号５１０が累積され、過去ｎチップ分の累積値であ
る全加算結果８００が得られる。

【００７６】図７に示す全加算器８０では、リセット信
号５５０は計算を開始する直前の１回だけ発生し、記憶
素子５３を０にリセットする。また、ゲート信号５５１
も計算を開始してから最初のｎチップ相当分だけ、ゲー
ト回路５４によってゲート信号５５０が０となるように
出力される。

【００７７】以上説明したように、図７に示す全加算器
８０はＩＩＲ（インフィニット インパルス レスポン
ス）形式の積分器である。この形式は、電源の瞬断や外
部雑音等による誤動作などの何らかの原因によって累積
結果にゴミが入るとそれ以降の演算結果を誤ってしまう
という欠点がある。

【００７８】そこで、この欠点を克服する別の例につい
て以下に説明する。

【００７９】図８は、図６に示した全加算器８０の内部
構成の図７とは別の例を示すブロック図である。

【００８０】図８において、全加算部９１および全加算
部９２は図４ａの全加算部９０と同様の構成である。以
下に、その説明を行う。

【００８１】全加算部９１および全加算部９２は、図７
に示した全加算部９０と同様に、内部に、ゲート回路と
減算器と加算器と記憶素子とを有して構成される。

【００８２】全加算部９１または全加算部９２の内部の
ゲート回路は、制御部６１からのゲート信号６１１また
は６１２を受けて、ゲート出力として、０もしくは図６
に示したＦＩＦＯメモリ１１からのＦＩＦＯ出力１０９
そのものを通過させ出力する。すなわち、初期状態にお
いて、ｎチップにわたる入力信号１００を累積するまで
は、全加算部９１または全加算部９２の内部のゲート回
路のゲート出力は０となるように制御される。

【００８３】全加算部９１または全加算部９２の内部の
減算器においては、入力信号１００からゲート出力が減
算され、差分信号が出力される。その後、全加算部９１
または全加算部９２の内部の加算器と記憶素子とによ
り、差分信号が累積され、過去ｎチップ分の累積値であ
る出力９１０または９２０が得られる。

【００８４】図８に示す例では、制御部６１からのリセ
ット信号６１３および６１４によって、全加算部９１と
全加算部９２とが交互にリセットされることによって初
期状態に戻され、仮に累積結果が何らかの原因で誤って
も、定期的に初期状態となることから、図７に示した例
において説明した誤まりの波及は打ち切られる。

【００８５】すなわち、制御部６１は、図６に示したセ
レクタ３１からの制御信号３１０を受け、リセット信号
６１３によって全加算部９１をリセットし、続くｎチッ
プの間はゲート信号６１１により全加算部９１に入力さ
れるＦＩＦＯ出力１０９をマスクさせる。

【００８６】リセットからｎチップ後に全加算部９１の
出力９１０は有効となるので、セレクタ９３により、そ
れ以降のｎチップについては出力９１０を全加算結果８
００として選択する。

【００８７】全加算部９２に対する制御は同様にして、
リセット信号６１４およびゲート信号６１２によって行
われる。ただし、全加算部９２の動作は全加算部９１に
比べてｎチップ遅れたタイミングで動作させる。すなわ
ち、全加算部９１の出力９１０が有効となった瞬間に全
加算部９２はリセットされ、全加算部９１の出力９１０
が有効であるｎチップの間、全加算部９２に対するＦＩ
ＦＯ出力１０９はマスクされる。

【００８８】全加算部９２の出力９２０が有効となる
と、全加算部９１がリセットされ、セレクタ９３は全加
算結果８００として出力９２０を選択する。以上説明し
た手順を繰り返すことによって、図７の説明で述べた誤
りの波及は最大２ｎチップで打ち切ることができる。

【００８９】次に、図６に示した部分加算器８１〜８ｎ
の内部構成例について説明する。部分加算器８２〜８ｎ
の構成は部分加算器８１と同様であるので、ここでは代
表して部分加算器８１について説明する。

【００９０】図９は、図６に示した部分加算器８１の内
部構成の一例を示すブロック図である。

【００９１】図９において、受信信号１００および動作
クロック９００は、それぞれ、逆拡散符号７０１で制御
されるゲート回路６６および６２によって遮断または通
過させられる。

【００９２】すなわち、ゲート回路６６および６２の動
作は、逆拡散符号７０１が−１である（Ｃ（ｉ）＝−
１）ときにのみ信号を通過させ、逆拡散符号７０１が１
である（Ｃ（ｉ）＝１）ときには信号を遮断する。

【００９３】ゲート回路６６の出力信号は、加算器６３
とレジスタ６４とで累積される。また、レジスタ６４
は、図６に示したセレクタ３１からのタイミング信号３
１１によって制御されるリセット部６５からのリセット
信号６０３によって、１シンボル周期ごとにリセットさ
れる。

【００９４】部分加算器８１の出力は、レジスタ６４が
リセットされる直前の出力信号８０１を取り出すことに
よって得ることができる。

【００９５】すなわち、部分加算器８１は、図６に示し
た逆拡散符号発生部７１からの逆拡散符号７０１が１で
あるときには、その動作をほとんど停止していることに
なり、約１／２の動作率となり、消費電流を低減するこ
とができる。

【００９６】なお、上述の実施の形態では、拡散／逆拡
散がＢＰＳＫで行われている場合について説明したが、
本発明はこれに限られるものではなく、たとえば拡散／
逆拡散がＱＰＳＫで行われている場合にも適用すること
ができる。

【００９７】以下に、拡散／逆拡散がＱＰＳＫで行われ
ている場合に本発明を適用した実施の形態について説明
する。

【００９８】この実施の形態においても、その基本構成
は図６と同様であるので、図６を参照して説明する。

【００９９】ＱＰＳＫの場合の逆拡散結果は数３によっ
て計算することができる。

【０１００】

【数３】 ＝｛全加算器８０の出力｝＋｛部分加算器８１〜８ｎの
出力｝ この実施の形態は、数３の演算を実現するものである。

【０１０１】すなわち、本実施の形態においては、部分
加算器８１〜８ｎはＣ（ｉ）≠１，１の場合に動作する
必要がある。

【０１０２】また、上述したように、本実施の形態の構
成は図６と同様である。ただし、図６に示した逓倍器３
２の係数が、ＢＰＳＫの実施の形態では−２であったの
に対し、本実施の形態では−１となる。また、本実施の
形態では、図６に示した部分加算器８１〜８ｎの内部構
成が、ＢＰＳＫの実施の形態とは異なる。

【０１０３】以下に、本実施の形態における部分加算器
８１〜８ｎの内部構成について説明する。

【０１０４】本実施の形態においても、部分加算器８２
〜８ｎの構成は部分加算器８１と同様であるので、ここ
では代表して部分加算器８１について説明する。

【０１０５】図１０は、図６に示した部分加算器８１の
内部構成の一例であって、拡散／逆拡散がＱＰＳＫで行
われている場合への適用例を示すブロック図である。

【０１０６】図１０において、受信信号１００および動
作クロック９００は、それぞれ、逆拡散符号７０１で制
御されるゲート回路４１および４３によって遮断または
通過させられる。

【０１０７】ゲート回路４１および４３は、逆拡散符号
７０１が１，１以外である（（Ｃ（ｉ）＝１，−１）、
（Ｃ（ｉ）＝−１，−１）および（Ｃ（ｉ）＝−１，
１）の３つの場合である）ときにのみ信号を通過させ、
逆拡散符号７０１が１，１である（（Ｃ（ｉ）＝１，
１）である）ときには信号を遮断する。

【０１０８】また、信号回転部４２においては、逆拡散
符号７０１に応じた回転（−９０、１８０、＋９０ｄｅ
ｇｒｅｅ）が施され、回転結果４０２が出力される。そ
の後、加算器４４およびレジスタ４５においては、回転
結果４０２から回転前の信号４０１を引いた結果を累積
していく。

【０１０９】レジスタ４５は、図６に示したセレクタ３
１からの信号３１１によって制御されるリセット部４６
からのリセット信号４０４によって、１シンボル周期ご
とにリセットされる。

【０１１０】部分加算器８１の出力は、レジスタ４５が
リセットされる直前の出力信号８０１を取り出すことに
よって得ることができる。

【０１１１】すなわち、本実施の形態による部分加算器
８１は、図６に示した逆拡散符号発生部７１からの逆拡
散符号７０１が１，１であるときには、その動作をほと
んど停止していることになり、約３／４の動作率とな
り、消費電流を低減することができる。

【０１１２】したがって、拡散／逆拡散がＢＰＳＫでは
なく、たとえばＱＰＳＫの場合についても、全部で４状
態ある逆拡散符号の状態のうち３状態に対する部分加算
を行うことにより、回路規模は大きくなるものの、３／
４の消費電流とすることができる。

【０１１３】なお、以上説明した各実施の形態は拡散／
逆拡散がＢＰＳＫおよびＱＰＳＫで行われている場合に
ついて説明したが、本発明はこれに限られたものではな
い。

【０１１４】また、以上説明した各実施の形態はオーバ
ーサンプルされていない場合について説明したが、オー
バーサンプルされている場合にも本発明が適用できるこ
とはいうまでもない。

【０１１５】また、上述の拡散／逆拡散がＢＰＳＫで行
われている場合の実施の形態は数２の演算式を実現する
ものであったが、本発明はこれに限らず、数３の演算を
実現するものであってもよい。これは拡散／逆拡散がＱ
ＰＳＫで行われている場合も同様である。

【０１１６】

【数４】

【発明の効果】以上説明したように、本発明によれば、
拡散率ｎが十分大きく、拡散／逆拡散がＢＰＳＫで行わ
れている場合で、図１４に示した従来のスライディング
相関器をｎ個並列動作させた場合と比較して、約１／２
の消費電流で同等の性能を実現できる。

【０１１７】図１１は本発明と従来例とを比較して示す
表図である。

【０１１８】従来の技術の項において、第１の従来例と
してマッチドフィルタを使用する例を説明し、第２の従
来例としてスライディング相関器について説明し、第３
の従来例としてスライディング相関器をｎ個設けて並列
に動作させる例について説明し、第４の従来例として入
力信号をシフトさせずに逆拡散符号の方をシフトさせる
例について説明したが、本発明は、図１１に示すよう
に、消費電流においては、処理時間に問題のある第２の
従来例についで低減されており、処理時間においては、
最も短時間で実現されている。

【０１１９】すなわち、本発明によれば、動作速度を劣
化させることなく、従来よりも低消費電流化を実現する
ことができる。

【図面の簡単な説明】

【図１】本発明によるＣＤＭＡ送信装置が適用されるＣ
ＤＭＡ移動体通信システムの一例の概要を示すブロック
図である。

【図２】符号拡散変調における送信側と受信側の動作を
説明する図である。

【図３】ＢＰＳＫによる拡散変調の際の符号の取り方を
説明する図である。

【図４】ＱＰＳＫによる拡散変調の際の符号の取り方を
説明する図である。

【図５】ＱＰＳＫによる拡散変調の際の符号の取り方を
説明する図である。

【図６】本発明による相関器の一実施の形態を示すブロ
ック図である。

【図７】図６に示した全加算器の内部構成の一例を示す
ブロック図である。

【図８】図６に示した全加算器の内部構成の図７とは別
の例を示すブロック図である。

【図９】図６に示した部分加算器の内部構成の一例であ
って、拡散／逆拡散がＢＰＳＫで行われている場合への
適用例を示すブロック図である。

【図１０】図６に示した部分加算器の内部構成の一例で
あって、拡散／逆拡散がＱＰＳＫで行われている場合へ
の適用例を示すブロック図である。

【図１１】本発明と従来例とを比較して示す表図であ
る。

【図１２】相関器として用いられるマッチドフィルタの
構成を示すブロック図である。

【図１３】図１２に示した加算器の内部構成の一例を示
す図である。

【図１４】スライディング相関器の構成を示すブロック
図である。

【図１５】従来技術「広帯域ＤＳ−ＣＤＭＡ用ディジタ
ルマッチトフィルタの低消費電力設計」で提案された相
関器の構成を示すブロック図である。

【符号の説明】

１ 移動局 ２ 基地局 ３ 基地局制御装置 ４ 交換局 ５ 関門局 ６ 掛け算器 ７ 相関器 ８ 符号発生器 １１ ＦＩＦＯメモリ ７１ 逆拡散符号発生部 ８０ 全加算器 ８１〜８ｎ 部分加算器 ３１ セレクタ ３２ 逓倍器 ３３ 加算器 ５１ 減算器 ５２ 加算器 ５３ 記憶素子 ５４ ゲート回路 ５５ 制御部 ９０ 全加算部 ６１ 制御部 ９１、９２ 全加算部 ９３ セレクタ ６２、６６ ゲート回路 ６３ 加算器 ６４ レジスタ ６５ リセット部 ４１、４３ ゲート回路 ４２ 信号回転部 ４４ 加算器 ４５ レジスタ ４６ リセット部 １０ シフトレジスタ ２１〜２ｎ 掛け算器 ３０ 加算器 ４０掛け算器 ５０ 加算器 ６０ レジスタ ７０ 逆拡散符号生成器

Claims (12)

【特許請求の範囲】
1. 【請求項１】 拡散変調された信号に対する同期捕捉を
   行うために、複数の同期点候補における逆拡散を逐次的
   に行う相関器において、 逆拡散符号の値に基づいて相関演算を停止することが可
   能であることを特徴とする相関器。
2. 【請求項２】 前記相関演算を停止することを可能とす
   る手段が、逆拡散符号の値としてとり得る値の中から予
   め選ばれた、任意の値による逆拡散演算結果を別途演算
   しておくことにより、逆拡散符号が前記選ばれた任意の
   値であるときに相関演算を停止するものであることを特
   徴とする請求項１に記載の相関器。
3. 【請求項３】 拡散変調された信号を逆拡散し同期捕捉
   を行う相関器において、 前記拡散変調がＢＰＳＫで行われており、１シンボル時
   間に含まれる逆拡散位相点の数をｎとし、逆拡散符号を
   Ｃ（ｉ）とし、前記拡散変調された信号をＤ（ｉ）とし
   たとき、 の演算式に基づいて逆拡散を行うことを特徴とする相関
   器。
4. 【請求項４】 前記演算式 の右辺のうち を演算する全加算器と、 前記演算式 の右辺のうち を演算する部分加算器と、 該部分加算器の出力を−２倍する逓倍器と、 前記全加算器の出力と前記逓倍器の出力とを加算する加
   算器とを有することを特徴とする請求項３に記載の相関
   器。
5. 【請求項５】 前記全加算器が、 前記拡散変調された信号のうち今回入力された入力信号
   から、前記拡散変調された信号のうちｎチップ分過去に
   入力された入力信号を減算し、該減算結果を、前記拡散
   変調された信号の過去ｎチップ分の総和に加算すること
   によって、最新の を演算することを特徴とする請求項４に記載の相関器。
6. 【請求項６】 前記全加算器が、ＩＩＲ形式であること
   を特徴とする請求項４に記載の相関器。
7. 【請求項７】 前記全加算器が、互いにタイミングをず
   らしてリセットされる、複数のリセット付きＩＩＲ形式
   加算器により構成され、該複数のリセット付きＩＩＲ形
   式加算器の出力を選択することにより、全加算結果を得
   ることを特徴とする請求項４に記載の相関器。
8. 【請求項８】 拡散変調された信号を逆拡散し同期捕捉
   を行う相関器において、 前記拡散変調がＢＰＳＫで行われており、１シンボル時
   間に含まれる逆拡散位相点の数をｎとし、逆拡散符号を
   Ｃ（ｉ）とし、前記拡散変調された信号をＤ（ｉ）とし
   たとき、 の演算式に基づいて逆拡散を行うことを特徴とする相関
   器。
9. 【請求項９】 前記演算式 の右辺のうち を演算する全加算器と、 前記演算式 の右辺のうち を演算する部分加算器と、 該部分加算器の出力を２倍する逓倍器と、 前記逓倍器の出力から前記全加算器の出力とを減算する
   減算器とを有することを特徴とする請求項８に記載の相
   関器。
10. 【請求項１０】 拡散変調された信号を逆拡散し同期捕
    捉を行う相関器において、 前記拡散変調がＱＰＳＫで行われており、１シンボル時
    間に含まれる逆拡散位相点の数をｎとし、逆拡散符号を
    Ｃ（ｉ）とし、前記拡散変調された信号をＤ（ｉ）とし
    たとき、 の演算式に基づいて逆拡散を行うことを特徴とする相関
    器。
11. 【請求項１１】 請求項１〜１０のうちいずれか１項に
    記載の相関器を備えたことを特徴とする携帯端末装置。
12. 【請求項１２】 請求項１〜１０のうちいずれか１項に
    記載の相関器を備えたことを特徴とする携帯電話機。