JPH1028075A

JPH1028075A - 相関器

Info

Publication number: JPH1028075A
Application number: JP8179677A
Authority: JP
Inventors: Masatoshi Takada; 昌敏高田; Kenzo Urabe; 健三占部
Original assignee: Kokusai Electric Corp
Current assignee: Kokusai Electric Corp
Priority date: 1996-07-09
Filing date: 1996-07-09
Publication date: 1998-01-27

Abstract

(57)【要約】【課題】従来の相関器では、語長が大きくなると、動
作速度が低下し、回路規模が増大し、そのため製造コス
トがかかり、消費電力が大きくなるという問題点があっ
たが、本発明では、高速に動作し、製造コストを低減
し、低消費電力にて動作する相関器を提供する。【解決手段】符号・絶対値分離回路１と符号付加回路
２とが、入力信号を相関値を算出しやすい語長であるワ
ード単位に分割し、ワード別相関器３がワード単位毎に
相関値を算出し、重み付け合成回路４がワード毎に算出
された相関値を加算合成して相関出力信号として出力す
る相関器である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スペクトル拡散通
信方式の受信側逆拡散処理に利用される相関器に係り、
特に回路規模が小さく、低消費電力であり、処理が高速
な相関器に関する。

【０００２】

【従来の技術】スペクトル拡散方法は、多重化（Multip
le Access ）のための変調技術であり、一連の雑音状の
信号構成（拡散符号系列）を使って狭帯域の情報信号を
比較的に広帯域の周波数に拡散させるものである。スペ
クトル拡散方法における受信機は、これら拡散された情
報信号の相関をとって、元の情報信号を復元するように
なっている。

【０００３】スペクトル拡散方法を、一人のみが利用す
る無線ＬＡＮに利用した場合、拡散符号の語長は３ビッ
ト程度で実用的に利用できることが知られている。しか
し、スペクトル拡散方法を、複数のユーザが同一周波数
に存在する、ＣＤＭＡ（Code Division Multiple Acces
s ）による受信機に利用した場合には、帯域を広くして
語長の長い拡散符号を用いなくてはならない。

【０００４】従来の、相関器を使用したスペクトル拡散
方法における受信機について図１１と図１２とを使って
説明する。図１１は、相関器を使用したスペクトル拡散
方式の受信機の一般的な構成ブロック図であり、図１２
は、従来の相関器６３の構成ブロック図である。従来の
相関器を利用したスペクトル拡散方法における受信機
は、図１１に示すように、検波器６１と、Ａ／Ｄ変換器
６２と、相関器６３と、復号処理部６４とから構成され
ている。

【０００５】また、相関器６３は、図１２に示すよう
に、シフトレジスタ７１と、乗算器７２と、加算器７３
とから構成されている。

【０００６】以下、受信機と、相関器との各部を具体的
に説明する。検波器６１は、受信した電波を検波し、ベ
ースバンド信号としてＡ／Ｄ変換器６２に出力するもの
である。Ａ／Ｄ変換器６２は、ベースバンド信号の入力
を受けて、それをディジタルデータに変換して相関器６
３に出力するものである。相関器６３は、ディジタルデ
ータの入力を受けて、逆拡散処理を行うものである。

【０００７】具体的には、相関器６３は、逆拡散符号系
列を用いて相関演算を行うものであり、詳細は後述す
る。復号処理部６４は、相関器６３から入力された逆拡
散処理後のデータを復号処理し、再生データとして出力
するものである。

【０００８】次に、相関器６３の各部について具体的に
説明する。シフトレジスタ７１は、出力端子Ｑ１〜Ｑｍ
を備え、Ａ／Ｄ変換器６２から入力される語長Ｎビット
のディジタルデータ（入力信号）をｍ個までシフトさせ
ながら蓄積して、それぞれをＱ１，Ｑ２，…，Ｑｍから
並列に出力するものである。つまり、シフトレジスタ７
１は、入力されたディジタルデータを逆拡散符号系列の
個数であるｍ段まで保持しているものであり、Ａ／Ｄ変
換器６２からディジタルデータの入力を受ける度に、そ
のディジタルデータを１段ずつシフトしていくものであ
る。

【０００９】乗算器７２は、シフトレジスタ７１からＱ
ｋ（１≦ｋ≦ｍ）の入力を受けて、それぞれ逆拡散符号
系列Ｃ１〜Ｃｍを乗算して加算器７３に出力するもので
ある。すなわち、シフトレジスタ７１の出力Ｑｋと逆拡
散符号Ｃｋとが対応しているものである。

【００１０】加算器７３は、乗算器７２の出力の総和を
計算し、相関出力信号として復号処理部６４に出力する
ものである。尚、逆拡散符号系列Ｃ１〜Ｃｍは、拡散符
号系列と同一のものであり、「＋１」又は「−１」であ
るのが普通である。また、多重化の技術としては、これ
ら拡散符号系列は、重複を排除しつつ一利用者につき一
組の系列が与えられるのが普通である。

【００１１】次に、従来の相関器を利用したスペクトル
拡散方式の受信機の動作について説明する。この受信機
の動作は、理論的には、拡散符号系列と逆拡散符号系列
を同一にしているため、シフトレジスタ７１からの出力
Ｑ１，Ｑ２，…，Ｑｍの位相が逆拡散符号系列Ｃ１，Ｃ
２，…，Ｃｍの位相と一致したときに最も高い相関出力
が得られ、送信データを再生できるようになるというも
のである。拡散符号系列と逆拡散符号系列の位相が一致
すれば、各拡散符号系列の２乗である「＋１」が出力さ
れるようになり、相関出力が大きくなるからである。

【００１２】検波器６１が受信した電波を検波して出力
するベースバンド信号をＡ／Ｄ変換器６２がディジタル
データに変換して相関器６３に出力する。すると、相関
器６３のシフトレジスタ７１が、そのディジタルデータ
の入力を受けて、シフトし、Ｑ１〜Ｑｍから出力するよ
うになる。

【００１３】そして、これらシフトレジスタ７１からの
入力を受けて各乗算器７２が逆拡散符号系列Ｃ１〜Ｃｍ
との積を出力するようになる。具体的には、例えばシフ
トレジスタ７１からＱ１の入力を受けた乗算器７２が、
逆拡散符号系列Ｃ１との積を計算し、加算器７３に出力
するようになる。

【００１４】そして、加算器７３が入力されるＱ１×Ｃ
１，Ｑ２×Ｃ２，…，Ｑｍ×Ｃｍの値を総和して、相関
出力信号として出力するようになっている。

【００１５】

【発明が解決しようとする課題】しかしながら、上記従
来の相関器では、ユーザ数の増加によって語長が大きく
なると、加算器７３における桁上がりの処理が頻繁に発
生し、また、多段接続での遅延が大きくなるので、動作
速度が低下し、回路規模が増大し、そのため製造コスト
がかかり、消費電力が大きくなるという問題点があっ
た。

【００１６】本発明は上記実情に鑑みて為されたもの
で、高速に動作し、回路規模を縮小することによって、
製造コストを低減し、低消費電力にて動作する相関器を
提供することを目的とする。

【００１７】

【課題を解決するための手段】上記従来例の問題点を解
決するための請求項１記載の発明は、相関器において、
入力信号が入力され、前記入力信号のディジタルデータ
の正負を表す符号データと前記ディジタルデータの絶対
値を表す絶対値データを分離して出力する符号・絶対値
分離回路と、前記絶対値データを任意の語長のワードに
分割し、前記符号データを付加して出力する符号付加回
路と、前記符号付加回路からの出力と入力される逆拡散
符号系列との相関値を算出して出力するワード別相関器
と、前記ワード別相関器からの出力に前記ワードに分割
前の絶対値の時の重みを付加して加算合成し、相関出力
信号を出力する重み付け合成回路とを有することを特徴
しており、動作速度を高速にできる。

【００１８】上記従来例の問題点を解決するための請求
項２記載の発明は、請求項１記載の相関器において、符
号付加回路は、ｋ個の回路から構成され、符号・絶対値
分離回路からの絶対値データが予め前記ｋ個の回路に分
離して入力されるようになっており、前記ｋ個の回路各
々で前記符号・絶対値分離回路からの符号データを付加
してワード別相関器に出力する符号付加回路であること
を特徴としており、動作速度を高速にできる。

【００１９】上記従来例の問題点を解決するための請求
項３記載の発明は、請求項１記載の相関器において、ワ
ード別相関器は、ｋ個の回路から構成され、対応する符
号付加回路から入力される絶対値データの任意の語長に
符号データが付加されたデータに対して、逆拡散符号系
列Ｃ１，Ｃ２，…，Ｃｍとの相関値を算出して出力する
ことを特徴としており、動作速度を高速にできる。

【００２０】上記従来例の問題点を解決するための請求
項４記載の発明は、相関器において、入力信号が入力さ
れ、前記入力信号のディジタルデータの正負を表す符号
データと前記ディジタルデータの絶対値を表す絶対値デ
ータを分離して出力する符号・絶対値分離回路と、前記
符号データをシフトして蓄積して出力するシフトレジス
タと、前記シフトレジスタからの出力と逆拡散符号系列
との積を計算して出力する乗算器と、前記絶対値データ
を任意の語長のワードに分割して入力し、前記入力した
ワードと前記乗算器からの出力との相関値を算出して出
力するワード別相関器と、前記ワード別相関器からの出
力に前記ワードに分割前の絶対値の時の重みを付加して
加算合成し、相関出力信号を出力する重み付け合成回路
とを有することを特徴としており、動作速度を高速にで
きる。

【００２１】上記従来例の問題点を解決するための請求
項５記載の発明は、請求項４記載の相関器において、シ
フトレジスタは、符号・絶対値分離回路からの符号デー
タをｍ個までシフトさせて蓄積し、蓄積した符号データ
Ｑ１，Ｑ２，…，Ｑｍを並列に乗算器に出力するシフト
レジスタであり、前記乗算器は、前記シフトレジスタか
ら並列に出力される符号データＱ１，Ｑ２，…，Ｑｍと
逆拡散符号系列Ｃ１，Ｃ２，…，Ｃｍとの積を各々計算
してワード別相関器に出力する乗算器であることを特徴
としており、動作速度を高速にできる。

【００２２】上記従来例の問題点を解決するための請求
項６記載の発明は、相関器において、入力信号が入力さ
れ、前記入力信号のディジタルデータの正負を表す符号
データと前記ディジタルデータの絶対値を表す絶対値デ
ータを分離して出力する符号・絶対値分離回路と、前記
符号データをシフトして蓄積して出力するシフトレジス
タと、前記シフトレジスタからの出力と逆拡散符号系列
との積を計算し、前記絶対値データを任意の語長のワー
ドに分割して入力し、前記入力したワードと前記計算し
た積との相関値を算出して出力するワード別相関器と、
前記ワード別相関器からの出力に前記ワードに分割前の
絶対値の時の重みを付加して加算合成し、相関出力信号
を出力する重み付け合成回路とを有することを特徴とし
ており、製造コストと消費電力とを低減できる。

【００２３】

【発明の実施の形態】本発明の実施の形態を図面を参照
しながら説明する。本発明に係る相関器は、従来の相関
器に置き換えて利用されるものであり、入力されるディ
ジタルデータを適度な長さに区切って、それぞれを並列
に処理し、加算器における桁上がりを低減するものであ
る。

【００２４】本発明の第１の実施の形態に係る相関器
（以下、第１の相関器と称する）を図１を使って説明す
る。図１は、本発明の第１の実施の形態に係る相関器の
構成ブロック図である。第１の相関器は、図１に示すよ
うに、符号・絶対値分離回路１と、符号付加回路２と、
ワード別相関器３と、重み付け合成回路４とから構成さ
れている。

【００２５】以下、各部を具体的に説明する。符号・絶
対値分離回路１は、Ｎ個の入力端子とＮ個の出力端子と
を有し、２⁰〜２^N-1桁のＮビットの入力信号の入力を
受けて、そのディジタルデータの「＋」（正）、「−」
（負）を表す符号を２^N-1桁の出力端子から、絶対値を
２⁰〜２^N-2桁の出力端子から分離して出力するもので
ある。

【００２６】ここでは、符号は２^N-1桁の入力端子に入
力される信号１ビットが対応している（以下、この符号
のデータを「符号データ」と称する）ので、入力信号か
ら得られる絶対値のデータ（以下、「絶対値データ」と
称する）は、Ｎ−１ビットとなっている。

【００２７】符号付加回路２は、符号・絶対値分離回路
１から１ビットの符号データとＮ−１の絶対値データの
入力を受け、その絶対値データを任意の語長ｎ₁，
ｎ₂，…，ｎ_k（ただし、ｎ₁＋ｎ₂＋…＋ｎ_k＝Ｎ−
１）ビットに分割し、更に分割したデータに１ビットの
符号データを付加して、ｎ₁＋１、ｎ₂＋１、…、ｎ_k
＋１ビットのディジタルデータを出力するものである。
以下、これらｎ₁，ｎ₂，…，ｎ_kの語長の単位を「ワ
ード」と称する。すなわち、ｎ₁とｎ₂は語長が異なっ
ていても、１ワードと称するものである。

【００２８】具体的に、符号付加回路２は、ｋ個の符号
付加回路２ａ〜２ｋから構成され、符号・絶対値分離回
路１からの出力の信号線のうち、ｎ₁本を符号付加回路
２ａに、次のｎ₂本を符号付加回路２ｂにというように
分離して接続することで絶対値データの分割を行うよう
にしている。

【００２９】そして、符号付加回路２は、分割した各々
のワードに入力された符号データを付加して、それぞれ
ｎ₁＋１ビット、ｎ₂＋１ビット、…、ｎ_k＋１ビット
のディジタルデータとしてワード別相関器３に出力する
ものである。

【００３０】ワード別相関器３は、ｋ個のワード別相関
器３ａ〜３ｋから構成され、それぞれ入力されたｎ₁＋
１ビット、ｎ₂＋１ビット、…、ｎ_k＋１ビットのディ
ジタルデータと逆拡散符号系列Ｃ１，Ｃ２，…，Ｃｍと
の相関値を算出し、その値を重み付け合成回路４に出力
するものである。

【００３１】重み付け合成回路４は、各ワードに分割前
の絶対値の時の重みを付加して加算合成し、相関出力信
号として出力するものである。具体的には、例えばディ
ジタルデータ「１００１」を「１０」と「０１」とに分
割し、これをそのまま重み付け合成すると仮定すると、
重み付け合成回路４は、「１０」に「１００」の重みを
付けて「１０００」とし、「０１」に「１」の重みを付
けて「０１」のままとし、双方を加算して「１００１」
となるようにするものである。

【００３２】次に、第１の相関器の動作について、Ｎ＝
５ビット、逆拡散処理のための段数ｍ＝４であって、入
力信号がそれぞれ第１の入力信号として「１０１１１」
と、第２の入力信号として「０１００１」と、第３の入
力信号として「１００１０」と、第４の入力信号として
「０１１１０」であるときを例にとって、図２を用いて
説明する。図２は、第１の相関器の信号の状態の一例を
示す説明図である。

【００３３】ここで、逆拡散符号系列は、Ｃ１〜Ｃ４ま
でがそれぞれＣ１＝−１、Ｃ２＝＋１、Ｃ３＝−１、Ｃ
４＝＋１と設定されているとし、入力信号の先頭のビッ
トが符号データであるとしている。

【００３４】まず、後に相関値が正しく計算されている
ことを確認するために、そのまま演算した場合を図２の
（ｃ）に示す。それぞれの入力信号に逆拡散符号系列を
積算し、例えば第１の入力信号「１０１１１」にＣ１＝
−１を積算して「０１００１」とし、他の入力信号につ
いても同様の積算を行い、各積算結果である、「０１０
０１」と、「０１００１」と、「０１１１０」と、「０
１１１０」とを加算してみると、「０１０１１１０」が
得られる。従って、演算の結果がこの値となるはずであ
る。

【００３５】そこで、第１の相関器について見てみる
と、まず、符号・絶対値分離回路１が各入力信号の符号
と絶対値とを分離して符号付加回路２に出力する。例え
ば、第１の入力信号「１０１１１」について、符号デー
タ「１」と、残りのデータ「０１１１」とに分離し、更
に、符号データが「１」であるので、残りのデータの絶
対値を計算して「１００１」として、符号付加回路２に
出力する。尚、第１〜第４の入力信号についての絶対値
データを図２の（ｄ）に示している。

【００３６】そして、符号付加回路２が、ワードに分割
して、符号を付加する。ここで、ワードは２ビットとし
ているので、例えば、第１の入力信号の絶対値データ
「１００１」を「１０」と「０１」とに分離して、第１
の入力信号の符号である「１」を前に各々付加し、ワー
ドとして「１１０」と「１１１」とし、それぞれワード
別相関器３に出力する。ここで、符号「１」が負を表す
ものであるので、ワードとして、分離した「１０」と
「０１」との２の補数を算出していることに注意する必
要がある。尚、第１〜第４の入力信号についてのワード
分離後のデータを図２の（ｅ）と（ｆ）とに示してい
る。

【００３７】そして、ワード別相関器３が入力されたワ
ードと逆拡散符号系列との相関を演算する。具体的に
は、例えば第１の入力信号のワードである「１１０」と
「１１１」とについて、それぞれ逆拡散符号系列Ｃ１＝
−１を積算して、「０１０」と「００１」とし、これを
重み付け合成回路に出力する。尚、第１〜第４の入力信
号についてのワード別相関器３の出力を図２の（ｇ）と
（ｈ）とに記載している。

【００３８】そして、重み付け合成回路４が図２の
（ｇ）と（ｈ）とに記載しているワード別相関器３の出
力について、例えば、まず図２の（ｇ）を総和して、０
１０＋０１０＋０１１＋０１１＝０１０１０を得る。ま
た、図２の（ｈ）を総和して、００１＋００１＋０１０
＋０１０＝００１１０を得る。さらに、図２の（ｇ）の
総和である０１０１０を２ビット分重み付けして０１０
１０００とし、図２の（ｈ）の総和である００１１０と
加算して０１０１１１０を得て、これを相関出力信号と
して出力する。この値は、先に検算のために算出した結
果と一致している。

【００３９】また、ここでワード別相関器３は、図１２
に示した従来の相関器６３と同様のものである。ただ
し、シフトレジスタ７１に入力される入力信号の語長が
Ｎではなく、ワードであることが従来と異なっている。
そのため、ワード別相関器３は、語長Ｎの大きさに関わ
らず一定の語長についての相関器とすることができる。

【００４０】さらに、符号・絶対値分離回路１と、符号
付加回路２とで必要となる、２の補数を計算する回路
は、図３に示すような論理回路によって実現できるもの
である。図３の回路は、Ａ４に符号データを入力する
と、Ａ０〜Ａ３に入力されるデータの２の補数を算出し
て、Ｂ０〜Ｂ４に出力するものである。図３は、４ビッ
トのディジタルデータの２の補数を演算する回路の回路
図である。

【００４１】符号・絶対値分離回路１では、図３のＡ４
が符号データに相当するようにディジタルデータをＡ０
〜Ａ４に入力すると、Ｂ０〜Ｂ３の出力を絶対値データ
として、Ｂ４の出力を符号データとしてそれぞれ出力す
ればよい。

【００４２】また、符号付加回路２では、分割されたワ
ードをＡ０〜Ａ３に入力し、符号データをＡ４に入力す
ることによって、Ｂ０〜Ｂ４をそのまま符号付加回路２
の出力とすればよい。

【００４３】さらに、重み付け合成回路４は、図４に示
すような加算回路４１によって基本的に実現できるもの
である。図４は、重み付け合成回路４の構成ブロック図
である。

【００４４】図４に示すように、重み付け合成回路４
は、基本的には加算回路４１から構成されている。加算
回路４１には、ｎ₁、ｎ₂、…、ｎ_kに分割されたワー
ドについて、ｎ_kには重みをつけず（重み無し）、ｎ
_k-1は、ｎ_kだけビットシフトして、ｎ_k桁分の重みを
付け、ｎ_k-2は、ｎ_k＋ｎ_k-1だけビットシフトして、
ｎ_k＋ｎ_k-1桁分の重みを付け、というようにそれぞれ
のワードを重み付けし、ｋ＝１の時にはＮ−１−ｎ₁だ
けシフトしてＮ−１−ｎ₁桁分の重みを付けをしたもの
を入力するようにしている。そして、加算回路４１は、
それら入力されたワードを総和するものである。

【００４５】第１の実施の形態の相関器によれば、入力
されるＮビットのデータをワードの単位に分割して並列
して処理しているので、ワードの大きさを適当にするこ
とによって加算器における桁上がりを並列して処理で
き、遅延の発生を抑止でき、動作速度を速くすることが
できる効果がある。

【００４６】次に、本発明の第２の実施の形態に係る相
関器（以下、第２の相関器と称する）について、図５を
用いて説明する。図５は、本発明の第２の実施の形態に
係る相関器の構成ブロック図である。第２の相関器は、
図５に示すように、符号・絶対値分離回路１と、ワード
別相関器３と、重み付け合成回路４と、シフトレジスタ
５と、乗算器６とから構成されている。

【００４７】ここで、符号・絶対値分離回路１と、重み
付け合成回路４とは、既に第１の相関器にて説明したも
のと同じものであるので、ここではその説明を省略す
る。

【００４８】シフトレジスタ５は、符号・絶対値分離回
路１から符号データの入力を受けて、それをｍ個までシ
フトさせながら蓄積して、それぞれをＱ１，Ｑ２，…，
Ｑｍから並列に出力するものである。つまり、シフトレ
ジスタ５は、入力された符号データを逆拡散符号系列の
個数である、ｍ個まで保持しているものであり、符号・
絶対値分離回路１から符号データの入力を受ける度に、
その符号データを１段づつシフトしていくものである。

【００４９】具体的には、ｍ＝４で、Ｑ１＝「１」、Ｑ
２＝「−１」、Ｑ３＝「１」、Ｑ４＝「１」であるとき
に、新たに符号データ「−１」の入力を受けると、Ｑ４
を捨てて、Ｑ３の値をＱ４へ、Ｑ２の値をＱ３へ、Ｑ１
の値をＱ２へ、それぞれシフトして、Ｑ１から新たに入
力された符号データ「−１」を出力するようにする。従
って、これらのシフトの後、シフトレジスタ５からは、
Ｑ１＝「−１」、Ｑ２＝「１」、Ｑ３＝「−１」、Ｑ４
＝「１」が、それぞれ出力されているようになる。

【００５０】乗算器６は、シフトレジスタ５から出力さ
れる符号データと、逆拡散符号系列との積を計算し、ワ
ード別相関器３に出力するものである。具体的に、その
積をＳ＝Ｓ１，Ｓ２，…，Ｓｍとして表すことにする
と、Ｓ１＝Ｑ１×Ｃ１，Ｓ２＝Ｑ２×Ｃ２，…，Ｓｍ＝
Ｑｍ×Ｃｍのようにする。

【００５１】ワード別相関器３は、第１の相関器におけ
るワード別相関器３と同一のものであるが、入力される
データが、符号付加回路からの出力と、逆拡散符号系列
ではなく、ワード単位に分割された絶対値データと、乗
算器６から入力されるＳであることが異なっている。す
なわち第２の相関器では、逆拡散の方法において符号演
算だけが独立して行うことができることに着眼して、当
該処理を別回路にて実現したようになっている。

【００５２】ここで、絶対値データをワード単位に分割
する処理については、既に説明したところであるので、
説明を省略する。ワード別相関器３は、各ワードとＳと
の相関を計算して重み付け合成回路４に出力するもので
あり、図１２に示した従来の相関器６３と同様のもので
ある。

【００５３】ただし、シフトレジスタ７１に入力される
入力信号の語長がＮではなく、ワードであることが従来
と異なっている。そのため、ワード別相関器３は、語長
Ｎの大きさに関わらず一定の語長についての相関器とす
ることができる。

【００５４】また、第２の相関器に用いられるワード別
相関器３は、図７に示すような回路によっても実現でき
る。図７は、ワード別相関器３の構成ブロック図であ
る。このワード別相関器３は、図７に示すように、シフ
トレジスタ３１と、第１のゲート回路３２と、第２のゲ
ート回路３３と、加算器３４とから構成されている。

【００５５】各部を説明すると、シフトレジスタ３１
は、次々に入力されるワードをｍ個まで保持し、入力を
受ける度にワードを１段ずつシフトしてＱ１，Ｑ２，
…，Ｑｍから出力するようにするものである。第１のゲ
ート回路３２と第２のゲート回路３３とは、共に論理ゲ
ートであり、入力側はＱｋとＳｋとに接続されており、
出力はそれぞれ加算器３４ａと加算器３４ｂとに接続さ
れている。また、第１のゲート回路３２の入力側のＳｋ
は反転されている。

【００５６】具体的には、第１のゲート回路３２は、Ｓ
ｋが「０」である場合には入力されたＱｋを加算器３４
ａに出力するものであり、Ｓｋが「１」である場合には
Ｑｋを加算器３４ａに出力しないようにするものであ
る。また、第２のゲート回路３３は、Ｓｋが「０」であ
る場合にはＱｋを加算器３４ｂに出力しないようにする
ものであり、Ｓｋが「１」である場合には入力されたＱ
ｋを加算器３４ｂに出力するものである。

【００５７】従って、Ｓｋが「０」であるワードは、加
算器３４ａに出力され、Ｓｋが「１」であるワードは、
加算器３４ｂに出力されることとなる。

【００５８】加算器３４は、入力されるディジタルデー
タの総和を計算し、加算器３４ｃに出力するものであ
る。そして、加算器３４ｃは、加算器３４ａと加算器３
４ｂとからそれぞれディジタルデータの入力を受けて、
加算器３４ｂから入力されるディジタルデータの符号を
反転し、加算器３４ａから入力されるディジタルデータ
との和を計算して出力するものである。

【００５９】尚、この構成において、具体的にワードの
語長ｎを１とすれば、加算器３４ａと加算器３４ｂと
は、一般にWallace Treeとして知られている７ビットの
ビット加算器を応用して回路の簡略化を図ることができ
るので、容易にワード別相関器３を実現できるようにな
る。

【００６０】また、この構成によるワード別相関器３で
は、相関演算が絶対値で行われているので、拡散符号の
ようなランダムに信号の極性が変化する信号を処理する
場合に比較して消費電力を低減できることが知られてい
る。以下、この構成によるワード別相関器３を特に区別
する場合には「第２のワード別相関器３」と称すること
にし、単に「ワード別相関器３」というときには、この
第２のワード別相関器が含まれているものとする。

【００６１】次に、第２の相関器の動作について説明す
るが、ここでは第１の相関器の動作の説明と同様に、Ｎ
＝５ビット、逆拡散処理のための段数ｍ＝４であって、
入力信号がそれぞれ第１の入力信号として「１０１１
１」と、第２の入力信号として「０１００１」と、第３
の入力信号として「１００１０」と、第４の入力信号と
して「０１１１０」であるときを例にとって、図６を用
いて説明する。図６は、第２の相関器における信号の一
例を示す説明図である。

【００６２】まず、符号・絶対値分離回路１が第１の入
力信号「１０１１１」を符号データ「１」と絶対値デー
タ「１００１」とに分離し、符号データをシフトレジス
タ５に、絶対値データをワード別相関器３にそれぞれ出
力する。以下同様に、第２、第３、第４の入力信号につ
いて、符号データと絶対値データとを図６（ｄ）及び
（ｅ）に示すように分離し、符号データをシフトレジス
タ５に、絶対値データをワード別相関器３にそれぞれ出
力する。

【００６３】すると、シフトレジスタ５がＱ１＝「−
１」と、Ｑ２＝「＋１」と、Ｑ３＝「−１」と、Ｑ４＝
「＋１」とを出力しているようになり、乗算器６が逆拡
散符号系列Ｃとの積であるＳをＳ１＝Ｑ１×Ｃ１＝（−
１）×（−１）＝「＋１」とし、以下同様にＳ２〜Ｓ４
についても計算して、図７（ｆ）に示すような値をワー
ド別相関器３に出力する。

【００６４】そして、ワード別相関器３が、２ビットの
ワードに分割した絶対値データに乗算器６から入力され
るＳに対応したディジタルデータのビットを前に付加
し、それぞれ図７の（ｇ）及び（ｈ）に示すように出力
する。ここでも、Ｓが符号データに対応することから、
２の補数を計算する必要があることに注意しなければな
らない。尚、乗算器６から入力されるＳは、全て「＋
１」であるので、正の符号であることを示す「０」が、
付加されている。また、図６で、ワード別相関器３ａの
出力をワード別相関器１出力と、ワード別相関器３ｂの
出力をワード別相関器２出力と称している。

【００６５】そして、重み付け合成回路４がワード別相
関器３ａとワード別相関器３ｂとから入力されるデータ
を重み付け合成して、演算結果である「０１０１１１
０」を得る。この値は、第１の相関器と同じく、検算と
も一致している。

【００６６】第２の実施の形態の相関器によれば、符号
のみを先に演算してからワード別相関の演算を行ってい
るので、ワード別相関器における演算を少ない桁数にて
行うことができ、加算器での桁上がりの発生を少なくで
き、遅延が発生せず、動作速度を速めることができる効
果がある。

【００６７】また、第２のワード別相関器３を用いた第
２の相関器によれば、回路を容易に構成でき、製造コス
トを抑えることができるとともに、既に説明したよう
に、消費電力を低減することができる効果がある。

【００６８】さらに、本発明の第３の実施の形態に係る
相関器（以下、第３の相関器）について、図８を用いて
説明する。図８は、第３の相関器の構成ブロック図であ
る。図８に示される第３の相関器は、基本的な構成は図
５に示す第２の相関器と同様であるが、シフトレジスタ
５の出力がワード別相関器３′に直接接続されていると
ころが異なっている。

【００６９】そこで、ワード別相関器３′について説明
すると、ワード別相関器３′は、図９及び図１０に示す
ように、図５のワード別相関器３に図５の乗算器６を持
たせた構成としている。図９と図１０とは、それぞれワ
ード別相関器３′の構成ブロック図である。

【００７０】図９に示すワード別相関器は、次々と入力
されるワードをｍ個までシフトし、それぞれ出力するシ
フトレジスタ９１と、符号データと、逆拡散符号系列と
の入力を受けて、その積を出力する複数の第１の乗算器
９２と、第１の乗算器９２のうちの一つからの入力と、
シフトレジスタ９１から入力されるワードとの積を出力
する複数の第２の乗算器９３と、複数の第２の乗算器９
３から入力される値を総和して相関値として出力する加
算器９４とから構成されている。

【００７１】また、図１０に示すワード別相関器は、シ
フトレジスタ９１と、複数の乗算器９２と、各乗算器９
２から入力される符号が「０」のときのみ、シフトレジ
スタ９１から入力されるワードを出力する第１のゲート
回路９５と、各乗算器９２から入力される符号が「１」
のときのみ、シフトレジスタ９１から入力されるワード
を出力する第２のゲート回路９６と、第１のゲート回路
９５から入力される値を総和して出力する第１の加算器
９７と、第２のゲート回路９６から入力される値を総和
して出力する第２の加算器９８と、第１の加算器９７か
ら入力される値から、第２の加算器９８から入力される
値を差し引いて相関値として出力する第３の加算器９９
とから構成されている。

【００７２】尚、シフトレジスタ９１と、乗算器９２と
は、図９に示すそれらと同様のものである。また、図面
で第１、第２のゲート回路をＡＮＤ回路等の回路図記号
として表しているが、これは模式的なものであって、現
実には単純なＡＮＤ回路等にはなっていない。

【００７３】図９及び図１０のワード別相関器は、既に
説明したワード別相関器に符号を計算する乗算器を付加
した構成としているだけであるので、動作の説明は省略
することとする。

【００７４】第３の実施の形態の相関器によれば、ワー
ドごとに演算しているので、加算器における桁上がりを
少なくし、遅延が発生せず、従って、動作速度を速める
ことができるとともに、ワード別相関器３′をＬＳＩ化
すれば回路規模を低減でき、製造コストを低減できるも
のであり、さらにワード別相関器を図１０に示すものと
すれば、消費電力を抑えることができる効果がある。

【００７５】

【発明の効果】請求項１，２，３記載の発明によれば、
符号・絶対値分離回路が入力されるディジタルデータを
符号データと絶対値データとに分割し、さらに絶対値デ
ータをワードに分割し、符号付加回路が、各ワードに符
号データを付加し、ワード別相関器がワードごとに相関
値を計算し、重み付け合成回路がワード別相関器からの
入力を合成して相関値として出力する相関器としている
ので、一定の語長ごとに相関値を計算しており、桁上が
り処理が発生しにくく、動作速度を高速にできるという
効果がある。

【００７６】請求項４，５記載の発明によれば、符号・
絶対値分離回路が、入力されるディジタルデータを符号
データと絶対値データとに分離し、絶対値データをさら
にワードに分割して出力し、乗算器が逆拡散符号系列
と、符号データとの積を計算し、ワード別相関器が当該
積と各ワードとの相関値を計算し、重み付け合成回路が
各ワードごとに算出された相関値を重みを付加して加算
合成し、相関出力信号として出力する相関器としている
ので、一定の語長ごとに相関値を計算しており、桁上が
り処理が発生しにくく、動作速度を高速にできるという
効果がある。

【００７７】請求項６記載の発明によれば、符号・絶対
値分離回路が入力されたデータを符号データと絶対値デ
ータとに分離し、さらに絶対値データをワードに分割
し、ワード別相関器が符号データと逆拡散符号との積を
計算し、それをワードに付加し、加算合成し、相関出力
信号として出力する相関器としているので、一定の語長
ごとに相関値を計算しており、桁上がり処理が発生しに
くく、動作速度を高速にでき、また、ワード別相関器を
１チップ化することによって、回路規模を抑え、製造コ
ストと消費電力とを低減できる効果がある。

【図面の簡単な説明】

【図１】本相関器の構成ブロック図である。

【図２】第１の相関器の動作の一例を示す説明図であ
る。

【図３】４ビットのディジタルデータの２の補数を演算
する回路の回路図である。

【図４】重み付け合成回路４の構成ブロック図である。

【図５】本発明の第２の実施の形態に係る相関器の構成
ブロック図である。

【図６】ワード別相関器３の構成ブロック図である。

【図７】第２の相関器の動作の一例を示す説明図であ
る。

【図８】第３の相関器の構成ブロック図である。

【図９】ワード別相関器３′の構成ブロック図である。

【図１０】ワード別相関器３′の構成ブロック図であ
る。

【図１１】相関器を使用したスペクトル拡散方式の受信
機の一般的な構成ブロック図である。

【図１２】従来の相関器６３の構成ブロック図である。

【符号の説明】

１…符号・絶対値分離回路、２…符号付加回路、
３，３′…ワード別相関器、４…重み付け合成回路、
５…シフトレジスタ、６…乗算器、３２…第１の
ゲート回路、３３…第２のゲート回路、３４…加算
器、４１…加算回路、６１…検波器、６２…Ａ／
Ｄ変換器、６３…相関器、６４…復号処理部、７
１…シフトレジスタ、７２…乗算器、７３…加算
器、９１…シフトレジスタ、９２…第１の乗算器、
９３…第２の乗算器、９４…加算器、９５…第１
のゲート回路、９６…第２のゲート回路、９７…加
算器、９８…加算器、９９…加算器

Claims

【特許請求の範囲】

【請求項１】入力信号が入力され、前記入力信号のデ
ィジタルデータの正負を表す符号データと前記ディジタ
ルデータの絶対値を表す絶対値データを分離して出力す
る符号・絶対値分離回路と、前記絶対値データを任意の
語長のワードに分割し、前記符号データを付加して出力
する符号付加回路と、前記符号付加回路からの出力と入
力される逆拡散符号系列との相関値を算出して出力する
ワード別相関器と、前記ワード別相関器からの出力に前
記ワードに分割前の絶対値の時の重みを付加して加算合
成し、相関出力信号を出力する重み付け合成回路とを有
することを特徴とする相関器。
【請求項２】符号付加回路は、ｋ個の回路から構成さ
れ、符号・絶対値分離回路からの絶対値データが予め前
記ｋ個の回路に分離して入力されるようになっており、
前記ｋ個の回路各々で前記符号・絶対値分離回路からの
符号データを付加してワード別相関器に出力する符号付
加回路であることを特徴とする請求項１記載の相関器。
【請求項３】ワード別相関器は、ｋ個の回路から構成
され、対応する符号付加回路から入力される絶対値デー
タの任意の語長に符号データが付加されたデータに対し
て、逆拡散符号系列Ｃ１，Ｃ２，…，Ｃｍとの相関値を
算出して出力することを特徴とする請求項１記載の相関
器。
【請求項４】入力信号が入力され、前記入力信号のデ
ィジタルデータの正負を表す符号データと前記ディジタ
ルデータの絶対値を表す絶対値データを分離して出力す
る符号・絶対値分離回路と、前記符号データをシフトし
て蓄積して出力するシフトレジスタと、前記シフトレジ
スタからの出力と逆拡散符号系列との積を計算して出力
する乗算器と、前記絶対値データを任意の語長のワード
に分割して入力し、前記入力したワードと前記乗算器か
らの出力との相関値を算出して出力するワード別相関器
と、前記ワード別相関器からの出力に前記ワードに分割
前の絶対値の時の重みを付加して加算合成し、相関出力
信号を出力する重み付け合成回路とを有することを特徴
とする相関器。
【請求項５】シフトレジスタは、符号・絶対値分離回
路からの符号データをｍ個までシフトさせて蓄積し、蓄
積した符号データＱ１，Ｑ２，…，Ｑｍを並列に乗算器
に出力するシフトレジスタであり、前記乗算器は、前記
シフトレジスタから並列に出力される符号データＱ１，
Ｑ２，…，Ｑｍと逆拡散符号系列Ｃ１，Ｃ２，…，Ｃｍ
との積を各々計算してワード別相関器に出力する乗算器
であることを特徴とする請求項４記載の相関器。
【請求項６】入力信号が入力され、前記入力信号のデ
ィジタルデータの正負を表す符号データと前記ディジタ
ルデータの絶対値を表す絶対値データを分離して出力す
る符号・絶対値分離回路と、前記符号データをシフトし
て蓄積して出力するシフトレジスタと、前記シフトレジ
スタからの出力と逆拡散符号系列との積を計算し、前記
絶対値データを任意の語長のワードに分割して入力し、
前記入力したワードと前記計算した積との相関値を算出
して出力するワード別相関器と、前記ワード別相関器か
らの出力に前記ワードに分割前の絶対値の時の重みを付
加して加算合成し、相関出力信号を出力する重み付け合
成回路とを有することを特徴とする相関器。