JP2902380B2

JP2902380B2 - 並列相関処理回路

Info

Publication number: JP2902380B2
Application number: JP13452797A
Authority: JP
Inventors: 幸一高橋; 豪藏鹿毛
Original assignee: WAI AARU PII IDO TSUSHIN KIBAN GIJUTSU KENKYUSHO KK
Current assignee: WAI AARU PII IDO TSUSHIN KIBAN GIJUTSU KENKYUSHO KK
Priority date: 1997-05-09
Filing date: 1997-05-09
Publication date: 1999-06-07
Anticipated expiration: 2017-05-09
Also published as: JPH10312373A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、相関処理回路に
関し、特に、高速な疑似ランダム信号（ＰＮ信号）を用
いるスペクトラム拡散通信方式の受信機に用いて好適な
ものである。

【０００２】

【従来の技術】近年、移動体通信等において、スペクト
ラム拡散通信方式が注目されている。この方式は、情報
を疑似ランダム符号（ＰＮ符号）系列を用いて必要な周
波数帯域よりも広い帯域に拡散変調して送信し、受信側
では受信入力信号を前記ＰＮ符号系列と掛け合わせて逆
拡散処理を行い当該情報を再生する通信方式であり、ノ
イズに強く、秘話性に優れているといった特性を有して
いる。

【０００３】このようなスペクトラム拡散通信方式の受
信機において疑似ランダム信号（ＰＮ信号）を受信して
逆拡散するために、通常、ディジタル・シグナル・プロ
セッサ（ＤＳＰ）を用いた相関処理回路が用いられてい
る。一般に相関処理においては複数ビット同士の積和演
算を行うことが必要であるため、このようなＤＳＰの演
算速度はあまり速くすることができず、現在使われてい
るＤＳＰの演算処理速度は、最速のものでも３３Ｍチッ
プ／ｓｅｃ程度であるといわれている。

【０００４】したがって、このようなＤＳＰを用いて高
速のＰＮ信号を用いたスペクトラム拡散信号を受信しよ
うとするときには、リアルタイムで逆拡散処理を行うこ
とができなかった。図７に、高速のＰＮ信号を用いたス
ペクトラム拡散通信方式の受信機の相関処理回路の一構
成例を示す。ここで、１情報シンボルがＮチップのＰＮ
符号で直接拡散変調されているものとし、その信号速度
をＳ（チップ／ｓｅｃ）とする。また、相関処理に用い
られているＤＳＰの演算処理速度をＳ’（チップ／ｓｅ
ｃ）とし、前述したように、Ｓ＞Ｓ’であるとする。

【０００５】図７において、１は受信信号をＰＮ信号用
クロック（周波数＝Ｓ）に応じてサンプリングし、ｋビ
ットのディジタル信号に変換するＡ／Ｄ変換回路、１３
は前記Ａ／Ｄ変換回路１の出力を一時的に格納するメモ
リ回路、６はシフトクロック（周波数＝Ｓ’）に応じて
前記メモリ回路１３の出力を読み込み、順次シフトする
Ｎ段のシフトレジスタにより構成されたシフト回路、７
はｋビットに量子化された逆拡散パターンを保存するＮ
段のバッファにより構成された逆拡散パターン保存回
路、８は前記シフト回路６の各段に順次格納された受信
信号と前記逆拡散パターン保存回路７の各段に保存され
ている逆拡散パターンとの相関演算を実行する相関検出
回路である。

【０００６】この相関検出回路８は、前記シフト回路６
の各段のｋビットの出力と前記逆拡散パターン保存回路
の各段のｋビットの内容とをそれぞれ乗算し、ｒビット
の乗算結果を出力するＮ個の乗算回路１５と、該Ｎ個の
乗算回路１５の出力を加算してｍビットの相関出力を出
力する加算回路１４により構成されている。ここで、前
記シフト回路６、逆拡散パターン保存回路７および相関
検出回路８はＤＳＰにより構成されている。

【０００７】このように構成された相関処理回路におい
て、受信信号はＰＮ信号速度に一致したＰＮ信号用クロ
ック（Ｓ）に基づいて前記Ａ／Ｄ変換回路１でｋビット
のディジタル信号に変換された後、一時的にメモリ回路
１３に格納される。一方、相関検出回路８の処理速度
は、上述したようにＰＮ信号速度よりも低速であるた
め、前記メモリ回路１３に格納された受信信号は、ＰＮ
信号速度（Ｓ）よりも低速なシフトクロック（Ｓ’）に
より読み出されて前記シフト回路６に入力される。シフ
ト回路６の内容はシフトクロック（Ｓ’）で順次シフト
を繰り返し、その都度シフト回路６の内容と逆拡散パタ
ーン保存回路７の内容について相関検出回路８で相関検
出を行う。これにより、前記シフト回路６における各段
の内容と前記逆拡散パターン保存回路に格納されている
内容とが一致したときに高い相関信号が得られるという
ものである。

【０００８】

【発明が解決しようとする課題】上述したように、複数
ビット（ｋビット）同士の積和演算を行う乗算回路１５
および加算回路１４により構成される相関検出回路８の
設計に適したＤＳＰの演算処理速度は遅いため、高速の
ＰＮ信号を用いる場合にはリアルタイムで相関処理を行
うことができず、メモリ回路１３を用いて受信信号を一
時的に格納することが必要となる。また、前記メモリ回
路１３の容量は大きなものとすることが必要とされ、さ
らに、受信信号の容量が前記メモリ回路１３の容量を超
えたときには正常に受信することができなくなるという
問題も生じる。

【０００９】このように、スペクトラム拡散通信に用い
るＰＮ信号の信号速度の高速化を図る場合には、受信機
の相関処理装置の演算速度が問題となる。また、一般
に、相関処理装置はスペクトラム拡散通信方式に限らず
パターンマッチング等各種の分野で使用されているが、
これらの場合においても処理速度の向上が求められてい
る。

【００１０】そこで、この発明は、高速のＰＮ信号に対
してリアルタイムでの相関処理が不可能であったＤＳＰ
を用いて、従来リアルタイム処理が不可能であった高速
のＰＮ信号をリアルタイムで相関処理することができる
相関処理回路を提供することを目的とする。また、高速
の相関処理を行うことのできる並列相関処理回路を提供
することを目的としている。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、この発明の並列相関処理回路は、符号長Ｎの疑似ラ
ンダム信号を受信するスペクトラム拡散通信方式用受信
装置における並列相関処理回路であって、信号速度Ｓの
受信信号を１チップずつサンプルしてＰ個（Ｐは２以上
の整数）の出力端子に順次出力し、信号速度（Ｓ／Ｐ）
のＰ個の出力信号に変換する信号速度変換部と、該信号
速度変換部の後段に配置された並列演算処理ブロックで
あって、前記信号速度変換部からのＰ個の出力信号が入
力される並列に設けられたＰ個の相関処理ブロックを有
する並列演算処理ブロックと、該並列演算処理ブロック
のＰ個の相関処理ブロックからそれぞれ出力される相関
出力を順次選択して時間軸上に直列に並べ替える機能を
有する信号速度逆変換部とを有し、前記Ｐ個の各相関処
理ブロックにはそれぞれＰ個の相関処理ユニットが設け
られており、該各相関処理ユニットにおいて、逆拡散に
必要とされるＮチップの逆拡散パターンから生成された
（Ｎ／Ｐ）チップの逆拡散パターンを用いて相関処理が
実行され、前記Ｐ個の相関処理ブロックにおいて、前記
逆拡散に必要とされるＮチップの逆拡散パターンの１チ
ップずつ位相の異なる逆拡散パターンについての相関処
理が並列に実行されるようになされているものである。

【００１２】また、前記並列演算処理ブロックの前段に
前記受信信号をディジタル信号に変換するアナログディ
ジタル変換部が設けられており、前記並列演算処理ブロ
ックはディジタル・シグナル・プロセッサにより実現さ
れているものである。さらに、前記各相関処理ブロック
は、前記信号速度変換部の各出力端子にそれぞれ対応し
て設けられたＰ個の相関処理ユニットと、該Ｐ個の相関
処理ユニットの出力信号を加算するユニット加算部とを
有し、前記各相関処理ユニットは、前記信号速度変換部
の対応する出力端子から出力される信号を並列信号速度
（Ｓ／Ｐ）で順次読み込んでシフトする（Ｎ／Ｐ）段の
シフト部、前記拡散符号長（Ｎ／Ｐ）の逆拡散パターン
を保存する逆拡散パターン保存部および前記シフト部の
内容と前記逆拡散パターン保存部の内容との積和演算結
果を相関信号として出力する相関検出部とを有するよう
になされているものである。

【００１３】さらにまた、前記逆拡散に必要とされる符
号長Ｎの逆拡散パターンをＰチップ毎にサンプルして得
た符号長（Ｎ／Ｐ）の第１の逆拡散パターンと、前記符
号長Ｎの逆拡散パターンをそれぞれ１チップずつずらし
てＰチップ毎にサンプルすることにより得られた符号長
（Ｎ／Ｐ）の第２〜第Ｐの逆拡散パターンと、前記第２
〜第Ｐの逆拡散パターンにおいて各符号を順次後方にシ
フトし、最後部の符号を最前部に移動することにより得
られた第（Ｐ＋１）〜第（２Ｐ−１）の逆拡散パターン
とを格納する並列相関処理係数用データベースを設け、
前記第１相関処理ブロックの第１〜第Ｐ相関処理ユニッ
トにおける逆拡散パターン保存回路については、前記並
列相関処理係数用データベースから前記第１〜第Ｐの逆
拡散パターンを読み出してそれぞれ設定し、第ｉ相関処
理ブロック（ｉ＝２〜Ｐ）の第１〜第（ｉ−１）相関処
理ユニットにおける各逆拡散パターン保存回路には、前
記並列相関処理係数用データベースから前記第（Ｐ＋ｉ
−１）〜第（Ｐ＋１）の逆拡散パターンを読み出してそ
れぞれ設定し、また、第ｉ〜第Ｐ相関処理ユニットにお
ける各逆拡散パターン保存回路には前記第１〜第（Ｐ−
ｉ＋１）の逆拡散パターンを読み出してそれぞれ設定す
るようになされているものである。

【００１４】さらにまた、本発明の他の並列相関処理回
路は、連続して入力される入力データをＰ個（Ｐは２以
上の整数）の出力端子に順次切り換えて出力する速度変
換回路と、前記速度変換回路の出力に並列に接続された
Ｐ個の相関処理ブロックと、該Ｐ個の相関処理ブロック
の出力を順次選択して出力する速度逆変換回路とを有
し、前記入力データとＮビット（Ｎは２以上の整数）の
パターンとの相関処理を実行する並列相関処理回路であ
って、前記各相関処理ブロックは、前記速度変換回路の
Ｐ個の出力にそれぞれ対応して設けられ、前記速度変換
回路からの当該出力と前記ＮビットのパターンをＰビッ
トおきに抽出したＮ／Ｐビットのパターンとの相関処理
を実行するＰ個の相関処理ユニット、および、該Ｐ個の
相関処理ユニットの出力を加算するユニット加算回路を
有し、前記Ｐ個の相関処理ブロックにおいて、前記Ｎビ
ットのパターンをそれぞれ１ビットずつシフトしたパタ
ーンについて相関処理を実行するようになされているも
のである。

【００１５】

【発明の実施の形態】本発明の並列相関処理回路は、ス
ペクトラム拡散通信方式の受信機に限らず、いかなる分
野における相関処理にも適用することのできるものであ
るが、ここでは、本発明の並列相関処理回路をスペクト
ラム拡散通信方式の受信機に用いた実施の形態について
説明する。

【００１６】第１図は本発明の並列相関処理回路のこの
実施の形態の構成を示すブロック図である。なお、この
実施の形態においては、ＰＮ信号の符号長Ｎを２ⁿ（ｎ
は整数）とし、該ＰＮ信号の信号速度をＳチップ／ｓｅ
ｃとして説明する。図１において、１は受信信号をＰＮ
信号用クロック（周波数＝Ｓ）によりサンプリングして
ｋビットのデジタルデータに変換するアナログディジタ
ル変換回路（Ａ／Ｄ変換回路）、２は前記ＰＮ信号用ク
ロックに応じて動作し、前記Ａ／Ｄ変換回路１から出力
されるｋビットの受信データをＰ個（Ｐは２以上の整
数）の出力端子Ｄ₁〜Ｄ_Pに順次振り分けて出力する信号
速度変換回路である。また、５は並列演算処理ブロック
であり、図示するようにＰ個の同一構成の相関処理ブロ
ックＢ₁〜Ｂ_Pが並列に設けられている。

【００１７】前記各相関処理ブロックＢ₁〜Ｂ_Pには、前
記信号速度変換回路２のＰ個の出力端子にそれぞれ接続
されたＰ個の入力端子ＩＮ１〜ＩＮＰ、周波数が（Ｓ／
Ｐ）の並列信号用クロックが入力されるクロック入力端
子およびｔビットの相関出力が出力される出力端子ＯＵ
Ｔが設けられている。４は信号速度逆変換回路であり、
前記各相関処理ブロックＢ₁〜Ｂ_Pからのｔビットの相関
出力が入力されるＰ個の入力端子ＩＮ１〜ＩＮＰおよび
ｔビットの出力端子ＯＵＴが設けられている。

【００１８】図示するように、前記Ａ／Ｄ変換回路１、
信号速度変換回路２および前記信号速度逆変換回路４に
は、周波数ＳのＰＮ信号用クロックが印加されており、
これらの回路は、このＰＮ信号用クロックにより動作す
る。また、前記各相関処理ブロックＢ₁〜Ｂ_Pのクロック
入力端子には、周波数（Ｓ／Ｐ）の並列信号用クロック
が入力されており、各相関処理ブロックＢ₁〜Ｂ_Pはこの
並列信号用クロックにより動作する。このように、各相
関処理ブロックＢ₁〜Ｂ_PはＰＮ信号周波数の１／Ｐの周
波数のクロックにより動作する。

【００１９】図２は、前記相関処理ブロックＢ₁〜Ｂ_Pの
構成例を示す図である。この図において、３は前記相関
処理ブロック（Ｂ₁〜Ｂ_P）であり、図示するように、Ｕ
₁〜Ｕ_PのＰ個の相関処理ユニットが各入力端子ＩＮ１〜
ＩＮＰにそれぞれ対応して設けられている。そして、各
相関処理ユニットＵ₁〜Ｕ_Pからの出力は、ユニット加算
回路１０において加算され、該ユニット加算回路１０か
らはｔビットのブロック相関信号が出力される。

【００２０】これにより、前記信号速度変換回路２にお
いて分離されたｋビットの各並列化受信信号は、Ｐ個用
意された前記相関処理ユニットＵ₁〜Ｕ_Pに各々接続され
る。各相関処理ユニットＵ₁〜Ｕ_Pのｍビットの各出力は
前記加算回路１０で加算され、相関処理ブロックＢ₁〜
Ｂ_Pのｔビットの相関信号として出力される。

【００２１】図３は前記相関処理ユニットＵ₁〜Ｕ_Pの構
成例を示す図である。この図において、９は前記相関処
理ユニット（Ｕ₁〜Ｕ_P）であり、各相関処理ユニット９
は、前記図７に示したＤＳＰと同様の構成とされてい
る。すなわち、各相関処理ユニット９は、前記相関処理
ブロックの１つの入力端子ＩＮ１〜ＩＮＰからのｋビッ
トの入力信号を前記並列信号用クロックにより読み込ん
で順次シフトする（２ⁿ／Ｐ）段のシフトレジスタから
なるシフト回路６、逆拡散パターンである相関処理係数
を格納する（２ⁿ／Ｐ）段のバッファからなる逆拡散パ
ターン保存回路７、前記シフト回路６の各段のｋビット
の出力と前記逆拡散パターン保存回路７の各段のｋビッ
トの出力とをそれぞれ乗算する（２ⁿ／Ｐ）個の乗算回
路１５、および、前記各乗算回路１５からのｒビットの
乗算結果データを加算し、ｍビットの加算結果データを
出力する加算回路１４とから構成されている。なお、前
記逆拡散パターン保存回路７には、相関処理ブロックの
外部から当該逆拡散パターンを供給設定することができ
るように構成されている。

【００２２】このような構成において、前記信号速度変
換回路２からのｋビットの並列化受信信号はシフト回路
６により並列信号速度（Ｓ／Ｐ）で順次シフトされる。
そして、このシフト回路６の内容は前記逆拡散パターン
保存回路７に保存されたｋビットの各相関処理係数と乗
算回路１５において乗算され、乗算されたｒビットの信
号は加算回路１４により加算され、ｍビットの相関信号
として出力される。この相関信号は、例えば全てが一致
したときは鋭いピークをもつ値を出力し、それ以外は受
信信号を受信していないときと同様の低い値を示す。全
く無相関の信号を受信したときは常時低い値を示す。

【００２３】このように構成された本発明の並列相関処
理回路において、信号速度Ｓの受信信号は、前記Ａ／Ｄ
変換回路１においてＰＮ信号用クロック（周波数Ｓ）に
より１つのサンプルに対して量子化ビット数ｋビットの
ディジタル信号に変換され、信号速度変換回路２により
Ｐ個の各並列出力端子Ｄ１〜ＤＰにサンプルして順次振
り分けられる。これにより前記並列出力端子Ｄ１〜ＤＰ
に信号速度（Ｓ／Ｐ）の並列化受信信号が出力され、前
記並列演算処理ブロック５内に並列に設けられたＰ個の
相関処理ブロックＢ₁〜Ｂ_Pに供給される。

【００２４】そして、各相関処理ブロックＢ₁〜Ｂ_P内に
設けられた動作周波数（Ｓ／Ｐ）のＰ個の相関処理ユニ
ットＵ₁〜Ｕ_Pにおいて、それぞれ対応する前記並列化受
信信号と逆拡散に必要とされる２ⁿチップからなる逆拡
散パターンから後述するようにして生成された（２ⁿ／
Ｐ）チップの逆拡散パターンとの相関処理が行われ、各
相関処理ユニットＵ₁〜Ｕ_Pからの相関処理結果をユニッ
ト加算回路１０により加算することにより当該相関処理
ブロックにおける相関出力が得られ、各相関処理ブロッ
クＢ₁〜Ｂ_Pから各々１つずつブロック相関信号が出力さ
れる。このブロック相関信号を前記信号速度逆変換回路
４により各出力を時間軸上に順次直列に並べ替えること
により、前記ＰＮ信号速度（Ｓ）と同一速度の相関信号
が出力される。

【００２５】前記並列演算処理ブロック５は並列信号速
度（Ｓ／Ｐ）で動作するため、並列信号速度（Ｓ／Ｐ）
で動作可能なＤＳＰにより高速のＰＮ信号の逆拡散処理
（相関処理）をリアルタイムで実現することが可能とな
る。

【００２６】なお、前記相関処理ブロックＢ₁〜Ｂ_Pにお
いては、逆拡散に必要とされる逆拡散パターンの位相を
１チップずつシフトした逆拡散パターンについてそれぞ
れ相関処理を行うようになされている。すなわち、相関
処理ブロックＢ₁においては前記逆拡散に必要とされる
逆拡散パターンを用いて相関処理を行い、相関処理ブロ
ックＢ₂においては前記逆拡散パターンを１チップシフ
トした逆拡散パターンを用い、以下同様に１チップずつ
シフトした逆拡散パターンを用い、相関処理ブロックＢ
_Pにおいては当該逆拡散パターンを（Ｐ−１）チップシ
フトした逆拡散パターンを用いて相関処理を行うように
している。

【００２７】また、前記各相関処理ブロックＢ₁〜Ｂ_Pに
設けられている各相関処理ユニットＵ₁〜Ｕ_Pにおいて
は、当該相関処理ブロックＢ_i（ｉ＝１〜Ｐ）に割り当
てられた逆拡散パターンを１チップずつずらしてＰチッ
プ毎に選択して得られたパターンを逆拡散パターンとし
て前記逆拡散パターン保存回路７に格納して逆拡散を行
うようにしている。

【００２８】前記第１〜第Ｐの相関処理ブロックＢ₁〜
Ｂ_P内にそれぞれ設けられている第１〜第Ｐ相関処理ユ
ニットＵ₁〜Ｕ_Pにおける各逆拡散パターン保存回路７に
当該逆拡散パターンが分散して保存されている様子につ
いて説明する。図４は、前記各相関処理ブロックＢ₁〜
Ｂ_P毎に、それぞれの第１〜第Ｐ相関処理ユニットＵ₁〜
Ｕ_P内に保存されている逆拡散パターンの一例を示す図
であり、逆拡散に必要とされる逆拡散パターン（以下、
「基本逆拡散パターン」とよぶ）は｛Ｓ［１］，Ｓ
［２］，Ｓ［３］，・・・，Ｓ［２ⁿ−１］，Ｓ
［２ⁿ］｝であるものとして説明する。

【００２９】図４に示すように、第１相関処理ブロック
Ｂ₁における第１相関処理ユニットＵ₁の逆拡散パターン
保存回路７には、前記基本逆拡散パターンの第１番目の
チップ、第Ｐ＋１番目のチップ、第２Ｐ＋１番目のチッ
プというように、その第１番目のチップを先頭としてＰ
毎にサンプルしたチップ、｛Ｓ［１］，Ｓ［Ｐ＋１］，
Ｓ［２Ｐ＋１］，・・・，Ｓ［２ⁿ−Ｐ＋１］｝が格納
されている。したがって、この第１相関処理ユニットＵ
₁においては、入力される受信信号のＰチップ毎にサン
プリングされた信号と逆拡散パターン｛Ｓ［１］，Ｓ
［Ｐ＋１］，Ｓ［２Ｐ＋１］，・・・，Ｓ［２ⁿ−Ｐ＋
１］｝との相関処理が行われる。

【００３０】また、第１相関処理ブロックＢ₁の第２相
関処理ユニットＵ₂の逆拡散パターン保存回路７には、
基本逆拡散パターンの第２番目のチップＳ［２］から始
まるＰ毎に選択されたチップ｛Ｓ［２］，Ｓ［Ｐ＋
２］，・・・，Ｓ［２ⁿ−Ｐ＋２］｝が格納されてい
る。以下同様に、各相関処理ユニット内の逆拡散パター
ン保存回路には順次１チップずつずらしてＰ毎にサンプ
ルされた逆拡散パターンが格納されており、第Ｐ相関処
理ユニットＵ_Pの逆拡散パターン保存回路７には｛Ｓ
［Ｐ］，Ｓ［２Ｐ］，・・・，Ｓ［２ⁿ］｝が格納され
ている。

【００３１】これにより、前記各相関処理ユニットＵ₁
〜Ｕ_Pにおいて、それぞれ前記基本逆拡散パターンを順
次１チップずつずらしてＰチップ毎に選択した逆拡散パ
ターンとの部分相関がとられ、結果として、この第１相
関処理ブロックＢ₁からは前記基本逆拡散パターンとの
相関処理結果が出力されることとなる。

【００３２】また、前記第２相関処理ブロックＢ₂にお
ける第１相関処理ユニットＵ₁の逆拡散パターン保存回
路７には、基本逆拡散パターンの部分集合｛Ｓ
［２ⁿ］，Ｓ［Ｐ］，・・・，Ｓ［２ⁿ−Ｐ］｝が格納さ
れている。このパターンは前記第１の相関処理ブロック
Ｂ₁における第Ｐ相関処理ユニットＵ_Pに格納されていた
逆拡散パターン｛Ｓ［Ｐ］，Ｓ［２Ｐ］，・・・，Ｓ
［２ⁿ］｝を右方向に１チップだけ巡回シフトしたパタ
ーンである。また、第２相関処理ブロックＢ₂の第２〜
第Ｐ相関処理ユニットＵ₂〜Ｕ_Pには、前記第１相関処理
ブロックＢ₁の第１〜第（Ｐ−１）相関処理ユニットＵ₁
〜Ｕ_(P-1)に格納されていた各部分集合が順次格納され
ている。

【００３３】したがって、この第２相関処理ブロックＢ
₂の各相関処理ユニットＵ₁〜Ｕ_Pには、全体として、前
記第１相関処理ブロックＢ₁の相関処理ユニットＵ₁〜Ｕ
_Pに格納されている逆拡散パターンを１チップだけ巡回
シフトした逆拡散パターンが格納されていることとな
る。これにより、この第２相関処理ブロックＢ₂におい
ては、基本逆拡散パターンの位相を１チップだけシフト
した逆拡散パターンとの相関処理が行われることとな
る。

【００３４】同様にして、第ｉ相関処理ブロックＢ_iの
第１〜第（ｉ−１）相関処理ユニットＵ₁〜Ｕ_(i-1)の各
逆拡散パターン保存回路７には、それぞれ、前記第１相
関処理ブロックＢ₁における第（Ｐ−ｉ＋２）〜第Ｐ相
関処理ユニットに格納されていた各部分集合をそれぞれ
右方向に１チップだけ巡回シフトした部分集合が格納さ
れており、また、第ｉ相関処理ブロックＢ_iの第ｉ〜第
Ｐ相関処理ユニットＵ_i〜Ｕ_Pには、前記第１相関処理ブ
ロックＢ₁の第１〜第ｉ相関処理ユニットＵ₁〜Ｕ
_(P-i+1)に格納されていた各部分集合が順次格納されて
いる。

【００３５】したがって、第ｉ相関処理ブロックＢ_iの
相関処理ユニットＵ₁〜Ｕ_Pには、全体として、前記第１
相関処理ブロックＢ₁に格納されている逆拡散パターン
を（ｉ−１）チップだけ巡回シフトした逆拡散パターン
が格納されていることとなり、この第ｉ相関処理ブロッ
クＢ_iにおいては、基本逆拡散パターンの位相を（ｉ−
１）チップだけシフトした逆拡散パターンとの相関処理
が行われることとなる。

【００３６】そして、第Ｐ番目の相関処理ブロックＢ_P
における第１〜第（Ｐ−１）相関処理ユニットＵ₁〜Ｕ
_(P-1)には、前記第１相関処理ブロックＢ₁における第２
〜第Ｐ相関処理ユニットに格納されている各部分集合を
それぞれ右方向に１チップだけ巡回シフトした部分集合
が格納されており、第Ｐ相関処理ユニットＵ_Pには前記
第相関処理ブロックＢ₁の第１相関処理ユニットＵ₁に格
納されていた部分集合が格納されている。これにより、
前記第Ｐ相関処理ブロックにおいては、前記基本逆拡散
パターンを（Ｐ−１）チップだけシフトした逆拡散パタ
ーンとの相関処理が行われることとなる。

【００３７】このように、本発明の並列相関処理回路に
おいては、Ｐ個の相関処理ブロックＢ₁〜Ｂ_Pにおいて、
基本逆拡散パターンおよびその位相を１チップずつずら
した逆拡散パターンとの相関処理を並列に行っている。
また、各相関処理ブロックＢ₁〜Ｂ_Pの内部においては、
それぞれ部分相関処理を行うＰ個の相関処理ユニットＵ
₁〜Ｕ_Pが設けられており、前記サンプリングされた受信
信号とＰ毎に選択された逆拡散パターンとの部分相関を
算出するようにしている。したがって、各相関処理ブロ
ックＢ₁〜Ｂ_Pからの出力を前記信号速度逆変換回路４に
より順次サンプリングして出力することにより、リアル
タイムで相関結果を出力することが可能となっている。

【００３８】なお、以上の説明においては、逆拡散パタ
ーンの周期が２ⁿである場合について説明したが、これ
に限られることはなく、周期が２ⁿ−１のＰＮ符号を用
いる場合には、前記２ⁿ番目のチップＳ［２ⁿ］のところ
にダミーデータを挿入すればよい。また、周期が２ⁿあ
るいは２ⁿ−１のＰＮ信号との相関処理を行う場合だけ
ではなく、各種のデータとのマッチングをとる場合にお
いても適用することができる。すなわち、マッチングを
とるべきデータのビット数をＮとしたとき、Ｎ／Ｐが整
数である場合には、同様に本発明の並列相関処理回路を
用いることができる。さらに、この場合においても、前
記の場合と同様にダミービットを使用することもでき
る。

【００３９】次に、図５を参照して、上述のように構成
された本発明の並列相関処理回路の動作について具体的
に説明する。この図に示した例は、並列数Ｐ＝４の場合
を例にとって示しており、また、逆拡散パターンが
｛ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ，ｉ，ｊ，ｋ，ｌ，
ｍ，ｎ，ｏ，ｐ｝の１６チップの場合における各信号の
タイミング部を示した図である。

【００４０】図５において、（１）は前記受信信号に含
まれているＰＮ信号の一例、（２）は前記信号速度変換
回路２の出力Ｄ１〜Ｄ４、（３）は前記ＰＮ信号用クロ
ック、（４）は前記並列信号用クロックを示している。
また、（５）は前記各相関処理ブロックＢ₁〜Ｂ₄内にお
ける各相関処理ユニットＵ₁〜Ｕ₄のシフト回路６の内容
の推移を示している。（６）は前記各相関処理ブロック
Ｂ₁〜Ｂ₄における第１〜第４相関処理ブロックＵ₁〜Ｕ₄
内の各逆拡散パターン保存回路７に格納されている逆拡
散パターンを示しており、前述したように基本逆拡散パ
ターンをそれぞれ対応する量だけシフトした逆拡散パタ
ーンが格納されている。

【００４１】（７）は前記各相関処理ブロックＢ₁〜Ｂ₄
からの相関出力の例、（８）は前記相関処理ブロックＢ
₁〜Ｂ₄の出力を前記信号速度逆変換回路４により前記Ｐ
Ｎ信号速度でサンプリングした出力例であり、図示する
ように入力信号速度（ＰＮ信号速度）と同一の速度の相
関出力が得られている。

【００４２】図示する例においては、（５）のシフト回
路の出力中に破線で囲って示した出力と、（６）の第４
相関処理ブロックＢ₄内に保持されている逆拡散パター
ンとが一致しており、図示するように、第４相関処理ブ
ロックＢ₄の出力に相関のピークが現れている。これを
前記信号速度逆変換回路４によりサンプリングすること
により、（８）に示すようにリアルタイムの相関出力が
得られている。

【００４３】さて、前述したように、前記相関処理ユニ
ット内の逆拡散パターン保存回路７には、それぞれ対応
する逆拡散用パターンの部分集合が格納されるのである
が、そのパターンの数（逆拡散パターン保存回路７の
数）はＰ²個となる。これらをすべて予め準備しておい
て、前記各逆拡散パターン保存回路７に設定することも
もちろん可能であるが、受信すべきＰＮ信号を変更する
ことも考慮すると、このような方法では各逆拡散パター
ンを蓄えておくための記憶容量が非常に大きくなるとい
う問題点がある。そこで、このような問題点を解決し、
逆拡散パターンを記憶しておくための記憶容量を少なく
することができ、自動的に前記逆拡散パターン保存回路
７に当該逆拡散パターンを設定することができるように
した実施の形態について説明する。

【００４４】図６は、この実施の形態における、前記逆
拡散パターン保存回路７に格納する逆拡散パターンを生
成するための並列相関処理係数生成部において実行され
る手順を説明するための図である。この実施の形態にお
いては、逆拡散パターン保存回路７に割り当てる並列相
関処理係数は並列数Ｐを決定することにより予め既知で
ある基本逆拡散パターンから自動的に生成され、各逆拡
散パターン保存回路７に配置されるようになされる。

【００４５】図６に示すように、決定された並列数Ｐに
基づいて、符号長２ⁿの基本ＰＮ符号系列１１｛Ｓ
［１］，Ｓ［２］，・・・，Ｓ［２ⁿ―１］，Ｓ
［２ⁿ］｝の各符号を先頭からＰ毎にサンプルし、第１
グループ｛１｝に割り当て、さらに１チップずらしてＰ
チップ毎にサンプルしたものを第２グループ｛２｝に割
り当てるといった具合に、順次１チップずらしてＰチッ
プ毎にサンプルし新たな逆拡散パターンとして割り当
て、結果として（２ⁿ／Ｐ）の拡散符号長をもつＰ個の
逆拡散パターン｛１｝，｛２｝，・・・，｛Ｐ｝を生成
する。ここでＳ［］は逆拡散パターン１１の各符
号、［］内は逆拡散パターン中の符号の順番を示す。具
体的に逆拡散パターンの各符号Ｓ［ｉ］（ｉ＝１，・・
・，２ⁿ）が第ｋグループ（ｋ＝１，・・・，Ｐ）にど
のように配置されるかを表１に示す。

【表１】

【００４６】次に、前記第Ｐグループ｛Ｐ｝から第２グ
ループ｛２｝までの各グループについて、各グループの
各符号を最後部は先頭へ戻るようにして順次１つずつ後
へずらして（Ｐ−１）個のグループ｛Ｐ＋１｝〜｛２Ｐ
−１｝を新たに生成する。このようにして、前記Ｐ個の
グループ｛１｝〜｛Ｐ｝と併せて、新たに（２ⁿ／Ｐ）
の拡散符号長をもつ（２×Ｐ−１）グループの逆拡散パ
ターンを並列相関処理係数として用意することができ、
これらを並列相関処理係数用データベース１２に保存す
る。

【００４７】このようにして得られた（２×Ｐ−１）個
の逆拡散パターンの各符号が、各グループ｛１｝…
｛ｉ｝…｛Ｐ｝，｛Ｐ＋１｝…｛ｊ｝…｛２×Ｐ−１｝
に具体的にどのように配置されるかを表２に示す。

【表２】

【００４８】続いて、このようにして生成された各グル
ープの逆拡散パターンが格納されている並列相関処理係
数用データベース１２の（２×Ｐ−１）種類の逆拡散パ
ターンを以下の表３に示すように選択し、対応する逆拡
散パターン保存回路７に送る。

【表３】

【００４９】すなわち、第１相関処理ブロックの各相関
処理ユニットの逆拡散パターン保存回路について、第１
相関処理ユニットから第Ｐ相関処理ユニットまで前記並
列相関処理係数用データベースの１列目からＰ列目まで
順に割り当てる。次に、第２相関処理ブロックの各相関
処理ユニットの逆拡散パターン保存回路について、まず
前記並列相関処理係数用データベースの（Ｐ＋１）列目
を第１相関処理ユニットの逆拡散パターン保存回路へ挿
入し、残りの第２相関処理ユニット以降は前記並列相関
処理係数用データベースの１列目から順に割り当てる。
続いて、第３相関処理ブロックの各相関処理ユニットの
逆拡散パターン保存回路について、まず前記並列相関処
理係数用データベースの（Ｐ＋１）列目を第１相関処理
ユニットへ、（Ｐ＋２）列目を第２相関処理ユニットの
逆拡散パターン保存回路へそれぞれ挿入し、残りの第３
相関処理ユニット以降は前記並列相関処理係数用データ
ベースの１列目から順に割り当てるといった具合に、第
Ｐ相関処理ブロックまで挿入系列を順次増加させ、前記
並列相関処理係数用データベースを割り当てる。

【００５０】以上により、並列数Ｐを指定するだけで、
並列数の二乗（Ｐ²）の逆拡散パターン保存回路の並列
逆拡散パターンの設定の自動化が可能となる。これによ
り、容易に逆拡散パターン保存回路７にそれぞれ対応す
る逆拡散パターンを設定することができるばかりでな
く、Ｐ×Ｐ個の逆拡散パターン保存回路に設定すべき逆
拡散パターンを記憶しておくための記憶容量を小さくす
ることが可能となる。

【００５１】なお、以上の説明においては、本発明の並
列相関処理回路をスペクトラム拡散通信方式の受信機に
適用した場合について説明したが、本発明の並列相関処
理回路は、これに限られることはなく、パターンマッチ
ング等各種の用途においても全く同様に適用することが
できる。

【００５２】

【発明の効果】以上説明したように、この発明の並列相
関処理回路によれば、疑似ランダム信号（ＰＮ信号）の
信号速度より低速な演算処理速度のＤＳＰ（ディジタル
・シグナル・プロセッサ）を用いて、リアルタイムで高
速ＰＮ信号の相関処理を行うことが可能となる。また、
一般の相関処理回路においても高速の入力データに対し
リアルタイムで相関処理を実行することが可能となる。

【図面の簡単な説明】

【図１】この発明の並列相関処理回路の一実施の形態
の構成例を示す図である。

【図２】この発明の並列相関処理回路における相関処
理ブロックＢ₁〜Ｂ_Pの構成例を示す図である。

【図３】この発明の並列相関処理回路における相関処
理ユニットＵ₁〜Ｕ_Pの構成例を示す図である。

【図４】この発明の並列相関処理回路における相関処
理ユニットＵ₁〜Ｕ_P内の逆拡散パターンの一例を説明す
るための図である。

【図５】本発明の並列相関処理回路の動作を説明する
ための図である。

【図６】この発明における並列相関処理係数生成部の
動作を説明するための図である。

【図７】従来の相関処理回路の構成例を示す図であ
る。

【符号の説明】

１Ａ／Ｄ変換回路２信号速度変換回路３、Ｂ₁〜Ｂ_P 相関処理ブロック４信号速度逆変換回路５並列演算処理ブロック６シフト回路７逆拡散パターン保存回路８相関検出回路９、Ｕ₁〜Ｕ_P 相関処理ユニット１０ユニット加算回路１１逆拡散パターン１２並列相関処理係数用データベース１３メモリ回路１４加算回路１５乗算回路

フロントページの続き (56)参考文献特開平８−167864（ＪＰ，Ａ) 特開平８−228168（ＪＰ，Ａ) 特開昭61−153763（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 17/15 H04J 13/00 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims

(57)【特許請求の範囲】

【請求項１】符号長Ｎの疑似ランダム信号を受信す
るスペクトラム拡散通信方式用受信装置における並列相
関処理回路であって、信号速度Ｓの受信信号を１チップずつサンプルしてＰ個
（Ｐは２以上の整数）の出力端子に順次出力し、信号速
度（Ｓ／Ｐ）のＰ個の出力信号に変換する信号速度変換
部と、該信号速度変換部の後段に配置された並列演算処理ブロ
ックであって、前記信号速度変換部からのＰ個の出力信
号が入力される並列に設けられたＰ個の相関処理ブロッ
クを有する並列演算処理ブロックと、該並列演算処理ブロックのＰ個の相関処理ブロックから
それぞれ出力される相関出力を順次選択して時間軸上に
直列に並べ替える機能を有する信号速度逆変換部とを有
し、前記Ｐ個の各相関処理ブロックにはそれぞれＰ個の相関
処理ユニットが設けられており、該各相関処理ユニット
において、逆拡散に必要とされるＮチップの逆拡散パタ
ーンから生成された（Ｎ／Ｐ）チップの逆拡散パターン
を用いて相関処理が実行され、前記Ｐ個の相関処理ブロ
ックにおいて、前記逆拡散に必要とされるＮチップの逆
拡散パターンの１チップずつ位相の異なる逆拡散パター
ンについての相関処理が並列に実行されるようになされ
ていることを特徴とする並列相関処理回路。
【請求項２】前記並列演算処理ブロックの前段に前
記受信信号をディジタル信号に変換するアナログディジ
タル変換部が設けられており、前記並列演算処理ブロッ
クはディジタル・シグナル・プロセッサにより実現され
ていることを特徴とする前記請求項１記載の並列相関処
理回路。
【請求項３】前記各相関処理ブロックは、前記信号
速度変換部の各出力端子にそれぞれ対応して設けられた
Ｐ個の相関処理ユニットと、該Ｐ個の相関処理ユニット
の出力信号を加算するユニット加算部とを有し、前記各相関処理ユニットは、前記信号速度変換部の対応
する出力端子から出力される信号を並列信号速度（Ｓ／
Ｐ）で順次読み込んでシフトする（Ｎ／Ｐ）段のシフト
部、前記拡散符号長（Ｎ／Ｐ）の逆拡散パターンを保存
する逆拡散パターン保存部および前記シフト部の内容と
前記逆拡散パターン保存部の内容との積和演算結果を相
関信号として出力する相関検出部とを有するものである
ことを特徴とする前記請求項１記載の並列相関処理回
路。
【請求項４】前記逆拡散に必要とされる符号長Ｎの
逆拡散パターンをＰチップ毎にサンプルして得た符号長
（Ｎ／Ｐ）の第１の逆拡散パターンと、前記符号長Ｎの
逆拡散パターンをそれぞれ１チップずつずらしてＰチッ
プ毎にサンプルすることにより得られた符号長（Ｎ／
Ｐ）の第２〜第Ｐの逆拡散パターンと、前記第２〜第Ｐ
の逆拡散パターンにおいて各符号を順次後方にシフト
し、最後部の符号を最前部に移動することにより得られ
た第（Ｐ＋１）〜第（２Ｐ−１）の逆拡散パターンとを
格納する並列相関処理係数用データベースを設け、前記第１相関処理ブロックの第１〜第Ｐ相関処理ユニッ
トにおける逆拡散パターン保存回路については、前記並
列相関処理係数用データベースから前記第１〜第Ｐの逆
拡散パターンを読み出してそれぞれ設定し、第ｉ相関処理ブロック（ｉ＝２〜Ｐ）の第１〜第（ｉ−
１）相関処理ユニットにおける各逆拡散パターン保存回
路には、前記並列相関処理係数用データベースから前記
第（Ｐ＋ｉ−１）〜第（Ｐ＋１）の逆拡散パターンを読
み出してそれぞれ設定し、また、第ｉ〜第Ｐ相関処理ユ
ニットにおける各逆拡散パターン保存回路には前記第１
〜第（Ｐ−ｉ＋１）の逆拡散パターンを読み出してそれ
ぞれ設定するようにしたことを特徴とする前記請求項１
記載の並列相関処理回路。
【請求項５】連続して入力される入力データをＰ個
（Ｐは２以上の整数）の出力端子に順次切り換えて出力
する速度変換回路と、前記速度変換回路の出力に並列に
接続されたＰ個の相関処理ブロックと、該Ｐ個の相関処
理ブロックの出力を順次選択して出力する速度逆変換回
路とを有し、前記入力データとＮビット（Ｎは２以上の
整数）のパターンとの相関処理を実行する並列相関処理
回路であって、前記各相関処理ブロックは、前記速度変換回路のＰ個の
出力にそれぞれ対応して設けられ、前記速度変換回路か
らの当該出力と前記ＮビットのパターンをＰビットおき
に抽出したＮ／Ｐビットのパターンとの相関処理を実行
するＰ個の相関処理ユニット、および、該Ｐ個の相関処
理ユニットの出力を加算するユニット加算回路を有し、
前記Ｐ個の相関処理ブロックにおいて、前記Ｎビットの
パターンをそれぞれ１ビットずつシフトしたパターンに
ついて相関処理を実行するようになされていることを特
徴とする並列相関処理回路。