JP2000260975A - 電極構造 - Google Patents
電極構造Info
- Publication number
- JP2000260975A JP2000260975A JP11061699A JP6169999A JP2000260975A JP 2000260975 A JP2000260975 A JP 2000260975A JP 11061699 A JP11061699 A JP 11061699A JP 6169999 A JP6169999 A JP 6169999A JP 2000260975 A JP2000260975 A JP 2000260975A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gaas
- base
- layer
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 ＧａＡｓ系ＨＢＴの耐熱性、耐湿性を向上さ
せ、素子の信頼性を向上させた電極構造を提供する。 【解決手段】 ベース電極１にＴｉを含まないＰｔ／Ｍ
ｏ／Ｐｔ／Ａｕ／Ｐｔ／Ｍｏ電極を用いる。ＩｎＧａＰ
／ＧａＡｓＨＢＴにおいて、ベース電極１にＴｉを含ま
ないＰｔ／Ｍｏ／Ｐｔ／Ａｕ／Ｐｔ／Ｍｏ電極を用いる
ことで、ベース電極１形成後、ふっ酸系のエッチング液
を用いてもＴｉのエッチングによるベース電極１の剥が
れが生じず、熱安定性も向上する。
せ、素子の信頼性を向上させた電極構造を提供する。 【解決手段】 ベース電極１にＴｉを含まないＰｔ／Ｍ
ｏ／Ｐｔ／Ａｕ／Ｐｔ／Ｍｏ電極を用いる。ＩｎＧａＰ
／ＧａＡｓＨＢＴにおいて、ベース電極１にＴｉを含ま
ないＰｔ／Ｍｏ／Ｐｔ／Ａｕ／Ｐｔ／Ｍｏ電極を用いる
ことで、ベース電極１形成後、ふっ酸系のエッチング液
を用いてもＴｉのエッチングによるベース電極１の剥が
れが生じず、熱安定性も向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、電極構造、特にオ
ーミック電極の構造に関する。
ーミック電極の構造に関する。
【０００２】
【従来の技術】近年、光通信用ＩＣや、携帯電話用パワ
ーアンプを構成する素子にＧａＡｓ系ヘテロ接合バイポ
ーラトランジスタ（ＨＢＴ）を用いた報告がなされてい
る。ＧａＡｓ系ＨＢＴのｐ型ベース層に対するコンタク
ト抵抗を低減する電極としてはしてはＰｔ／Ｔｉ／Ｐｔ
／Ａｕが従来用いられている。ＰｔはＰ型ＧａＡｓ層に
対してバリアハイトが低く、またＰｔとＡｓは３５０℃
程度の低温で金属間化合物を作り清浄な界面を形成する
ので、コンタクト抵抗が低減される。通常のＨＢＴは図
９に示すような構造が一般的である。ＨＢＴのエミッ
タ、ベース、コレクタの各電極を形成するには以下に示
す工程が一般的に用いられている。まずＳｉＯ２等の絶
縁物１をウエハ全面に堆積し、その上にフォトレジスト
を電極形状にパターンニングし、ＳｉＯ２をエッチング
した後、電極材料を真空蒸着し、リフトオフで電極パタ
ーンを形成する（図１０ａ−ｃ）。ベース電極、コレク
タ電極の形成に際しては、電極蒸着前にエッチングして
ベース層、コレクタ層を露出させておく。図１０に示し
たように各電極が形成された後、これらを配線するため
にさらに上にＳｉＯ２等の絶縁物２を堆積し、コンタク
トホールを形成した後配線電極を形成する（図１１ａ−
ｂ）。
ーアンプを構成する素子にＧａＡｓ系ヘテロ接合バイポ
ーラトランジスタ（ＨＢＴ）を用いた報告がなされてい
る。ＧａＡｓ系ＨＢＴのｐ型ベース層に対するコンタク
ト抵抗を低減する電極としてはしてはＰｔ／Ｔｉ／Ｐｔ
／Ａｕが従来用いられている。ＰｔはＰ型ＧａＡｓ層に
対してバリアハイトが低く、またＰｔとＡｓは３５０℃
程度の低温で金属間化合物を作り清浄な界面を形成する
ので、コンタクト抵抗が低減される。通常のＨＢＴは図
９に示すような構造が一般的である。ＨＢＴのエミッ
タ、ベース、コレクタの各電極を形成するには以下に示
す工程が一般的に用いられている。まずＳｉＯ２等の絶
縁物１をウエハ全面に堆積し、その上にフォトレジスト
を電極形状にパターンニングし、ＳｉＯ２をエッチング
した後、電極材料を真空蒸着し、リフトオフで電極パタ
ーンを形成する（図１０ａ−ｃ）。ベース電極、コレク
タ電極の形成に際しては、電極蒸着前にエッチングして
ベース層、コレクタ層を露出させておく。図１０に示し
たように各電極が形成された後、これらを配線するため
にさらに上にＳｉＯ２等の絶縁物２を堆積し、コンタク
トホールを形成した後配線電極を形成する（図１１ａ−
ｂ）。
【０００３】
【発明が解決しようとする課題】上記説明のように図１
０の構造の上に絶縁物２を堆積すると、電極と絶縁物１
との間のスペーサー部分に凹凸が生じており、絶縁物２
でこの部分を均一にカバーすることは難しい。そのた
め、凹凸部分で絶縁物２に微小なクラックが形成されて
しまう（図１１−ａ）。このようなクラックは水の進入
経路となるため、耐湿性が低下し、素子の信頼性が著し
く低下する。このようなクラックの形成を回避するため
には、図１０の構造を形成した後、フッ酸系のエッチン
グ液で絶縁物１を全面剥離し、再度ＳｉＯ２等の絶縁物
３を全面に堆積する。このようにすれば、電極周辺でも
絶縁物３にはクラックは生じず、耐湿性が向上する（図
１２）。
０の構造の上に絶縁物２を堆積すると、電極と絶縁物１
との間のスペーサー部分に凹凸が生じており、絶縁物２
でこの部分を均一にカバーすることは難しい。そのた
め、凹凸部分で絶縁物２に微小なクラックが形成されて
しまう（図１１−ａ）。このようなクラックは水の進入
経路となるため、耐湿性が低下し、素子の信頼性が著し
く低下する。このようなクラックの形成を回避するため
には、図１０の構造を形成した後、フッ酸系のエッチン
グ液で絶縁物１を全面剥離し、再度ＳｉＯ２等の絶縁物
３を全面に堆積する。このようにすれば、電極周辺でも
絶縁物３にはクラックは生じず、耐湿性が向上する（図
１２）。
【０００４】ところが、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕのよう
なＴｉを含む電極でかつノンアロイ系の電極は、ふっ酸
系のエッチング液に浸されるとＴｉがエッチングされ電
極が剥がれるという問題がある。従ってＴｉを含まない
ベース電極が望まれている訳であるが、ｐ型ＧａＡｓに
対して低コンタクト抵抗で弗酸系エッチャントで侵食さ
れない電極としては、Ｐｔ／Ｍｏ／Ａｕが考えられる。
なＴｉを含む電極でかつノンアロイ系の電極は、ふっ酸
系のエッチング液に浸されるとＴｉがエッチングされ電
極が剥がれるという問題がある。従ってＴｉを含まない
ベース電極が望まれている訳であるが、ｐ型ＧａＡｓに
対して低コンタクト抵抗で弗酸系エッチャントで侵食さ
れない電極としては、Ｐｔ／Ｍｏ／Ａｕが考えられる。
【０００５】ところが我々が独自に行った実験では、Ｇ
ａＡｓ上にＰｔ／Ｍｏ／Ａｕを真空蒸着し、３５０℃の
熱処理を加えるとＡｕがＧａＡｓ中に拡散することがわ
かった。図５に３５０℃の熱処理前後でのオージェ分析
の結果を示す。熱処理後にＡｕがＧａＡｓ基板側に拡散
していることがわかる。特にＨＢＴのようなデバイスの
場合、ベース層は５０ｎｍと非常に薄いので、ベース電
極が拡散するとコレクタ層まで到達する恐れがある。ベ
ース電極がコレクタ層まで到達すると、ベース・コレク
タ間がショットキー接合になり、出力特性におけるオフ
セット電圧の増加をもたらす（図６）。ＨＢＴを用いて
アンプを作製する場合、オフセット電圧の増加は効率の
低下をもたらすので好ましくない。以上述べてきた理由
から、弗酸系エッチャントで侵食されずしかも熱処理を
加えてもメタルの拡散が生じない安定性の高いベース電
極が望まれている。
ａＡｓ上にＰｔ／Ｍｏ／Ａｕを真空蒸着し、３５０℃の
熱処理を加えるとＡｕがＧａＡｓ中に拡散することがわ
かった。図５に３５０℃の熱処理前後でのオージェ分析
の結果を示す。熱処理後にＡｕがＧａＡｓ基板側に拡散
していることがわかる。特にＨＢＴのようなデバイスの
場合、ベース層は５０ｎｍと非常に薄いので、ベース電
極が拡散するとコレクタ層まで到達する恐れがある。ベ
ース電極がコレクタ層まで到達すると、ベース・コレク
タ間がショットキー接合になり、出力特性におけるオフ
セット電圧の増加をもたらす（図６）。ＨＢＴを用いて
アンプを作製する場合、オフセット電圧の増加は効率の
低下をもたらすので好ましくない。以上述べてきた理由
から、弗酸系エッチャントで侵食されずしかも熱処理を
加えてもメタルの拡散が生じない安定性の高いベース電
極が望まれている。
【０００６】
【課題を解決するための手段】ＭｏとＡｕは３５０℃程
度の温度では熱的に安定であるが、Ｍｏの下層にＰｔと
Ａｓの金属間化合物が形成されるとＭｏ中をＡｕが拡散
していく。このようなＡｕの拡散を防ぐにはＭｏとＡｕ
の間にＰｔを挿入することが有効である。ＧａＡｓ上に
Ｐｔ／Ｍｏ／Ｐｔ／Ａｕを真空蒸着し、３５０℃の熱処
理前後でのオージェ分析の結果を図７に示す。熱処理前
後でＡｕの拡散は生じておらず、Ｐｔ／Ｍｏ／Ｐｔ／Ａ
ｕがＧａＡｓに対して熱的に安定なメタルであることが
わかる。
度の温度では熱的に安定であるが、Ｍｏの下層にＰｔと
Ａｓの金属間化合物が形成されるとＭｏ中をＡｕが拡散
していく。このようなＡｕの拡散を防ぐにはＭｏとＡｕ
の間にＰｔを挿入することが有効である。ＧａＡｓ上に
Ｐｔ／Ｍｏ／Ｐｔ／Ａｕを真空蒸着し、３５０℃の熱処
理前後でのオージェ分析の結果を図７に示す。熱処理前
後でＡｕの拡散は生じておらず、Ｐｔ／Ｍｏ／Ｐｔ／Ａ
ｕがＧａＡｓに対して熱的に安定なメタルであることが
わかる。
【０００７】この場合のＰｔはＭｏとＡｕとの相互拡散
を防止するために用いられるバリアメタルの働きではな
く、ＰｔとＧａＡｓが反応してＰｔＡｓ２の金属間化合
物が形成された場合に活性となるＡｕとＭｏの反応を抑
制する働きをもっている。図８にＧａＡｓ上にＭｏ／Ａ
ｕを空蒸着し、３５０℃の熱処理前後でのラザフォード
後方散乱（ＲＢＳ）の分析結果を示す。下層にＧａＡｓ
とＰｔとの反応層が無い場合、ＭｏとＡｕ自体は熱的に
安定であることが、この結果からわかる。従って熱安定
性が高く、しかも弗酸処理をしても侵食されないベース
電極としてはＰｔ／Ｍｏ／Ｐｔ／Ａｕをいう積層電極が
有効である。
を防止するために用いられるバリアメタルの働きではな
く、ＰｔとＧａＡｓが反応してＰｔＡｓ２の金属間化合
物が形成された場合に活性となるＡｕとＭｏの反応を抑
制する働きをもっている。図８にＧａＡｓ上にＭｏ／Ａ
ｕを空蒸着し、３５０℃の熱処理前後でのラザフォード
後方散乱（ＲＢＳ）の分析結果を示す。下層にＧａＡｓ
とＰｔとの反応層が無い場合、ＭｏとＡｕ自体は熱的に
安定であることが、この結果からわかる。従って熱安定
性が高く、しかも弗酸処理をしても侵食されないベース
電極としてはＰｔ／Ｍｏ／Ｐｔ／Ａｕをいう積層電極が
有効である。
【０００８】通常ベース電極を形成した後、その上にＳ
ｉＯ２やＳｉＮなどの層間絶縁膜を形成する。その場
合、ＳｉＯ２やＳｉＮなどとベース電極との密着性を向
上させるため、ベース電極最上層にＴｉやＭｏなどの薄
膜層を形成するのが効果的である。そこでＰｔ／Ｍｏ／
Ｐｔ／Ａｕ／Ｍｏという積層構造が考えられるわけであ
るが、この場合ＭｏとＡｕが直接接触しているため、下
層にＧａＡｓとＰｔの反応層があるとＡｕが上層に拡散
してしまう。従ってベース電極としてはＰｔ／Ｍｏ／Ｐ
ｔ／Ａｕ／Ｐｔ／Ｍｏとし、ＡｕとＰｔを直接接触させ
ないことが、最も有効な電極構造となる。
ｉＯ２やＳｉＮなどの層間絶縁膜を形成する。その場
合、ＳｉＯ２やＳｉＮなどとベース電極との密着性を向
上させるため、ベース電極最上層にＴｉやＭｏなどの薄
膜層を形成するのが効果的である。そこでＰｔ／Ｍｏ／
Ｐｔ／Ａｕ／Ｍｏという積層構造が考えられるわけであ
るが、この場合ＭｏとＡｕが直接接触しているため、下
層にＧａＡｓとＰｔの反応層があるとＡｕが上層に拡散
してしまう。従ってベース電極としてはＰｔ／Ｍｏ／Ｐ
ｔ／Ａｕ／Ｐｔ／Ｍｏとし、ＡｕとＰｔを直接接触させ
ないことが、最も有効な電極構造となる。
【０００９】
【発明の実施の形態】本発明における第一の実施形態に
ついて説明する。まずＧａＡｓ基板上にｎ型ドーピング
濃度５×１０１８ｃｍ―３のＧａＡｓコレクタコンタク
ト層５００ｎｍ、その上にｎ型ドーピング濃度５×１０
１６ｃｍ―３ＧａＡＳコレクタ層５００ｎｍ、その上に
ｐ型ドーピング濃度５×１０１９ｃｍ―３のＧａＡｓベ
ース層５０ｎｍ、その上にｎ型ドーピング濃度３×１０
１７ｃｍ―３のＩｎ０．５Ｇａ ０．５Ｐパッシベーショ
ン層３０ｎｍ、その上にＧａＡｓ／ＩｎＧａＡｓエミッ
タコンタクト層を順次エピタキシャル成長する。
ついて説明する。まずＧａＡｓ基板上にｎ型ドーピング
濃度５×１０１８ｃｍ―３のＧａＡｓコレクタコンタク
ト層５００ｎｍ、その上にｎ型ドーピング濃度５×１０
１６ｃｍ―３ＧａＡＳコレクタ層５００ｎｍ、その上に
ｐ型ドーピング濃度５×１０１９ｃｍ―３のＧａＡｓベ
ース層５０ｎｍ、その上にｎ型ドーピング濃度３×１０
１７ｃｍ―３のＩｎ０．５Ｇａ ０．５Ｐパッシベーショ
ン層３０ｎｍ、その上にＧａＡｓ／ＩｎＧａＡｓエミッ
タコンタクト層を順次エピタキシャル成長する。
【００１０】このウエハにＷＳｉをスパッタで積層する
（図１−ａ）。まずレジストでエミッタ電極パターンを
形成し、これをマスクにリアクティブイオンエッチング
（ＲＩＥ）でＷＳｉパターンニングする（図１−ｂ）。
次にＳｉＯ２を全面に堆積し（図１−ｃ）その上にレジ
ストでエミッタメサパターンを形成する。次にＮＨ４Ｆ
でＳｉＯ２をエッチングした後、燐酸系エッチング液で
ＧａＡｓ／ＩｎＧａＡｓエミッタコンタクト層をエッチ
ングしＩｎ０．５Ｇａ０．５Ｐパッシベーション層を露
出させる（図２−ａ）。次にレジスト除去し、ＮＨ４Ｆ
でＳｉＯ２を全面剥離した後、再度ＳｉＯ２を堆積する
（図２−ｂ）。
（図１−ａ）。まずレジストでエミッタ電極パターンを
形成し、これをマスクにリアクティブイオンエッチング
（ＲＩＥ）でＷＳｉパターンニングする（図１−ｂ）。
次にＳｉＯ２を全面に堆積し（図１−ｃ）その上にレジ
ストでエミッタメサパターンを形成する。次にＮＨ４Ｆ
でＳｉＯ２をエッチングした後、燐酸系エッチング液で
ＧａＡｓ／ＩｎＧａＡｓエミッタコンタクト層をエッチ
ングしＩｎ０．５Ｇａ０．５Ｐパッシベーション層を露
出させる（図２−ａ）。次にレジスト除去し、ＮＨ４Ｆ
でＳｉＯ２を全面剥離した後、再度ＳｉＯ２を堆積する
（図２−ｂ）。
【００１１】さらにその上にレジストでベース電極パタ
ーンを形成する。その後、塩酸系のエッチャング液で、
ＩｎＧａＰ層をエッチングしベース層を露出させ、Ｐｔ
５ｎｍ、Ｍｏ １５ｎｍ、Ｐｔ ３０ｎｍ、Ａｕ １
５０ｎｍ、Ｐｔ ２０ｎｍ、Ｍｏ １０ｎｍの積層膜１
を順次真空蒸着し、リフトオフでベース電極パターン１
を形成する（図２−ｃ）。この後３５０℃の熱処理でＰ
ｔとＧａＡｓとの間で金属間化合物を形成させる。次に
レジストでベース層のメサ分離パターンを形成し、ＮＨ
４ＦでＳｉＯ２をエッチングした後、燐酸系エッチング
液でベース層をエッチングしベース層の分離を行う（図
３−ａ）。
ーンを形成する。その後、塩酸系のエッチャング液で、
ＩｎＧａＰ層をエッチングしベース層を露出させ、Ｐｔ
５ｎｍ、Ｍｏ １５ｎｍ、Ｐｔ ３０ｎｍ、Ａｕ １
５０ｎｍ、Ｐｔ ２０ｎｍ、Ｍｏ １０ｎｍの積層膜１
を順次真空蒸着し、リフトオフでベース電極パターン１
を形成する（図２−ｃ）。この後３５０℃の熱処理でＰ
ｔとＧａＡｓとの間で金属間化合物を形成させる。次に
レジストでベース層のメサ分離パターンを形成し、ＮＨ
４ＦでＳｉＯ２をエッチングした後、燐酸系エッチング
液でベース層をエッチングしベース層の分離を行う（図
３−ａ）。
【００１２】次にレジストを除去し、ＮＨ４ＦでＳｉＯ
２を全面剥離した後、再度ＳｉＯ２を堆積する。次にレ
ジストでコレクタ電極パターンを形成した後、ＮＨ４Ｆ
でＳｉＯ２をエッチングし、次に燐酸系エッチング液で
コレクタ層をエッチングし、コレクタコンタクト層を露
出させる。こうした後コレクタ電極ＡｕＧｅ／Ｎｉ／Ｔ
ｉ／Ｐｔ／Ａｕ／Ｍｏ２を蒸着し、リフトオフによりコ
レクタ電極２を形成する。この後３７０℃程度の熱処理
によりコレクタ電極を合金化させる（図３−ｂ）。
２を全面剥離した後、再度ＳｉＯ２を堆積する。次にレ
ジストでコレクタ電極パターンを形成した後、ＮＨ４Ｆ
でＳｉＯ２をエッチングし、次に燐酸系エッチング液で
コレクタ層をエッチングし、コレクタコンタクト層を露
出させる。こうした後コレクタ電極ＡｕＧｅ／Ｎｉ／Ｔ
ｉ／Ｐｔ／Ａｕ／Ｍｏ２を蒸着し、リフトオフによりコ
レクタ電極２を形成する。この後３７０℃程度の熱処理
によりコレクタ電極を合金化させる（図３−ｂ）。
【００１３】次にＮＨ４ＦでＳｉＯ２を全面剥離した
後、再度ＳｉＯ２を堆積する。この時、コレクタ電極は
Ｔｉを含んでいるが、合金化されているためＮＨ４Ｆに
よるＴｉのエッチングは起こらず、電極剥がれは生じな
い。またベース電極、コレクタ電極の最上層のＭｏはＳ
ｉＯ２との密着性を向上させるために形成している。
後、再度ＳｉＯ２を堆積する。この時、コレクタ電極は
Ｔｉを含んでいるが、合金化されているためＮＨ４Ｆに
よるＴｉのエッチングは起こらず、電極剥がれは生じな
い。またベース電極、コレクタ電極の最上層のＭｏはＳ
ｉＯ２との密着性を向上させるために形成している。
【００１４】次にエミッタ、ベース、コレクタ電極上に
各々コンタクトを形成し、配線電極１を形成する（図３
−ｃ）。さらにこの上にＳｉＮ膜を形成し、配線電極１
へのコンタクトホールを形成した後、配線電極２を形成
し多層配線構造を形成する（図４）。こうしてＨＢＴ
ＩＣが形成されるが、図に示すような凹凸がないため、
ＳｉＯ２膜にも、その上のＳｉＮ膜にもクラックは生じ
ず、耐湿性は向上する。
各々コンタクトを形成し、配線電極１を形成する（図３
−ｃ）。さらにこの上にＳｉＮ膜を形成し、配線電極１
へのコンタクトホールを形成した後、配線電極２を形成
し多層配線構造を形成する（図４）。こうしてＨＢＴ
ＩＣが形成されるが、図に示すような凹凸がないため、
ＳｉＯ２膜にも、その上のＳｉＮ膜にもクラックは生じ
ず、耐湿性は向上する。
【００１５】なお、本発明は上記実施形態に限定される
ことがなく、例えば、本発明はベース電極以外の電極に
も適用できる。
ことがなく、例えば、本発明はベース電極以外の電極に
も適用できる。
【００１６】その他、本発明の趣旨を逸脱しない範囲で
種々変形して実施することが可能である。
種々変形して実施することが可能である。
【００１７】
【発明の効果】本発明を用いることで、ＧａＡｓ系ＨＢ
Ｔのベース電極等の耐熱性が向上し、またＨＢＴとして
の耐湿性も向上し、素子の信頼性が向上する。
Ｔのベース電極等の耐熱性が向上し、またＨＢＴとして
の耐湿性も向上し、素子の信頼性が向上する。
【図１】本発明に係わる第一の実施形態のＨＢＴの製造
を説明するための工程断面図。
を説明するための工程断面図。
【図２】本発明に係わる第一の実施形態のＨＢＴの製造
を説明するための工程断面図。
を説明するための工程断面図。
【図３】本発明に係わる第一の実施形態のＨＢＴの製造
を説明するための工程断面図。
を説明するための工程断面図。
【図４】本発明に係わる第一の実施形態のＨＢＴの製造
を説明するための工程断面図。
を説明するための工程断面図。
【図５】ＧａＡｓ／Ｐｔ／Ｍｏ／Ａｕにおける熱処理前
後でのオージェ分析を示す図。
後でのオージェ分析を示す図。
【図６】ベース電極がコレクタ電極へ拡散した場合のオ
フセット電圧の変化を示した図。
フセット電圧の変化を示した図。
【図７】ＧａＡｓ／Ｐｔ／Ｍｏ／Ｐｔ／Ａｕにおける熱
処理前後でのオージェ分析を示す図。
処理前後でのオージェ分析を示す図。
【図８】ＧａＡｓ／Ｍｏ／Ａｕにおける熱処理前後での
ＲＢＳによる分析結果を示す図。
ＲＢＳによる分析結果を示す図。
【図９】ヘテロ接合バイポーラトランジスタの基本構造
を示す概略断面図。
を示す概略断面図。
【図１０】従来の電極の作製プロセスを示す概略断面
図。
図。
【図１１】従来のヘテロ接合バイポーラトランジスタ構
造における課題を示す断面図。
造における課題を示す断面図。
【図１２】従来のヘテロ接合バイポーラトランジスタ構
造における課題を示す断面図。
造における課題を示す断面図。
１ ベース電極パターン ２ コレクタ電極
Claims (5)
- 【請求項１】 III−Ｖ族化合物半導体層の上にＰｔが
接して形成され、この上にＭｏとＡｕが間にＰｔを介在
させて形成され、ＭｏとＡｕは直接接せず、前記III−
Ｖ族化合物半導体層と接するＰｔと当該III−Ｖ族化合
物半導体とが金属間化合物を形成し、この金属間化合物
の厚さが２０ｎｍ以下であることを特徴とする電極構
造。 - 【請求項２】 一導電型のIII−Ｖ族化合物半導体層上
に選択的にＰｔが接して形成され、この上にＭｏとＡｕ
が間にＰｔを介在させて形成され、ＭｏとＡｕは直接接
せず、前記III−Ｖ族化合物半導体層と接するＰｔと当
該III−Ｖ族化合物半導体とが金属間化合物を形成する
ことを特徴とする電極構造。 - 【請求項３】 請求項１、請求項２に記載の電極がＰｔ
／Ｍｏ／Ｐｔ／Ａｕの積層電極より構成されていること
を特徴とする電極構造。 - 【請求項４】 III−Ｖ族化合物半導体層の上にＰｔが
接して形成され、前記III−Ｖ族化合物半導体層と接す
るＰｔと当該III−Ｖ族化合物半導体とが金属間化合物
を形成する電極構造であり、Ｐｔ／Ｍｏ／Ｐｔ／Ａｕ／
Ｐｔ／Ｍｏの積層電極より構成されていることを特徴と
する電極構造。 - 【請求項５】 請求項１、請求項２、請求項３、請求項
４に記載のIII−Ｖ族化合物半導体層とＰｔとの金属間
化合物がＡｓとＰｔとで形成される金属間化合物を含む
ことを特徴とする電極構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11061699A JP2000260975A (ja) | 1999-03-09 | 1999-03-09 | 電極構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11061699A JP2000260975A (ja) | 1999-03-09 | 1999-03-09 | 電極構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000260975A true JP2000260975A (ja) | 2000-09-22 |
Family
ID=13178770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11061699A Pending JP2000260975A (ja) | 1999-03-09 | 1999-03-09 | 電極構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000260975A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6368929B1 (en) * | 2000-08-17 | 2002-04-09 | Motorola, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
-
1999
- 1999-03-09 JP JP11061699A patent/JP2000260975A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6368929B1 (en) * | 2000-08-17 | 2002-04-09 | Motorola, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
| US6855965B2 (en) | 2000-08-17 | 2005-02-15 | Freescale Semiconductor, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4509236B2 (ja) | 電気的絶縁要素を有する安定化されたバイポーラトランジスタ | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| EP0177246A1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| JP2008098581A (ja) | 半導体装置及びその製造方法 | |
| US7449729B2 (en) | Heterojunction bipolar transistor and method for fabricating the same | |
| US6683332B2 (en) | Heterojunction bipolar transistor and manufacturing method therefor including electrode alloyed reaction layers | |
| JP2000260975A (ja) | 電極構造 | |
| JPH0945890A (ja) | オーミック電極構造、半導体装置およびその製造方法 | |
| JP2618539B2 (ja) | 半導体装置の製造方法 | |
| JP3509682B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置 | |
| JP3358901B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3279269B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2000311902A (ja) | 化合物半導体装置及びその製造方法 | |
| JP3624357B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3863270B2 (ja) | 半導体装置及びその製造方法 | |
| JP4606552B2 (ja) | 半導体装置 | |
| JPH10178021A (ja) | ヘテロバイポーラトランジスタ及びその製造方法 | |
| JP2001326229A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3377727B2 (ja) | 半導体デバイスのコンタクト電極形成方法およびフォトトランジスタのコンタクト電極形成方法 | |
| JP3488833B2 (ja) | 電界効果トランジスタの形成方法 | |
| JP3876397B2 (ja) | 三族−五族化合物半導体装置の製造方法 | |
| JPH098055A (ja) | ヘテロバイポーラ型半導体装置及びその製造方法 | |
| JPH10303214A (ja) | ヘテロバイポーラ型半導体装置とその製造方法 | |
| JP3857609B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3420475B2 (ja) | 半導体装置の製造方法 |