JP2000250470A - 駆動回路 - Google Patents
駆動回路Info
- Publication number
- JP2000250470A JP2000250470A JP4719999A JP4719999A JP2000250470A JP 2000250470 A JP2000250470 A JP 2000250470A JP 4719999 A JP4719999 A JP 4719999A JP 4719999 A JP4719999 A JP 4719999A JP 2000250470 A JP2000250470 A JP 2000250470A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- load
- channels
- switching transistor
- driving circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 複数のチャンネルを有する駆動回路におい
て、他チャンネルへのクロストークを低減することがで
きる駆動回路を提供する。 【解決手段】 複数のチャンネルを有する駆動回路にお
いて、複数のチャンネル各々は、第１端子が第１電流源
に接続され、第２端子が第２電流源に接続されたスイッ
チングトランジスタと、スイッチングトランジスタの第
１端子に接続され、該スイッチングトランジスタのＯＮ
／ＯＦＦに応じて駆動する負荷と、スイッチングトラン
ジスタの第３端子に接続されるフィルタとを備える。
て、他チャンネルへのクロストークを低減することがで
きる駆動回路を提供する。 【解決手段】 複数のチャンネルを有する駆動回路にお
いて、複数のチャンネル各々は、第１端子が第１電流源
に接続され、第２端子が第２電流源に接続されたスイッ
チングトランジスタと、スイッチングトランジスタの第
１端子に接続され、該スイッチングトランジスタのＯＮ
／ＯＦＦに応じて駆動する負荷と、スイッチングトラン
ジスタの第３端子に接続されるフィルタとを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、負荷を駆動する複
数のチャンネルを有する駆動回路に関するものである。
数のチャンネルを有する駆動回路に関するものである。
【０００２】
【従来の技術】電子源を用いた表示パネルが従来より知
られている。例えば、特開平７−１４０５７８号が知ら
れている。
られている。例えば、特開平７−１４０５７８号が知ら
れている。
【０００３】
【発明が解決しようとする課題】負荷を駆動する駆動回
路の特性を向上させることが求められている。本発明
は、特性を向上させることができる駆動回路を提供する
ことを目的とする。
路の特性を向上させることが求められている。本発明
は、特性を向上させることができる駆動回路を提供する
ことを目的とする。
【課題を解決するための手段】例えば、電子源を駆動す
るために用いる駆動回路の一つは、例えば、図５のよう
に構成される。
るために用いる駆動回路の一つは、例えば、図５のよう
に構成される。
【０００４】図５（ａ）では、簡略のためチャンネル数
を３としている。図中、１は第１の電源、２は第２の電
源、３、４、５はスイッチングＭＯＳトランジスタであ
る。６、７、８は電流源であり、本図では簡略化のた
め、定電流源として記している。９、１０、１１は駆動
すべき負荷である。１２、１３、１４はスイッチングＮ
ＭＯＳトランジスタ３、４、５のＯＮ／ＯＦＦを制御す
るための信号を印可する端子である。制御信号入力端子
１２、１３、１４に印加される制御信号がｈｉｇｈの場
合、スイッチングＮＭＯＳトランジスタ３、４、５はＯ
Ｎとなり、電流源６、７、８からの電流値Ｉ１、Ｉ２、
Ｉ３は、負荷９、１０、１１に流れずスイッチングＮＭ
ＯＳトランジスタ３、４、５各々に流れる。
を３としている。図中、１は第１の電源、２は第２の電
源、３、４、５はスイッチングＭＯＳトランジスタであ
る。６、７、８は電流源であり、本図では簡略化のた
め、定電流源として記している。９、１０、１１は駆動
すべき負荷である。１２、１３、１４はスイッチングＮ
ＭＯＳトランジスタ３、４、５のＯＮ／ＯＦＦを制御す
るための信号を印可する端子である。制御信号入力端子
１２、１３、１４に印加される制御信号がｈｉｇｈの場
合、スイッチングＮＭＯＳトランジスタ３、４、５はＯ
Ｎとなり、電流源６、７、８からの電流値Ｉ１、Ｉ２、
Ｉ３は、負荷９、１０、１１に流れずスイッチングＮＭ
ＯＳトランジスタ３、４、５各々に流れる。
【０００５】一方、制御信号１２、１３、１４がｌｏｗ
の場合、スイッチングＮＭＯＳトランジスタ３、４、５
はＯＦＦし、電流源６、７、８からの電流値Ｉ１、Ｉ
２、Ｉ３は、負荷９、１０、１１各々に流れる。
の場合、スイッチングＮＭＯＳトランジスタ３、４、５
はＯＦＦし、電流源６、７、８からの電流値Ｉ１、Ｉ
２、Ｉ３は、負荷９、１０、１１各々に流れる。
【０００６】負荷９、１０、１１が電子源、特に、表面
伝導型電子放出素子（Surface Conductive Emitter：Ｓ
ＣＥ）素子の場合、複数存在する各ＳＣＥ素子のＯＮは
同時刻であるが、ＯＦＦ時刻は各ＳＣＥ素子毎に異な
る。そのため、駆動している駆動パルス幅でＳＣＥ素子
の駆動（発光）時間は制御される。
伝導型電子放出素子（Surface Conductive Emitter：Ｓ
ＣＥ）素子の場合、複数存在する各ＳＣＥ素子のＯＮは
同時刻であるが、ＯＦＦ時刻は各ＳＣＥ素子毎に異な
る。そのため、駆動している駆動パルス幅でＳＣＥ素子
の駆動（発光）時間は制御される。
【０００７】図５（ａ）に示した構成例では、各負荷
９、１０、１１間に寄生容量が存在する場合、その寄生
容量の影響により、自分以外の他のチャンネルの負荷の
スイッチングが、寄生容量を介して自分の出力波形に影
響してしまうという不具合があった。この寄生容量値
は、隣接チャンネル（注目チャンネルをチャンネルｎ
（ｎ：整数）とすると、チャンネルｎ±１）のものが大
きく、次いでチャンネルｎ±２，ｎ±３，…，ｎ±ｍ
（ｍ：整数）と、ｍが大きくなるほどチャンネルｎとの
物理的距離に伴いチャンネルｎとに生じる寄生容量値は
小さくなり、チャンネルｎへのクロストークも小さくな
る。
９、１０、１１間に寄生容量が存在する場合、その寄生
容量の影響により、自分以外の他のチャンネルの負荷の
スイッチングが、寄生容量を介して自分の出力波形に影
響してしまうという不具合があった。この寄生容量値
は、隣接チャンネル（注目チャンネルをチャンネルｎ
（ｎ：整数）とすると、チャンネルｎ±１）のものが大
きく、次いでチャンネルｎ±２，ｎ±３，…，ｎ±ｍ
（ｍ：整数）と、ｍが大きくなるほどチャンネルｎとの
物理的距離に伴いチャンネルｎとに生じる寄生容量値は
小さくなり、チャンネルｎへのクロストークも小さくな
る。
【０００８】図５（ａ）では、クロストークの影響を隣
接チャンネル（ｎ±１）のみに簡略した場合の図面を記
している。そして、上記隣接チャンネルのクロストーク
が与える影響の概略を示した図面が図５（ｂ）である。
同図の各波形は各負荷の負荷電圧を表している。上段
は、図５（ａ）の負荷９の負荷電圧である。中段は、図
５（ａ）の負荷１０の負荷電圧である。下段は、図５
（ａ）の負荷１１の負荷電圧である。負荷９〜１１は、
同一時刻ｔ０でＯＮとなり、ある一定時間駆動され再び
ＯＦＦとなる。図５（ｂ）では、負荷９、１１は時刻ｔ
１でＯＦＦ、負荷１０は時刻ｔ２でＯＦＦになっている
例を示している。負荷９〜１１がＯＦＦする時刻は各チ
ャンネルで任意で、負荷にＳＣＥ素子を用いている場合
には、駆動パルス幅で駆動（発光）時間が制御される。
接チャンネル（ｎ±１）のみに簡略した場合の図面を記
している。そして、上記隣接チャンネルのクロストーク
が与える影響の概略を示した図面が図５（ｂ）である。
同図の各波形は各負荷の負荷電圧を表している。上段
は、図５（ａ）の負荷９の負荷電圧である。中段は、図
５（ａ）の負荷１０の負荷電圧である。下段は、図５
（ａ）の負荷１１の負荷電圧である。負荷９〜１１は、
同一時刻ｔ０でＯＮとなり、ある一定時間駆動され再び
ＯＦＦとなる。図５（ｂ）では、負荷９、１１は時刻ｔ
１でＯＦＦ、負荷１０は時刻ｔ２でＯＦＦになっている
例を示している。負荷９〜１１がＯＦＦする時刻は各チ
ャンネルで任意で、負荷にＳＣＥ素子を用いている場合
には、駆動パルス幅で駆動（発光）時間が制御される。
【０００９】図５（ｂ）では、時刻ｔ１において負荷
９、１１はＯＦＦになるが、負荷１０はＯＦＦとなら
ず、時刻ｔ２までＯＮである。この場合、負荷１０の負
荷電圧は一時的に時刻ｔ１で、隣接チャンネルのＯＦＦ
で発生するクロストークにより負荷電圧が下がる。この
下がる量は、寄生容量値と、負荷９、１１のスイッチン
グスピードｄｖ／ｄｔに比例する。これら、自分以外の
他チャンネルの負荷のスイッチングから起因するクロス
トークの影響で、ＯＮ状態であるべき、駆動されている
べき負荷電圧の低下が負荷のしきい値電圧を下回ると、
ダイオード特性を有する負荷を用いている場合、一時的
に時刻ｔ１において負荷がＯＦＦしてしまい、所望のパ
ルス幅を得られないという場合もある。特に、負荷とし
てＳＣＥ素子を使用する場合には、実際には駆動（発
光）していなければならないにも関わらず、時刻ｔ１に
おいて一時的に駆動（発光）に至らず、所望のパルス幅
が得られないという場合もある。
９、１１はＯＦＦになるが、負荷１０はＯＦＦとなら
ず、時刻ｔ２までＯＮである。この場合、負荷１０の負
荷電圧は一時的に時刻ｔ１で、隣接チャンネルのＯＦＦ
で発生するクロストークにより負荷電圧が下がる。この
下がる量は、寄生容量値と、負荷９、１１のスイッチン
グスピードｄｖ／ｄｔに比例する。これら、自分以外の
他チャンネルの負荷のスイッチングから起因するクロス
トークの影響で、ＯＮ状態であるべき、駆動されている
べき負荷電圧の低下が負荷のしきい値電圧を下回ると、
ダイオード特性を有する負荷を用いている場合、一時的
に時刻ｔ１において負荷がＯＦＦしてしまい、所望のパ
ルス幅を得られないという場合もある。特に、負荷とし
てＳＣＥ素子を使用する場合には、実際には駆動（発
光）していなければならないにも関わらず、時刻ｔ１に
おいて一時的に駆動（発光）に至らず、所望のパルス幅
が得られないという場合もある。
【００１０】そこで、本願は、複数のチャンネルを有す
る駆動回路において、他チャンネルへのクロストークを
低減することができる駆動回路に関する発明として、以
下を含む。
る駆動回路において、他チャンネルへのクロストークを
低減することができる駆動回路に関する発明として、以
下を含む。
【００１１】その駆動回路は以下の構成を備える。即
ち、負荷を駆動する複数のチャンネルを有する駆動回路
であって、前記複数のチャンネル各々は、第１端子が第
１電流源に接続され、第２端子が第２電流源に接続され
たスイッチングトランジスタと、前記スイッチングトラ
ンジスタの第１端子に接続され、該スイッチングトラン
ジスタのＯＮ／ＯＦＦに応じて駆動する負荷と、前記ス
イッチングトランジスタの第３端子に接続されるフィル
タとを備える。
ち、負荷を駆動する複数のチャンネルを有する駆動回路
であって、前記複数のチャンネル各々は、第１端子が第
１電流源に接続され、第２端子が第２電流源に接続され
たスイッチングトランジスタと、前記スイッチングトラ
ンジスタの第１端子に接続され、該スイッチングトラン
ジスタのＯＮ／ＯＦＦに応じて駆動する負荷と、前記ス
イッチングトランジスタの第３端子に接続されるフィル
タとを備える。
【００１２】また、好ましくは、前記第１端子、前記第
２端子、前記第３端子は、それぞれ、前記スイッチング
トランジスタのドレイン端子、ソース端子、ゲート端子
である。また、好ましくは、前記スイッチングトランジ
スタは、ＭＯＳトランジスタである。また、好ましく
は、前記フィルタは、ローパスフィルタである。
２端子、前記第３端子は、それぞれ、前記スイッチング
トランジスタのドレイン端子、ソース端子、ゲート端子
である。また、好ましくは、前記スイッチングトランジ
スタは、ＭＯＳトランジスタである。また、好ましく
は、前記フィルタは、ローパスフィルタである。
【００１３】また、好ましくは、前記負荷は、電子源で
ある。
ある。
【００１４】また、好ましくは、前記電子源は、表面伝
導型電子放出素子である。また、ここで、第１電流源、
第２電流源の一方は、グランド電位を与えるものであっ
ても良い。
導型電子放出素子である。また、ここで、第１電流源、
第２電流源の一方は、グランド電位を与えるものであっ
ても良い。
【００１５】上記の目的を達成するための本発明による
駆動回路は以下の構成を備える。即ち、負荷を駆動する
複数のチャンネルを有する駆動回路であって、前記複数
のチャンネル各々は、第１端子が第１電源に接続され、
第２端子が第２電流源に接続されたスイッチングトラン
ジスタと、前記スイッチングトランジスタの第１端子に
接続され、該スイッチングトランジスタのＯＮ／ＯＦＦ
に応じて駆動する負荷と、一端に前記スイッチングトラ
ンジスタの第３端子に接続され、他端に第１信号線と、
第２信号線に接続されるスイッチと、前記第１信号線に
接続されるフィルタとを備える。
駆動回路は以下の構成を備える。即ち、負荷を駆動する
複数のチャンネルを有する駆動回路であって、前記複数
のチャンネル各々は、第１端子が第１電源に接続され、
第２端子が第２電流源に接続されたスイッチングトラン
ジスタと、前記スイッチングトランジスタの第１端子に
接続され、該スイッチングトランジスタのＯＮ／ＯＦＦ
に応じて駆動する負荷と、一端に前記スイッチングトラ
ンジスタの第３端子に接続され、他端に第１信号線と、
第２信号線に接続されるスイッチと、前記第１信号線に
接続されるフィルタとを備える。
【００１６】また、好ましくは、前記第１端子、前記第
２端子、前記第３端子は、それぞれ、前記スイッチング
トランジスタのドレイン端子、ソース端子、ゲート端子
である。また、好ましくは、前記スイッチングトランジ
スタは、ＭＯＳトランジスタである。また、好ましく
は、前記複数のチャンネルの内、注目チャンネルの負荷
がＯＮからＯＦＦにスイッチングし、かつ隣接するチャ
ンネルの負荷が全てＯＦＦの場合、前記スイッチは、前
記第１信号線を選択する。
２端子、前記第３端子は、それぞれ、前記スイッチング
トランジスタのドレイン端子、ソース端子、ゲート端子
である。また、好ましくは、前記スイッチングトランジ
スタは、ＭＯＳトランジスタである。また、好ましく
は、前記複数のチャンネルの内、注目チャンネルの負荷
がＯＮからＯＦＦにスイッチングし、かつ隣接するチャ
ンネルの負荷が全てＯＦＦの場合、前記スイッチは、前
記第１信号線を選択する。
【００１７】また、好ましくは、前記フィルタは、ロー
パスフィルタである。
パスフィルタである。
【００１８】また、好ましくは、前記負荷は、電子源で
ある。
ある。
【００１９】また、好ましくは、前記電子源は、表面伝
導型電子放出素子である。また、ここで、第１電流源、
第２電流源の一方は、グランド電位を与えるものであっ
ても良い。
導型電子放出素子である。また、ここで、第１電流源、
第２電流源の一方は、グランド電位を与えるものであっ
ても良い。
【００２０】
【発明の実施の形態】以下、図面を参照して本発明の好
適な実施形態を詳細に説明する。 （実施形態１）図１は本発明の実施形態１の駆動回路の
構成を示す図である。
適な実施形態を詳細に説明する。 （実施形態１）図１は本発明の実施形態１の駆動回路の
構成を示す図である。
【００２１】尚、図１（ａ）では、簡略のため、チャン
ネル数を３としてる。また、図５（ａ）と同じ構成要素
については、同じ参照番号を付加している。
ネル数を３としてる。また、図５（ａ）と同じ構成要素
については、同じ参照番号を付加している。
【００２２】１７、１８、１９は、各スイッチングＭＯ
Ｓトランジスタ３，４，５のスイッチング応答を鈍らせ
るために設けられたローパスフィルタ（ＬＰＦ）であ
る。これにより、隣接チャンネル間のクロストークを低
減することができる。
Ｓトランジスタ３，４，５のスイッチング応答を鈍らせ
るために設けられたローパスフィルタ（ＬＰＦ）であ
る。これにより、隣接チャンネル間のクロストークを低
減することができる。
【００２３】図１（ｂ）にスイッチ制御信号印可端子１
２、１３、１４と各端子に各々対応するスイッチングＭ
ＯＳトランジスタ３、４、５間に、ＬＰＦ１７、１８、
１９を設けた場合の各負荷の負荷電圧を図示する。
２、１３、１４と各端子に各々対応するスイッチングＭ
ＯＳトランジスタ３、４、５間に、ＬＰＦ１７、１８、
１９を設けた場合の各負荷の負荷電圧を図示する。
【００２４】図４の説明同様、時刻ｔ０で全負荷９〜１
１同時にＯＮとなり、時刻ｔ１で負荷９、１１のみがＯ
ＦＦとなるが、負荷１０は依然ＯＮの状態にある。時刻
ｔ１におけるスイッチングＮＭＯＳトランジスタ３、５
のゲート端子に印加される制御信号は、スイッチ制御信
号印可端子１２、１４に与えられた矩形パルスがローパ
スフィルタ（ＬＰＦ）１７、１９の時定数τで鈍ったパ
ルスが印加される。これにより、スイッチングＭＯＳト
ランジスタ３、５のゲート電圧には急峻ではなく徐々に
所望の制御電圧が印加される。
１同時にＯＮとなり、時刻ｔ１で負荷９、１１のみがＯ
ＦＦとなるが、負荷１０は依然ＯＮの状態にある。時刻
ｔ１におけるスイッチングＮＭＯＳトランジスタ３、５
のゲート端子に印加される制御信号は、スイッチ制御信
号印可端子１２、１４に与えられた矩形パルスがローパ
スフィルタ（ＬＰＦ）１７、１９の時定数τで鈍ったパ
ルスが印加される。これにより、スイッチングＭＯＳト
ランジスタ３、５のゲート電圧には急峻ではなく徐々に
所望の制御電圧が印加される。
【００２５】つまり、スイッチングＮＭＯＳトランジス
タ３、５は、徐々にそのソース能力を増すこととなり、
負荷電圧も徐々に変化する。これにより、負荷電圧の変
化量（ｄｖ／ｄｔ）もＬＰＦを介さない場合よりも小さ
くなり、他チャンネルへのクロストーク量が減少する。
このクロストーク量の減少に伴い、負荷１０の時刻ｔ１
におけるクロストークによる負荷電圧の低減量を軽減す
ることで、負荷のしきい値電圧を下回ることなく、負荷
が時刻ｔ１で一時非駆動状態に陥ることが回避される。
タ３、５は、徐々にそのソース能力を増すこととなり、
負荷電圧も徐々に変化する。これにより、負荷電圧の変
化量（ｄｖ／ｄｔ）もＬＰＦを介さない場合よりも小さ
くなり、他チャンネルへのクロストーク量が減少する。
このクロストーク量の減少に伴い、負荷１０の時刻ｔ１
におけるクロストークによる負荷電圧の低減量を軽減す
ることで、負荷のしきい値電圧を下回ることなく、負荷
が時刻ｔ１で一時非駆動状態に陥ることが回避される。
【００２６】以上説明したように、実施形態１によれ
ば、各スイッチングＭＯＳトランジスタ３〜５のゲート
端子に、ＬＰＦ１７〜１９を設け、そのＬＰＦ１７〜１
９の時定数τで矩形波で与えられるスイッチ制御信号を
鈍らせることで、チャンネル間の寄生素子によるクロス
トークを低減し、クロストークによる負荷が一時非駆動
に陥ることを回避できる。 （実施形態２）図２は本発明の実施形態２の駆動回路の
構成を示す図である。
ば、各スイッチングＭＯＳトランジスタ３〜５のゲート
端子に、ＬＰＦ１７〜１９を設け、そのＬＰＦ１７〜１
９の時定数τで矩形波で与えられるスイッチ制御信号を
鈍らせることで、チャンネル間の寄生素子によるクロス
トークを低減し、クロストークによる負荷が一時非駆動
に陥ることを回避できる。 （実施形態２）図２は本発明の実施形態２の駆動回路の
構成を示す図である。
【００２７】尚、図２（ａ）中、図１（ａ）と同じ構成
要素については、同じ参照番号を付加している。
要素については、同じ参照番号を付加している。
【００２８】２０、２１、２２はスイッチである。本ス
イッチの論理値を図３に記す。また、本スイッチの動作
を説明するためにスイッチ部分のみ書き出した図面を、
図４に示す。実施形態２では、簡略のためクロストーク
の影響は隣接チャンネル（ｎ±１）のみに限定して図面
を描いているが、隣接する複数のチャンネル（ｎ±ｍ）
のクロストークをも低減する場合には、図４中ＮＡＮＤ
回路３１の入力が複数（２ｍ）となる。本例は図３の論
理値の一例として、ＮＡＮＤ回路３１、３２を用いて構
成している。２３、２７はＩＮＶ（インバータ）回路で
あり、２４、２５、２６、２８はＮＡＮＤ回路である。
イッチの論理値を図３に記す。また、本スイッチの動作
を説明するためにスイッチ部分のみ書き出した図面を、
図４に示す。実施形態２では、簡略のためクロストーク
の影響は隣接チャンネル（ｎ±１）のみに限定して図面
を描いているが、隣接する複数のチャンネル（ｎ±ｍ）
のクロストークをも低減する場合には、図４中ＮＡＮＤ
回路３１の入力が複数（２ｍ）となる。本例は図３の論
理値の一例として、ＮＡＮＤ回路３１、３２を用いて構
成している。２３、２７はＩＮＶ（インバータ）回路で
あり、２４、２５、２６、２８はＮＡＮＤ回路である。
【００２９】図４において、スイッチ３０の出力の接続
先は、対応するスイッチングＮＭＯＳトランジスタのゲ
ート端子である。自チャンネルのスイッチングＮＭＯＳ
トランジスタをＯＮ／ＯＦＦする制御信号ｉｎＮ（Ｎ：
整数）がＬｏｗの場合は、制御信号ｉｎＮは直接スイッ
チングＮＭＯＳトランジスタのゲート端子に印加され
る。この場合、ＬＰＦ２９を介さないため、スイッチン
グ時の負荷電圧の変化量（ｄｖ／ｄｔ）には影響無く、
制御信号ｉｎＮがＬｏｗとなる場合、即ち、全負荷の駆
動開始時であり、その時にはスイッチング応答速度を鈍
らせることなく一斉に全負荷がＯＮとなる。
先は、対応するスイッチングＮＭＯＳトランジスタのゲ
ート端子である。自チャンネルのスイッチングＮＭＯＳ
トランジスタをＯＮ／ＯＦＦする制御信号ｉｎＮ（Ｎ：
整数）がＬｏｗの場合は、制御信号ｉｎＮは直接スイッ
チングＮＭＯＳトランジスタのゲート端子に印加され
る。この場合、ＬＰＦ２９を介さないため、スイッチン
グ時の負荷電圧の変化量（ｄｖ／ｄｔ）には影響無く、
制御信号ｉｎＮがＬｏｗとなる場合、即ち、全負荷の駆
動開始時であり、その時にはスイッチング応答速度を鈍
らせることなく一斉に全負荷がＯＮとなる。
【００３０】ｉｎＮ−１、ｉｎＮ＋１はｉｎＮに隣接す
る負荷を駆動するための制御信号である。制御信号ｉｎ
Ｎ−１、ｉｎＮ＋１いずれかがＬｏｗの場合、即ち、隣
接する負荷が駆動されている状態である場合、スイッチ
３０はＬＰＦ側に接続され、制御信号ｉｎＮはＬＰＦを
通し、制御信号ｉｎＮの矩形波がＬＰＦの時定数τで鈍
った波形でスイッチングＭＯＳトランジスタのゲート端
子に印可される。これにより、負荷電圧の変化量（ｄｖ
／ｄｔ）を鈍らせ、自チャンネルがＯＦＦすることに起
因する他チャンネルへのクロストークを軽減する。
る負荷を駆動するための制御信号である。制御信号ｉｎ
Ｎ−１、ｉｎＮ＋１いずれかがＬｏｗの場合、即ち、隣
接する負荷が駆動されている状態である場合、スイッチ
３０はＬＰＦ側に接続され、制御信号ｉｎＮはＬＰＦを
通し、制御信号ｉｎＮの矩形波がＬＰＦの時定数τで鈍
った波形でスイッチングＭＯＳトランジスタのゲート端
子に印可される。これにより、負荷電圧の変化量（ｄｖ
／ｄｔ）を鈍らせ、自チャンネルがＯＦＦすることに起
因する他チャンネルへのクロストークを軽減する。
【００３１】一方、制御信号ｉｎＮ−１、ｉｎＮ＋１が
共にｈｉｇｈの場合、即ち、隣接する負荷が共にＯＦＦ
状態である場合、自チャンネルのＯＦＦスイッチングを
鈍らせる必要は無く、ＬＰＦを介さずに制御信号ｉｎＮ
は直接スイッチングＮＭＯＳトランジスタのゲート端子
に印加される。
共にｈｉｇｈの場合、即ち、隣接する負荷が共にＯＦＦ
状態である場合、自チャンネルのＯＦＦスイッチングを
鈍らせる必要は無く、ＬＰＦを介さずに制御信号ｉｎＮ
は直接スイッチングＮＭＯＳトランジスタのゲート端子
に印加される。
【００３２】以上の動作を実現するのが、図３に示した
真理値表であり、各負荷の負荷電圧波形は、図２（ｂ）
のようになる。
真理値表であり、各負荷の負荷電圧波形は、図２（ｂ）
のようになる。
【００３３】以上説明したように、実施形態２によれ
ば、実施形態１の発明をより局所的に効率よく機能させ
ることができる。即ち、実施形態１では、クロストーク
量を負荷のしきい値を下回ることなくＬＰＦの時定数τ
を決定しなくてはならず、この時定数τが大きな値に設
定せざるを得ない場合、負荷自体の立ち上がり、立ち下
がり応答が鈍り、クロストークによる負荷の一時的な非
駆動（発光）は回避できるものの、所望のパルス幅が得
られなくなってしまう場合もあり得る。これに対し、実
施形態２では、自チャンネルが他チャンネルに悪影響を
与えるスイッチング時のみにＬＰＦを介したスイッチン
グ制御信号を印可することで、実施形態１で生じてしま
う、クロストークの影響を考慮しなくても良い立ち上が
り、立ち下がりに関してはＬＰＦを介さずにスイッチ制
御信号を印可することで、ＬＰＦの時定数τを大きく設
定したときにも、負荷が非駆動（発光）に陥ることなく
所望のパルス幅を得ることができる。
ば、実施形態１の発明をより局所的に効率よく機能させ
ることができる。即ち、実施形態１では、クロストーク
量を負荷のしきい値を下回ることなくＬＰＦの時定数τ
を決定しなくてはならず、この時定数τが大きな値に設
定せざるを得ない場合、負荷自体の立ち上がり、立ち下
がり応答が鈍り、クロストークによる負荷の一時的な非
駆動（発光）は回避できるものの、所望のパルス幅が得
られなくなってしまう場合もあり得る。これに対し、実
施形態２では、自チャンネルが他チャンネルに悪影響を
与えるスイッチング時のみにＬＰＦを介したスイッチン
グ制御信号を印可することで、実施形態１で生じてしま
う、クロストークの影響を考慮しなくても良い立ち上が
り、立ち下がりに関してはＬＰＦを介さずにスイッチ制
御信号を印可することで、ＬＰＦの時定数τを大きく設
定したときにも、負荷が非駆動（発光）に陥ることなく
所望のパルス幅を得ることができる。
【００３４】以上説明した実施形態１、２に用いる負荷
としては、例えば、電子源、特に、表面伝導型電子放出
素子（Surface Conduction Emitter：ＳＣＥ）を用いる
ことができる。
としては、例えば、電子源、特に、表面伝導型電子放出
素子（Surface Conduction Emitter：ＳＣＥ）を用いる
ことができる。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
特性を向上させることができる駆動回路を提供できる。
特性を向上させることができる駆動回路を提供できる。
【図１】本発明の実施形態１の駆動回路の構成を示す図
である。
である。
【図２】本発明の実施形態２の駆動回路の構成を示す図
である。
である。
【図３】本発明の実施形態２の駆動回路で用いる真理値
表を示す図である。
表を示す図である。
【図４】本発明の実施形態２の駆動回路内のスイッチ部
分の詳細構成を示す図である。
分の詳細構成を示す図である。
【図５】従来の駆動回路を示す図である。
１ 第１の電源 ２ 第２の電源 ３〜５ スイッチングＮＭＯＳトランジスタ ６〜８ 電流源 ９〜１１ 負荷 １２〜１４ 制御信号入力端子 １５〜１６ 寄生容量 １７〜１９、２９ ローパスフィルタ ２０〜２２、３０ スイッチ ２３、２７ ＩＮＶ回路 ２４〜２８、３１〜３２ ＮＡＮＤ回路
Claims (13)
- 【請求項１】 負荷を駆動する複数のチャンネルを有す
る駆動回路であって、 前記複数のチャンネル各々は、 第１端子が第１電流源に接続され、第２端子が第２電流
源に接続されたスイッチングトランジスタと、 前記スイッチングトランジスタの第１端子に接続され、
該スイッチングトランジスタのＯＮ／ＯＦＦに応じて駆
動する負荷と、 前記スイッチングトランジスタの第３端子に接続される
フィルタとを備えることを特徴とする駆動回路。 - 【請求項２】 前記第１端子、前記第２端子、前記第３
端子は、それぞれ、前記スイッチングトランジスタのド
レイン端子、ソース端子、ゲート端子であることを特徴
とする請求項１に記載の駆動回路 - 【請求項３】 前記スイッチングトランジスタは、ＭＯ
Ｓトランジスタであることを特徴とする請求項１に記載
の駆動回路。 - 【請求項４】 前記フィルタは、ローパスフィルタであ
ることを特徴とする請求項１に記載の駆動回路。 - 【請求項５】 前記負荷は、電子源であることを特徴と
する請求項１に記載の駆動回路。 - 【請求項６】 前記電子源は、表面伝導型電子放出素子
であることを特徴とする請求項５に記載の駆動回路。 - 【請求項７】 負荷を駆動する複数のチャンネルを有す
る駆動回路であって、 前記複数のチャンネル各々は、 第１端子が第１電流源に接続され、第２端子が第２電流
源に接続されたスイッチングトランジスタと、 前記スイッチングトランジスタの第１端子に接続され、
該スイッチングトランジスタのＯＮ／ＯＦＦに応じて駆
動する負荷と、 一端に前記スイッチングトランジスタの第３端子に接続
され、他端に第１信号線と、第２信号線に接続されるス
イッチと、 前記第１信号線に接続されるフィルタとを備えることを
特徴とする駆動回路。 - 【請求項８】 前記第１端子、前記第２端子、前記第３
端子は、それぞれ、前記スイッチングトランジスタのド
レイン端子、ソース端子、ゲート端子であることを特徴
とする請求項７に記載の駆動回路 - 【請求項９】 前記スイッチングトランジスタは、ＭＯ
Ｓトランジスタであることを特徴とする請求項７に記載
の駆動回路。 - 【請求項１０】 前記複数のチャンネルの内、注目チャ
ンネルの負荷がＯＮからＯＦＦにスイッチングし、かつ
隣接するチャンネルの負荷が全てＯＦＦの場合、前記ス
イッチは、前記第１信号線を選択することを特徴とする
請求項７に記載の駆動回路。 - 【請求項１１】 前記フィルタは、ローパスフィルタで
あることを特徴とする請求項７に記載の駆動回路。 - 【請求項１２】 前記負荷は、電子源であることを特徴
とする請求項７に記載の駆動回路。 - 【請求項１３】 前記電子源は、表面伝導型電子放出素
子であることを特徴とする請求項１２に記載の駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4719999A JP2000250470A (ja) | 1999-02-24 | 1999-02-24 | 駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4719999A JP2000250470A (ja) | 1999-02-24 | 1999-02-24 | 駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000250470A true JP2000250470A (ja) | 2000-09-14 |
Family
ID=12768474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4719999A Withdrawn JP2000250470A (ja) | 1999-02-24 | 1999-02-24 | 駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000250470A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005004190A (ja) * | 2003-05-16 | 2005-01-06 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリックス型表示装置 |
-
1999
- 1999-02-24 JP JP4719999A patent/JP2000250470A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005004190A (ja) * | 2003-05-16 | 2005-01-06 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリックス型表示装置 |
| JP4703131B2 (ja) * | 2003-05-16 | 2011-06-15 | 東芝モバイルディスプレイ株式会社 | アクティブマトリックス型表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6646469B2 (en) | High voltage level shifter via capacitors | |
| US9154125B2 (en) | Method of controlling an IGBT and a gate driver | |
| JP4917571B2 (ja) | 分散されたゲートドライバを備えた電源集積回路及びｍｏｓトランジスタを駆動するための方法 | |
| EP0332301A2 (en) | Time variant drive for use in integrated circuits | |
| JPH08228141A (ja) | 出力バッファ回路 | |
| JPH06103837B2 (ja) | トライステ−ト形出力回路 | |
| US5010256A (en) | Gate output driver using slew-rate control | |
| JPH0154890B2 (ja) | ||
| JP2000250470A (ja) | 駆動回路 | |
| EP0468209B1 (en) | Single-drive level shifter, with low dynamic impedance | |
| JPH03232316A (ja) | スパイク電流を減少させたｃｍｏｓスイッチドライバ | |
| JPH0974345A (ja) | 絶縁ゲート半導体素子の駆動回路 | |
| JP2000307397A (ja) | ハイサイドスイッチ回路 | |
| KR100304262B1 (ko) | 액정표시장치의전압공급장치및전압시퀀스제어방법 | |
| JP3214462B2 (ja) | 半導体集積回路 | |
| JP2853280B2 (ja) | 出力回路 | |
| JP2815434B2 (ja) | 出力回路装置 | |
| JPS58103230A (ja) | スイツチング回路 | |
| JP3292114B2 (ja) | 電圧駆動型トランジスタの駆動装置 | |
| JP2003032090A (ja) | セレクタ回路 | |
| JPH0832421A (ja) | 遅延論理回路素子 | |
| JP2858503B2 (ja) | Ｍｏｓ型半導体集積回路 | |
| US4845442A (en) | High speed current limiting sense amplifier | |
| JPH08221142A (ja) | 液晶駆動用電源回路 | |
| KR200266020Y1 (ko) | 저잡음출력버퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |