JP2000235965A - 研磨方法 - Google Patents

研磨方法

Info

Publication number
JP2000235965A
JP2000235965A JP11036020A JP3602099A JP2000235965A JP 2000235965 A JP2000235965 A JP 2000235965A JP 11036020 A JP11036020 A JP 11036020A JP 3602099 A JP3602099 A JP 3602099A JP 2000235965 A JP2000235965 A JP 2000235965A
Authority
JP
Japan
Prior art keywords
polishing
hydrofluoric acid
metal film
film
liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11036020A
Other languages
English (en)
Other versions
JP3033574B1 (ja
Inventor
Toru Kubo
亨 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11036020A priority Critical patent/JP3033574B1/ja
Priority to US09/503,955 priority patent/US6316364B1/en
Priority to KR10-2000-0006739A priority patent/KR100390204B1/ko
Application granted granted Critical
Publication of JP3033574B1 publication Critical patent/JP3033574B1/ja
Publication of JP2000235965A publication Critical patent/JP2000235965A/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】埋め込み配線やプラグ等を形成する際のCMP
工程において、エロージョンやディッシングの発生を防
止すること。 【解決手段】シリコン基板1上に設けられたシリコン酸
化膜3に凹部を形成し、バリアメタル膜4、銅めっき膜
5をこの順で成膜する。次いでCMP研磨により平坦化
を行う。一定時間研磨を行いバリアメタル膜4の露出し
た時点でフッ酸含有液を供給する。フッ酸含有液として
は、バッファードフッ酸等を用いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、埋め込み配線やス
ルーホールを備えた半導体装置の製造プロセスの途中段
階においてウエハ表面を平坦化する化学機械的研磨(C
MP; ChemicalMechanical Polishing)研磨方法とそ
れに用いる研磨液に関するものである。
【0002】
【従来の技術】多層配線をもつ半導体集積回路装置で
は、基板上に下層配線を形成し、その上に絶縁膜を形成
し、その絶縁膜には下層配線と上層配線との間の接続を
行なうために接続孔を形成した後、絶縁膜上に金属膜を
堆積し、その金属膜をリソグラフィ工程とエッチング工
程によりパターン化することにより上層配線を形成す
る。その際、下層の配線が存在することにより絶縁膜の
表面は凹凸を有しており、そのままの状態で上層配線を
形成すると種々の弊害が生じる。すなわち、上層配線形
成のためのリソグラフィ工程を、凹凸金属膜に対して行
なわなければならないため、微細なパターンを形成する
のが難しくなる。また、絶縁膜にリークのおそれが生じ
たり、上層配線が切断するなどの不都合が生じることが
ある。そのため、上層配線を形成する下地となる絶縁膜
表面はできるだけ平坦化されていることが好ましい。
【0003】そのような平坦化技術の1つとして、化学
的機械的研磨(Chemical Mechanical Polishing ;CM
P)が広く利用されている。以下、CMPを用いた従来
の埋め込み配線の形成方法について、図4を参照して説
明する。
【0004】まず図4(a)に示すように、シリコン基
板1上にシリコン窒化膜2(膜厚100nm)およびシ
リコン酸化膜3(膜厚1000nm)をこの順で形成
し、ついでシリコン酸化膜3中にシリコン窒化膜2に到
達する複数のホールをドライエッチングにより形成す
る。
【0005】次に図4(b)に示すように、全面にTa
およびTaNからなるバリアメタル膜4をスパッタリン
グ法により堆積する。膜厚は20nmとする。つづいて
この上に、銅めっきを成長させるための銅からなるシー
ド金属膜をスパッタリング法により堆積する(不図
示)。つづいて基板を液温約25℃の硫酸銅水溶液に浸
漬し、銅めっき膜5を電解めっき法により形成する。銅
めっき膜5の膜厚は平坦部で900nm程度とする。こ
の状態を図4(b)に示す。
【0006】以上のようにしてめっきを施した基板につ
いて、300℃で30分程度、アニールを行った。これ
により銅のグレインサイズが大きくなり抵抗値が低下す
る。
【0007】次にCMPにより銅めっき膜5を研磨して
基板表面を平坦化する。CMPは、通常、図5に示すよ
うな研磨装置を用いて行う。図中、ウエハ10とは、上
述のようにして基板1表面に成膜がなされたものをい
う。ウエハ10は、ウエハキャリア11下面に設置され
る。ウエハ10の成膜面を研磨パッド12に接触させな
がら、ウエハキャリア11と研磨パッド12の両方を一
定速度で回転させる。ウエハ10と研磨パッド12の間
には、ポンプ15により供給口13から研磨液14が供
給される。
【0008】研磨液14としては、一般に、アルミナ粒
子やシリカ粒子等の研磨材を分散させたスラリーが使用
される。通常、研磨の進行に応じて、金属研磨用スラリ
ーと絶縁膜研磨用スラリーが併用される。金属膜と絶縁
膜の研磨速度が大きく異なるため、露出面の種類に応じ
て研磨液の種類を変更しなければ充分な平坦性が得られ
にくいからである。たとえば、図4(b)の段階では金
属研磨用スラリーが用いられ、図4(c)〜(d)の段
階では絶縁膜研磨用スラリーが用いられる。
【0009】研磨液14の選択については、従来から種
々の提案がなされており、特開平8−124886号公
報には、はじめに金属性研磨液とし、次いで中性研磨液
として、最後に絶縁膜用アルカリ性研磨液に切り替える
方法が示されている。また特開平8−139060号公
報には、酸性研磨液を用いて金属膜を研磨後、アルカリ
性研磨液を用いて絶縁膜を研磨する方法が示されてい
る。このようにウエハの表面状態に応じて研磨液の種類
を適宜に選択することにより、簡略なプロセスで平坦化
を行うことが可能となる。
【0010】その後、一定時間研磨を続け、図4(d)
に示す状態とし、埋め込み配線を完成する。
【0011】
【発明が解決しようとする課題】しかしながら上記従来
技術は以下の問題を有していた。
【0012】第一の課題は、金属埋め込み部において、
ディッシングが発生することである。図4(c)のCM
P工程においては、シリコン酸化膜3上のバリアメタル
膜4が残存しないように研磨時間を充分にとる必要があ
る。ここで、バリアメタル膜4と比較して銅めっき膜5
の研磨速度はきわめて大きく、たとえばバリアメタル膜
として一般的に使用されるTa系金属と比較すると銅の
CMP研磨速度は、通常、30倍以上となる。このため
図4(c)のようにバリアメタル膜4が露出した後の工
程において銅めっき膜5の研磨がバリアメタル膜4の研
磨よりも過剰に進行し、図7のように金属膜3中央部が
凹んだ形状となる。この現象をディッシング(Dishin
g)という。絶縁膜3上のバリアメタル膜4はほぼ完全
に除去しなければならないため、一定程度のオーバー研
磨を行う必要があることから、通常、一定程度のディッ
シングが生じることとなる。このようなCu層のディッ
シングが生じると局所的に抵抗が増加するという問題が
発生する。また、エレクトロマイグレーションを引き起
こし、素子の信頼性を損なう場合もある。
【0013】第二の課題は、エロージョンが発生するこ
とである。上述のように図4(c)のCMP工程では一
定のオーバー研磨時間をとる必要がある。ここで、バリ
アメタル膜4やシリコン酸化膜3と比較して銅めっき膜
5の研磨速度はきわめて大きく、銅めっき膜の研磨がよ
り速く進行する。このためバリアメタル膜4露出後のC
MP工程においては配線密集部と配線孤立部とでCMP
の進行速度が異なってくる。すなわち、銅めっき膜5の
埋め込み部が多く存在する配線密集部では、銅めっき膜
5の埋め込み部があまり存在しない配線孤立部に比べ、
バリアメタル膜4やシリコン酸化膜3に加わる圧力が相
対的に高くなる。このため配線密集部でCMPが過剰に
進行し、図4(d)のように表面が凹んでしまうのであ
る。この現象をエロージョン(Erosion)という。
【0014】上記のようにエロージョンが発生すると基
板表面の平坦性が悪化する。平坦性の悪化は多層構造と
した場合にさらに顕著となり、配線部の短絡等が生じる
等の問題を引き起こす。また埋め込み配線を形成した場
合においては、断面積が小さくなり配線抵抗が大きくな
るという問題がある。
【0015】以上のようにエロージョンやディッシング
は金属とバリアメタル膜あるいは絶縁膜との研磨速度の
差に起因して発生するが、実際の製造プロセスにおいて
は、これ以外のプロセス上の要因によって一層促進され
る。この点について以下、説明する。
【0016】図6は、研磨液を供給したときのウエハ表
面の状態を示す図である。ウエハと研磨パッドは同程度
の速度で同方向に回転している。このような状態で研磨
を行うと、ウエハの外周部は内周部に比べ周速度が大き
いため、単位時間当たりにより多くのパッド面と接する
こととなる。このため外周部の方が内周部よりも研磨が
過剰に進行しやすくなる。また、ウエハ表面の研磨液の
分布についても外周部と内周部で不均一が生じる。研磨
パッドに滴下された研磨液はウエハ外周部から内周部に
向かって移動しウエハ全面に行き渡っていくが、この過
程を考慮すると、研磨液の時間平均濃度は外周部の方が
内周部よりも高くなる。このことも外周部の方が内周部
よりも研磨が過剰に進行させる要因となる。さらに、表
面に金属膜や絶縁膜が形成されたウエハは、これらの膜
の形成された面の側に反った状態となる。このため研磨
に際しウエハを研磨パッド12に押しつけたとき、反り
が一定程度残存し、外周部がより研磨されやすくなる。
【0017】以上のように、プロセス上の要因によって
外周部の方が内周部よりも研磨が過剰に進行しやすくな
るため、ウエハ面内の全体について平坦化を完了させる
にはオーバー研磨時間をより長くとらざるを得ないこと
となる。このためエロージョンやディッシングがより顕
著になるのである。
【0018】本発明は上記課題を解決するためになされ
たものであって、埋め込み配線やプラグ等を形成する際
のCMP工程において、エロージョンやディッシングの
発生を防止することを目的とする。
【0019】
【課題を解決するための手段】上記課題を解決する本発
明によれば、ウエハ表面に絶縁膜を形成し、該絶縁膜の
所定箇所に凹部を設け、全面にバリアメタル膜、および
金属膜をこの順で形成した後、該ウエハ表面に研磨パッ
ドを荷重をかけて接触させ、ウエハと研磨パッドの少な
くとも一方を回転させてウエハ表面を平坦化する研磨方
法において、前記ウエハ表面に対し、研磨開始から所定
時間経過前までの間、第一の研磨液を供給し、所定時間
経過後、フッ酸を含有する第二の研磨液を供給すること
を特徴とする研磨方法が提供される。
【0020】この研磨方法では、所定時間経過後、フッ
酸を含有する第二の研磨液を供給している。フッ酸はバ
リアメタル膜や絶縁膜を溶解する。一方、銅等のイオン
化傾向の低い貴金属に対しては溶解作用を示さない。し
たがってバリアメタル膜や絶縁膜、金属膜が露出した状
態のときにフッ酸を含有する第二の研磨液を供給する
と、バリアメタル膜や絶縁膜が選択的に溶解・除去され
る。このため、バリアメタル膜や絶縁膜と金属膜との間
の研磨速度の差に起因して生じるエロージョンやディッ
シングを有効に防止できるのである。
【0021】前述したように、金属膜研磨用の研磨液と
して酸性のものを用いる技術についてはすでに知られて
いる。これに対し本発明の研磨方法は、フッ酸を用い、
バリアメタル膜や絶縁膜を選択的に溶解させることによ
りエロージョンやディッシングを防止している。本発明
者は、酸として特にフッ酸系の液を用いることにより上
記作用が発現するとの知見を得、かかる知見に基づいて
本発明を完成したものである。たとえばバリアメタル膜
として広く利用されているTa系の金属は、薬液に対す
る耐性がきわめて高く、フッ酸や発煙硫酸、高濃度アル
カリ液等、限られた液にしか溶解しないことが確認され
た。本発明者は、この中からCMPプロセスに適用可能
なものを検討し、フッ酸系の薬液が好適に使用できるこ
とを見いだしたものである。
【0022】なお、上記の研磨方法における第一の研磨
液および第二の研磨液としては、たとえばアルミナ粒子
やシリカ粒子等の研磨材を分散させたスラリーが用いら
れる。第二の研磨液がフッ酸を含有するものであればよ
く、その他の成分については特に制限がない。
【0023】また本発明によれば、ウエハ表面に絶縁膜
を形成し、該絶縁膜の所定箇所に凹部を設け、全面にバ
リアメタル膜、および金属膜をこの順で形成した後、該
ウエハ表面に研磨パッドを荷重をかけて接触させ、ウエ
ハ表面に研磨液を供給しながらウエハと研磨パッドの少
なくとも一方を回転させてウエハ表面を平坦化する研磨
方法において、研磨開始から所定時間経過後、ウエハ表
面にフッ酸含有液を供給することを特徴とする研磨方法
が提供される。
【0024】上記の研磨方法における研磨液としては、
たとえばアルミナ粒子やシリカ粒子等の研磨材を分散さ
せたスラリーが用いられ、その成分については特に制限
がない。一方、フッ酸含有液は研磨液とは異なるもので
あって、研磨材を含まないものが好ましく用いられる。
【0025】この研磨方法では、上述した効果、すなわ
ちフッ酸の有するバリアメタル膜や絶縁膜の溶解作用に
よるエロージョン・ディッシングの防止効果に加え、以
下の効果が得られる。
【0026】すなわち、フッ酸含有液を研磨液と独立に
添加できるため、バリアメタル膜の種類や膜厚に応じて
フッ酸含有液の添加量を適宜に調整でき、プロセス毎の
管理が可能となる。図2は本発明の研磨方法に用いられ
る研磨装置の一例を示したものである。図のように、バ
リアメタル膜を溶解させるフッ酸含有液16の供給は、
研磨を進行させる研磨液14とは独立に制御される。し
たがって、バリアメタル膜と金属膜の研磨比や各膜の膜
厚等を考慮して研磨液14とフッ酸含有液16の添加比
を最適に調整でき、一層良好な平坦性を得ることができ
る。
【0027】また、上記研磨方法において、フッ酸含有
液を研磨材を含まない液、たとえばフッ酸水溶液とすれ
ば、以下のような効果がさらに得られる。
【0028】第一に、研磨液の種類を単一種類とするこ
とができる。研磨液は一般に高価であり、できるだけ少
ない種類の研磨液とすることが好ましい。本発明は、フ
ッ酸含有液を研磨液とは独立に添加できるので、フッ酸
含有液の添加量や添加時期を適宜に調整することによ
り、単一の研磨液で多様なCMPプロセスに対応するこ
とが可能となる。
【0029】第二に、マイクロスクラッチを防止できる
という効果が得られる。通常のCMPでは、バリアメタ
ル膜が除去され絶縁膜が露出した後の研磨工程におい
て、研磨液に含まれる研磨材により絶縁膜表面に小さな
傷が発生する。マイクロスクラッチが発生すると、後工
程のリソグラフィの目合わせが困難となる。また、次工
程で成長させた配線用金属がマイクロスクラッチ内に残
存し、回路がショートする危険性がある。
【0030】また本発明によれば、ウエハ表面に絶縁膜
を形成し、該絶縁膜の所定箇所に凹部を設け、全面にバ
リアメタル膜、および金属膜をこの順で形成した後、ウ
エハ表面を研磨パッドを用いて研磨する際に用いられる
研磨液であって、フッ酸を含有することを特徴とする研
磨液が提供される。
【0031】この研磨液によれば、前述したようにバリ
アメタル膜や絶縁膜を選択的に溶解・除去することがで
き、バリアメタル膜や絶縁膜と金属膜との間の研磨速度
の差に起因して生じるエロージョンやディッシングを有
効に防止できる。
【0032】
【発明の実施の形態】本発明における第二の研磨液ある
いはフッ酸含有液は、バッファードフッ酸、希フッ酸、
または過酸化水素とフッ酸の混合液を含むことが好まし
い。このような種類の液はバリアメタル膜や絶縁膜に対
し良好な溶解性を示し、ディッシングやエロージョンを
有効に防止できる。ここでバッファードフッ酸とは、フ
ッ酸を含有する緩衝液をいい、たとえばフッ酸とフッ化
アンモニウムの混合液などをいう。
【0033】本発明において、第二の研磨液あるいはフ
ッ酸含有液のフッ酸濃度は、好ましくは1〜50重量
%、さらに好ましくは10〜30重量%とする。このよ
うにすることによってバリアメタル膜や絶縁膜の溶解作
用が高まり、ディッシングやエロージョンをさらに有効
に防止できる。
【0034】本発明におけるバリアメタル膜は、金属膜
が絶縁膜中を拡散することを防止するために設けられる
膜である。具体的には、Ta、TaN、Ti、TiN、
W、WNあるいはこれらの積層膜が用いられる。バリア
メタル膜は、PVD、CVD等の方法によって形成する
ことができる。
【0035】本発明は、バリアメタル膜がTa含有膜ま
たはTi含有膜であるとき、特にTaおよび/またはT
aNを含むときに一層顕著な効果を発揮する。これらの
膜はバリアメタル膜として広く利用され、特にTaやT
aNは、高いバリア性を示すことから、銅等の埋め込み
金属膜のバリアメタル膜として好適に使用される。とこ
ろがこれらの膜は硬度が高くCMP研磨がされにくいた
め、ディッシングやエロージョンが生じやすいという問
題を併せ持っていた。本発明によればこのような問題が
解消されるので、上記材料からなるバリアメタル膜の優
れたバリア性等を充分に生かすことができる。
【0036】本発明において、金属膜の材料は、銅、
銀、またはこれらの合金からなることが好ましく、特
に、銅や銅合金からなる銅系金属が好ましい。これらの
金属材料は、低抵抗であって、かつエレクトロマイグレ
ーション等の問題が少ないからである。金属膜の形成方
法は特に制限がなく、めっき法、CVD法、スパッタリ
ング法等が挙げられる。めっき法による場合は、シード
金属膜形成後、めっき処理を行うことにより形成しても
よい。
【0037】本発明の研磨方法において、フッ酸を含有
する第二の研磨液またはフッ酸含有液を供給する時期
は、バリアメタル膜の露出した時点とすることが好まし
く、ウエハ又は研磨パッドの回転トルクが所定のレベル
に達した後とすることが好ましい。CMPの前半におい
ては金属膜が研磨されるが、所定時間経過すると、バリ
アメタル膜が露出する。このとき、金属膜とバリアメタ
ル膜の硬度の違いにより回転トルクが変化するので、こ
の時点でフッ酸含有液等を供給することが好ましい。こ
れによりバリアメタル膜の溶解が進み、ディッシングや
エロージョンを有効に防止できる。
【0038】本発明において「凹部」とは、埋め込み配
線やプラグを形成するための孔または溝をいう。凹部に
は、銅などの金属膜が埋め込まれ、埋め込み配線やプラ
グが形成される。凹部の幅は、たとえば0.1〜1μm
程度である。
【0039】本発明における絶縁膜としては、従来から
用いられているシリコン酸化膜やシリコン窒化膜の他、
SOG(Spin On Glass)膜等の低誘電率材料を用いる
ことができる。ここでSOG膜の種類は特に限定され
ず、無機SOG膜、有機SOG膜、HSQ(Hydrogen S
ilisesquioxane)膜等を用いることができる。
【0040】SOG膜、特にHSQ膜、有機SOG膜
は、誘電率、ガス発生性などの性能のバランスに優れ、
層間絶縁膜として好ましく用いることができる。ところ
が、これらの材料はCMPによる研磨速度が大きいた
め、エロージョンやマイクロスクラッチが発生しやすい
という問題を有していた。本発明によれば、エロージョ
ンの問題を回避しつつ上記材料の優れた特性を利用する
ことができる。
【0041】本発明はバリアメタル膜と金属膜の研磨速
度の相違によるディッシングやエロージョンを防止する
ものである。したがって本発明の適用範囲は、バリアメ
タル膜と金属膜の研磨速度が問題となるような形態であ
れば特に制限されず、埋め込み配線の形成プロセスのほ
か、層間接続プラグの形成プロセス等に広く適用するこ
とができる。たとえばコンタクトホール内にTi/Ti
NやWN等のバリアメタル膜を形成し、その上にW(タ
ングステン)を形成後、CMPを行うプロセスに適用で
きる。また、ビアホール内にTa等のバリアメタル膜を
形成し、その上に銅膜を形成後、CMPを行うプロセス
にも適用できる。
【0042】
【実施例】本実施例について、図1を参照して説明す
る。
【0043】まず図1(a)に示すように、シリコン基
板1上にシリコン窒化膜2(膜厚100nm)およびシ
リコン酸化膜3(膜厚1000nm)をこの順で形成
し、ついで、ドライエッチングによりシリコン窒化膜2
に到達した複数のホールを所定箇所に形成した。図に示
すように、配線密集部と配線孤立部とが設けられる。こ
こで、配線密集部とは、複数の凹部が、凹部の幅の1〜
3倍程度の間隔をもって配置されている領域をいい、特
に、3以上の凹部が、それらの幅と同程度の間隔をもっ
て配置されている領域をいう。
【0044】次に図1(b)に示すように、全面にTa
Nからなるバリアメタル膜4をスパッタリング法により
堆積した。膜厚は20nmとした。つづいてこの上に、
銅めっきを成長させるための銅からなるシード金属膜を
スパッタリング法により堆積した(不図示)。つづいて
基板を液温約25℃の硫酸銅水溶液に浸漬し、銅からな
る銅めっき膜5を電解めっき法により形成した。ここで
銅めっき膜5の膜厚は平坦部で900nm程度とした。
この状態を図1(b)に示す。
【0045】以上のようにしてめっきを施した基板につ
いて、300℃で30分程度、アニールを行った。これ
によりグレインサイズが大きくなり抵抗値が低下する。
【0046】アニール後、CMPを行った。CMPは図
2に示す研磨装置を用いて行った。図中、ウエハ10と
は、上述のようにして基板1表面に成膜がなされたもの
をいう。上述のように成膜されたウエハ10は、ウエハ
キャリア11下面に設置される。ウエハ10の表面を研
磨パッド12に接触させながら、ウエハキャリア11と
研磨パッド12の両方を一定速度で回転させる。ウエハ
10と研磨パッド12の間に、ポンプ15により供給口
13から研磨液14が供給される。研磨液としては、過
酸化水素水、硝酸鉄を含む溶液にアルミナ粒子を加えた
溶液を用いた。研磨圧力は約3〜5psiとした。
【0047】一定時間研磨を続けると、CMPの回転ト
ルクが上昇した。このとき、基板の断面構造は図1
(c)に示す状態となっている。すなわち、絶縁膜平坦
部上の銅めっき膜5が除去され、バリアメタル膜4が露
出した状態となっている。バリアメタル膜4を構成する
TaNは、銅めっき膜5を構成する銅よりも硬くCMP
による研磨がされにくい。このため図1(c)のように
TaNが露出した状態となると回転トルクが上昇するの
である。
【0048】回転トルクが上昇した時点で、図2の供給
口13から、ウエハ10と研磨パッド12の間にバッフ
ァードフッ酸16を供給した。図3は、研磨液を供給し
たときのウエハ表面の状態を示す図である。供給口13
から研磨液14およびバッファードフッ酸16が、別個
のポンプにより供給されている。
【0049】その後、所定時間研磨を続けることによ
り、図1(d)に示すような埋め込み配線構造を完成し
た。CMPの終点は、CMPの回転トルクの変化を検知
する方法を用いて決定した。
【0050】完成した半導体装置について表面平坦性を
AFM(Atomic Force Micro scope)や触針式の3次元
プロファイラを用いて評価したところ、本実施例により
作製された半導体装置の表面はきわめて良好に平坦化さ
れていることが確認された。
【0051】
【発明の効果】以上説明したように本発明によれば、研
磨開始後の所定時期にフッ酸含有液をウエハ表面に供給
するため、ディッシングやエロージョンを有効に防止で
きる。また、研磨材を含まないフッ酸含有液を用いれ
ば、酸化膜表面のマイクロスクラッチの発生を防止する
ことができる。
【図面の簡単な説明】
【図1】本発明の研磨方法の工程断面図である。
【図2】本発明に用いられるCMP研磨装置の概略図で
ある。
【図3】本発明の研磨方法において研磨液を供給したと
きのウエハ表面状態を示す図である。
【図4】従来の研磨方法の工程断面図である。
【図5】従来の研磨方法に用いられるCMP研磨装置の
概略図である。
【図6】従来の研磨方法において研磨液を供給したとき
のウエハ表面状態を示す図である。
【図7】ディッシング発生状態を示す図である。
【符号の説明】
1 シリコン基板 2 シリコン窒化膜 3 シリコン酸化膜 4 バリアメタル膜 5 銅めっき膜 10 ウエハ 11 ウエハキャリア 12 研磨パッド 13 供給口 14 研磨液 15 ポンプ 16 バッファードフッ酸
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成11年12月9日(1999.12.
9)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 研磨方法
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0030
【補正方法】削除
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0031
【補正方法】削除

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】 ウエハ表面に絶縁膜を形成し、該絶縁膜
    の所定箇所に凹部を設け、全面にバリアメタル膜、およ
    び金属膜をこの順で形成した後、該ウエハ表面に研磨パ
    ッドを荷重をかけて接触させ、ウエハと研磨パッドの少
    なくとも一方を回転させてウエハ表面を平坦化する研磨
    方法において、前記ウエハ表面に対し、研磨開始から所
    定時間経過前までの間、第一の研磨液を供給し、所定時
    間経過後、フッ酸を含有する第二の研磨液を供給するこ
    とを特徴とする研磨方法。
  2. 【請求項2】 前記第二の研磨液が、バッファードフッ
    酸、希フッ酸、または過酸化水素とフッ酸の混合液を含
    むことを特徴とする請求項1に記載の研磨方法。
  3. 【請求項3】 前記第二の研磨液のフッ酸濃度が、1〜
    50重量%であることを特徴とする請求項1または2に
    記載の研磨方法。
  4. 【請求項4】 ウエハ表面に絶縁膜を形成し、該絶縁膜
    の所定箇所に凹部を設け、全面にバリアメタル膜、およ
    び金属膜をこの順で形成した後、該ウエハ表面に研磨パ
    ッドを荷重をかけて接触させ、ウエハ表面に研磨液を供
    給しながらウエハと研磨パッドの少なくとも一方を回転
    させてウエハ表面を平坦化する研磨方法において、研磨
    開始から所定時間経過後、ウエハ表面にフッ酸含有液を
    供給することを特徴とする研磨方法。
  5. 【請求項5】 前記フッ酸含有液は研磨材を含まないこ
    とを特徴とする請求項4に記載の研磨方法。
  6. 【請求項6】 研磨液として単一種類の研磨液を使用す
    ることを特徴とする請求項4または5に記載の研磨方
    法。
  7. 【請求項7】 前記フッ酸含有液が、バッファードフッ
    酸、希フッ酸、または過酸化水素とフッ酸の混合液を含
    むことを特徴とする請求項4乃至6いずれかに記載の研
    磨方法。
  8. 【請求項8】 前記フッ酸含有液のフッ酸濃度が、1〜
    50重量%であることを特徴とする請求項4乃至7いず
    れかに記載の研磨方法。
  9. 【請求項9】 前記バリアメタル膜がTa含有膜または
    Ti含有膜であることを特徴とする請求項1乃至8いず
    れかに記載の研磨方法。
  10. 【請求項10】 前記バリアメタル膜がTaおよび/ま
    たはTaNからなることを特徴とする請求項1乃至9い
    ずれかに記載の研磨方法。
  11. 【請求項11】 前記金属膜が銀または銅であることを
    特徴とする請求項1乃至10いずれかに記載の研磨方
    法。
  12. 【請求項12】 ウエハ表面に絶縁膜を形成し、該絶縁
    膜の所定箇所に凹部を設け、全面にバリアメタル膜、お
    よび金属膜をこの順で形成した後、ウエハ表面を研磨パ
    ッドを用いて研磨する際に用いられる研磨液であって、
    フッ酸を含有することを特徴とする研磨液。
  13. 【請求項13】 前記バリアメタル膜がTa含有膜また
    はTi含有膜であることを特徴とする請求項12に記載
    の研磨液。
  14. 【請求項14】 前記バリアメタル膜がTaおよび/ま
    たはTaNを含むことを特徴とする請求項12または1
    3に記載の研磨液。
  15. 【請求項15】 前記金属膜が銀または銅であることを
    特徴とする請求項12乃至14いずれかに記載の研磨
    液。
  16. 【請求項16】 バッファードフッ酸、希フッ酸、また
    は過酸化水素とフッ酸の混合液を含むことを特徴とする
    請求項12乃至15いずれかに記載の研磨液。
  17. 【請求項17】 フッ酸含有率が1〜50重量%である
    ことを特徴とする請求項12乃至16いずれかに記載の
    研磨液。
JP11036020A 1999-02-15 1999-02-15 研磨方法 Expired - Fee Related JP3033574B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11036020A JP3033574B1 (ja) 1999-02-15 1999-02-15 研磨方法
US09/503,955 US6316364B1 (en) 1999-02-15 2000-02-14 Polishing method and polishing solution
KR10-2000-0006739A KR100390204B1 (ko) 1999-02-15 2000-02-14 연마방법 및 연마액

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11036020A JP3033574B1 (ja) 1999-02-15 1999-02-15 研磨方法

Publications (2)

Publication Number Publication Date
JP3033574B1 JP3033574B1 (ja) 2000-04-17
JP2000235965A true JP2000235965A (ja) 2000-08-29

Family

ID=12458057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11036020A Expired - Fee Related JP3033574B1 (ja) 1999-02-15 1999-02-15 研磨方法

Country Status (3)

Country Link
US (1) US6316364B1 (ja)
JP (1) JP3033574B1 (ja)
KR (1) KR100390204B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002049090A2 (en) * 2000-12-14 2002-06-20 Infineon Technologies North America Corp. Method for polishing dielectric layers using fixed abrasive pads
KR20020093615A (ko) * 2001-06-06 2002-12-16 닛본 덴기 가부시끼가이샤 반도체 장치의 제조 방법
KR100400768B1 (ko) * 2000-12-18 2003-10-08 주식회사 하이닉스반도체 반도체 장치의 금속 배선 형성 방법
US6737348B2 (en) 2001-05-14 2004-05-18 Matsushita Electric Industrial Co., Ltd. Method for forming buried interconnect
JP2004228526A (ja) * 2003-01-27 2004-08-12 Tokyo Electron Ltd 基板処理方法および半導体装置の製造方法
JP2006261261A (ja) * 2005-03-16 2006-09-28 Renesas Technology Corp 化学機械研磨装置および化学機械研磨方法
JP2010098140A (ja) * 2008-10-16 2010-04-30 Dainippon Printing Co Ltd 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
US8637397B2 (en) 2008-10-16 2014-01-28 Dai Nippon Printing Co., Ltd Method for manufacturing a through hole electrode substrate

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3873557B2 (ja) * 2000-01-07 2007-01-24 株式会社日立製作所 半導体装置の製造方法
TW462085B (en) * 2000-10-26 2001-11-01 United Microelectronics Corp Planarization of organic silicon low dielectric constant material by chemical mechanical polishing
KR100640965B1 (ko) * 2004-12-30 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 형성방법
US7935242B2 (en) * 2006-08-21 2011-05-03 Micron Technology, Inc. Method of selectively removing conductive material
US10500691B2 (en) * 2016-08-29 2019-12-10 Ebara Corporation Substrate processing apparatus and substrate processing method
JP6971676B2 (ja) * 2016-08-29 2021-11-24 株式会社荏原製作所 基板処理装置および基板処理方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109332A (ja) 1988-10-19 1990-04-23 Canon Inc 半導体基板の製造方法
US5575885A (en) * 1993-12-14 1996-11-19 Kabushiki Kaisha Toshiba Copper-based metal polishing solution and method for manufacturing semiconductor device
JP3361881B2 (ja) * 1994-04-28 2003-01-07 株式会社東芝 半導体装置とその製造方法
JPH08124886A (ja) 1994-10-26 1996-05-17 Ricoh Co Ltd 半導体装置の研磨方法及び研磨装置
JPH08139060A (ja) 1994-11-04 1996-05-31 Ricoh Co Ltd 半導体装置の製造方法及び化学的機械研磨装置
US5662769A (en) * 1995-02-21 1997-09-02 Advanced Micro Devices, Inc. Chemical solutions for removing metal-compound contaminants from wafers after CMP and the method of wafer cleaning
US5676587A (en) * 1995-12-06 1997-10-14 International Business Machines Corporation Selective polish process for titanium, titanium nitride, tantalum and tantalum nitride
US5968239A (en) * 1996-11-12 1999-10-19 Kabushiki Kaisha Toshiba Polishing slurry
JPH10172969A (ja) 1996-12-06 1998-06-26 Nec Corp 半導体装置の製造方法
US6204169B1 (en) * 1997-03-24 2001-03-20 Motorola Inc. Processing for polishing dissimilar conductive layers in a semiconductor device
JP3371775B2 (ja) * 1997-10-31 2003-01-27 株式会社日立製作所 研磨方法
US6203404B1 (en) * 1999-06-03 2001-03-20 Micron Technology, Inc. Chemical mechanical polishing methods

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002049090A2 (en) * 2000-12-14 2002-06-20 Infineon Technologies North America Corp. Method for polishing dielectric layers using fixed abrasive pads
WO2002049090A3 (en) * 2000-12-14 2003-05-01 Infineon Technologies Corp Method for polishing dielectric layers using fixed abrasive pads
KR100400768B1 (ko) * 2000-12-18 2003-10-08 주식회사 하이닉스반도체 반도체 장치의 금속 배선 형성 방법
US6737348B2 (en) 2001-05-14 2004-05-18 Matsushita Electric Industrial Co., Ltd. Method for forming buried interconnect
KR20020093615A (ko) * 2001-06-06 2002-12-16 닛본 덴기 가부시끼가이샤 반도체 장치의 제조 방법
JP2004228526A (ja) * 2003-01-27 2004-08-12 Tokyo Electron Ltd 基板処理方法および半導体装置の製造方法
WO2004095557A1 (ja) * 2003-01-27 2004-11-04 Tokyo Electron Limited 半導体装置
US7476619B2 (en) 2003-01-27 2009-01-13 Tokyo Electron Limited Semiconductor device
JP2006261261A (ja) * 2005-03-16 2006-09-28 Renesas Technology Corp 化学機械研磨装置および化学機械研磨方法
JP2010098140A (ja) * 2008-10-16 2010-04-30 Dainippon Printing Co Ltd 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
US8637397B2 (en) 2008-10-16 2014-01-28 Dai Nippon Printing Co., Ltd Method for manufacturing a through hole electrode substrate

Also Published As

Publication number Publication date
US6316364B1 (en) 2001-11-13
JP3033574B1 (ja) 2000-04-17
KR100390204B1 (ko) 2003-07-04
KR20000058029A (ko) 2000-09-25

Similar Documents

Publication Publication Date Title
US6743268B2 (en) Chemical-mechanical planarization of barriers or liners for copper metallurgy
JP4095731B2 (ja) 半導体装置の製造方法及び半導体装置
TW529978B (en) Abrasive-free metal CMP in passivation domain
US5954975A (en) Slurries for chemical mechanical polishing tungsten films
US6350694B1 (en) Reducing CMP scratch, dishing and erosion by post CMP etch back method for low-k materials
US6740591B1 (en) Slurry and method for chemical mechanical polishing of copper
US5700383A (en) Slurries and methods for chemical mechanical polish of aluminum and titanium aluminide
US9027821B2 (en) Process for direct bonding two elements comprising copper portions and portions of dielectric materials
JP3033574B1 (ja) 研磨方法
JP2007335890A (ja) 化学・機械的研磨(cmp)中における銅のディッシングを防止するための局部領域合金化
JP3904578B2 (ja) 半導体装置の製造方法
JP2003086548A (ja) 半導体装置の製造方法及びその研磨液
JP4864402B2 (ja) 半導体装置の製造方法
US6443807B1 (en) Polishing process for use in method of fabricating semiconductor device
WO2004030062A1 (ja) 研磨剤組成物、その製造方法及び研磨方法
WO2009070967A1 (fr) Liquide de polissage chimico-mécanique
US6867139B2 (en) Method of manufacturing semiconductor device
JP2001044156A (ja) 半導体装置の製造方法及び化学研磨装置
JP2003077921A (ja) 半導体装置の製造方法
US6461230B1 (en) Chemical-mechanical polishing method
US20220277964A1 (en) Chemical mechanical planarization slurries and processes for platinum group metals
KR19980048378A (ko) 반도체소자의 평탄화방법
US7025661B2 (en) Chemical mechanical polishing process
JP2001203178A (ja) 化学機械研磨方法及び化学機械研磨装置
JP2001144050A (ja) 研磨方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees