JP2000223684A - Ｓｏｉウエハ上に基板コンタクトを形成する方法および半導体デバイス - Google Patents

Ｓｏｉウエハ上に基板コンタクトを形成する方法および半導体デバイス

Info

Publication number
JP2000223684A
JP2000223684A JP2000017676A JP2000017676A JP2000223684A JP 2000223684 A JP2000223684 A JP 2000223684A JP 2000017676 A JP2000017676 A JP 2000017676A JP 2000017676 A JP2000017676 A JP 2000017676A JP 2000223684 A JP2000223684 A JP 2000223684A
Authority
JP
Japan
Prior art keywords
substrate
contact
trench
silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000017676A
Other languages
English (en)
Inventor
Atul Ajmera
アテュール・アジュメラ
Effendi Leobandung
エッフェンディ・レオバンダング
Werner Rausch
ワーナー・ラウシュ
Dominic J Schepis
ドミニク・ジェイ・シーピス
Ghavam G Shahidi
ガヴァン・ジー・シャヒディ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2000223684A publication Critical patent/JP2000223684A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 シリコン・オン・インシュレータ領域を有す
る基板内に基板コンタクトを形成する方法を提供する。 【解決手段】 浅い分離トレンチが、シリコン・オン・
インシュレータ内に形成される。浅い分離トレンチは充
填される。フォトレジスト１７が基板上に付着される。
コンタクト・トレンチが、充填された浅い分離トレン
チ，シリコン・オン・インシュレータ，およびシリコン
・オン・インシュレータ領域の下側のシリコン基板３を
経て、基板内に形成される。コンタクト・トレンチは充
填され、コンタクト・トレンチを充填する材料２１は、
シリコン基板３へコンタクトを形成し、基板３を接地さ
れる。これにより、基板３における静電荷の蓄積の問題
を解決することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、シリコン・オン
・インシュレータ（ＳＯＩ）半導体デバイス、および基
板のシリコン・オン・インシュレータ領域の下側の基板
部分に接触する構造を形成する方法に関する。また、こ
の発明は、この方法により形成された半導体デバイスを
含んでいる。
【０００２】
【従来の技術】絶縁基板上にシリコンを備える構造部を
有する半導体デバイスは、基板からシリコンの上部層
（能動デバイスが形成される）を分離する、酸化物の埋
込み層を有するウェハを含む。従って“シリコン・オン
・インシュレータ（ＳＯＩ）”と呼ばれる。一般的に、
酸化物層の下側の基板部分は、いかなる他の構造へも電
気的に接続されない、言い換えれば、下側の基板はフロ
ーティング状態であるために、通常のチップ動作の際
に、静電荷が基板内に蓄積する。このような静電荷の蓄
積は、ＳＯＩデバイスのバックチャネルをターン・オン
させることがあり、通常のチップ動作を妨げる。静電荷
の蓄積の影響は、チップのスタンドバイ電流の増大，チ
ップの熱暴走，さらに論理回路およびＳＲＡＭ回路の機
能不良をも含む。
【０００３】
【発明が解決しようとする課題】この問題を解決するた
めに、シリコン・オン・インシュレータ基板構造の絶縁
体部分の下側の基板部分に、コンタクトを形成し、基板
部分を接地してきた。現在のところ、一般的に、基板コ
ンタクトは、パッケージング段階で、チップの裏面への
ワイヤボンディングにより作製される。しかし、このよ
うな方法は、余分な工程および余分な材料を必要とす
る。例えば、チップの裏面へのワイヤボンディングは、
個々のチップ１つずつについて行わなければならないの
で費用がかかる。また、ワイヤボンディングは、通常の
パッケージング方法の変更を必要とすることもある。
【０００４】
【課題を解決するための手段】この発明は、チップを形
成する通常の処理方法の際に行うことができる、シリコ
ン・オン・インシュレータ基板の絶縁体部分の下側の基
板領域へコンタクトを形成する方法を提供する。
【０００５】これらおよび他の目的と利点によれば、こ
の発明の態様は、基板コンタクトと、シリコン・オン・
インシュレータ領域とを有する基板を形成する方法を提
供する。この方法は、シリコン・オン・インシュレータ
基板領域内に浅い分離トレンチを形成することを含む。
浅い分離トレンチは、充填される。フォトレジストが、
基板上に付着される。また、この方法は、充填された浅
い分離トレンチ、およびシリコン・オン・インシュレー
タ基板領域を経て、少なくともシリコン・オン・インシ
ュレータ領域の下側のシリコン基板の上部まで延びるコ
ンタクト・トレンチを基板に形成することも含む。コン
タクト・トレンチは充填される。コンタクト・トレンチ
を充填する材料は、シリコン基板へコンタクトを形成す
る。
【０００６】他の態様によれば、この発明は、また、半
導体デバイス構造を提供する。このデバイス構造は、シ
リコン・オン・インシュレータ基板領域を有する基板を
含む。浅いトレンチ分離領域は、基板内に設けられる。
また、デバイスは、分離領域内の浅いトレンチを経て、
シリコン・オン・インシュレータ領域の下側の基板のシ
リコン部分へ延びるコンタクト・トレンチを含む。コン
タクト・トレンチは、下側の基板のシリコン部分へコン
タクトを形成する。
【０００７】この発明のさらに他の目的および利点は、
当業者によれば、後述の詳細な説明から、容易に明らか
になるであろう。詳細な説明においては、この発明の実
施を意図する最良の形態の例示として、この発明の好適
な実施例のみが示され、説明される。この発明は、この
発明から逸脱することなく、他の実施例および異なる実
施例を可能とし、それらの幾つかの詳細は、種々の明ら
かな点で変更できることが理解されるであろう。従っ
て、図面および説明は、制限としてではなく、例示であ
ると見なされるべきである。
【０００８】
【発明の実施の形態】前述したように、この発明は、シ
リコン・オン・インシュレータ基板構造の下側の基板部
分へコンタクトを提供し、およびこのコンタクトを形成
する方法を提供する。この発明は、比較的容易に製造で
き、コストのかからない、基板コンタクトを形成する方
法を提供する。特に、この発明の利点の１つは、この方
法が、浅いトレンチ分離領域を形成するために一般的に
用いられる現在の方法と適合できることである。この発
明は、現在の製造方法の歩留まりに影響せずに、現在の
製造方法と適合できる。特に、他の機能の１つは、この
発明によるコンタクトが、基板コンタクトのためのバイ
アとして働くことができることである。
【０００９】図１は、この発明による構造の実施例を示
す。図１に示される実施例は、２つのデバイス３１，３
３、および基板コンタクト３５を含む。酸化物領域３７
は、デバイス３３の下側にある。基板３９は、ｎ+ 領域
２３を含む。
【００１０】以下この発明による方法の実施例について
説明する。この発明の方法によれば、シリコン・オン・
インシュレータ領域を有する基板が設けられる。上述し
たように、この発明の方法は、基板内に浅いトレンチ分
離領域を形成する方法と適合することができる。従っ
て、図２は、下側の基板３を含む基板１を示す。
【００１１】基板３の上部に、絶縁体領域５が形成され
ている。シリコン基板の場合においては、シリコン・オ
ン・インシュレータ構造の絶縁体部分は、シリコン基板
の酸化部分である。シリコン層７が、基板の酸化物すな
わち絶縁体領域５の上側にある。
【００１２】図２に示される実施例においては、シリコ
ン層７は、浅いトレンチ分離領域を形成するプロセスの
一部としてパターニングされている。窒化物層９が、シ
リコン層７の上側にある。窒化物層９およびシリコン層
７は、共にブランケット層として付着され、一緒にパタ
ーニングされる。窒化物は、ＣＭＰの止め層として用い
ることができる。図２中の点線は、シリコン層のエッチ
ングで除去された部分を示す。
【００１３】浅いトレンチをエッチングして、図２に示
された構造を形成した後に、図２に示された構造を作製
するためにエッチングされた領域内、および基板の上面
の他の露出部分上に、材料を付着することができる。一
般的に、浅い分離トレンチ内、および基板の他の部分上
に付着される材料は、絶縁材料である。このような絶縁
材料の一例は、テトラエチルオルトシリケート（ｔｅｔ
ｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）（ＴＥＯ
Ｓ）酸化物である。
【００１４】浅い分離トレンチの充填を形成する絶縁材
料を付着した後に、トレンチを、浅い分離トレンチの充
填物、およびシリコン・オン・インシュレータ基板構造
の下側の絶縁体を経てエッチングすることができる。コ
ンタクト・トレンチを形成する方法の１つは、浅い分離
トレンチを充填し、基板部分を覆う絶縁材料１５上に、
フォトレジスト層１７を付着することである。図４に示
されるように、フォトレジストを露光し、現像して、コ
ンタクト・トレンチをエッチングするための開口１９を
有するマスクを形成する。
【００１５】コンタクト・トレンチをエッチングするた
めにフォトレジストに形成されたパターンは、コンタク
ト・トレンチが有することが望まれる形状に依存する。
一実施例によれば、図１１，１２に示されるように、２
０で示されるリングが、チップのフィールド領域におけ
るチップ周辺のフォトレジストにパターニングされる。
また、コンタクト構造は、他の形状を有することができ
る。例えば、また図１１に示されるように、２２で示さ
れるコンタクトを、チップの内側に形成することができ
る。このリング構造は、ダイシングした後の汚染からチ
ップを保護することもできる。
【００１６】フォトレジストをパターニングした後に、
コンタクト・トレンチをエッチングすることができる。
導電コンタクトを形成するために、フォトレジストを、
浅い分離トレンチをマスキングしながら、コンタクト・
トレンチをエッチングするためのマスクとして用いるこ
とができる。あらゆる適切なプロセスを、コンタクト・
トレンチをエッチングするために用いることができる。
一実施例によれば、反応性イオンエッチング（ＲＩＥ）
が、コンタクト・トレンチを形成するために用いられ
る。浅い分離トレンチ内への絶縁材料の付着後に、コン
タクト・トレンチをエッチングすることにより酸化物Ｒ
ＩＥプロセスを用いることができる。これはシリコンＲ
ＩＥを行い、その後さらに酸化物ＲＩＥを用いる処理と
は対照的である。
【００１７】図５は、浅い分離トレンチを充填する絶縁
体を経て、およびシリコン・オン・インシュレータ基板
領域の埋込み酸化物層を経てエッチングされているコン
タクト・トレンチの実施例を示す。図５は、トレンチを
エッチングし、フォトレジストを除去した後の構造を示
す。図５においてわかるように、下側の基板３の少なく
とも一部は、コンタクト・トレンチのエッチングによっ
て露出される。
【００１８】いくつかの実施例によれば、コンタクト・
トレンチは、下側の基板領域３内へ、少なくとも部分的
に延びることができる。コンタクト・トレンチの寸法
を、トレンチの所望の動作特性によって決定することが
できる。例えば、基板のシリコン・オン・インシュレー
タ領域の絶縁体領域を経るドーパントの拡散を防ぐため
のガード構造として働くように、コンタクト・トレンチ
を、十分に幅広く形成することができる。一実施例によ
れば、リング形状をなすコンタクト・トレンチは、約
０．５μｍの幅を有する。
【００１９】コンタクト・トレンチが基板内にリングと
してエッチングされる場合、コンタクト・トレンチはガ
ードリングとして働くことができる。コンタクト構造
は、基板の上に形成された層の表面へ，基板の上部へ，
あるいは基板内へ延びることができる。
【００２０】いくつかの実施例において、基板コンタク
トの性能を高めるために、少なくとも１種のドーパント
を、コンタクト・トレンチのエッチングによって露出さ
れたシリコン基板内へ注入することができる。
【００２１】一実施例によれば、ホウ素を、露出された
シリコン基板内へ注入することができる。用いることの
できる他のドーパントは、ヒ素，リン，および／または
インジウムを含む。ドーパントの供与量を、大きくする
ことができる。例えば、ドーパントの供与量を約１×１
０15ｃｍ-2とすることができる。
【００２２】次に、コンタクト・トレンチを、所望の材
料で充填することができる。充填されたコンタクト・ト
レンチが、下側の基板へ電気コンタクトを形成するよう
に、コンタクト・トレンチを充填する材料を導電材料と
することができる。あるいは、導電性になるように処理
することができる材料を、コンタクト・トレンチを充填
するために用いることができる。デバイス間の浅い分離
領域を形成するトレンチを形成し、充填するとともに、
コンタクト・トレンチを形成し、ドープされていない多
結晶シリコンで充填することができる。
【００２３】一実施例によれば、ドープされていない多
結晶シリコンをコンタクト・トレンチに付着することが
できる。前述したように、この発明は、既存の方法と適
合することができる。このことから、浅い分離トレンチ
を形成するための通常の方法によれば、ドープされてい
ない多結晶シリコンを、浅い分離トレンチを平坦化する
ために付着することができる。従って、ドープされてい
ない多結晶シリコンでコンタクト・トレンチを充填する
ことによって、新しい工程が、導入されることはない。
【００２４】コンタクト・トレンチが、基板の一部を囲
むリング形状であると、ドープされていない多結晶シリ
コンを付着した後に、多結晶シリコンのリングが、基板
の一領域の周りに存在することができる。このリングま
たは他の充填されたトレンチ構造を用いて、基板コンタ
クトを形成することができる。
【００２５】図６は、この発明による構造の一例を示
す。この例では、コンタクト・トレンチは、多結晶シリ
コンで充填されている。また、ドープされていない多結
晶シリコンは、基板の他の表面上にも付着されている。
【００２６】図２〜１０に示されたプロセスにおいて、
図６に示されたこの時点の後に行われる工程は、浅いト
レンチ分離処理で通常行われるプロセス工程と、基本的
には全く同じにすることができる。多結晶シリコン２１
を付着した後に、構造を平坦化することができる。これ
は、浅いトレンチ分離領域を形成する絶縁材料と、ドー
プされていない多結晶シリコンとを平坦化することを含
む。ドープされていない多結晶シリコンおよび浅い分離
トレンチを充填する絶縁材料を、化学機械研磨（ＣＭ
Ｐ）を用いて平坦化することができる。図７は、多結晶
シリコン２１、および浅い分離トレンチを充填する絶縁
材料１５の平坦化後の構造を示す。
【００２７】コンタクト・トレンチを充填する多結晶シ
リコンを、活性シリコン領域として扱うことができる。
従って、コンタクト・トレンチを充填するドープされて
いない多結晶シリコンに、ｐ+ 拡散注入することができ
る。また、コンタクト・トレンチを充填する多結晶シリ
コンを、シリサイド化することもできる。
【００２８】多結晶シリコンおよび浅い分離トレンチを
充填する絶縁材料の平坦化後に、構造を、反応性イオン
エッチングすることができる。図８は、得られた構造を
示す。図８に示される構造を形成する工程の目的は、多
結晶シリコン２１の下の酸化物１５（図の右側）と平坦
になるように、多結晶シリコンによって覆われていない
領域内の酸化物１５（図の左側）をエッチングすること
である。多結晶シリコンは、このエッチングの際にマス
クのように働く。
【００２９】図９は、ＴＥＯＳ酸化物１５のレベルより
わずかに下になるように、エッチング除去／リセスされ
た多結晶シリコンマスクを示す。この時点で、全酸化物
１５は十分に平坦であるので、ＣＭＰ工程を用いて、図
１０に示すように、酸化物を窒化物のレベルまで、平坦
化することができる。
【００３０】ｎ型基板へのコンタクトのためにヒ素およ
びリン，ｐ型基板へのコンタクトのためにホウ素および
インジウムのようなドーパントで充填されたコンタクト
・トレンチをドーピングし、また、シリサイド化した後
に、基板コンタクトを、基板と接続して接地するように
することができる。一般的に、ドーピングおよびシリサ
イド化のプロセスは、チップに対する通常の処理の一部
である。一実施例によれば、基板を接続して接地するた
めに、中間部コンタクト（ＭＣ）が、コンタクト・トレ
ンチを充填する多結晶シリコンに形成される。
【００３１】充填されたコンタクト・トレンチの少なく
とも一部分上に、少なくとも１種の導電材料を付着する
ことにより、この発明のコンタクトを、形成することが
できる。少なくとも１種の導電材料は、少なくとも１種
の金属および／または合金を含むことができる。コンタ
クトを充填するために用いることができる他の材料とし
ては、タングステンが含まれる。この場合には、例え
ば、ＮＦＥＴ，ＰＦＥＴのような全デバイスが形成さ
れ、中間部コンタクト絶縁体用に絶縁体が付着されて平
坦化された後であって、中間部コンタクトをエッチング
する前に、基板コンタクトのエッチング工程を行うこと
ができる。
【００３２】この発明の方法の容易さのために、この発
明は、チップに対する潜在的な歩留まりの低下を生じさ
せることなしに、基板へ非常に良好なオーミックコンタ
クトを与えることができる。いくつかの応用例によれ
ば、基板の上部のＳＯＩデバイスの性能を変更し、高め
るために、基板を局部的にバイアスすることが望まれ
る。このような実施例によれば、ＳＯＩデバイスを、互
いに分離するために、基板内に、ウェルのアイランドが
必要とされる。この発明を、このような構造と容易に組
み合わせることができる。なぜならば、この発明の構造
は、必要な面積は最小であり、チップ内の回路のいかな
る部分にも容易に形成することができるためである。
【００３３】図１３は、ウェルのアイランドを含むこの
発明の実施例の一例を示す。図１３に示される実施例
は、２つのデバイス２３，２５（各々は関連した基板コ
ンタクト２７，２９を有する）を含む。ｎウェルは、コ
ンタクト２７と関連し、ｎウェルおよびｐウェルは、コ
ンタクト２９と関連する。
【００３４】前述したように、この発明は、また、半導
体デバイスを含む。半導体デバイスは、シリコン・オン
・インシュレータ基板領域を有する基板を含む。また、
半導体デバイス構造は、基板上に、少なくとも１つの浅
いトレンチ分離領域を含む。コンタクト・トレンチは、
浅いトレンチ分離領域の少なくとも一部分を経て、シリ
コン・オン・インシュレータ領域の下側の基板のシリコ
ン部分まで延びる。コンタクト・トレンチは、下側の基
板のシリコン部分へコンタクトを形成する。
【００３５】この発明の前述した説明は、この発明を例
示し、記述している。さらに、この開示は、この発明の
好適な実施例のみを示し、説明しているが、前述したよ
うに、この発明は、種々の他の組み合わせ，変更，およ
び環境で利用でき、この明細書の中に示し、前述の教示
および／または関連技術の技能または知識と対応するこ
の発明の概念の範囲内で、変形または変更が可能であ
る。この明細書に記述した実施例は、この発明を実施す
る最良の形態を説明し、当業者が、このようなまたは他
の実施例において、この発明の特定の応用または利用に
よって要求される種々の変更をともなって、この発明を
用いることができるようにすることがさらに意図されて
いる。従って、説明は、この明細書に開示された形態
に、この発明を制限することを意図するものではない。
【００３６】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）シリコン・オン・インシュレータ領域を有する基
板内に基板コンタクトを形成する方法において、前記シ
リコン・オン・インシュレータ基板内に、浅い分離トレ
ンチを形成する工程と、前記浅い分離トレンチを充填す
る工程と、前記基板上にフォトレジストを付着する工程
と、前記充填された浅い分離トレンチおよびシリコン・
オン・インシュレータ基板領域を経て、少なくとも前記
シリコン・オン・インシュレータ領域の下側のシリコン
基板の上部まで延びるコンタクト・トレンチを、前記基
板内に形成する工程と、前記コンタクト・トレンチを充
填する工程とを含み、前記コンタクト・トレンチを充填
する材料は、前記シリコン基板へコンタクトを形成する
ことを特徴とする方法。 （２）前記浅い分離トレンチは、絶縁材料で充填される
ことを特徴とする（１）に記載の方法。 （３）前記絶縁材料は、テトラエチルオルトシリケート
酸化物であることを特徴とする（２）に記載の方法。 （４）前記コンタクト・トレンチを形成する工程は、前
記浅い分離トレンチを充填した後に、前記基板上にフォ
トレジスト層を付着する工程と、前記フォトレジストを
パターニングする工程と、前記フォトレジストをマスク
として用いて前記コンタクト・トレンチをエッチングす
る工程とを含むことを特徴とする（１）に記載の方法。 （５）前記コンタクト・トレンチは、前記基板のフィー
ルド領域において前記基板を囲んで延びることを特徴と
する（１）に記載の方法。 （６）前記コンタクト・トレンチは、反応性イオンエッ
チングを用いて形成されることを特徴とする（１）に記
載の方法。 （７）前記コンタクト・トレンチは、前記基板の前記シ
リコン・オン・インシュレータ領域の前記絶縁体領域を
経るドーパントの拡散を防ぐためのガード構造として働
くように十分に幅広く形成されることを特徴とする
（１）に記載の方法。 （８）前記コンタクト・トレンチをエッチングすること
により露出された前記シリコン基板内へ、少なくとも１
種のドーパントを注入する工程をさらに含むことを特徴
とする（１）に記載の方法。 （９）前記少なくとも１種のドーパントは、ホウ素，リ
ン，ヒ素，またはインジウムを含むことを特徴とする
（８）に記載の方法。 （１０）前記浅い分離トレンチを充填する材料を平坦化
する工程をさらに含むことを特徴とする（１）に記載の
方法。 （１１）前記基板上にドープされていない多結晶シリコ
ンを付着する工程と、前記ドープされていない多結晶シ
リコンおよび前記浅い分離トレンチを充填する材料を平
坦化する工程とをさらに含むことを特徴とする（１０）
に記載の方法。 （１２）前記コンタクト・トレンチは、ドープされてい
ない多結晶シリコンで充填されることを特徴とする
（１）に記載の方法。 （１３）ｐ型基板へのコンタクトのために、前記コンタ
クト・トレンチを充填する前記材料上のｐ+ 拡散注入
と，ｎ型基板上のウェルへのコンタクトのために、ｎ+
拡散注入とを行う工程をさらに含むことを特徴とする
（１）に記載の方法。 （１４）前記コンタクト・トレンチを充填する前記材料
をシリサイド化する工程をさらに含むことを特徴とする
（１）に記載の方法。 （１５）前記充填されたコンタクト・トレンチへ導電材
料のコンタクトを形成する工程をさらに含むことを特徴
とする（１）に記載の方法。 （１６）前記コンタクトは、少なくとも１種の金属を含
むことを特徴とする（１５）に記載の方法。 （１７）前記基板をバイアスする工程をさらに含むこと
を特徴とする（１）に記載の方法。 （１８）前記基板内に複数のウェルを形成する工程と、
前記ウェルを互いに分離する工程とをさらに含むことを
特徴とする（１７）に記載の方法。 （１９）半導体デバイス構造において、シリコン・オン
・インシュレータ基板領域を有する基板と、前記基板上
の少なくとも１つの浅いトレンチ分離領域と、前記浅い
トレンチ分離領域を経て、前記シリコン・オン・インシ
ュレータ領域の下側の前記基板のシリコン部分まで延
び、下側の前記基板の前記シリコン部分へコンタクトを
形成するコンタクト・トレンチとを備えることを特徴と
する半導体デバイス。 （２０）前記浅いトレンチ分離領域は、絶縁材料で充填
されていることを特徴とする（１９）に記載の半導体デ
バイス。 （２１）前記絶縁材料は、テトラエチルオルトシリケー
ト酸化物であることを特徴とする（２０）に記載の半導
体デバイス。 （２２）前記コンタクト・トレンチは、前記基板のフィ
ールド領域において前記基板を囲んで延びていることを
特徴とする（１９）に記載の半導体デバイス。 （２３）前記コンタクト・トレンチは、前記基板の前記
シリコン・オン・インシュレータ領域の前記絶縁体領域
を経るドーパントの拡散を防ぐためのガード構造として
働くように十分に幅広いことを特徴とする（１９）に記
載の半導体デバイス。 （２４）少なくとも１種のドーパントが、前記コンタク
ト・トレンチの下側の前記基板のシリコン部分内へ注入
されていることを特徴とする（１９）に記載の半導体デ
バイス。 （２５）前記少なくとも１種のドーパントは、ホウ素，
リン，ヒ素，インジウム，またはアンチモンを含むこと
を特徴とする（２４）に記載の半導体デバイス。 （２６）前記コンタクト・トレンチは、多結晶シリコン
で充填されていることを特徴とする（１９）に記載の半
導体デバイス。 （２７）前記多結晶シリコンは、ｐ+ ドープまたはｎ+
ドープされていることを特徴とする（１９）に記載の半
導体デバイス。 （２８）前記コンタクト・トレンチを充填する前記材料
は、シリサイド化されていることを特徴とする（２７）
に記載の半導体デバイス。 （２９）前記コンタクト・トレンチへ電気的に接続され
た、導電材料のコンタクトをさらに備えることを特徴と
する（１９）に記載の半導体デバイス。 （３０）前記コンタクトは、少なくとも１種の金属を含
むことを特徴とする（２９）に記載の半導体デバイス。 （３１）前記基板は、バイアスされていることを特徴と
する（１９）に記載の半導体デバイス。 （３２）前記基板内に分離された複数のウェルをさらに
備えることを特徴とする （３１）に記載の半導体デバイス。
【図面の簡単な説明】
【図１】この発明による半導体デバイスの実施例の断面
図である。
【図２】この発明による半導体デバイスの実施例を形成
する工程の断面図である。
【図３】この発明による半導体デバイスの実施例を形成
する工程の断面図である。
【図４】この発明による半導体デバイスの実施例を形成
する工程の断面図である。
【図５】この発明による半導体デバイスの実施例を形成
する工程の断面図である。
【図６】この発明による半導体デバイスの実施例を形成
する工程の断面図である。
【図７】この発明による半導体デバイスの実施例を形成
する工程の断面図である。
【図８】この発明による半導体デバイスの実施例を形成
する工程の断面図である。
【図９】この発明による半導体デバイスの実施例を形成
する工程の断面図である。
【図１０】この発明による半導体デバイスの実施例の最
終的な形状の工程の断面図である。
【図１１】この発明による他の実施例の上面図である。
【図１２】図１１の線１２−１２に沿った断面図であ
る。
【図１３】ウエルのアイランドを含むこの発明の実施例
の断面図である。
【符号の説明】
１ 基板 ３ シリコン基板 ５ 絶縁体層 ７ シリコン層 ９ 窒化物層 １５ 絶縁材料 １７ フォトレジスト層 １９ 開口 ２０ リング ２１ 多結晶シリコン ２２ コンタクト ２３，２５，３１，３３ デバイス ２７，２９，３５ 基板コンタクト ３７ 酸化物領域 ３９ 基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アテュール・アジュメラ アメリカ合衆国 12590 ニューヨーク州 ワッピンガーズ フォールズ エリザベ ス テラス 22 (72)発明者 エッフェンディ・レオバンダング アメリカ合衆国 12590 ニューヨーク州 ワッピンガーズ フォールズ スカボロ ウ レーン 17シー (72)発明者 ワーナー・ラウシュ アメリカ合衆国 12582 ニューヨーク州 ストームヴィル ジュディス ドライブ 71 (72)発明者 ドミニク・ジェイ・シーピス アメリカ合衆国 12590 ニューヨーク州 ワッピンガーズ フォールズ ノース ヒルサイド レイク ロード 890 (72)発明者 ガヴァン・ジー・シャヒディ アメリカ合衆国 10523 ニューヨーク州 エルムスフォード ノブ ヒル ドライ ブ 86

Claims (32)

    【特許請求の範囲】
  1. 【請求項１】シリコン・オン・インシュレータ領域を有
    する基板内に基板コンタクトを形成する方法において、 前記シリコン・オン・インシュレータ基板内に、浅い分
    離トレンチを形成する工程と、 前記浅い分離トレンチを充填する工程と、 前記基板上にフォトレジストを付着する工程と、 前記充填された浅い分離トレンチおよびシリコン・オン
    ・インシュレータ基板領域を経て、少なくとも前記シリ
    コン・オン・インシュレータ領域の下側のシリコン基板
    の上部まで延びるコンタクト・トレンチを、前記基板内
    に形成する工程と、 前記コンタクト・トレンチを充填する工程とを含み、前
    記コンタクト・トレンチを充填する材料は、前記シリコ
    ン基板へコンタクトを形成することを特徴とする方法。
  2. 【請求項２】前記浅い分離トレンチは、絶縁材料で充填
    されることを特徴とする請求項１記載の方法。
  3. 【請求項３】前記絶縁材料は、テトラエチルオルトシリ
    ケート酸化物であることを特徴とする請求項２記載の方
    法。
  4. 【請求項４】前記コンタクト・トレンチを形成する工程
    は、 前記フォトレジストをパターニングする工程と、 前記フォトレジストをマスクとして用いて前記コンタク
    ト・トレンチをエッチングする工程とを含むことを特徴
    とする請求項１記載の方法。
  5. 【請求項５】前記コンタクト・トレンチは、前記基板の
    フィールド領域において前記基板を囲んで延びることを
    特徴とする請求項１記載の方法。
  6. 【請求項６】前記コンタクト・トレンチは、反応性イオ
    ンエッチングを用いて形成されることを特徴とする請求
    項１記載の方法。
  7. 【請求項７】前記コンタクト・トレンチは、前記基板の
    前記シリコン・オン・インシュレータ領域の前記絶縁体
    領域を経るドーパントの拡散を防ぐためのガード構造と
    して働くように十分に幅広く形成されることを特徴とす
    る請求項１記載の方法。
  8. 【請求項８】前記コンタクト・トレンチをエッチングす
    ることにより露出された前記シリコン基板内へ、少なく
    とも１種のドーパントを注入する工程をさらに含むこと
    を特徴とする請求項１記載の方法。
  9. 【請求項９】前記少なくとも１種のドーパントは、ホウ
    素，リン，ヒ素，またはインジウムを含むことを特徴と
    する請求項８記載の方法。
  10. 【請求項１０】前記浅い分離トレンチを充填する材料を
    平坦化する工程をさらに含むことを特徴とする請求項１
    記載の方法。
  11. 【請求項１１】前記基板上にドープされていない多結晶
    シリコンを付着する工程と、 前記ドープされていない多結晶シリコンおよび前記浅い
    分離トレンチを充填する材料を平坦化する工程とをさら
    に含むことを特徴とする請求項１０記載の方法。
  12. 【請求項１２】前記コンタクト・トレンチは、ドープさ
    れていない多結晶シリコンで充填されることを特徴とす
    る請求項１記載の方法。
  13. 【請求項１３】ｐ型基板へのコンタクトのために、前記
    コンタクト・トレンチを充填する前記材料へのｐ+ 拡散
    注入と，ｎ型基板上のウェルへのコンタクトのために、
    ｎ+ 拡散注入とを行う工程をさらに含むことを特徴とす
    る請求項１記載の方法。
  14. 【請求項１４】前記コンタクト・トレンチを充填する前
    記材料をシリサイド化する工程をさらに含むことを特徴
    とする請求項１記載の方法。
  15. 【請求項１５】前記充填されたコンタクト・トレンチへ
    導電材料のコンタクトを形成する工程をさらに含むこと
    を特徴とする請求項１記載の方法。
  16. 【請求項１６】前記コンタクトは、少なくとも１種の金
    属を含むことを特徴とする請求項１５記載の方法。
  17. 【請求項１７】前記基板をバイアスする工程をさらに含
    むことを特徴とする請求項１記載の方法。
  18. 【請求項１８】前記基板内に複数のウェルを形成する工
    程と、 前記ウェルを互いに分離する工程とをさらに含むことを
    特徴とする請求項１７記載の方法。
  19. 【請求項１９】半導体デバイス構造において、 シリコン・オン・インシュレータ基板領域を有する基板
    と、 前記基板上の少なくとも１つの浅いトレンチ分離領域
    と、 前記浅いトレンチ分離領域を経て、前記シリコン・オン
    ・インシュレータ領域の下側の前記基板のシリコン部分
    まで延び、下側の前記基板の前記シリコン部分へコンタ
    クトを形成するコンタクト・トレンチとを備えることを
    特徴とする半導体デバイス。
  20. 【請求項２０】前記浅いトレンチ分離領域は、絶縁材料
    で充填されていることを特徴とする請求項１９記載の半
    導体デバイス。
  21. 【請求項２１】前記絶縁材料は、テトラエチルオルトシ
    リケート酸化物であることを特徴とする請求項２０記載
    の半導体デバイス。
  22. 【請求項２２】前記コンタクト・トレンチは、前記基板
    のフィールド領域において前記基板を囲んで延びている
    ことを特徴とする請求項１９記載の半導体デバイス。
  23. 【請求項２３】前記コンタクト・トレンチは、前記基板
    の前記シリコン・オン・インシュレータ領域の前記絶縁
    体領域を経るドーパントの拡散を防ぐためのガード構造
    として働くように十分に幅広いことを特徴とする請求項
    １９記載の半導体デバイス。
  24. 【請求項２４】少なくとも１種のドーパントが、前記コ
    ンタクト・トレンチの下側の前記基板のシリコン部分内
    へ注入されていることを特徴とする請求項１９記載の半
    導体デバイス。
  25. 【請求項２５】前記少なくとも１種のドーパントは、ホ
    ウ素，リン，ヒ素，インジウム，またはアンチモンを含
    むことを特徴とする請求項２４記載の半導体デバイス。
  26. 【請求項２６】前記コンタクト・トレンチは、多結晶シ
    リコンで充填されていることを特徴とする請求項１９記
    載の半導体デバイス。
  27. 【請求項２７】前記多結晶シリコンは、ｐ+ ドープまた
    はｎ+ ドープされていることを特徴とする請求項１９記
    載の半導体デバイス。
  28. 【請求項２８】前記コンタクト・トレンチを充填する前
    記材料は、シリサイド化されていることを特徴とする請
    求項２７記載の半導体デバイス。
  29. 【請求項２９】前記コンタクト・トレンチへ電気的に接
    続された、導電材料のコンタクトをさらに備えることを
    特徴とする請求項１９記載の半導体デバイス。
  30. 【請求項３０】前記コンタクトは、少なくとも１種の金
    属を含むことを特徴とする請求項２９記載の半導体デバ
    イス。
  31. 【請求項３１】前記基板は、バイアスされていることを
    特徴とする請求項１９記載の半導体デバイス。
  32. 【請求項３２】前記基板内に分離された複数のウェルを
    さらに備えることを特徴とする請求項３１記載の半導体
    デバイス。
JP2000017676A 1999-01-28 2000-01-26 Ｓｏｉウエハ上に基板コンタクトを形成する方法および半導体デバイス Pending JP2000223684A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/239,327 US6521947B1 (en) 1999-01-28 1999-01-28 Method of integrating substrate contact on SOI wafers with STI process
US09/239327 1999-01-28

Publications (1)

Publication Number Publication Date
JP2000223684A true JP2000223684A (ja) 2000-08-11

Family

ID=22901680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000017676A Pending JP2000223684A (ja) 1999-01-28 2000-01-26 Ｓｏｉウエハ上に基板コンタクトを形成する方法および半導体デバイス

Country Status (7)

Country Link
US (1) US6521947B1 (ja)
JP (1) JP2000223684A (ja)
KR (1) KR100358629B1 (ja)
CN (1) CN1156891C (ja)
GB (1) GB2346260B (ja)
SG (1) SG85156A1 (ja)
TW (1) TW463290B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037254A (ja) * 2001-05-22 2003-02-07 Samsung Electronics Co Ltd エッチング阻止膜を有するｓｏｉ基板、その製造方法、その上に製作されたｓｏｉ集積回路及びそれを用いてｓｏｉ集積回路を製作する方法
JP2005026353A (ja) * 2003-06-30 2005-01-27 Toshiba Corp 半導体記憶装置及び半導体集積回路
JP2005508568A (ja) * 2001-03-14 2005-03-31 ハネウェル・インターナショナル・インコーポレーテッド シリコン・オン・インシュレータ基板上の表側コンタクトの形成
JP2010153788A (ja) * 2008-12-23 2010-07-08 Internatl Business Mach Corp <Ibm> 半導体構造、半導体構造の形成方法、半導体装置の動作方法（高周波の高調波を減少するためのｓｏｉｒｆスイッチ）
JP2010157699A (ja) * 2008-12-29 2010-07-15 Internatl Business Mach Corp <Ibm> トレンチ形成方法及び構造体
JP2018148152A (ja) * 2017-03-09 2018-09-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355511B1 (en) * 2000-06-16 2002-03-12 Advanced Micro Devices, Inc. Method of providing a frontside contact to substrate of SOI device
JP2002110990A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置およびその製造方法
US6800530B2 (en) * 2003-01-14 2004-10-05 International Business Machines Corporation Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
DE10303643B3 (de) * 2003-01-30 2004-09-09 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen
US6864156B1 (en) 2003-04-04 2005-03-08 Xilinx, Inc. Semiconductor wafer with well contacts on back side
US6753239B1 (en) 2003-04-04 2004-06-22 Xilinx, Inc. Bond and back side etchback transistor fabrication process
DE10324433B4 (de) * 2003-05-28 2007-02-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Substratkontakts für ein SOI-Halbleiterbauteil
US7851860B2 (en) * 2004-03-26 2010-12-14 Honeywell International Inc. Techniques to reduce substrate cross talk on mixed signal and RF circuit design
US7053453B2 (en) * 2004-04-27 2006-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate contact and method of forming the same
US7230270B2 (en) * 2004-11-24 2007-06-12 Taiwan Semiconductor Manfacturing Company, Ltd. Self-aligned double gate device and method for forming same
DE102005010944B4 (de) * 2005-03-10 2009-09-10 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung eines Trägerscheibenkontaktes in integrierten Schaltungen mit Hochspannungsbauelementen auf der Basis der SOI-Technologie und integrierte Schaltungen mit entsprechenden Grabenstrukturen
US20060261436A1 (en) * 2005-05-19 2006-11-23 Freescale Semiconductor, Inc. Electronic device including a trench field isolation region and a process for forming the same
DE102005046624B3 (de) * 2005-09-29 2007-03-22 Atmel Germany Gmbh Verfahren zur Herstellung einer Halbleiteranordnung
US7408206B2 (en) * 2005-11-21 2008-08-05 International Business Machines Corporation Method and structure for charge dissipation in integrated circuits
KR100724199B1 (ko) * 2005-12-28 2007-05-31 동부일렉트로닉스 주식회사 에스오아이 소자의 섀로우 트렌치 분리막 형성 방법
US20070249127A1 (en) * 2006-04-24 2007-10-25 Freescale Semiconductor, Inc. Electronic device including a semiconductor layer and a sidewall spacer and a process of forming the same
US7670895B2 (en) 2006-04-24 2010-03-02 Freescale Semiconductor, Inc Process of forming an electronic device including a semiconductor layer and another layer adjacent to an opening within the semiconductor layer
US7491622B2 (en) * 2006-04-24 2009-02-17 Freescale Semiconductor, Inc. Process of forming an electronic device including a layer formed using an inductively coupled plasma
US7528078B2 (en) 2006-05-12 2009-05-05 Freescale Semiconductor, Inc. Process of forming electronic device including a densified nitride layer adjacent to an opening within a semiconductor layer
US7550795B2 (en) * 2006-06-30 2009-06-23 Taiwan Semiconductor Manufacturing SOI devices and methods for fabricating the same
US7414289B2 (en) 2006-07-17 2008-08-19 Advanced Micro Devices, Inc. SOI Device with charging protection and methods of making same
US7638376B2 (en) * 2007-01-12 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming SOI device
DE102007029756A1 (de) * 2007-06-27 2009-01-02 X-Fab Semiconductor Foundries Ag Halbleiterstruktur zur Herstellung eines Trägerwaferkontaktes in grabenisolierten SOI-Scheiben
US7718514B2 (en) * 2007-06-28 2010-05-18 International Business Machines Corporation Method of forming a guard ring or contact to an SOI substrate
US7675121B2 (en) 2007-10-08 2010-03-09 International Business Machines Corporation SOI substrate contact with extended silicide area
US7723178B2 (en) * 2008-07-18 2010-05-25 International Business Machines Corporation Shallow and deep trench isolation structures in semiconductor integrated circuits
US8624349B1 (en) 2010-10-11 2014-01-07 Maxim Integrated Products, Inc. Simultaneous isolation trench and handle wafer contact formation
CN102593125A (zh) * 2012-03-09 2012-07-18 上海宏力半导体制造有限公司 沟槽式mos静电释放结构以及集成电路
CN104517889B (zh) * 2013-09-30 2018-07-10 中芯国际集成电路制造(上海)有限公司 隔离结构的形成方法
US9087906B2 (en) 2013-10-04 2015-07-21 Globalfoundries Singapore Pte. Ltd. Grounding of silicon-on-insulator structure
US9431531B2 (en) 2013-11-26 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having drain side contact through buried oxide
US9847246B1 (en) 2016-09-30 2017-12-19 International Business Machines Corporation Multiple finFET formation with epitaxy separation
US10943814B1 (en) 2019-08-21 2021-03-09 Globalfoundries U.S. Inc. Etch stop member in buried insulator of SOI substrate to reduce contact edge punch through

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4128670A (en) * 1977-11-11 1978-12-05 International Business Machines Corporation Fabrication method for integrated circuits with polysilicon lines having low sheet resistance
US4763183A (en) 1984-08-01 1988-08-09 American Telephone And Telegraph Co., At&T Bell Laboratories Semiconductor-on-insulator (SOI) devices and SOI IC fabrication method
US4716128A (en) 1986-12-10 1987-12-29 General Motors Corporation Method of fabricating silicon-on-insulator like devices
JP2888878B2 (ja) * 1989-10-02 1999-05-10 株式会社東芝 半導体装置
US5241211A (en) 1989-12-20 1993-08-31 Nec Corporation Semiconductor device
JPH04102319A (ja) 1990-08-22 1992-04-03 Olympus Optical Co Ltd 半導体装置の製造方法
US5621239A (en) 1990-11-05 1997-04-15 Fujitsu Limited SOI device having a buried layer of reduced resistivity
US5113236A (en) 1990-12-14 1992-05-12 North American Philips Corporation Integrated circuit device particularly adapted for high voltage applications
JPH04343265A (ja) 1991-05-20 1992-11-30 Fujitsu Ltd 半導体装置
US5185535A (en) 1991-06-17 1993-02-09 Hughes Aircraft Company Control of backgate bias for low power high speed CMOS/SOI devices
JPH056997A (ja) 1991-06-27 1993-01-14 Hitachi Ltd 半導体装置
JPH0555521A (ja) 1991-08-26 1993-03-05 Sony Corp 半導体装置の製法
JP2821830B2 (ja) 1992-05-14 1998-11-05 セイコーインスツルメンツ株式会社 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法
US5430324A (en) * 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
JP3321899B2 (ja) 1992-12-04 2002-09-09 株式会社デンソー 半導体装置
US5314841A (en) 1993-04-30 1994-05-24 International Business Machines Corporation Method of forming a frontside contact to the silicon substrate of a SOI wafer
JPH07283414A (ja) * 1994-04-05 1995-10-27 Toshiba Corp Ｍｏｓ型半導体装置
US5489792A (en) 1994-04-07 1996-02-06 Regents Of The University Of California Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility
JP3401918B2 (ja) 1994-07-04 2003-04-28 株式会社デンソー 半導体装置
US5742075A (en) 1994-10-07 1998-04-21 Iowa State University Research Foundation, Inc. Amorphous silicon on insulator VLSI circuit structures
KR0145058B1 (ko) 1994-12-31 1998-07-01 김광호 스태틱 랜덤 억세스 메모리 소자 및 제조방법
JP3462301B2 (ja) * 1995-06-16 2003-11-05 三菱電機株式会社 半導体装置及びその製造方法
KR970008576A (ko) 1995-07-07 1997-02-24 에프. 피. 터핀 Soi 기판 상의 cmos 집적회로 및 이의 형성 방법
US5643823A (en) 1995-09-21 1997-07-01 Siemens Aktiengesellschaft Application of thin crystalline Si3 N4 liners in shallow trench isolation (STI) structures
US5646053A (en) 1995-12-20 1997-07-08 International Business Machines Corporation Method and structure for front-side gettering of silicon-on-insulator substrates
JP3717227B2 (ja) 1996-03-29 2005-11-16 株式会社ルネサステクノロジ 入力／出力保護回路
JPH09283751A (ja) 1996-04-11 1997-10-31 Toshiba Corp 半導体装置およびその製造方法
KR100253699B1 (ko) * 1996-06-29 2000-05-01 김영환 Soi소자 및 그 제조방법
US5702957A (en) 1996-09-20 1997-12-30 Lsi Logic Corporation Method of making buried metallization structure
US5889293A (en) 1997-04-04 1999-03-30 International Business Machines Corporation Electrical contact to buried SOI structures
US6300666B1 (en) * 1998-09-30 2001-10-09 Honeywell Inc. Method for forming a frontside contact to the silicon substrate of a SOI wafer in the presence of planarized contact dielectrics

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005508568A (ja) * 2001-03-14 2005-03-31 ハネウェル・インターナショナル・インコーポレーテッド シリコン・オン・インシュレータ基板上の表側コンタクトの形成
JP2003037254A (ja) * 2001-05-22 2003-02-07 Samsung Electronics Co Ltd エッチング阻止膜を有するｓｏｉ基板、その製造方法、その上に製作されたｓｏｉ集積回路及びそれを用いてｓｏｉ集積回路を製作する方法
JP2005026353A (ja) * 2003-06-30 2005-01-27 Toshiba Corp 半導体記憶装置及び半導体集積回路
JP2010153788A (ja) * 2008-12-23 2010-07-08 Internatl Business Mach Corp <Ibm> 半導体構造、半導体構造の形成方法、半導体装置の動作方法（高周波の高調波を減少するためのｓｏｉｒｆスイッチ）
JP2010157699A (ja) * 2008-12-29 2010-07-15 Internatl Business Mach Corp <Ibm> トレンチ形成方法及び構造体
JP2018148152A (ja) * 2017-03-09 2018-09-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US6521947B1 (en) 2003-02-18
GB0001370D0 (en) 2000-03-08
SG85156A1 (en) 2001-12-19
TW463290B (en) 2001-11-11
GB2346260A (en) 2000-08-02
CN1264160A (zh) 2000-08-23
KR100358629B1 (ko) 2002-10-25
CN1156891C (zh) 2004-07-07
KR20000053556A (ko) 2000-08-25
GB2346260B (en) 2004-01-28

Similar Documents

Publication Publication Date Title
JP2000223684A (ja) Ｓｏｉウエハ上に基板コンタクトを形成する方法および半導体デバイス
US5770875A (en) Large value capacitor for SOI
JP3101585B2 (ja) Ｍｏｓトランジスタ及びその製造方法
EP0875927B1 (en) Method of manufacturing FET devices with maskless shallow trench isolation (STI)
US7682941B2 (en) Integrated circuit with bulk and SOI devices connected with an epitaxial region
US20030203546A1 (en) SOI transistor element having an improved backside contact and method of forming the same
JP2001185634A (ja) ＢｉＣＭＯＳを形成する方法
KR20040004639A (ko) 집적 바이씨모스 회로에서 제조되는 적층 외부 베이스를구비하는 바이폴라 트랜지스터
US7638376B2 (en) Method for forming SOI device
JPH0982821A (ja) 半導体装置およびその製造方法
US7525177B2 (en) Controllable varactor within dummy substrate pattern
US5395789A (en) Integrated circuit with self-aligned isolation
EP1630863B1 (en) Method of fabricating a monolithically integrated vertical semiconducting device in an soi substrate
JP3253908B2 (ja) 集積回路の形成方法
US8963281B1 (en) Simultaneous isolation trench and handle wafer contact formation
US6703187B2 (en) Method of forming a self-aligned twin well structure with a single mask
EP1049156B1 (en) Manufacturing process of integrated SOI circuit structures
US6087244A (en) Methods of forming semiconductor-on-insulator devices including buried layers of opposite conductivity type
US8134208B2 (en) Semiconductor device having decreased contact resistance
US7465623B2 (en) Methods for fabricating a semiconductor device on an SOI substrate
US20080247101A1 (en) Electronic device and method
US20080305613A1 (en) Method for fabricating an soi defined semiconductor device
JP3257523B2 (ja) 半導体装置の製造方法
JPH11312687A (ja) 半導体装置およびその製造方法
US6281061B1 (en) Method for fabricating an isolation trench applied in BiCMOS processes

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20031203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20031208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041208

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041214

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060316

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060323

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20070724