JP2000217345A - 昇降圧電源回路 - Google Patents
昇降圧電源回路Info
- Publication number
- JP2000217345A JP2000217345A JP11011672A JP1167299A JP2000217345A JP 2000217345 A JP2000217345 A JP 2000217345A JP 11011672 A JP11011672 A JP 11011672A JP 1167299 A JP1167299 A JP 1167299A JP 2000217345 A JP2000217345 A JP 2000217345A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- switching transistor
- power supply
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 電力の損失を低減し、能率を向上せしめた昇
降圧電源回路を提供する。 【解決手段】 この昇降圧電源回路の出力端子１９と第
１の接続線路Ｊ１又は第２の接続線路Ｊ２間にダイオー
ド１１ａとコンデンサ１１ｂとからなる第１の充電回路
１１を設けると共に、降圧用のスイッチングトランジス
タ２に並列に第１のスイッチングトランジスタ４を設
け、この第１のスイッチングトランジスタ４のゲートと
第１の充電回路１１のダイオード１１ａのカソードとを
接続したものであり、叉、この昇降圧電源回路の入力端
子１と第１の接続線路Ｊ１又は第２の接続線路Ｊ２間に
ダイオード１０ａとコンデンサ１０ｂとからなる第２の
充電回路１０を設けると共に、逆流防止ダイオード１３
に並列に第２のスイッチングトランジスタ１２を設け、
この第２のスイッチングトランジスタ１２のゲートと第
２の充電回路１０のダイオード１０ａのカソードとを接
続したことを特徴とする。
降圧電源回路を提供する。 【解決手段】 この昇降圧電源回路の出力端子１９と第
１の接続線路Ｊ１又は第２の接続線路Ｊ２間にダイオー
ド１１ａとコンデンサ１１ｂとからなる第１の充電回路
１１を設けると共に、降圧用のスイッチングトランジス
タ２に並列に第１のスイッチングトランジスタ４を設
け、この第１のスイッチングトランジスタ４のゲートと
第１の充電回路１１のダイオード１１ａのカソードとを
接続したものであり、叉、この昇降圧電源回路の入力端
子１と第１の接続線路Ｊ１又は第２の接続線路Ｊ２間に
ダイオード１０ａとコンデンサ１０ｂとからなる第２の
充電回路１０を設けると共に、逆流防止ダイオード１３
に並列に第２のスイッチングトランジスタ１２を設け、
この第２のスイッチングトランジスタ１２のゲートと第
２の充電回路１０のダイオード１０ａのカソードとを接
続したことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、昇降圧電源回路に
係わり、特に、電力の損失を低減し、能率を向上せしめ
た昇降圧電源回路に関する。
係わり、特に、電力の損失を低減し、能率を向上せしめ
た昇降圧電源回路に関する。
【０００２】
【従来の技術】昇降圧電源回路としては、例えば、特開
平８−１９１５６６号公報に記載されたようなチョパー
型の昇降圧電源回路が知られている。図６にその回路を
示したが、この回路では、昇圧時には、降圧スイッチン
グ素子３１をＯＮ状態にすると共に、昇圧スイッチング
素子３２をＯＮ・ＯＦＦ制御して出力電圧を高くし、降
圧時には、昇圧スイッチング素子３２をＯＦＦ状態にす
ると共に、降圧スイッチング素子３１をＯＮ・ＯＦＦ制
御して出力電圧を降圧するものである。
平８−１９１５６６号公報に記載されたようなチョパー
型の昇降圧電源回路が知られている。図６にその回路を
示したが、この回路では、昇圧時には、降圧スイッチン
グ素子３１をＯＮ状態にすると共に、昇圧スイッチング
素子３２をＯＮ・ＯＦＦ制御して出力電圧を高くし、降
圧時には、昇圧スイッチング素子３２をＯＦＦ状態にす
ると共に、降圧スイッチング素子３１をＯＮ・ＯＦＦ制
御して出力電圧を降圧するものである。
【０００３】しかし、昇圧時、降圧スイッチング素子３
１のＯＮ抵抗が大であると、能率良く所定の昇圧電圧が
得られず、逆に、降圧時、ダイオードの３３が無駄に電
力を消費するという欠点があった。
１のＯＮ抵抗が大であると、能率良く所定の昇圧電圧が
得られず、逆に、降圧時、ダイオードの３３が無駄に電
力を消費するという欠点があった。
【０００４】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、電力の損失を低減
し、能率を向上せしめた新規な昇降圧電源回路を提供す
るものである。
した従来技術の欠点を改良し、特に、電力の損失を低減
し、能率を向上せしめた新規な昇降圧電源回路を提供す
るものである。
【０００５】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる昇
降圧電源回路の第１態様は、電源の入力側に設けられた
降圧用のスイッチングトランジスタとコイルとの直列回
路と、前記スイッチングトランジスタとコイルとの第１
の接続点にカソードが接続され、アノードがグランドに
接続された還流ダイオードとからなる降圧電源回路と、
前記コイルに直列に接続された逆流防止ダイオードと、
前記コイルと逆流防止ダイオードとの第２の接続線路と
グランド間に設けた昇圧用のスイッチングトランジスタ
とからなる昇圧電源回路とで構成した昇降圧電源回路に
おいて、この昇降圧電源回路の出力端子と前記第１又は
第２の接続線路間にダイオードとコンデンサとからなる
第１の充電回路を設けると共に、前記降圧用のスイッチ
ングトランジスタに並列に第１のスイッチングトランジ
スタを設け、この第１のスイッチングトランジスタのゲ
ートと前記第１の充電回路のダイオードのカソードとを
接続したことを特徴とするものであり、叉、第２態様
は、電源の入力側に設けられた降圧用のスイッチングト
ランジスタとコイルとの直列回路と、前記スイッチング
トランジスタとコイルとの第１の接続点にカソードが接
続され、アノードがグランドに接続された還流ダイオー
ドとからなる降圧電源回路と、前記コイルに直列に接続
された逆流防止ダイオードと、前記コイルと逆流防止ダ
イオードとの第２の接続線路とグランド間に設けた昇圧
用のスイッチングトランジスタとからなる昇圧電源回路
とで構成した昇降圧電源回路において、前記第１又は第
２の接続線路とグランド間にコンデンサとダイオードと
の直列回路を設け、このダイオードのカソードをグラン
ドに接続した第１の充電回路を設けると共に、この第１
の充電回路で得られた電圧で前記降圧用のスイッチング
トランジスタを制御することを特徴とするものであり、
叉、第３態様は、この昇降圧電源回路の入力端子と前記
第１又は第２の接続線路間にダイオードとコンデンサと
からなる第２の充電回路を設けると共に、前記逆流防止
ダイオードに並列に第２のスイッチングトランジスタを
設け、この第２のスイッチングトランジスタのゲートと
前記第２の充電回路のダイオードのカソードとを接続し
たことを特徴とするものであり、叉、第４態様は、前記
第１又は第２の接続線路とグランド間にコンデンサとダ
イオードとからなる直列回路を設け、このダイオードの
カソードを接地した第２の充電回路を設けると共に、こ
の第２の充電回路で得られた電圧をツェナーダイオード
を介して、前記逆流防止ダイオードに並列に設けられた
第２のスイッチングトランジスタのゲートに印加するよ
うに構成したことを特徴とするものであり、叉、第５態
様は、出力電圧と前記ツェナーダイオードのツェナー電
圧とを略等しくしたことを特徴とするものであり、叉、
第６態様は、前記降圧用のスイッチングトランジスタと
並列にバイポーラトランジスタを接続し、このバイポー
ラトランジスタを起動時ＯＮ状態に制御することを特徴
とするものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる昇
降圧電源回路の第１態様は、電源の入力側に設けられた
降圧用のスイッチングトランジスタとコイルとの直列回
路と、前記スイッチングトランジスタとコイルとの第１
の接続点にカソードが接続され、アノードがグランドに
接続された還流ダイオードとからなる降圧電源回路と、
前記コイルに直列に接続された逆流防止ダイオードと、
前記コイルと逆流防止ダイオードとの第２の接続線路と
グランド間に設けた昇圧用のスイッチングトランジスタ
とからなる昇圧電源回路とで構成した昇降圧電源回路に
おいて、この昇降圧電源回路の出力端子と前記第１又は
第２の接続線路間にダイオードとコンデンサとからなる
第１の充電回路を設けると共に、前記降圧用のスイッチ
ングトランジスタに並列に第１のスイッチングトランジ
スタを設け、この第１のスイッチングトランジスタのゲ
ートと前記第１の充電回路のダイオードのカソードとを
接続したことを特徴とするものであり、叉、第２態様
は、電源の入力側に設けられた降圧用のスイッチングト
ランジスタとコイルとの直列回路と、前記スイッチング
トランジスタとコイルとの第１の接続点にカソードが接
続され、アノードがグランドに接続された還流ダイオー
ドとからなる降圧電源回路と、前記コイルに直列に接続
された逆流防止ダイオードと、前記コイルと逆流防止ダ
イオードとの第２の接続線路とグランド間に設けた昇圧
用のスイッチングトランジスタとからなる昇圧電源回路
とで構成した昇降圧電源回路において、前記第１又は第
２の接続線路とグランド間にコンデンサとダイオードと
の直列回路を設け、このダイオードのカソードをグラン
ドに接続した第１の充電回路を設けると共に、この第１
の充電回路で得られた電圧で前記降圧用のスイッチング
トランジスタを制御することを特徴とするものであり、
叉、第３態様は、この昇降圧電源回路の入力端子と前記
第１又は第２の接続線路間にダイオードとコンデンサと
からなる第２の充電回路を設けると共に、前記逆流防止
ダイオードに並列に第２のスイッチングトランジスタを
設け、この第２のスイッチングトランジスタのゲートと
前記第２の充電回路のダイオードのカソードとを接続し
たことを特徴とするものであり、叉、第４態様は、前記
第１又は第２の接続線路とグランド間にコンデンサとダ
イオードとからなる直列回路を設け、このダイオードの
カソードを接地した第２の充電回路を設けると共に、こ
の第２の充電回路で得られた電圧をツェナーダイオード
を介して、前記逆流防止ダイオードに並列に設けられた
第２のスイッチングトランジスタのゲートに印加するよ
うに構成したことを特徴とするものであり、叉、第５態
様は、出力電圧と前記ツェナーダイオードのツェナー電
圧とを略等しくしたことを特徴とするものであり、叉、
第６態様は、前記降圧用のスイッチングトランジスタと
並列にバイポーラトランジスタを接続し、このバイポー
ラトランジスタを起動時ＯＮ状態に制御することを特徴
とするものである。
【０００６】
【発明の実施の形態】本発明に係わる昇降圧電源回路
は、図１に示すように、電源の入力側に設けられた降圧
用のスイッチングトランジスタとコイルとの直列回路
と、前記スイッチングトランジスタとコイルとの第１の
接続点にカソードが接続され、アノードがグランドに接
続された還流ダイオードとからなる降圧電源回路と、前
記コイルに直列に接続された逆流防止ダイオードと、前
記コイルと逆流防止ダイオードとの第２の接続線路とグ
ランド間に設けた昇圧用のスイッチングトランジスタと
からなる昇圧電源回路とで構成した昇降圧電源回路にお
いて、この昇降圧電源回路の出力端子と前記第１又は第
２の接続線路間にダイオードとコンデンサとからなる第
１の充電回路を設けると共に、前記降圧用のスイッチン
グトランジスタに並列に第１のスイッチングトランジス
タを設け、この第１のスイッチングトランジスタのゲー
トと前記第１の充電回路のダイオードのカソードとを接
続したものであり、叉、この昇降圧電源回路の入力端子
と前記第１又は第２の接続線路間にダイオードとコンデ
ンサとからなる第２の充電回路を設けると共に、前記逆
流防止ダイオードに並列に第２のスイッチングトランジ
スタを設け、この第２のスイッチングトランジスタのゲ
ートと前記第２の充電回路のダイオードのカソードとを
接続したものである。
は、図１に示すように、電源の入力側に設けられた降圧
用のスイッチングトランジスタとコイルとの直列回路
と、前記スイッチングトランジスタとコイルとの第１の
接続点にカソードが接続され、アノードがグランドに接
続された還流ダイオードとからなる降圧電源回路と、前
記コイルに直列に接続された逆流防止ダイオードと、前
記コイルと逆流防止ダイオードとの第２の接続線路とグ
ランド間に設けた昇圧用のスイッチングトランジスタと
からなる昇圧電源回路とで構成した昇降圧電源回路にお
いて、この昇降圧電源回路の出力端子と前記第１又は第
２の接続線路間にダイオードとコンデンサとからなる第
１の充電回路を設けると共に、前記降圧用のスイッチン
グトランジスタに並列に第１のスイッチングトランジス
タを設け、この第１のスイッチングトランジスタのゲー
トと前記第１の充電回路のダイオードのカソードとを接
続したものであり、叉、この昇降圧電源回路の入力端子
と前記第１又は第２の接続線路間にダイオードとコンデ
ンサとからなる第２の充電回路を設けると共に、前記逆
流防止ダイオードに並列に第２のスイッチングトランジ
スタを設け、この第２のスイッチングトランジスタのゲ
ートと前記第２の充電回路のダイオードのカソードとを
接続したものである。
【０００７】
【実施例】以下に、本発明に係わる昇降圧電源回路の具
体例を図面を参照しながら詳細に説明する。 （第１の具体例）図１は、本発明に係わる昇降圧電源回
路の回路図であって、図１には、電源の入力側に設けら
れた降圧用のスイッチングトランジスタ２とコイル８と
の直列回路と、前記スイッチングトランジスタ２とコイ
ル８との第１の接続点Ｊ１にカソードが接続され、アノ
ードがグランドに接続された還流ダイオード９とからな
る降圧電源回路と、前記コイル８に直列に接続された逆
流防止ダイオード１３と、前記コイル８と逆流防止ダイ
オード１３との第２の接続線路Ｊ２とグランド間に設け
た昇圧用のスイッチングトランジスタ７とからなる昇圧
電源回路とで構成した昇降圧電源回路において、この昇
降圧電源回路の出力端子１９と前記第１の接続線路Ｊ１
又は第２の接続線路Ｊ２間にダイオード１１ａとコンデ
ンサ１１ｂとからなる第１の充電回路１１を設けると共
に、前記降圧用のスイッチングトランジスタ２に並列に
第１のスイッチングトランジスタ４を設け、この第１の
スイッチングトランジスタ４のゲートと前記第１の充電
回路１１のダイオード１１ａのカソードとを接続した昇
降圧電源回路が示され、叉、この昇降圧電源回路の入力
端子１と前記第１の接続線路Ｊ１又は第２の接続線路Ｊ
２間にダイオード１０ａとコンデンサ１０ｂとからなる
第２の充電回路１０を設けると共に、前記逆流防止ダイ
オード１３に並列に第２のスイッチングトランジスタ１
２を設け、この第２のスイッチングトランジスタ１２の
ゲートと前記第２の充電回路１０のダイオード１０ａの
カソードとを接続した昇降圧電源回路が示されている。
体例を図面を参照しながら詳細に説明する。 （第１の具体例）図１は、本発明に係わる昇降圧電源回
路の回路図であって、図１には、電源の入力側に設けら
れた降圧用のスイッチングトランジスタ２とコイル８と
の直列回路と、前記スイッチングトランジスタ２とコイ
ル８との第１の接続点Ｊ１にカソードが接続され、アノ
ードがグランドに接続された還流ダイオード９とからな
る降圧電源回路と、前記コイル８に直列に接続された逆
流防止ダイオード１３と、前記コイル８と逆流防止ダイ
オード１３との第２の接続線路Ｊ２とグランド間に設け
た昇圧用のスイッチングトランジスタ７とからなる昇圧
電源回路とで構成した昇降圧電源回路において、この昇
降圧電源回路の出力端子１９と前記第１の接続線路Ｊ１
又は第２の接続線路Ｊ２間にダイオード１１ａとコンデ
ンサ１１ｂとからなる第１の充電回路１１を設けると共
に、前記降圧用のスイッチングトランジスタ２に並列に
第１のスイッチングトランジスタ４を設け、この第１の
スイッチングトランジスタ４のゲートと前記第１の充電
回路１１のダイオード１１ａのカソードとを接続した昇
降圧電源回路が示され、叉、この昇降圧電源回路の入力
端子１と前記第１の接続線路Ｊ１又は第２の接続線路Ｊ
２間にダイオード１０ａとコンデンサ１０ｂとからなる
第２の充電回路１０を設けると共に、前記逆流防止ダイ
オード１３に並列に第２のスイッチングトランジスタ１
２を設け、この第２のスイッチングトランジスタ１２の
ゲートと前記第２の充電回路１０のダイオード１０ａの
カソードとを接続した昇降圧電源回路が示されている。
【０００８】以下に、本発明を更に詳細に説明する。入
力端子１と出力端子１９との間には、降圧用のＰチャン
ネルのスイッチング用トランジスタ（ＭＯＳＦＥＴ）２
とコイル８とダイオード１３とが直列に接続され、降圧
用のスイッチング用トランジスタのドレインが入力端子
１に接続され、降圧用のスイッチング用トランジスタ２
のソースがコイル８の一方の端子に接続している。コイ
ル８の他方の端子はダイオード１３のアノードに接続さ
れ、ダイオード１３のカソードが出力端子１９に夫々接
続している。
力端子１と出力端子１９との間には、降圧用のＰチャン
ネルのスイッチング用トランジスタ（ＭＯＳＦＥＴ）２
とコイル８とダイオード１３とが直列に接続され、降圧
用のスイッチング用トランジスタのドレインが入力端子
１に接続され、降圧用のスイッチング用トランジスタ２
のソースがコイル８の一方の端子に接続している。コイ
ル８の他方の端子はダイオード１３のアノードに接続さ
れ、ダイオード１３のカソードが出力端子１９に夫々接
続している。
【０００９】叉、降圧用のスイッチング用トランジスタ
２のソースとグランド間には、カソードが降圧用のスイ
ッチング用トランジスタ２のソースに接続され、アノー
ドがグランドに接続された還流ダイオード９が設けら
れ、叉、ダイオード１３のアノードとグランド間には昇
圧用のスイッチングトランジスタ（ＭＯＳＦＥＴ）７が
設けられ、出力端子１９とグランド間に設けられた分圧
抵抗１５、１６、１７で分圧された電圧に基づき昇圧コ
ントローラ５がスイッチングトランジスタ７のスイッチ
ングを制御するように構成している。叉、降圧用のスイ
ッチング用トランジスタ２は、出力端子１９とグランド
間に設けられた分圧抵抗１５、１６、１７で分圧された
電圧に基づき降圧コントローラ６がスイッチングトラン
ジスタ２のスイッチングを制御するように構成してい
る。
２のソースとグランド間には、カソードが降圧用のスイ
ッチング用トランジスタ２のソースに接続され、アノー
ドがグランドに接続された還流ダイオード９が設けら
れ、叉、ダイオード１３のアノードとグランド間には昇
圧用のスイッチングトランジスタ（ＭＯＳＦＥＴ）７が
設けられ、出力端子１９とグランド間に設けられた分圧
抵抗１５、１６、１７で分圧された電圧に基づき昇圧コ
ントローラ５がスイッチングトランジスタ７のスイッチ
ングを制御するように構成している。叉、降圧用のスイ
ッチング用トランジスタ２は、出力端子１９とグランド
間に設けられた分圧抵抗１５、１６、１７で分圧された
電圧に基づき降圧コントローラ６がスイッチングトラン
ジスタ２のスイッチングを制御するように構成してい
る。
【００１０】叉、出力端子１９とダイオード１３のアノ
ード間にはダイオード１１ａとコンデンサ１１ｂとの直
列回路が設けられ、更に、ダイオード１１ａのカソード
とグランド間には、ダイオード１１ｃとコンデンサ１１
ｄとの直列回路が設けられ、ダイオード１１ｃのカソー
ドが、降圧用のスイッチング用トランジスタ２に並列に
接続したＮチャンネルのスイッチングトランジスタ（Ｍ
ＯＳＦＥＴ）４のゲートの接続され、スイッチングトラ
ンジスタ４を制御するように構成している。
ード間にはダイオード１１ａとコンデンサ１１ｂとの直
列回路が設けられ、更に、ダイオード１１ａのカソード
とグランド間には、ダイオード１１ｃとコンデンサ１１
ｄとの直列回路が設けられ、ダイオード１１ｃのカソー
ドが、降圧用のスイッチング用トランジスタ２に並列に
接続したＮチャンネルのスイッチングトランジスタ（Ｍ
ＯＳＦＥＴ）４のゲートの接続され、スイッチングトラ
ンジスタ４を制御するように構成している。
【００１１】叉、入力端子１とダイオード９のカソード
間にはダイオード１０ａとコンデンサ１０ｂとの直列回
路が設けられ、ダイオード１０ａのカソードが、逆流防
止ダイオード１３に並列に接続したＮチャンネルのスイ
ッチングトランジスタ（ＭＯＳＦＥＴ）１２のゲートに
接続され、このスイッチングトランジスタ１２を制御す
るように構成している。
間にはダイオード１０ａとコンデンサ１０ｂとの直列回
路が設けられ、ダイオード１０ａのカソードが、逆流防
止ダイオード１３に並列に接続したＮチャンネルのスイ
ッチングトランジスタ（ＭＯＳＦＥＴ）１２のゲートに
接続され、このスイッチングトランジスタ１２を制御す
るように構成している。
【００１２】入力端子１の電圧Ｖｉが所望の出力端子１
９の電圧Ｖｏより低い場合、昇圧スイッチング動作を行
うが、この時、降圧用のスイッチングトランジスタ２は
常時ＯＮ状態であるが、そのＯＮ抵抗分だけ電力損失が
生じている。また、低電圧起動時（概ね１．５Ｖ以下）
ではＰ型ＭＯＳＦＥＴ２はＯＮ状態に移行できず、起動
出来ないことになる。
９の電圧Ｖｏより低い場合、昇圧スイッチング動作を行
うが、この時、降圧用のスイッチングトランジスタ２は
常時ＯＮ状態であるが、そのＯＮ抵抗分だけ電力損失が
生じている。また、低電圧起動時（概ね１．５Ｖ以下）
ではＰ型ＭＯＳＦＥＴ２はＯＮ状態に移行できず、起動
出来ないことになる。
【００１３】入力電圧Ｖｉが所望の出力設定電圧Ｖｏよ
り高い場合には、Ｐ型ＭＯＳＦＥＴ２のＯＮ時間を制御
する降圧スイッチング動作を行うが、この時ショットキ
ーダイオード１３は降圧動作には不要であるにもかかわ
らず、その順電圧Ｖｆ分だけ電力損失が生じている。
今、順電圧０．３Ｖ、出力設定電圧Ｖｏを３．３Ｖと仮
定すると、９％程度効率を低下させていることになる。
り高い場合には、Ｐ型ＭＯＳＦＥＴ２のＯＮ時間を制御
する降圧スイッチング動作を行うが、この時ショットキ
ーダイオード１３は降圧動作には不要であるにもかかわ
らず、その順電圧Ｖｆ分だけ電力損失が生じている。
今、順電圧０．３Ｖ、出力設定電圧Ｖｏを３．３Ｖと仮
定すると、９％程度効率を低下させていることになる。
【００１４】このような構成に対し、本発明では、降圧
用のスイッチングトランジスタ２と逆流防止用のショッ
トキーダイオード１３に並列に夫々Ｎ型ＭＯＳＦＥＴ
４、１２を設けている。夫々のＭＯＳＦＥＴ４、１２
は、チャージポンプ回路１１、１０によって与える電圧
によって制御される。チャージポンプ回路１０は降圧ス
イッチング動作時に、チャージポンプ回路１１は昇圧ス
ッチング時に動作し、夫々ゲート電圧を発生させ、各ス
イッチングトランジスタをコントロールする。
用のスイッチングトランジスタ２と逆流防止用のショッ
トキーダイオード１３に並列に夫々Ｎ型ＭＯＳＦＥＴ
４、１２を設けている。夫々のＭＯＳＦＥＴ４、１２
は、チャージポンプ回路１１、１０によって与える電圧
によって制御される。チャージポンプ回路１０は降圧ス
イッチング動作時に、チャージポンプ回路１１は昇圧ス
ッチング時に動作し、夫々ゲート電圧を発生させ、各ス
イッチングトランジスタをコントロールする。
【００１５】これにより、昇圧動作時にはＭＯＳＦＥＴ
４がＯＮし、降圧動作時にはＭＯＳＦＥＴ１２がＯＮす
るものである。低電圧起動の際、ＭＯＳＦＥＴ２は一般
に１．５Ｖ以下ではＯＮ状態に移行出来ないので、ＭＯ
ＳＦＥＴ４もＯＮしない。これを解決する手段として、
ＰＮＰトランジスタ３をＭＯＳＦＥＴ２と並列に接続
し、起動時のみベース電位を０Ｖ保持することにより、
降圧用のスイッチングトランジスタ２がＯＦＦ状態でも
昇圧スイッチング動作を可能にし、これによりバイパス
用のＭＯＳＦＥＴ４をＯＮさせるように構成している。
４がＯＮし、降圧動作時にはＭＯＳＦＥＴ１２がＯＮす
るものである。低電圧起動の際、ＭＯＳＦＥＴ２は一般
に１．５Ｖ以下ではＯＮ状態に移行出来ないので、ＭＯ
ＳＦＥＴ４もＯＮしない。これを解決する手段として、
ＰＮＰトランジスタ３をＭＯＳＦＥＴ２と並列に接続
し、起動時のみベース電位を０Ｖ保持することにより、
降圧用のスイッチングトランジスタ２がＯＦＦ状態でも
昇圧スイッチング動作を可能にし、これによりバイパス
用のＭＯＳＦＥＴ４をＯＮさせるように構成している。
【００１６】ＰＮＰトランジスタ３は、ＭＯＳＦＥＴ４
がＯＮした後に、ベース電位を入力電圧Ｖｉにすること
でＯＦＦさせることにより、不要な電力損失を抑えるこ
とが出来る。図１のチャージポンプ１１は以下のような
動作となっている。即ち、還流ダイオード９のカソード
電圧は、略接地電位から入力電圧まで降圧用のスイッチ
ングトランジスタ２のスッチングに同期して変化する。
従って、コンデンサ１１ｂ両端の電圧は略Ｖｏになるか
ら、ＭＯＳＦＥＴ４のゲート電圧は、出力電圧の略２倍
の電圧２Ｖｏになる。同様に、降圧用のスッチングトラ
ンジスタ２のドレインとグランド間にダイオード１０ａ
とコンデンサ１０ｂとの直列回路を設け、得られた電圧
を平滑することにより、入力電圧の略２倍のゲート電圧
２Ｖｉを得ることができるものである。
がＯＮした後に、ベース電位を入力電圧Ｖｉにすること
でＯＦＦさせることにより、不要な電力損失を抑えるこ
とが出来る。図１のチャージポンプ１１は以下のような
動作となっている。即ち、還流ダイオード９のカソード
電圧は、略接地電位から入力電圧まで降圧用のスイッチ
ングトランジスタ２のスッチングに同期して変化する。
従って、コンデンサ１１ｂ両端の電圧は略Ｖｏになるか
ら、ＭＯＳＦＥＴ４のゲート電圧は、出力電圧の略２倍
の電圧２Ｖｏになる。同様に、降圧用のスッチングトラ
ンジスタ２のドレインとグランド間にダイオード１０ａ
とコンデンサ１０ｂとの直列回路を設け、得られた電圧
を平滑することにより、入力電圧の略２倍のゲート電圧
２Ｖｉを得ることができるものである。
【００１７】なお、図１の昇圧コントローラ５、降圧コ
ントローラ６は、当業者にとってよく知られており、ま
た、本発明とは直接関係しないので、その詳細な構成は
省略する。次に、図２を参照して本具体例の動作につい
て説明する。まず、ゲートのコントロール電圧の動作つ
いて、図２のタイミングチャートを用いて説明する。初
めに、昇降圧動作であるが、入力電圧Ｖｉが出力設定電
圧Ｖｏを越えて直線的に増加する場合を考える。
ントローラ６は、当業者にとってよく知られており、ま
た、本発明とは直接関係しないので、その詳細な構成は
省略する。次に、図２を参照して本具体例の動作につい
て説明する。まず、ゲートのコントロール電圧の動作つ
いて、図２のタイミングチャートを用いて説明する。初
めに、昇降圧動作であるが、入力電圧Ｖｉが出力設定電
圧Ｖｏを越えて直線的に増加する場合を考える。
【００１８】入力電圧Ｖｉが設定出力電圧Ｖｏより低い
場合は、昇圧コントローラ５がＮ型ＭＯＳＦＥＴ７を昇
圧スイッチング波形ａで昇圧動作を行う、この時、チャ
ージポンプ回路１１は出力電圧ＶｏとＦＥＴ７のドレイ
ン電圧とを加算し平滑することにより２・Ｖｏのゲート
コントロール電圧を発生し、ＭＯＳＦＥＴ４のゲートに
供給する。入力電圧が設定電圧Ｖｏを越えた場合は、Ｏ
ＦＦデュユーティ１００％となり、チャージポンプ回路
１１の出力は略出力電圧Ｖｏとなる。ＭＯＳＦＥＴ４の
ゲート・ソース電圧Ｖｇｓの値は、昇圧動作時は２・Ｖ
ｏ−Ｖｉであり、Ｖｏ＞Ｖｉで有るから、ＭＯＳＦＥＴ
４をＯＮさせることでき、ＭＯＳＦＥＴ２のＯＮ抵抗を
見かけ上小さくする。降圧動作時のＶｇｓはＶｏ−Ｖｉ
でＶｏ＜Ｖｉであるから、ＭＯＳＦＥＴ４はＯＦＦ状態
となる。
場合は、昇圧コントローラ５がＮ型ＭＯＳＦＥＴ７を昇
圧スイッチング波形ａで昇圧動作を行う、この時、チャ
ージポンプ回路１１は出力電圧ＶｏとＦＥＴ７のドレイ
ン電圧とを加算し平滑することにより２・Ｖｏのゲート
コントロール電圧を発生し、ＭＯＳＦＥＴ４のゲートに
供給する。入力電圧が設定電圧Ｖｏを越えた場合は、Ｏ
ＦＦデュユーティ１００％となり、チャージポンプ回路
１１の出力は略出力電圧Ｖｏとなる。ＭＯＳＦＥＴ４の
ゲート・ソース電圧Ｖｇｓの値は、昇圧動作時は２・Ｖ
ｏ−Ｖｉであり、Ｖｏ＞Ｖｉで有るから、ＭＯＳＦＥＴ
４をＯＮさせることでき、ＭＯＳＦＥＴ２のＯＮ抵抗を
見かけ上小さくする。降圧動作時のＶｇｓはＶｏ−Ｖｉ
でＶｏ＜Ｖｉであるから、ＭＯＳＦＥＴ４はＯＦＦ状態
となる。
【００１９】一方、降圧スイッチング動作において、入
力電圧Ｖｉが設定出力電圧Ｖｏよりも高い場合は、降圧
スイッチング波形ｂがＭＯＳＦＥＴ２のゲートに加えら
れ、チャージポンプ回路１０により、ＦＥＴ１２のゲー
トには２・Ｖｉの電圧が加わりゲート・ソース電圧Ｖｇ
ｓは約２・Ｖｉ−Ｖｏであり、Ｖｉ＞ＶｏであるからＭ
ＯＳＦＥＴ１２はＯＮ状態になり、これによりショット
キーダイオード１３をバイパスするものである。また、
入力電圧が設定出力電圧に対して低くなった場合には、
チャージポンプ回路１０は動作せず、ゲート電圧は略Ｖ
ｉとなるから、ＭＯＳＦＥＴ１２のＶｇｓはＶｉ−Ｖo
でＶo＞Ｖiであるため、ＭＯＳＦＥＴ１２はＯＦＦ状態
となる。
力電圧Ｖｉが設定出力電圧Ｖｏよりも高い場合は、降圧
スイッチング波形ｂがＭＯＳＦＥＴ２のゲートに加えら
れ、チャージポンプ回路１０により、ＦＥＴ１２のゲー
トには２・Ｖｉの電圧が加わりゲート・ソース電圧Ｖｇ
ｓは約２・Ｖｉ−Ｖｏであり、Ｖｉ＞ＶｏであるからＭ
ＯＳＦＥＴ１２はＯＮ状態になり、これによりショット
キーダイオード１３をバイパスするものである。また、
入力電圧が設定出力電圧に対して低くなった場合には、
チャージポンプ回路１０は動作せず、ゲート電圧は略Ｖ
ｉとなるから、ＭＯＳＦＥＴ１２のＶｇｓはＶｉ−Ｖo
でＶo＞Ｖiであるため、ＭＯＳＦＥＴ１２はＯＦＦ状態
となる。
【００２０】次に、低電圧起動動作について、図３のタ
イミングチャートにしたがって説明する。即ち、通常
１．５Ｖ近辺では、Ｐ型ＭＯＳＦＥＴ２はゲートカット
ＯＦＦ状態もしくは高ＯＮ抵抗状態であるため、昇圧コ
ントローラ５が動作せす、ＭＯＳＦＥＴ４もＯＮ状態に
移行出来ない。この為、本発明では、ＭＯＳＦＥＴ４が
ＯＮ状態に移行するまでの期間、ＰＮＰタイプのバイポ
ーラトランジスタ３をＯＮ状態に制御するものである。
なお、このトランジスタ３のベース電流が流れることに
よる電力の損失が発生するため、昇圧コントローラ５の
起動後、速やかにＯＦＦ状態に移行させることが望まし
い。
イミングチャートにしたがって説明する。即ち、通常
１．５Ｖ近辺では、Ｐ型ＭＯＳＦＥＴ２はゲートカット
ＯＦＦ状態もしくは高ＯＮ抵抗状態であるため、昇圧コ
ントローラ５が動作せす、ＭＯＳＦＥＴ４もＯＮ状態に
移行出来ない。この為、本発明では、ＭＯＳＦＥＴ４が
ＯＮ状態に移行するまでの期間、ＰＮＰタイプのバイポ
ーラトランジスタ３をＯＮ状態に制御するものである。
なお、このトランジスタ３のベース電流が流れることに
よる電力の損失が発生するため、昇圧コントローラ５の
起動後、速やかにＯＦＦ状態に移行させることが望まし
い。
【００２１】（第２の具体例）図５は、本発明の第２の
具体例の回路図であって、図５には、電源の入力側に設
けられた降圧用のスイッチングトランジスタ２とコイル
８との直列回路と、前記スイッチングトランジスタ２と
コイル８との第１の接続点Ｊ１にカソードが接続され、
アノードがグランドに接続された還流ダイオード９とか
らなる降圧電源回路と、前記コイル８に直列に接続され
た逆流防止ダイオード１３と、前記コイル８と逆流防止
ダイオード１３との第２の接続線路Ｊ２とグランド間に
設けた昇圧用のスイッチングトランジスタ７とからなる
昇圧電源回路とで構成した昇降圧電源回路において、前
記第１の接続線路Ｊ１又は第２の接続線路Ｊ２とグラン
ド間にコンデンサ２１ａとダイオード２１ｂとの直列回
路を設け、このダイオード２１ｂのカソードをグランド
に接続した第１の充電回路２１を設けると共に、この第
１の充電回路２１で得られた電圧で前記降圧用のスイッ
チングトランジスタ２を制御すること昇降圧電源回路が
示され、叉、前記第１の接続線路Ｊ１又は第２の接続線
路Ｊ２とグランド間にコンデンサ２０ａとダイオード２
０ｂとからなる直列回路を設け、このダイオード２０ｂ
のカソードを接地した第２の充電回路２０を設けると共
に、この第２の充電回路２０で得られた電圧をツェナー
ダイオード２３を介して、前記逆流防止ダイオード１３
に並列に設けられた第２のスイッチングトランジスタ１
２のゲートに印加するように構成した昇降圧電源回路が
示されている。
具体例の回路図であって、図５には、電源の入力側に設
けられた降圧用のスイッチングトランジスタ２とコイル
８との直列回路と、前記スイッチングトランジスタ２と
コイル８との第１の接続点Ｊ１にカソードが接続され、
アノードがグランドに接続された還流ダイオード９とか
らなる降圧電源回路と、前記コイル８に直列に接続され
た逆流防止ダイオード１３と、前記コイル８と逆流防止
ダイオード１３との第２の接続線路Ｊ２とグランド間に
設けた昇圧用のスイッチングトランジスタ７とからなる
昇圧電源回路とで構成した昇降圧電源回路において、前
記第１の接続線路Ｊ１又は第２の接続線路Ｊ２とグラン
ド間にコンデンサ２１ａとダイオード２１ｂとの直列回
路を設け、このダイオード２１ｂのカソードをグランド
に接続した第１の充電回路２１を設けると共に、この第
１の充電回路２１で得られた電圧で前記降圧用のスイッ
チングトランジスタ２を制御すること昇降圧電源回路が
示され、叉、前記第１の接続線路Ｊ１又は第２の接続線
路Ｊ２とグランド間にコンデンサ２０ａとダイオード２
０ｂとからなる直列回路を設け、このダイオード２０ｂ
のカソードを接地した第２の充電回路２０を設けると共
に、この第２の充電回路２０で得られた電圧をツェナー
ダイオード２３を介して、前記逆流防止ダイオード１３
に並列に設けられた第２のスイッチングトランジスタ１
２のゲートに印加するように構成した昇降圧電源回路が
示されている。
【００２２】以下に、第２の具体例について更に詳細に
説明する。入力端子１と出力端子１９との間には、降圧
用のＰチャンネルのスイッチング用トランジスタ（ＭＯ
ＳＦＥＴ）２とコイル８とダイオード１３とが直列に接
続され、降圧用のスイッチング用トランジスタ２のソー
スが入力端子１に接続され、降圧用のスイッチング用ト
ランジスタ２のドレインがコイル８の一方の端子に接続
している。コイル８の他方の端子はダイオード１３のア
ノードに接続され、ダイオード１３のカソードが出力端
子１９に夫々接続している。
説明する。入力端子１と出力端子１９との間には、降圧
用のＰチャンネルのスイッチング用トランジスタ（ＭＯ
ＳＦＥＴ）２とコイル８とダイオード１３とが直列に接
続され、降圧用のスイッチング用トランジスタ２のソー
スが入力端子１に接続され、降圧用のスイッチング用ト
ランジスタ２のドレインがコイル８の一方の端子に接続
している。コイル８の他方の端子はダイオード１３のア
ノードに接続され、ダイオード１３のカソードが出力端
子１９に夫々接続している。
【００２３】叉、降圧用のスイッチング用トランジスタ
２のドレインとグランド間には、カソードが降圧用のス
イッチング用トランジスタ２のドレインに接続され、ア
ノードがグランドに接続されたダイオード９が設けら
れ、叉、ダイオード１３のアノードとグランド間には昇
圧用のスイッチングトランジスタ（ＭＯＳＦＥＴ）７が
設けられ、出力端子１９とグランド間に設けられた分圧
抵抗１５、１６、１７で分圧された電圧に基づき昇圧コ
ントローラ５がスイッチングトランジスタ７のスイッチ
ングを制御するように構成している。叉、降圧用のスイ
ッチング用トランジスタ２は、出力端子１９とグランド
間に設けられた分圧抵抗１５、１６、１７で分圧された
電圧に基づき降圧コントローラ５がスイッチングトラン
ジスタ２５のスイッチングを制御すると共に、スイッチ
ングトランジスタ（ＭＯＳＦＥＴ）２５のソースに加え
られた電圧をスイッチングトランジスタ２のゲートに印
加することで、降圧用のスイッチングトランジスタ２を
制御するように構成している。
２のドレインとグランド間には、カソードが降圧用のス
イッチング用トランジスタ２のドレインに接続され、ア
ノードがグランドに接続されたダイオード９が設けら
れ、叉、ダイオード１３のアノードとグランド間には昇
圧用のスイッチングトランジスタ（ＭＯＳＦＥＴ）７が
設けられ、出力端子１９とグランド間に設けられた分圧
抵抗１５、１６、１７で分圧された電圧に基づき昇圧コ
ントローラ５がスイッチングトランジスタ７のスイッチ
ングを制御するように構成している。叉、降圧用のスイ
ッチング用トランジスタ２は、出力端子１９とグランド
間に設けられた分圧抵抗１５、１６、１７で分圧された
電圧に基づき降圧コントローラ５がスイッチングトラン
ジスタ２５のスイッチングを制御すると共に、スイッチ
ングトランジスタ（ＭＯＳＦＥＴ）２５のソースに加え
られた電圧をスイッチングトランジスタ２のゲートに印
加することで、降圧用のスイッチングトランジスタ２を
制御するように構成している。
【００２４】叉、ダイオード１３のアノードとグランド
間にはコンデンサ２１ａとダイオード２１ｂとの直列回
路が設けられ、更に、ダイオード２１ｂのアノードとグ
ランド間には、ダイオード２１ｃとコンデンサ２１ｄと
の直列回路が設けられ、ダイオード２１ｃのアノード
が、スイッチング用トランジスタ２５のソースに接続さ
れ、スイッチングトランジスタ２５を介して、降圧用の
スイッチングトランジスタ２を制御するように構成して
いる。
間にはコンデンサ２１ａとダイオード２１ｂとの直列回
路が設けられ、更に、ダイオード２１ｂのアノードとグ
ランド間には、ダイオード２１ｃとコンデンサ２１ｄと
の直列回路が設けられ、ダイオード２１ｃのアノード
が、スイッチング用トランジスタ２５のソースに接続さ
れ、スイッチングトランジスタ２５を介して、降圧用の
スイッチングトランジスタ２を制御するように構成して
いる。
【００２５】叉、スイッチングトランジスタ２のドレイ
ンとグランド間には、コンデンサ２０ａとダイオード２
０ｂとの直列回路が設けられ、ダイオード２０ｂのアノ
ードとグランド間にはダイオード２０ｃとコンデンサ２
０ｄとの直列回路が設けられ、ダイオード１３に並列に
接続したＰチャンネルのスイッチングトランジスタ（Ｍ
ＯＳＦＥＴ）１２のゲートとダイオード２０ｃのアノー
ド間にはツェナーダイオード２３が設けられ、ダイオー
ド２０ｃの負電圧を前記スイッチングトランジスタ１２
のゲートに導くように構成している。
ンとグランド間には、コンデンサ２０ａとダイオード２
０ｂとの直列回路が設けられ、ダイオード２０ｂのアノ
ードとグランド間にはダイオード２０ｃとコンデンサ２
０ｄとの直列回路が設けられ、ダイオード１３に並列に
接続したＰチャンネルのスイッチングトランジスタ（Ｍ
ＯＳＦＥＴ）１２のゲートとダイオード２０ｃのアノー
ド間にはツェナーダイオード２３が設けられ、ダイオー
ド２０ｃの負電圧を前記スイッチングトランジスタ１２
のゲートに導くように構成している。
【００２６】なお、２０ｄは、ダイオード２０ｃの電圧
を平滑するためのコンデンサ、２６はツェナーダイオー
ド２３へバイアスを加えるための抵抗である。この第２
の具体例の降圧用のスイッチングトランジスタ２は、Ｐ
型ＭＯＳＦＥＴであるからソース電圧に対してゲート電
圧を低い値に設定することにより、スイッチング回路を
導通させるものである。
を平滑するためのコンデンサ、２６はツェナーダイオー
ド２３へバイアスを加えるための抵抗である。この第２
の具体例の降圧用のスイッチングトランジスタ２は、Ｐ
型ＭＯＳＦＥＴであるからソース電圧に対してゲート電
圧を低い値に設定することにより、スイッチング回路を
導通させるものである。
【００２７】従って、Ｐ型ＭＯＳＦＥＴ２、１２を用い
た第２の具体例の昇降圧変換動作動作のタイミングは図
５のようになる。即ち、出力設定電圧Ｖｏに対して入力
電圧Ｖｉが低い場合は昇圧スイッチング動作が行われ、
スイッチング波形ａによりチャージポンプによる反転回
路２１により、図５上のＡ点で−Ｖｏのゲート電圧を発
生させることで、ＦＥＴ２のゲート・ソース電圧Ｖｇｓ
電圧は−（Ｖo＋Ｖｉ）となり、この第２の具体例の回
路を用いない場合に比較してＶｏだけ大きな電位差を与
えることができ、これによりより、低抵抗なＯＮ抵抗で
バイパス出来るように構成したものである。
た第２の具体例の昇降圧変換動作動作のタイミングは図
５のようになる。即ち、出力設定電圧Ｖｏに対して入力
電圧Ｖｉが低い場合は昇圧スイッチング動作が行われ、
スイッチング波形ａによりチャージポンプによる反転回
路２１により、図５上のＡ点で−Ｖｏのゲート電圧を発
生させることで、ＦＥＴ２のゲート・ソース電圧Ｖｇｓ
電圧は−（Ｖo＋Ｖｉ）となり、この第２の具体例の回
路を用いない場合に比較してＶｏだけ大きな電位差を与
えることができ、これによりより、低抵抗なＯＮ抵抗で
バイパス出来るように構成したものである。
【００２８】さて、入力電圧Ｖｉが出力設定電圧Ｖｏよ
り高い降圧動作に於いては、降圧スイッチング波形ｂよ
りチャージポンプ２０により入力電圧を反転させ、ツェ
ーナ電圧Ｖｚのツェーナダイオード２３を介してＦＥＴ
１２のゲート電圧を与えることにより、ダイオード１３
のＶｆを無視した場合、ＦＥＴ１２のゲート・ソース間
電圧ＶｇｓはＶｚ−ＶｏからＶｚ−Ｖｉ−Ｖｏへと変化
する。ここで、ツェーナ電圧Ｖｚの値を出力電圧Ｖｏと
略等しい値に設定した場合、０Ｖから−Ｖｉへと変化す
ることになり、これにより、降圧動作時にはショットキ
ーダイオード１３をＭＯＳＦＥＴ１２によりバイパスす
るものである。
り高い降圧動作に於いては、降圧スイッチング波形ｂよ
りチャージポンプ２０により入力電圧を反転させ、ツェ
ーナ電圧Ｖｚのツェーナダイオード２３を介してＦＥＴ
１２のゲート電圧を与えることにより、ダイオード１３
のＶｆを無視した場合、ＦＥＴ１２のゲート・ソース間
電圧ＶｇｓはＶｚ−ＶｏからＶｚ−Ｖｉ−Ｖｏへと変化
する。ここで、ツェーナ電圧Ｖｚの値を出力電圧Ｖｏと
略等しい値に設定した場合、０Ｖから−Ｖｉへと変化す
ることになり、これにより、降圧動作時にはショットキ
ーダイオード１３をＭＯＳＦＥＴ１２によりバイパスす
るものである。
【００２９】このように、本具体例では、降圧時のバイ
パスＦＥＴを降圧スイッチングトランジスタで兼用する
ことができるからＦＥＴの素子数を減らすことが可能で
ある。また、第１の具体例では入出力電圧の２倍の電圧
を各々のゲート電圧に与えていたが、この具体例では等
倍の負電圧である為、低耐圧、低ＯＮ抵抗の素子も活用
できるという効果が得られる。
パスＦＥＴを降圧スイッチングトランジスタで兼用する
ことができるからＦＥＴの素子数を減らすことが可能で
ある。また、第１の具体例では入出力電圧の２倍の電圧
を各々のゲート電圧に与えていたが、この具体例では等
倍の負電圧である為、低耐圧、低ＯＮ抵抗の素子も活用
できるという効果が得られる。
【００３０】本構成において、第１の具体例で設けた起
動用バイパストランジスタは配置していないが、同様に
配置してもよい。また、第１の具体例では、２つのチャ
ージポンプは２倍昇圧、第２の具体例では、２回路とも
反転動作、即ち、負電位を得るように構成したが、勿
論、これらは自在に組み合わせることが可能であり、例
えば、昇圧時は反転動作のチャージポンプを機能させ、
降圧時は２倍昇圧のチャージポンプを機能させることも
可能であり、使用するＭＯＳＦＥＴに応じて４種類の組
合わせが可能で、ＭＯＳＦＥＴの共用化など利点がある
ものである。
動用バイパストランジスタは配置していないが、同様に
配置してもよい。また、第１の具体例では、２つのチャ
ージポンプは２倍昇圧、第２の具体例では、２回路とも
反転動作、即ち、負電位を得るように構成したが、勿
論、これらは自在に組み合わせることが可能であり、例
えば、昇圧時は反転動作のチャージポンプを機能させ、
降圧時は２倍昇圧のチャージポンプを機能させることも
可能であり、使用するＭＯＳＦＥＴに応じて４種類の組
合わせが可能で、ＭＯＳＦＥＴの共用化など利点がある
ものである。
【００３１】なお、上記した説明では、チャージポンプ
で発生する電圧の計算において、使用したダイオードの
順方向電圧Ｖｆについては、簡単にするため無視した。
で発生する電圧の計算において、使用したダイオードの
順方向電圧Ｖｆについては、簡単にするため無視した。
【００３２】
【発明の効果】本発明に係わる昇降圧電源回路は、昇圧
動作時に於ける降圧用のスイッチング素子と降圧動作時
に於ける逆流防止用ショットキダイオードとを各々バイ
パスする回路をＭＯＳＦＥＴで構成し、このＭＯＳＦＥ
Ｔのゲートを簡単な構成のチャージポンプ回路で制御す
るように構成したので、外部電源を必要せずに高効率な
昇降圧電源が実現できる。
動作時に於ける降圧用のスイッチング素子と降圧動作時
に於ける逆流防止用ショットキダイオードとを各々バイ
パスする回路をＭＯＳＦＥＴで構成し、このＭＯＳＦＥ
Ｔのゲートを簡単な構成のチャージポンプ回路で制御す
るように構成したので、外部電源を必要せずに高効率な
昇降圧電源が実現できる。
【００３３】例えば、昇圧動作時、降圧スイッチングト
ランジスタであるＰ型ＭＯＳＦＥＴのＯＮ抵抗を１Ω、
バイパストランジスタであるＮ型ＭＯＳＦＥＴのＯＮ抵
抗を０．１Ωとした場合には、入力電流１Ａの時、約９
１０ｍＷの電力損失が低減できる。また、降圧動作時、
ショットキダイオードの順方向電圧を０．３Ｖとした場
合は同じく出力電流１Ａで２２５ｍＷの電力損出が低減
できるものである。
ランジスタであるＰ型ＭＯＳＦＥＴのＯＮ抵抗を１Ω、
バイパストランジスタであるＮ型ＭＯＳＦＥＴのＯＮ抵
抗を０．１Ωとした場合には、入力電流１Ａの時、約９
１０ｍＷの電力損失が低減できる。また、降圧動作時、
ショットキダイオードの順方向電圧を０．３Ｖとした場
合は同じく出力電流１Ａで２２５ｍＷの電力損出が低減
できるものである。
【００３４】また、ゲート電圧の制御は、昇圧時、設定
出力電圧より入力電圧が高い場合にはＯＦＦデューティ
１００％となり、降圧時、設定出力電圧より入力電圧が
低い場合はＯＦＦデューティ１００％となるという一般
的特性を利用しているので、特別な制御回路は不要であ
り、一般的なコントローラが利用出来る利点がある。
叉、本発明では、降圧スイッチング素子にＰ型ＭＯＳＦ
ＥＴを用いた場合問題となる１．５Ｖ以下での低電圧起
動に対しても、起動時のみ動作するＰＮＰトランジスタ
を具備しているため、広範囲な入力電圧に対して動作可
能な昇降圧電源が実現出来る。
出力電圧より入力電圧が高い場合にはＯＦＦデューティ
１００％となり、降圧時、設定出力電圧より入力電圧が
低い場合はＯＦＦデューティ１００％となるという一般
的特性を利用しているので、特別な制御回路は不要であ
り、一般的なコントローラが利用出来る利点がある。
叉、本発明では、降圧スイッチング素子にＰ型ＭＯＳＦ
ＥＴを用いた場合問題となる１．５Ｖ以下での低電圧起
動に対しても、起動時のみ動作するＰＮＰトランジスタ
を具備しているため、広範囲な入力電圧に対して動作可
能な昇降圧電源が実現出来る。
【００３５】なお、上記具体例では、２個のコントロー
ラを使用したが、２ＣＨのコントローラを使用すること
も可能でであり、それにより部品点数の削減も可能であ
る。
ラを使用したが、２ＣＨのコントローラを使用すること
も可能でであり、それにより部品点数の削減も可能であ
る。
【図１】本発明に係わる昇降圧電源の第１の具体例の回
路図である。
路図である。
【図２】第１の具体例の動作を説明するタイミングチャ
ートである。
ートである。
【図３】第１の具体例の起動時の各部の動作を説明する
タイミングチャートである。
タイミングチャートである。
【図４】本発明に係わる昇降圧電源の第２の具体例の回
路図である。
路図である。
【図５】第２の具体例の動作を説明するタイミングチャ
ートである。
ートである。
【図６】従来の昇降圧電源の回路図である。
１ 入力端子 ２ 降圧用のスイッチングトランジスタ ３ ＰＮＰトランジスタ ４ ＮチャンネルＭＯＳＦＥＴ ５ 昇圧コントローラ ６ 降圧コントローラ ７ 昇圧用のスイッチングトランジスタ ８ コイル ９ 還流ダイオード １０ 第２の充電回路 １０ａ ダイオード １０ｂ コンデンサ １１ 第１の充電回路 １１ａ、１１ｃ ダイオード １１ｂ、１１ｄ コンデンサ １２ ＮチャンネルＭＯＳＦＥＴ １３ 逆流防止ダイオード １４ 起動コントロール端子 １５〜１７ 分圧抵抗 １８ 平滑コンデンサ １９ 出力端子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年１１月１日（１９９９．１１．
１）
１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる昇
降圧電源回路の第１態様は、電源の入力側に設けられた
降圧用のスイッチングトランジスタとコイルとの直列回
路と、前記スイッチングトランジスタとコイルとの第１
の接続線路にカソードが接続され、アノードがグランド
に接続された還流ダイオードとからなる降圧電源回路
と、前記コイルに直列に接続された逆流防止ダイオード
と、前記コイルと逆流防止ダイオードとの第２の接続線
路とグランド間に設けた昇圧用のスイッチングトランジ
スタとからなる昇圧電源回路とで構成した昇降圧電源回
路において、この昇降圧電源回路の出力端子にアノード
が接続される第３のダイオードと、この第３のダイオー
ドのカソードに一方の端子が接続され、他方の端子が前
記第１又は第２の接続線路に接続されるコンデンサとを
設けると共に、前記降圧用のスイッチングトランジスタ
に並列にＭＯＳＦＥＴからなるスイッチングトランジス
タを設け、このスイッチングトランジスタのゲートを、
前記第３のダイオードとコンデンサとの接続点に表れる
電圧で制御することを特徴とするものであり、叉、第２
態様は、電源の入力側に設けられた降圧用のスイッチン
グトランジスタとコイルとの直列回路と、前記スイッチ
ングトランジスタとコイルとの第１の接続線路にカソー
ドが接続され、アノードがグランドに接続された還流ダ
イオードとからなる降圧電源回路と、前記コイルに直列
に接続された逆流防止ダイオードと、前記コイルと逆流
防止ダイオードとの第２の接続線路とグランド間に設け
た昇圧用のスイッチングトランジスタとからなる昇圧電
源回路とで構成した昇降圧電源回路において、前記第１
又は第２の接続線路に一方の端子が接続されるコンデン
サと、アノードが前記コンデンサの他方の端子に接続さ
れ、カソードがグランドに接続される第３のダイオード
とを設け、前記コンデンサと第３のダイオードとの接続
点に表れる電圧を整流して負電圧を生成し、この負電圧
で前記降圧用のスイッチングトランジスタを制御するこ
とを特徴とするものであり、叉、第３態様は、電源の入
力側に設けられた降圧用のスイッチングトランジスタと
コイルとの直列回路と、前記スイッチングトランジスタ
とコイルとの第１の接続線路にカソードが接続され、ア
ノードがグランドに接続された還流ダイオードとからな
る降圧電源回路と、前記コイルに直列に接続された逆流
防止ダイオードと、前記コイルと逆流防止ダイオードと
の第２の接続線路とグランド間に設けた昇圧用のスイッ
チングトランジスタとからなる昇圧電源回路とで構成し
た昇降圧電源回路において、この昇降圧電源回路の入力
端子にアノードが接続される第３のダイオードと、一方
の端子が前記第３のダイオードのカソードに接続され、
他方の端子が前記第１又は第２の接続線路に接続される
コンデンサとを設けると共に、前記逆流防止ダイオード
に並列にＭＯＳＦＥＴからなるスイッチングトランジス
タを設け、このスイッチングトランジスタのゲートと前
記第３のダイオードのカソードとを接続したことを特徴
とするものであり、叉、第４態様は、電源の入力側に設
けられた降圧用のスイッチングトランジスタとコイルと
の直列回路と、前記スイッチングトランジスタとコイル
との第１の接続線路にカソードが接続され、アノードが
グランドに接続された還流ダイオードとからなる降圧電
源回路と、前記コイルに直列に接続された逆流防止ダイ
オードと、前記コイルと逆流防止ダイオードとの第２の
接続線路とグランド間に設けた昇圧用のスイッチングト
ランジスタとからなる昇圧電源回路とで構成した昇降圧
電源回路において、カソードがグランドに接続された第
３のダイオードと、一方の端子が前記第１又は第２の接
続線路に接続され、他方の端子が前記第３のダイオード
のアノードに接続されるコンデンサとを設け、前記第３
のダイオードとコンデンサとの接続点に表れる電圧を整
流して負電圧を生成し、この負電圧をツェナーダイオー
ドを介して、前記逆流防止ダイオードに並列に設けられ
たＭＯＳＦＥＴからなる第３のスイッチングトランジス
タのゲートに印加するように構成したことを特徴とする
ものであり、叉、第５態様は、前記ツェナーダイオード
のツェナー電圧は、入力電圧が出力電圧より高い降圧動
作において、前記第３のスイッチングトランジスタがオ
ンするように設定したことを特徴とするものであり、
叉、第６態様は、前記降圧用のスイッチングトランジス
タと並列にバイポーラトランジスタを接続し、前記電源
の入力側に入力電圧が印加され、この電源回路が動作を
開始する時、このバイポーラトランジスタをＯＮ状態に
制御することを特徴とするものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる昇
降圧電源回路の第１態様は、電源の入力側に設けられた
降圧用のスイッチングトランジスタとコイルとの直列回
路と、前記スイッチングトランジスタとコイルとの第１
の接続線路にカソードが接続され、アノードがグランド
に接続された還流ダイオードとからなる降圧電源回路
と、前記コイルに直列に接続された逆流防止ダイオード
と、前記コイルと逆流防止ダイオードとの第２の接続線
路とグランド間に設けた昇圧用のスイッチングトランジ
スタとからなる昇圧電源回路とで構成した昇降圧電源回
路において、この昇降圧電源回路の出力端子にアノード
が接続される第３のダイオードと、この第３のダイオー
ドのカソードに一方の端子が接続され、他方の端子が前
記第１又は第２の接続線路に接続されるコンデンサとを
設けると共に、前記降圧用のスイッチングトランジスタ
に並列にＭＯＳＦＥＴからなるスイッチングトランジス
タを設け、このスイッチングトランジスタのゲートを、
前記第３のダイオードとコンデンサとの接続点に表れる
電圧で制御することを特徴とするものであり、叉、第２
態様は、電源の入力側に設けられた降圧用のスイッチン
グトランジスタとコイルとの直列回路と、前記スイッチ
ングトランジスタとコイルとの第１の接続線路にカソー
ドが接続され、アノードがグランドに接続された還流ダ
イオードとからなる降圧電源回路と、前記コイルに直列
に接続された逆流防止ダイオードと、前記コイルと逆流
防止ダイオードとの第２の接続線路とグランド間に設け
た昇圧用のスイッチングトランジスタとからなる昇圧電
源回路とで構成した昇降圧電源回路において、前記第１
又は第２の接続線路に一方の端子が接続されるコンデン
サと、アノードが前記コンデンサの他方の端子に接続さ
れ、カソードがグランドに接続される第３のダイオード
とを設け、前記コンデンサと第３のダイオードとの接続
点に表れる電圧を整流して負電圧を生成し、この負電圧
で前記降圧用のスイッチングトランジスタを制御するこ
とを特徴とするものであり、叉、第３態様は、電源の入
力側に設けられた降圧用のスイッチングトランジスタと
コイルとの直列回路と、前記スイッチングトランジスタ
とコイルとの第１の接続線路にカソードが接続され、ア
ノードがグランドに接続された還流ダイオードとからな
る降圧電源回路と、前記コイルに直列に接続された逆流
防止ダイオードと、前記コイルと逆流防止ダイオードと
の第２の接続線路とグランド間に設けた昇圧用のスイッ
チングトランジスタとからなる昇圧電源回路とで構成し
た昇降圧電源回路において、この昇降圧電源回路の入力
端子にアノードが接続される第３のダイオードと、一方
の端子が前記第３のダイオードのカソードに接続され、
他方の端子が前記第１又は第２の接続線路に接続される
コンデンサとを設けると共に、前記逆流防止ダイオード
に並列にＭＯＳＦＥＴからなるスイッチングトランジス
タを設け、このスイッチングトランジスタのゲートと前
記第３のダイオードのカソードとを接続したことを特徴
とするものであり、叉、第４態様は、電源の入力側に設
けられた降圧用のスイッチングトランジスタとコイルと
の直列回路と、前記スイッチングトランジスタとコイル
との第１の接続線路にカソードが接続され、アノードが
グランドに接続された還流ダイオードとからなる降圧電
源回路と、前記コイルに直列に接続された逆流防止ダイ
オードと、前記コイルと逆流防止ダイオードとの第２の
接続線路とグランド間に設けた昇圧用のスイッチングト
ランジスタとからなる昇圧電源回路とで構成した昇降圧
電源回路において、カソードがグランドに接続された第
３のダイオードと、一方の端子が前記第１又は第２の接
続線路に接続され、他方の端子が前記第３のダイオード
のアノードに接続されるコンデンサとを設け、前記第３
のダイオードとコンデンサとの接続点に表れる電圧を整
流して負電圧を生成し、この負電圧をツェナーダイオー
ドを介して、前記逆流防止ダイオードに並列に設けられ
たＭＯＳＦＥＴからなる第３のスイッチングトランジス
タのゲートに印加するように構成したことを特徴とする
ものであり、叉、第５態様は、前記ツェナーダイオード
のツェナー電圧は、入力電圧が出力電圧より高い降圧動
作において、前記第３のスイッチングトランジスタがオ
ンするように設定したことを特徴とするものであり、
叉、第６態様は、前記降圧用のスイッチングトランジス
タと並列にバイポーラトランジスタを接続し、前記電源
の入力側に入力電圧が印加され、この電源回路が動作を
開始する時、このバイポーラトランジスタをＯＮ状態に
制御することを特徴とするものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】ＰＮＰトランジスタ３は、ＭＯＳＦＥＴ４
がＯＮした後に、ベース電位を入力電圧Ｖｉにすること
でＯＦＦさせることにより、不要な電力損失を抑えるこ
とが出来る。図１のチャージポンプ１１は以下のような
動作となっている。即ち、還流ダイオード９のカソード
電圧は、略接地電位から入力電圧まで降圧用のスイッチ
ングトランジスタ２のスッチングに同期して変化する。
従って、コンデンサ１１ｂ両端の電圧は略Ｖｏになるか
ら、ＭＯＳＦＥＴ４のゲート電圧は、出力電圧の略２倍
の電圧２Ｖｏになる。同様に、降圧用のスッチングトラ
ンジスタ２のドレインと第１の接続点Ｊ１間にダイオー
ド１０ａとコンデンサ１０ｂとの直列回路を設け、得ら
れた電圧を平滑することにより、入力電圧の略２倍のゲ
ート電圧２Ｖｉを得ることができるものである。
がＯＮした後に、ベース電位を入力電圧Ｖｉにすること
でＯＦＦさせることにより、不要な電力損失を抑えるこ
とが出来る。図１のチャージポンプ１１は以下のような
動作となっている。即ち、還流ダイオード９のカソード
電圧は、略接地電位から入力電圧まで降圧用のスイッチ
ングトランジスタ２のスッチングに同期して変化する。
従って、コンデンサ１１ｂ両端の電圧は略Ｖｏになるか
ら、ＭＯＳＦＥＴ４のゲート電圧は、出力電圧の略２倍
の電圧２Ｖｏになる。同様に、降圧用のスッチングトラ
ンジスタ２のドレインと第１の接続点Ｊ１間にダイオー
ド１０ａとコンデンサ１０ｂとの直列回路を設け、得ら
れた電圧を平滑することにより、入力電圧の略２倍のゲ
ート電圧２Ｖｉを得ることができるものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】（第２の具体例）図４は、本発明の第２の
具体例の回路図であって、図４には、電源の入力側に設
けられた降圧用のスイッチングトランジスタ２とコイル
８との直列回路と、前記スイッチングトランジスタ２と
コイル８との第１の接続点Ｊ１にカソードが接続され、
アノードがグランドに接続された還流ダイオード９とか
らなる降圧電源回路と、前記コイル８に直列に接続され
た逆流防止ダイオード１３と、前記コイル８と逆流防止
ダイオード１３との第２の接続線路Ｊ２とグランド間に
設けた昇圧用のスイッチングトランジスタ７とからなる
昇圧電源回路とで構成した昇降圧電源回路において、前
記第１の接続線路Ｊ１又は第２の接続線路Ｊ２とグラン
ド間にコンデンサ２１ａとダイオード２１ｂとの直列回
路を設け、このダイオード２１ｂのカソードをグランド
に接続した第１の充電回路２１を設けると共に、この第
１の充電回路２１で得られた電圧で前記降圧用のスイッ
チングトランジスタ２を制御すること昇降圧電源回路が
示され、叉、前記第１の接続線路Ｊ１又は第２の接続線
路Ｊ２とグランド間にコンデンサ２０ａとダイオード２
０ｂとからなる直列回路を設け、このダイオード２０ｂ
のカソードを接地した第２の充電回路２０を設けると共
に、この第２の充電回路２０で得られた電圧をツェナー
ダイオード２３を介して、前記逆流防止ダイオード１３
に並列に設けられた第２のスイッチングトランジスタ１
２のゲートに印加するように構成した昇降圧電源回路が
示されている。
具体例の回路図であって、図４には、電源の入力側に設
けられた降圧用のスイッチングトランジスタ２とコイル
８との直列回路と、前記スイッチングトランジスタ２と
コイル８との第１の接続点Ｊ１にカソードが接続され、
アノードがグランドに接続された還流ダイオード９とか
らなる降圧電源回路と、前記コイル８に直列に接続され
た逆流防止ダイオード１３と、前記コイル８と逆流防止
ダイオード１３との第２の接続線路Ｊ２とグランド間に
設けた昇圧用のスイッチングトランジスタ７とからなる
昇圧電源回路とで構成した昇降圧電源回路において、前
記第１の接続線路Ｊ１又は第２の接続線路Ｊ２とグラン
ド間にコンデンサ２１ａとダイオード２１ｂとの直列回
路を設け、このダイオード２１ｂのカソードをグランド
に接続した第１の充電回路２１を設けると共に、この第
１の充電回路２１で得られた電圧で前記降圧用のスイッ
チングトランジスタ２を制御すること昇降圧電源回路が
示され、叉、前記第１の接続線路Ｊ１又は第２の接続線
路Ｊ２とグランド間にコンデンサ２０ａとダイオード２
０ｂとからなる直列回路を設け、このダイオード２０ｂ
のカソードを接地した第２の充電回路２０を設けると共
に、この第２の充電回路２０で得られた電圧をツェナー
ダイオード２３を介して、前記逆流防止ダイオード１３
に並列に設けられた第２のスイッチングトランジスタ１
２のゲートに印加するように構成した昇降圧電源回路が
示されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】従って、Ｐ型ＭＯＳＦＥＴ２、１２を用い
た第２の具体例の昇降圧変換動作動作のタイミングは図
５のようになる。即ち、出力設定電圧Ｖｏに対して入力
電圧Ｖｉが低い場合は昇圧スイッチング動作が行われ、
スイッチング波形ａによりチャージポンプによる反転回
路２１により、図４上のＡ点で−Ｖｏのゲート電圧を発
生させることで、ＦＥＴ２のゲート・ソース電圧Ｖｇｓ
電圧は−（Ｖo＋Ｖｉ）となり、この第２の具体例の回
路を用いない場合に比較してＶｏだけ大きな電位差を与
えることができ、これによりより、低抵抗なＯＮ抵抗で
バイパス出来るように構成したものである。
た第２の具体例の昇降圧変換動作動作のタイミングは図
５のようになる。即ち、出力設定電圧Ｖｏに対して入力
電圧Ｖｉが低い場合は昇圧スイッチング動作が行われ、
スイッチング波形ａによりチャージポンプによる反転回
路２１により、図４上のＡ点で−Ｖｏのゲート電圧を発
生させることで、ＦＥＴ２のゲート・ソース電圧Ｖｇｓ
電圧は−（Ｖo＋Ｖｉ）となり、この第２の具体例の回
路を用いない場合に比較してＶｏだけ大きな電位差を与
えることができ、これによりより、低抵抗なＯＮ抵抗で
バイパス出来るように構成したものである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】さて、入力電圧Ｖｉが出力設定電圧Ｖｏよ
り高い降圧動作に於いては、降圧スイッチング波形ｂよ
りチャージポンプ２０により入力電圧を反転させ、ツェ
ーナ電圧Ｖｚのツェーナダイオード２３を介してＦＥＴ
１２のゲート電圧を与えることにより、ダイオード２３
のＶｆを無視した場合、ＦＥＴ１２のゲート・ソース間
電圧ＶｇｓはＶｚ−ＶｏからＶｚ−Ｖｉ−Ｖｏへと変化
する。ここで、ツェーナ電圧Ｖｚの値を出力電圧Ｖｏと
略等しい値に設定した場合、０Ｖから−Ｖｉへと変化す
ることになり、これにより、降圧動作時にはショットキ
ーダイオード１３をＭＯＳＦＥＴ１２によりバイパスす
るものである。 ─────────────────────────────────────────────────────
り高い降圧動作に於いては、降圧スイッチング波形ｂよ
りチャージポンプ２０により入力電圧を反転させ、ツェ
ーナ電圧Ｖｚのツェーナダイオード２３を介してＦＥＴ
１２のゲート電圧を与えることにより、ダイオード２３
のＶｆを無視した場合、ＦＥＴ１２のゲート・ソース間
電圧ＶｇｓはＶｚ−ＶｏからＶｚ−Ｖｉ−Ｖｏへと変化
する。ここで、ツェーナ電圧Ｖｚの値を出力電圧Ｖｏと
略等しい値に設定した場合、０Ｖから−Ｖｉへと変化す
ることになり、これにより、降圧動作時にはショットキ
ーダイオード１３をＭＯＳＦＥＴ１２によりバイパスす
るものである。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年２月７日（２０００．２．７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる昇
降圧電源回路の第１態様は、電源の入力側に設けられた
降圧用のスイッチングトランジスタとコイルとの直列回
路と、前記スイッチングトランジスタとコイルとの第１
の接続線路にカソードが接続され、アノードがグランド
に接続された還流ダイオードとからなる降圧電源回路
と、前記コイルに直列に接続された逆流防止ダイオード
と、前記コイルと逆流防止ダイオードとの第２の接続線
路とグランド間に設けた昇圧用のスイッチングトランジ
スタとからなる昇圧電源回路とで構成した昇降圧電源回
路において、この昇降圧電源回路の出力端子にアノード
が接続される第３のダイオードと、この第３のダイオー
ドのカソードに一方の端子が接続され、他方の端子が前
記第１又は第２の接続線路に接続される第１のコンデン
サとを設けると共に、前記降圧用のスイッチングトラン
ジスタに並列にＭＯＳＦＥＴからなる第３のスイッチン
グトランジスタを設け、この第３のスイッチングトラン
ジスタのゲートを、前記第３のダイオードと前記第１の
コンデンサとの接続点に表れる電圧で制御することを特
徴とするものであり、叉、第２態様は、電源の入力側に
設けられた降圧用のスイッチングトランジスタとコイル
との直列回路と、前記スイッチングトランジスタとコイ
ルとの第１の接続線路にカソードが接続され、アノード
がグランドに接続された還流ダイオードとからなる降圧
電源回路と、前記コイルに直列に接続された逆流防止ダ
イオードと、前記コイルと逆流防止ダイオードとの第２
の接続線路とグランド間に設けた昇圧用のスイッチング
トランジスタとからなる昇圧電源回路とで構成した昇降
圧電源回路において、前記第１又は第２の接続線路に一
方の端子が接続される第２のコンデンサと、アノードが
前記第２のコンデンサの他方の端子に接続され、カソー
ドがグランドに接続される第４のダイオードとを設け、
前記第２のコンデンサと第４のダイオードとの接続点に
表れる電圧を整流して負電圧を生成し、この負電圧で前
記降圧用のスイッチングトランジスタを制御することを
特徴とするものであり、叉、第３態様は、電源の入力側
に設けられた降圧用のスイッチングトランジスタとコイ
ルとの直列回路と、前記スイッチングトランジスタとコ
イルとの第１の接続線路にカソードが接続され、アノー
ドがグランドに接続された還流ダイオードとからなる降
圧電源回路と、前記コイルに直列に接続された逆流防止
ダイオードと、前記コイルと逆流防止ダイオードとの第
２の接続線路とグランド間に設けた昇圧用のスイッチン
グトランジスタとからなる昇圧電源回路とで構成した昇
降圧電源回路において、この昇降圧電源回路の入力端子
にアノードが接続される第５のダイオードと、一方の端
子が前記第５のダイオードのカソードに接続され、他方
の端子が前記第１又は第２の接続線路に接続される第３
のコンデンサとを設けると共に、前記逆流防止ダイオー
ドに並列にＭＯＳＦＥＴからなる第４のスイッチングト
ランジスタを設け、この第４のスイッチングトランジス
タのゲートと前記第５のダイオードのカソードとを接続
したことを特徴とするものであり、叉、第４態様は、電
源の入力側に設けられた降圧用のスイッチングトランジ
スタとコイルとの直列回路と、前記スイッチングトラン
ジスタとコイルとの第１の接続線路にカソードが接続さ
れ、アノードがグランドに接続された還流ダイオードと
からなる降圧電源回路と、前記コイルに直列に接続され
た逆流防止ダイオードと、前記コイルと逆流防止ダイオ
ードとの第２の接続線路とグランド間に設けた昇圧用の
スイッチングトランジスタとからなる昇圧電源回路とで
構成した昇降圧電源回路において、カソードがグランド
に接続された第６のダイオードと、一方の端子が前記第
１又は第２の接続線路に接続され、他方の端子が前記第
６のダイオードのアノードに接続される第４のコンデン
サとを設け、前記第６のダイオードと前記第４のコンデ
ンサとの接続点に表れる電圧を整流して負電圧を生成
し、この負電圧をツェナーダイオードを介して、前記逆
流防止ダイオードに並列に設けられたＭＯＳＦＥＴから
なる第４のスイッチングトランジスタのゲートに印加す
るように構成したことを特徴とするものであり、叉、第
５態様は、前記ツェナーダイオードのツェナー電圧は、
入力電圧が出力電圧より高い降圧動作において、前記第
４のスイッチングトランジスタがオンするように設定し
たことを特徴とするものであり、叉、第６態様は、前記
降圧用のスイッチングトランジスタと並列にバイポーラ
トランジスタを接続し、前記電源の入力側に入力電圧が
印加され、この電源回路が動作を開始する時、このバイ
ポーラトランジスタをＯＮ状態に制御することを特徴と
するものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる昇
降圧電源回路の第１態様は、電源の入力側に設けられた
降圧用のスイッチングトランジスタとコイルとの直列回
路と、前記スイッチングトランジスタとコイルとの第１
の接続線路にカソードが接続され、アノードがグランド
に接続された還流ダイオードとからなる降圧電源回路
と、前記コイルに直列に接続された逆流防止ダイオード
と、前記コイルと逆流防止ダイオードとの第２の接続線
路とグランド間に設けた昇圧用のスイッチングトランジ
スタとからなる昇圧電源回路とで構成した昇降圧電源回
路において、この昇降圧電源回路の出力端子にアノード
が接続される第３のダイオードと、この第３のダイオー
ドのカソードに一方の端子が接続され、他方の端子が前
記第１又は第２の接続線路に接続される第１のコンデン
サとを設けると共に、前記降圧用のスイッチングトラン
ジスタに並列にＭＯＳＦＥＴからなる第３のスイッチン
グトランジスタを設け、この第３のスイッチングトラン
ジスタのゲートを、前記第３のダイオードと前記第１の
コンデンサとの接続点に表れる電圧で制御することを特
徴とするものであり、叉、第２態様は、電源の入力側に
設けられた降圧用のスイッチングトランジスタとコイル
との直列回路と、前記スイッチングトランジスタとコイ
ルとの第１の接続線路にカソードが接続され、アノード
がグランドに接続された還流ダイオードとからなる降圧
電源回路と、前記コイルに直列に接続された逆流防止ダ
イオードと、前記コイルと逆流防止ダイオードとの第２
の接続線路とグランド間に設けた昇圧用のスイッチング
トランジスタとからなる昇圧電源回路とで構成した昇降
圧電源回路において、前記第１又は第２の接続線路に一
方の端子が接続される第２のコンデンサと、アノードが
前記第２のコンデンサの他方の端子に接続され、カソー
ドがグランドに接続される第４のダイオードとを設け、
前記第２のコンデンサと第４のダイオードとの接続点に
表れる電圧を整流して負電圧を生成し、この負電圧で前
記降圧用のスイッチングトランジスタを制御することを
特徴とするものであり、叉、第３態様は、電源の入力側
に設けられた降圧用のスイッチングトランジスタとコイ
ルとの直列回路と、前記スイッチングトランジスタとコ
イルとの第１の接続線路にカソードが接続され、アノー
ドがグランドに接続された還流ダイオードとからなる降
圧電源回路と、前記コイルに直列に接続された逆流防止
ダイオードと、前記コイルと逆流防止ダイオードとの第
２の接続線路とグランド間に設けた昇圧用のスイッチン
グトランジスタとからなる昇圧電源回路とで構成した昇
降圧電源回路において、この昇降圧電源回路の入力端子
にアノードが接続される第５のダイオードと、一方の端
子が前記第５のダイオードのカソードに接続され、他方
の端子が前記第１又は第２の接続線路に接続される第３
のコンデンサとを設けると共に、前記逆流防止ダイオー
ドに並列にＭＯＳＦＥＴからなる第４のスイッチングト
ランジスタを設け、この第４のスイッチングトランジス
タのゲートと前記第５のダイオードのカソードとを接続
したことを特徴とするものであり、叉、第４態様は、電
源の入力側に設けられた降圧用のスイッチングトランジ
スタとコイルとの直列回路と、前記スイッチングトラン
ジスタとコイルとの第１の接続線路にカソードが接続さ
れ、アノードがグランドに接続された還流ダイオードと
からなる降圧電源回路と、前記コイルに直列に接続され
た逆流防止ダイオードと、前記コイルと逆流防止ダイオ
ードとの第２の接続線路とグランド間に設けた昇圧用の
スイッチングトランジスタとからなる昇圧電源回路とで
構成した昇降圧電源回路において、カソードがグランド
に接続された第６のダイオードと、一方の端子が前記第
１又は第２の接続線路に接続され、他方の端子が前記第
６のダイオードのアノードに接続される第４のコンデン
サとを設け、前記第６のダイオードと前記第４のコンデ
ンサとの接続点に表れる電圧を整流して負電圧を生成
し、この負電圧をツェナーダイオードを介して、前記逆
流防止ダイオードに並列に設けられたＭＯＳＦＥＴから
なる第４のスイッチングトランジスタのゲートに印加す
るように構成したことを特徴とするものであり、叉、第
５態様は、前記ツェナーダイオードのツェナー電圧は、
入力電圧が出力電圧より高い降圧動作において、前記第
４のスイッチングトランジスタがオンするように設定し
たことを特徴とするものであり、叉、第６態様は、前記
降圧用のスイッチングトランジスタと並列にバイポーラ
トランジスタを接続し、前記電源の入力側に入力電圧が
印加され、この電源回路が動作を開始する時、このバイ
ポーラトランジスタをＯＮ状態に制御することを特徴と
するものである。
Claims (6)
- 【請求項１】 電源の入力側に設けられた降圧用のスイ
ッチングトランジスタとコイルとの直列回路と、前記ス
イッチングトランジスタとコイルとの第１の接続点にカ
ソードが接続され、アノードがグランドに接続された還
流ダイオードとからなる降圧電源回路と、前記コイルに
直列に接続された逆流防止ダイオードと、前記コイルと
逆流防止ダイオードとの第２の接続線路とグランド間に
設けた昇圧用のスイッチングトランジスタとからなる昇
圧電源回路とで構成した昇降圧電源回路において、 この昇降圧電源回路の出力端子と前記第１又は第２の接
続線路間にダイオードとコンデンサとからなる第１の充
電回路を設けると共に、前記降圧用のスイッチングトラ
ンジスタに並列に第１のスイッチングトランジスタを設
け、この第１のスイッチングトランジスタのゲートと前
記第１の充電回路のダイオードのカソードとを接続した
ことを特徴とする昇降圧電源回路。 - 【請求項２】 電源の入力側に設けられた降圧用のスイ
ッチングトランジスタとコイルとの直列回路と、前記ス
イッチングトランジスタとコイルとの第１の接続点にカ
ソードが接続され、アノードがグランドに接続された還
流ダイオードとからなる降圧電源回路と、前記コイルに
直列に接続された逆流防止ダイオードと、前記コイルと
逆流防止ダイオードとの第２の接続線路とグランド間に
設けた昇圧用のスイッチングトランジスタとからなる昇
圧電源回路とで構成した昇降圧電源回路において、 前記第１又は第２の接続線路とグランド間にコンデンサ
とダイオードとの直列回路を設け、このダイオードのカ
ソードをグランドに接続した第１の充電回路を設けると
共に、この第１の充電回路で得られた電圧で前記降圧用
のスイッチングトランジスタを制御することを特徴とす
る昇降圧電源回路。 - 【請求項３】 この昇降圧電源回路の入力端子と前記第
１又は第２の接続線路間にダイオードとコンデンサとか
らなる第２の充電回路を設けると共に、前記逆流防止ダ
イオードに並列に第２のスイッチングトランジスタを設
け、この第２のスイッチングトランジスタのゲートと前
記第２の充電回路のダイオードのカソードとを接続した
ことを特徴とする請求項１又は２記載の昇降圧電源回
路。 - 【請求項４】 前記第１又は第２の接続線路とグランド
間にコンデンサとダイオードとからなる直列回路を設
け、このダイオードのカソードを接地した第２の充電回
路を設けると共に、この第２の充電回路で得られた電圧
をツェナーダイオードを介して、前記逆流防止ダイオー
ドに並列に設けられた第２のスイッチングトランジスタ
のゲートに印加するように構成したことを特徴とする請
求項１又は２記載の昇降圧電源回路。 - 【請求項５】 出力電圧と前記ツェナーダイオードのツ
ェナー電圧とを略等しくしたことを特徴とする請求項４
記載の昇降圧電源回路。 - 【請求項６】 前記降圧用のスイッチングトランジスタ
と並列にバイポーラトランジスタを接続し、このバイポ
ーラトランジスタを起動時ＯＮ状態に制御することを特
徴とする請求項１乃至５の何れかに記載の昇降圧電源回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11011672A JP3055546B1 (ja) | 1999-01-20 | 1999-01-20 | 昇降圧電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11011672A JP3055546B1 (ja) | 1999-01-20 | 1999-01-20 | 昇降圧電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3055546B1 JP3055546B1 (ja) | 2000-06-26 |
| JP2000217345A true JP2000217345A (ja) | 2000-08-04 |
Family
ID=11784489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11011672A Expired - Fee Related JP3055546B1 (ja) | 1999-01-20 | 1999-01-20 | 昇降圧電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3055546B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005287275A (ja) * | 2004-03-31 | 2005-10-13 | Honda Motor Co Ltd | 電源装置 |
| JP2006033973A (ja) * | 2004-07-14 | 2006-02-02 | Sanyo Electric Co Ltd | 電源回路 |
| JP2006033971A (ja) * | 2004-07-14 | 2006-02-02 | Sanyo Electric Co Ltd | 電源回路 |
| JP2006033972A (ja) * | 2004-07-14 | 2006-02-02 | Sanyo Electric Co Ltd | 電源回路 |
| JP2010110077A (ja) * | 2008-10-29 | 2010-05-13 | Shindengen Electric Mfg Co Ltd | 電源装置および電源装置の制御方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113608003A (zh) * | 2021-06-25 | 2021-11-05 | 无锡芯朋微电子股份有限公司 | 一种电压检测电路、电源系统及芯片 |
-
1999
- 1999-01-20 JP JP11011672A patent/JP3055546B1/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005287275A (ja) * | 2004-03-31 | 2005-10-13 | Honda Motor Co Ltd | 電源装置 |
| JP2006033973A (ja) * | 2004-07-14 | 2006-02-02 | Sanyo Electric Co Ltd | 電源回路 |
| JP2006033971A (ja) * | 2004-07-14 | 2006-02-02 | Sanyo Electric Co Ltd | 電源回路 |
| JP2006033972A (ja) * | 2004-07-14 | 2006-02-02 | Sanyo Electric Co Ltd | 電源回路 |
| JP4596840B2 (ja) * | 2004-07-14 | 2010-12-15 | 三洋電機株式会社 | 電源回路 |
| JP4596838B2 (ja) * | 2004-07-14 | 2010-12-15 | 三洋電機株式会社 | 電源回路 |
| JP4596839B2 (ja) * | 2004-07-14 | 2010-12-15 | 三洋電機株式会社 | 電源回路 |
| JP2010110077A (ja) * | 2008-10-29 | 2010-05-13 | Shindengen Electric Mfg Co Ltd | 電源装置および電源装置の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3055546B1 (ja) | 2000-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7876080B2 (en) | Power converter with monotonic turn-on for pre-charged output capacitor | |
| KR100731393B1 (ko) | 스위칭 레귤레이터 | |
| US6756772B2 (en) | Dual-output direct current voltage converter | |
| JP3357338B2 (ja) | バックコンバータ | |
| US7518352B2 (en) | Bootstrap clamping circuit for DC/DC regulators and method thereof | |
| JP4559643B2 (ja) | ボルテージ・レギュレータ、スイッチング・レギュレータ、及びチャージ・ポンプ回路 | |
| US10008932B2 (en) | Synchronous rectification DC/DC converter | |
| JP2835299B2 (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| JPH0956150A (ja) | スイッチング電源装置 | |
| US20070236199A1 (en) | Step-up DC/DC converter and electronic appliance therewith | |
| CN110299835B (zh) | 用于为开关转换器供电的系统和方法 | |
| JP2001037212A (ja) | 低電圧入力ｄｃ−ｄｃコンバータ | |
| JP3055546B1 (ja) | 昇降圧電源回路 | |
| JP2018133916A (ja) | ブートストラップ回路 | |
| TW200525852A (en) | Switching regulator | |
| JP2000004579A (ja) | 自励型ｄｃ−ｄｃコンバータ及び電源装置 | |
| JP2020150770A (ja) | ハイサイドドライバ、スイッチング回路、モータドライバ | |
| JP2011030391A (ja) | 電源供給装置 | |
| US10897192B1 (en) | Scheme to reduce static power consumption in analog controller based power converters requiring an external high voltage startup circuit | |
| TWI277276B (en) | DC-to-DC step-up converter and conversion method thereof | |
| US6222750B1 (en) | Inductor-type converter and operating method | |
| JP4319336B2 (ja) | Ｍｏｓスイッチング回路 | |
| JP3003437B2 (ja) | 電圧変換装置 | |
| JPH1023749A (ja) | スイッチング電源装置 | |
| JP7438092B2 (ja) | 電圧生成回路および半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |