JP2000216678A - Da変換器の監視方法及び監視装置 - Google Patents
Da変換器の監視方法及び監視装置Info
- Publication number
- JP2000216678A JP2000216678A JP11017905A JP1790599A JP2000216678A JP 2000216678 A JP2000216678 A JP 2000216678A JP 11017905 A JP11017905 A JP 11017905A JP 1790599 A JP1790599 A JP 1790599A JP 2000216678 A JP2000216678 A JP 2000216678A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- buffer
- converters
- data
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Analogue/Digital Conversion (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
(57)【要約】
【課題】 複数のDA変換器を監視する監視方法及び監
視装置に関し、複数のDA変換器の信頼性を向上する。 【解決手段】 複数のバッファb1〜bnからの入力デ
ィジタル信号を、それぞれDA変換器1−1〜1−nに
よりアナログ信号に変換し、切替部2によりその中の一
つを選択し、選択したアナログ信号をAD変換器6によ
りディジタル信号に変換してバッファ8に一時格納し、
又選択したアナログ信号対応のDA変換器の入力ディジ
タル信号を比較用バッファ9に格納し、比較器7によ
り、バッファ8と比較用バッファ9との内容を比較し、
比較一致の場合に、選択したDA変換器は正常であると
判定する。
視装置に関し、複数のDA変換器の信頼性を向上する。 【解決手段】 複数のバッファb1〜bnからの入力デ
ィジタル信号を、それぞれDA変換器1−1〜1−nに
よりアナログ信号に変換し、切替部2によりその中の一
つを選択し、選択したアナログ信号をAD変換器6によ
りディジタル信号に変換してバッファ8に一時格納し、
又選択したアナログ信号対応のDA変換器の入力ディジ
タル信号を比較用バッファ9に格納し、比較器7によ
り、バッファ8と比較用バッファ9との内容を比較し、
比較一致の場合に、選択したDA変換器は正常であると
判定する。
Description
【0001】
【発明の属する技術分野】本発明は、複数のDA変換器
を効率良く監視するDA変換器の監視方法及び監視装置
に関する。ディジタル信号をアナログ信号に変換するD
A変換器は、各種の装置に適用されており、計測システ
ム系等に於いては、多数のDA変換器が設けられてお
り、これらのDA変換器の信頼性の向上が必要とされて
いる。
を効率良く監視するDA変換器の監視方法及び監視装置
に関する。ディジタル信号をアナログ信号に変換するD
A変換器は、各種の装置に適用されており、計測システ
ム系等に於いては、多数のDA変換器が設けられてお
り、これらのDA変換器の信頼性の向上が必要とされて
いる。
【0002】
【従来の技術】図7は伝送システムの説明図であり、5
1は計測部、52,54は伝送装置、53は伝送路、5
5は系統盤、56はメーターを示す。例えば、発電所や
変電所に於いて、計測部51により有効電力,無効電
力,電圧,電流等を計測し、伝送装置52から伝送路5
3を介して、給電所等へ計測データを伝送する。給電所
では、伝送装置54により受信した計測データを系統盤
55のメーター56により計測データに従った表示を行
わせて、発電所や変電所の運転状態を監視することがで
きる。
1は計測部、52,54は伝送装置、53は伝送路、5
5は系統盤、56はメーターを示す。例えば、発電所や
変電所に於いて、計測部51により有効電力,無効電
力,電圧,電流等を計測し、伝送装置52から伝送路5
3を介して、給電所等へ計測データを伝送する。給電所
では、伝送装置54により受信した計測データを系統盤
55のメーター56により計測データに従った表示を行
わせて、発電所や変電所の運転状態を監視することがで
きる。
【0003】図8は伝送装置の説明図であり、図7の伝
送装置52,54の一例を示し、図8の(A)はCDT
(Cyclic Digital Transmission )方式、(B)は
HDLC(High Level Data Link Contorol )方
式の場合を示す。
送装置52,54の一例を示し、図8の(A)はCDT
(Cyclic Digital Transmission )方式、(B)は
HDLC(High Level Data Link Contorol )方
式の場合を示す。
【0004】図8の(A)に於いて、送信側の伝送装置
は、有効電力や無効電力等の計測アナログ信号を入力す
る複数のアナログ入力部61−1〜61−nを入力選択
部62により順次選択し、選択したアナログ信号をA/
D変換部63によりディジタル信号に変換し、P/S変
換部64により並列−直列変換し、変調部65に於いて
送信データとして変調して伝送路に送出する。反転連送
は、P/S変換部64又は変調部65に於いて制御する
ことができる。
は、有効電力や無効電力等の計測アナログ信号を入力す
る複数のアナログ入力部61−1〜61−nを入力選択
部62により順次選択し、選択したアナログ信号をA/
D変換部63によりディジタル信号に変換し、P/S変
換部64により並列−直列変換し、変調部65に於いて
送信データとして変調して伝送路に送出する。反転連送
は、P/S変換部64又は変調部65に於いて制御する
ことができる。
【0005】又受信側の伝送装置は、復調部66により
復調し、S/P部67により直列−並列変換し、アナロ
グ入力部61−1〜61−n対応のD/A変換部68−
1〜68−nによりアナログ信号に変換し、系統盤のメ
ーター等により表示する。この場合の反転連送によるデ
ータの比較照合は、復調部66による復調データ或いは
S/P部67により変換した並列データを用いて行うこ
とができる。
復調し、S/P部67により直列−並列変換し、アナロ
グ入力部61−1〜61−n対応のD/A変換部68−
1〜68−nによりアナログ信号に変換し、系統盤のメ
ーター等により表示する。この場合の反転連送によるデ
ータの比較照合は、復調部66による復調データ或いは
S/P部67により変換した並列データを用いて行うこ
とができる。
【0006】又図8の(B)に於いて、送信側の伝送装
置は、前述のアナログ入力部61−1〜61−nに対応
するアナログ入力部71−1〜71−nからのアナログ
信号を入力選択部72により順次選択し、A/D変換部
73によりディジタル信号に変換し、処理部74により
フレームを形成し、CCU部75により回線制御を行
い、変復調部76により変調して送出する。
置は、前述のアナログ入力部61−1〜61−nに対応
するアナログ入力部71−1〜71−nからのアナログ
信号を入力選択部72により順次選択し、A/D変換部
73によりディジタル信号に変換し、処理部74により
フレームを形成し、CCU部75により回線制御を行
い、変復調部76により変調して送出する。
【0007】又受信側の伝送装置は、復変調部77によ
り復調し、CCU部78による回線制御に従って、処理
部79はフレーム内を識別して、アナログ入力部71−
1〜71−n対応のD/A変換部80−1〜80−nに
分配してアナログ信号に変換し、系統盤のメーター等に
より表示する。
り復調し、CCU部78による回線制御に従って、処理
部79はフレーム内を識別して、アナログ入力部71−
1〜71−n対応のD/A変換部80−1〜80−nに
分配してアナログ信号に変換し、系統盤のメーター等に
より表示する。
【0008】図9はフォーマットの説明図であり、
(A)は前述のCDT方式のフォーマットを示し、
(B)は前述のHDLC方式のフォーマットを示す。C
DT方式は、1サイクルを、2個の同期部と、62個の
データ部とにより構成し、各データ部は、アドレス部と
データ部と、その次に反転したアドレス部とデータ部と
を含む構成である。
(A)は前述のCDT方式のフォーマットを示し、
(B)は前述のHDLC方式のフォーマットを示す。C
DT方式は、1サイクルを、2個の同期部と、62個の
データ部とにより構成し、各データ部は、アドレス部と
データ部と、その次に反転したアドレス部とデータ部と
を含む構成である。
【0009】又HDLC方式は、(B)に示すように、
1フレームをフレーム信号Fにより区切り、アドレス部
Aと制御部Cとの次にデータ部が配置され、データ部
は、ヘッダと複数の入力データ部71−1〜71−n対
応のデータ1〜nにヘッダが付加され、それらの誤り検
出の為のフレームチェックシーケンスFCSが付加され
ている。
1フレームをフレーム信号Fにより区切り、アドレス部
Aと制御部Cとの次にデータ部が配置され、データ部
は、ヘッダと複数の入力データ部71−1〜71−n対
応のデータ1〜nにヘッダが付加され、それらの誤り検
出の為のフレームチェックシーケンスFCSが付加され
ている。
【0010】前述のCDT方式に於いては、データ1〜
n対応に受信する毎にD/A変換部68−1〜68−n
に分配入力するものであり、又HDLC方式に於いて
は、処理部79等のメモリに一旦蓄積されたデータ1〜
nを順次読出すことにより、D/A変換部80−1〜8
0−nに入力されるものである。
n対応に受信する毎にD/A変換部68−1〜68−n
に分配入力するものであり、又HDLC方式に於いて
は、処理部79等のメモリに一旦蓄積されたデータ1〜
nを順次読出すことにより、D/A変換部80−1〜8
0−nに入力されるものである。
【0011】
【発明が解決しようとする課題】前述のような遠隔監視
システムに於いては、被監視部の発電所や変電所等を系
統盤の表示内容を基に制御するものであり、従って、D
/A変換部68−1〜68−n,80−1〜80−nに
障害が生じると、誤表示による誤制御が発生し、電力系
統全般に波及して停電事故となる可能性を含むものであ
る。従って、D/A変換部68−1〜68−n,80−
1〜80−nの信頼性を高く維持する必要がある。
システムに於いては、被監視部の発電所や変電所等を系
統盤の表示内容を基に制御するものであり、従って、D
/A変換部68−1〜68−n,80−1〜80−nに
障害が生じると、誤表示による誤制御が発生し、電力系
統全般に波及して停電事故となる可能性を含むものであ
る。従って、D/A変換部68−1〜68−n,80−
1〜80−nの信頼性を高く維持する必要がある。
【0012】しかし、系統盤は、多数のメーターを備え
ており、それぞれに対応してD/A変換部が設けられる
ものであるから、その中の一つでも障害が発生すると、
前述のような問題が生じる。その場合、誤制御状態とな
らない場合でも、障害発生のD/A変換部を探索するに
は、個別に入出力関係を調査する必要があり、障害発生
個所を特定する為に長時間を要する問題がある。本発明
は、複数のDA変換器に対して経済的にその正常性を検
査して信頼性を向上することを目的とする。
ており、それぞれに対応してD/A変換部が設けられる
ものであるから、その中の一つでも障害が発生すると、
前述のような問題が生じる。その場合、誤制御状態とな
らない場合でも、障害発生のD/A変換部を探索するに
は、個別に入出力関係を調査する必要があり、障害発生
個所を特定する為に長時間を要する問題がある。本発明
は、複数のDA変換器に対して経済的にその正常性を検
査して信頼性を向上することを目的とする。
【0013】
【課題を解決するための手段】本発明のDA変換器の監
視方法は、(1)複数のDA変換器1−1〜1−nの変
換出力アナログ信号を選択し、この選択した変換出力ア
ナログ信号をAD変換器6によりディジタル信号に変換
し、このディジタル信号と、選択したDA変換器の入力
ディジタル信号とを比較して、複数のDA変換器1−1
〜1−nを順次監視する過程を含むものである。
視方法は、(1)複数のDA変換器1−1〜1−nの変
換出力アナログ信号を選択し、この選択した変換出力ア
ナログ信号をAD変換器6によりディジタル信号に変換
し、このディジタル信号と、選択したDA変換器の入力
ディジタル信号とを比較して、複数のDA変換器1−1
〜1−nを順次監視する過程を含むものである。
【0014】又(2)複数のDA変換器1−1〜1−n
の変換出力アナログ信号を選択し、選択したアナログ信
号と、選択したDA変換器の入力ディジタル信号をDA
変換器により変換したアナログ信号と比較して、複数の
DA変換器1−1〜1−nを順次監視する過程を含むも
のである。
の変換出力アナログ信号を選択し、選択したアナログ信
号と、選択したDA変換器の入力ディジタル信号をDA
変換器により変換したアナログ信号と比較して、複数の
DA変換器1−1〜1−nを順次監視する過程を含むも
のである。
【0015】又本発明のDA変換器の監視装置は、
(3)複数のバッファ対応のDA変換器1−1〜1−n
と、このDA変換器1−1〜1−nの変換出力アナログ
信号の一つを選択する切替部2と、この切替部2により
選択された変換出力アナログ信号をディジタル信号に変
換するAD変換器6と、切替部2により選択された変換
出力アナログ信号を出力するDA変換器対応の入力ディ
ジタル信号を保持する比較用バッファと、この比較用バ
ッファの出力ディジタル信号とAD変換器6の出力ディ
ジタル信号とを比較する比較部7とを備えている。
(3)複数のバッファ対応のDA変換器1−1〜1−n
と、このDA変換器1−1〜1−nの変換出力アナログ
信号の一つを選択する切替部2と、この切替部2により
選択された変換出力アナログ信号をディジタル信号に変
換するAD変換器6と、切替部2により選択された変換
出力アナログ信号を出力するDA変換器対応の入力ディ
ジタル信号を保持する比較用バッファと、この比較用バ
ッファの出力ディジタル信号とAD変換器6の出力ディ
ジタル信号とを比較する比較部7とを備えている。
【0016】又(4)複数のバッファの出力信号を入力
するバッファ対応のDA変換器と、このDA変換器の変
換出力アナログ信号の一つを選択する切替部と、この切
替部により選択されたDA変換器対応の入力ディジタル
信号を保持する比較用バッファと、この比較用バッファ
の出力ディジタル信号をアナログ信号に変換するDA変
換器と、このDA変換器の変換出力アナログ信号と切替
部により選択されたアナログ信号とを比較する比較部と
を備えている。
するバッファ対応のDA変換器と、このDA変換器の変
換出力アナログ信号の一つを選択する切替部と、この切
替部により選択されたDA変換器対応の入力ディジタル
信号を保持する比較用バッファと、この比較用バッファ
の出力ディジタル信号をアナログ信号に変換するDA変
換器と、このDA変換器の変換出力アナログ信号と切替
部により選択されたアナログ信号とを比較する比較部と
を備えている。
【0017】
【発明の実施の形態】図1は本発明の第1の実施の形態
の説明図であり、1−1〜1−nはDA変換器(D/
A)、2は切替部、3は系統盤等の出力処理部、4−1
〜4−nはメーター、5は状態表示記録部、6はAD変
換器(A/D)、7は比較器、8はバッファ、9は比較
用の入力ディジタル信号をラッチする比較用バッファ、
10は切替部2の選択状態を入力するバッファ、11は
切替部2に対する切替指令を出力するバッファ、12は
比較結果を一時的に格納するバッファ、13はバス、a
1〜anはアドレス比較部、b1〜bnは有効電力,無
効電力,電圧,電流等の入力ディジタル信号の種別対応
のバッファを示す。
の説明図であり、1−1〜1−nはDA変換器(D/
A)、2は切替部、3は系統盤等の出力処理部、4−1
〜4−nはメーター、5は状態表示記録部、6はAD変
換器(A/D)、7は比較器、8はバッファ、9は比較
用の入力ディジタル信号をラッチする比較用バッファ、
10は切替部2の選択状態を入力するバッファ、11は
切替部2に対する切替指令を出力するバッファ、12は
比較結果を一時的に格納するバッファ、13はバス、a
1〜anはアドレス比較部、b1〜bnは有効電力,無
効電力,電圧,電流等の入力ディジタル信号の種別対応
のバッファを示す。
【0018】バス13には、図示を省略しているが、例
えば、図8の(A)のS/P部67等を含む受信処理制
御部、又は図8の(B)の処理部79等を含む受信処理
制御部が接続されている。そして、バス13に、アドレ
ス信号とデータとを組として受信処理されたディジタル
信号が送出される。アドレス比較部a1〜anは、バス
13上のアドレス信号と予め設定された自アドレスとを
比較し、自アドレスを示す場合、このアドレス信号と組
のデータをバッファb1〜bnにラッチする。この場
合、n種類のデータを含む場合のDA変換器の構成を示
す。
えば、図8の(A)のS/P部67等を含む受信処理制
御部、又は図8の(B)の処理部79等を含む受信処理
制御部が接続されている。そして、バス13に、アドレ
ス信号とデータとを組として受信処理されたディジタル
信号が送出される。アドレス比較部a1〜anは、バス
13上のアドレス信号と予め設定された自アドレスとを
比較し、自アドレスを示す場合、このアドレス信号と組
のデータをバッファb1〜bnにラッチする。この場
合、n種類のデータを含む場合のDA変換器の構成を示
す。
【0019】又各DA変換器1−1〜1−nは、それぞ
れ対応するバッファb1〜bnからのディジタル信号を
アナログ信号に変換して、切替部2と出力処理部3とに
入力する。出力処理部3は、DA変換器1−1〜1−n
対応のメーター4−1〜4−nにアナログ信号を加えて
表示させる。即ち、有効電力,無効電力,電圧,電流等
の種別対応の計測値を示すアナログ信号が、それぞれの
種別対応のメーター4−1〜4−nによって表示される
ことになる。又バス13を介して切替部2の切替指令が
転送されてバッファ11に格納され、その切替指令に対
応して切替部2はDA変換器の出力アナログを選択し、
AD変換器6に入力する。この切替部2の切替状態は、
バッファ10に格納されてバス13に送出される。
れ対応するバッファb1〜bnからのディジタル信号を
アナログ信号に変換して、切替部2と出力処理部3とに
入力する。出力処理部3は、DA変換器1−1〜1−n
対応のメーター4−1〜4−nにアナログ信号を加えて
表示させる。即ち、有効電力,無効電力,電圧,電流等
の種別対応の計測値を示すアナログ信号が、それぞれの
種別対応のメーター4−1〜4−nによって表示される
ことになる。又バス13を介して切替部2の切替指令が
転送されてバッファ11に格納され、その切替指令に対
応して切替部2はDA変換器の出力アナログを選択し、
AD変換器6に入力する。この切替部2の切替状態は、
バッファ10に格納されてバス13に送出される。
【0020】又切替指令に対応してバス13上のアドレ
ス信号とデータとの組の中のデータが比較用バッファ9
にラッチされる。又切替部2を介したアナログ信号は、
AD変換器6によりディジタル信号に変換されてバッフ
ァ8にラッチされ、比較器7により、バッファ8,9の
内容が比較される。比較結果は、バッファ12に格納さ
れると共に出力処理部の状態表示記録部3に入力され
る。
ス信号とデータとの組の中のデータが比較用バッファ9
にラッチされる。又切替部2を介したアナログ信号は、
AD変換器6によりディジタル信号に変換されてバッフ
ァ8にラッチされ、比較器7により、バッファ8,9の
内容が比較される。比較結果は、バッファ12に格納さ
れると共に出力処理部の状態表示記録部3に入力され
る。
【0021】比較器7に於ける比較一致の場合は、切替
部2により選択されたDA変換器は正常と判定する。又
比較不一致の場合は、そのDA変換器は異常と判定す
る。例えば、異常判定の場合に、状態表示記録部5によ
り、DA変換器対応の表示ランプ(発光ダイオード)等
により、障害発生をオペレータに通知することができ
る。又障害発生状態を記録することができる。又バッフ
ァ12とバス13とを介して受信処理制御部に通知する
ことができる。
部2により選択されたDA変換器は正常と判定する。又
比較不一致の場合は、そのDA変換器は異常と判定す
る。例えば、異常判定の場合に、状態表示記録部5によ
り、DA変換器対応の表示ランプ(発光ダイオード)等
により、障害発生をオペレータに通知することができ
る。又障害発生状態を記録することができる。又バッフ
ァ12とバス13とを介して受信処理制御部に通知する
ことができる。
【0022】図2は本発明の第1の実施の形態のCDT
方式に於ける動作説明図であり、丸印は概要のタイミン
グを示す。又受信データは、図8の(A)のS/P部6
7等を含む受信処理制御部に於いて反転連送のデータ部
の照合により伝送誤りをチェックしてバス13に送出し
たデータを示し、データ対応に処理して、同期部の次
に、データ1,データ2,・・・が順次ばバス13に送
出された場合を示す。又各データ1,データ2,・・・
には図9の(A)に示すアドレス部が付加されている。
方式に於ける動作説明図であり、丸印は概要のタイミン
グを示す。又受信データは、図8の(A)のS/P部6
7等を含む受信処理制御部に於いて反転連送のデータ部
の照合により伝送誤りをチェックしてバス13に送出し
たデータを示し、データ対応に処理して、同期部の次
に、データ1,データ2,・・・が順次ばバス13に送
出された場合を示す。又各データ1,データ2,・・・
には図9の(A)に示すアドレス部が付加されている。
【0023】バス13上に、受信処理されたデータ1,
データ2,・・・が順次送出され、各アドレス比較部a
1〜anは、バス13上のデータ1,データ2,・・・
のアドレス部のチェックを行う。そして、自アドレスの
データ1,データ2,・・・をバッファb1〜bnに格
納する。例えば、受信データの同期部の次のデータ1が
バス13に送出され、そのアドレス部がアドレス比較部
a1によるアドレスチェックにより一致した場合、その
アドレス部と組のデータがバッファb1に格納されるこ
とになる。
データ2,・・・が順次送出され、各アドレス比較部a
1〜anは、バス13上のデータ1,データ2,・・・
のアドレス部のチェックを行う。そして、自アドレスの
データ1,データ2,・・・をバッファb1〜bnに格
納する。例えば、受信データの同期部の次のデータ1が
バス13に送出され、そのアドレス部がアドレス比較部
a1によるアドレスチェックにより一致した場合、その
アドレス部と組のデータがバッファb1に格納されるこ
とになる。
【0024】即ち、アドレスチェック及びバッファ格納
は、データ1がバス13に送出されて、アドレス比較部
a1〜anによるアドレスチェックのタイミングと、そ
の結果によるバッファb1〜bnへの格納のタイミング
とを示している。そして、バッファb1〜bnに格納さ
れたデータはDA変換器1−1〜1−nによりDA変換
されてアナログ信号となる。
は、データ1がバス13に送出されて、アドレス比較部
a1〜anによるアドレスチェックのタイミングと、そ
の結果によるバッファb1〜bnへの格納のタイミング
とを示している。そして、バッファb1〜bnに格納さ
れたデータはDA変換器1−1〜1−nによりDA変換
されてアナログ信号となる。
【0025】又バス13を介した切替指令がバッファ1
1に格納され、この切替指令に対応して切替部2の選択
動作が行われ、切替部2の切替状態がバッファ10に格
納され、切替部2により選択されたアナログ信号がAD
変換器6に入力されてディジタル信号に変換され、バッ
ファ8に格納される。又切替指令に対応して、比較用バ
ッファ9に格納されたディジタル信号と、バッファ8に
格納されたディジタル信号とが比較器7により比較さ
れ、比較結果はバッファ12及び状態表示記録部5に入
力され、DA変換器の制度確認が行われる。
1に格納され、この切替指令に対応して切替部2の選択
動作が行われ、切替部2の切替状態がバッファ10に格
納され、切替部2により選択されたアナログ信号がAD
変換器6に入力されてディジタル信号に変換され、バッ
ファ8に格納される。又切替指令に対応して、比較用バ
ッファ9に格納されたディジタル信号と、バッファ8に
格納されたディジタル信号とが比較器7により比較さ
れ、比較結果はバッファ12及び状態表示記録部5に入
力され、DA変換器の制度確認が行われる。
【0026】これらの一連の動作は、1個のデータ期間
内に終了する場合を示し、従って、バス13にデータが
送出される毎に、そのデータ対応のDA変換器の正常性
の監視が可能となる。なお、比較動作が次のデータ期間
にもわたる場合は、バッファ8と比較用バッファ9とを
設けていることにより、一つおきにDA変換器の正常性
の監視を行うように制御することも可能である。
内に終了する場合を示し、従って、バス13にデータが
送出される毎に、そのデータ対応のDA変換器の正常性
の監視が可能となる。なお、比較動作が次のデータ期間
にもわたる場合は、バッファ8と比較用バッファ9とを
設けていることにより、一つおきにDA変換器の正常性
の監視を行うように制御することも可能である。
【0027】図3は本発明の第1の実施の形態のHDL
C方式に於ける動作説明図であり、HDLC方式は、例
えば、図8の(B)の処理部79に於いて1フレーム毎
に処理して、バス13にて自バッファb1〜bn対応で
あるから否かをチェックする。例えば、データ1のアド
レス部がアドレス比較部a1に於けるアドレスと一致す
ると、そのデータ部をバッファb1に格納する。他のア
ドレス比較部a2〜anは不一致となるから、そのデー
タ部をバッファb2〜bnには格納しない。
C方式に於ける動作説明図であり、HDLC方式は、例
えば、図8の(B)の処理部79に於いて1フレーム毎
に処理して、バス13にて自バッファb1〜bn対応で
あるから否かをチェックする。例えば、データ1のアド
レス部がアドレス比較部a1に於けるアドレスと一致す
ると、そのデータ部をバッファb1に格納する。他のア
ドレス比較部a2〜anは不一致となるから、そのデー
タ部をバッファb2〜bnには格納しない。
【0028】アドレスチェック,バッファ(b1〜b
n)格納,DA変換器1−1〜1−nによるDA変換,
切替指令,切替部2の選択動作,切替状態,AD変換器
6の変換動作,バッファ8格納,比較用バッファ9格
納,比較器7による比較動作,比較結果,DA変換器1
−1〜1−nの精度確認の動作については、図2と同様
であり、重複した説明は省略する。このHDLC方式の
場合、1フレームの次のフレームのデータがバス13に
送出されるまでの間にDA変換器1−1〜1−nの正常
性の確認を行うことになる。
n)格納,DA変換器1−1〜1−nによるDA変換,
切替指令,切替部2の選択動作,切替状態,AD変換器
6の変換動作,バッファ8格納,比較用バッファ9格
納,比較器7による比較動作,比較結果,DA変換器1
−1〜1−nの精度確認の動作については、図2と同様
であり、重複した説明は省略する。このHDLC方式の
場合、1フレームの次のフレームのデータがバス13に
送出されるまでの間にDA変換器1−1〜1−nの正常
性の確認を行うことになる。
【0029】図4は本発明の第2の実施の形態の説明図
であり、図1と同一符号は同一部分を示し、21はDA
変換器(D/A)、22は比較器、23〜26はバッフ
ァを示す。アドレス比較部a1〜anとバッファb1〜
bnとDA変換器1−1〜1−nとにより、それぞれ出
力処理部3のメーター4−1〜4−n対応のデータをア
ナログ値に変換して表示し、又切替部2によりDA変換
器1−1〜1−nの変換出力を選択する動作は、図1に
示す構成の場合と同一である。
であり、図1と同一符号は同一部分を示し、21はDA
変換器(D/A)、22は比較器、23〜26はバッフ
ァを示す。アドレス比較部a1〜anとバッファb1〜
bnとDA変換器1−1〜1−nとにより、それぞれ出
力処理部3のメーター4−1〜4−n対応のデータをア
ナログ値に変換して表示し、又切替部2によりDA変換
器1−1〜1−nの変換出力を選択する動作は、図1に
示す構成の場合と同一である。
【0030】この実施の形態に於いては、バッファ25
に格納されたデータをDA変換器21によりアナログ信
号に変換し、切替部2により選択されたアナログ信号と
比較器22により比較するものである。例えば、アドレ
ス比較部a1に於けるアドレスチェックによりその場合
のアドレス部と組のデータをバッファb1に格納し、D
A変換器1−1によりアナログ信号に変換し、バス13
を介してバッファ24に格納された切替指令に従って切
替部2は、DA変換器1−1の出力アナログ信号を選択
する。
に格納されたデータをDA変換器21によりアナログ信
号に変換し、切替部2により選択されたアナログ信号と
比較器22により比較するものである。例えば、アドレ
ス比較部a1に於けるアドレスチェックによりその場合
のアドレス部と組のデータをバッファb1に格納し、D
A変換器1−1によりアナログ信号に変換し、バス13
を介してバッファ24に格納された切替指令に従って切
替部2は、DA変換器1−1の出力アナログ信号を選択
する。
【0031】又バッファb1に格納されたデータと同一
のデータがバッファ25に格納される。そして、DA変
換器21によりアナログ信号に変換される。比較器22
は、DA変換器1−1により変換されて切替部2により
選択されたアナログ信号と、DA変換器21により変換
されたアナログ信号とを比較する。誤差範囲を除き、比
較一致の場合に、DA変換器1−1は正常は判定する。
又誤差範囲以上の不一致の場合は、DA変換器1−1に
障害が発生したと判定する。この比較器21の比較結果
は、バッファ26に格納されると共に、状態表示記録部
5に入力され、障害発生時の表示や記録が行われる。
のデータがバッファ25に格納される。そして、DA変
換器21によりアナログ信号に変換される。比較器22
は、DA変換器1−1により変換されて切替部2により
選択されたアナログ信号と、DA変換器21により変換
されたアナログ信号とを比較する。誤差範囲を除き、比
較一致の場合に、DA変換器1−1は正常は判定する。
又誤差範囲以上の不一致の場合は、DA変換器1−1に
障害が発生したと判定する。この比較器21の比較結果
は、バッファ26に格納されると共に、状態表示記録部
5に入力され、障害発生時の表示や記録が行われる。
【0032】図5は本発明の第2の実施の形態のCDT
方式に於ける動作説明図であり、図2に示す場合と同様
に、丸印は概要のタイミングを示し、CDT方式による
受信データを処理してバス13に、同期部,データ1,
データ2,・・・を送出し、データ1をバス13に送出
した場合、アドレス比較部a1〜anによりアドレスチ
ェックを行い、チェック結果によりバッファb1〜bn
に格納し、バッファb1〜bn対応のDA変換器1−1
〜1−nによりアナログ信号に変換する。
方式に於ける動作説明図であり、図2に示す場合と同様
に、丸印は概要のタイミングを示し、CDT方式による
受信データを処理してバス13に、同期部,データ1,
データ2,・・・を送出し、データ1をバス13に送出
した場合、アドレス比較部a1〜anによりアドレスチ
ェックを行い、チェック結果によりバッファb1〜bn
に格納し、バッファb1〜bn対応のDA変換器1−1
〜1−nによりアナログ信号に変換する。
【0033】又バス13を介した切替指令がバッファ2
4に格納され、それにより切替部2が選択動作を行い、
又その切替状態をバッファ23に格納する。又切替指令
に対応してバッファ25にバッファb1〜bnに格納さ
れたデータが格納される。そして、このDA変換器21
によりアナログ信号に変換され、比較器22は、切替部
2を介したアナログ信号と、DA変換器21により変換
されたアドレス信号との比較動作を行い、比較結果を出
力する。
4に格納され、それにより切替部2が選択動作を行い、
又その切替状態をバッファ23に格納する。又切替指令
に対応してバッファ25にバッファb1〜bnに格納さ
れたデータが格納される。そして、このDA変換器21
によりアナログ信号に変換され、比較器22は、切替部
2を介したアナログ信号と、DA変換器21により変換
されたアドレス信号との比較動作を行い、比較結果を出
力する。
【0034】前述ように、複数のDA変換器1−1〜1
−nの何れか一つと、DA変換器21とがほぼ並行して
アナログ信号に変換する動作を行うから、DA変換器1
−1〜1−nの正常性の監視を高速で実行することがで
きる。従って、1データ期間内に於いても容易に比較動
作を終了することができる。
−nの何れか一つと、DA変換器21とがほぼ並行して
アナログ信号に変換する動作を行うから、DA変換器1
−1〜1−nの正常性の監視を高速で実行することがで
きる。従って、1データ期間内に於いても容易に比較動
作を終了することができる。
【0035】図6は本発明の第2の実施の形態のHDL
C方式に於ける動作説明図であり、図3に示す場合と同
様に、丸印は概要のタイミングを示し、各フレームを処
理してバス13に送出し、次のフレームがバスに送出さ
れるまでの間に、図5に示す場合と同様に、アドレス比
較部a1〜anによるアドレスチェック,バッファ(b
1〜bn)格納,DA変換器1−1〜1−nによるDA
変換,切替指令,切替部2の選択動作,切替部2の切替
状態,AD変換器6の変換動作,バッファ25の格納,
DA変換器21の変換動作,比較器22の比較動作,比
較結果の出力の動作が行われる。
C方式に於ける動作説明図であり、図3に示す場合と同
様に、丸印は概要のタイミングを示し、各フレームを処
理してバス13に送出し、次のフレームがバスに送出さ
れるまでの間に、図5に示す場合と同様に、アドレス比
較部a1〜anによるアドレスチェック,バッファ(b
1〜bn)格納,DA変換器1−1〜1−nによるDA
変換,切替指令,切替部2の選択動作,切替部2の切替
状態,AD変換器6の変換動作,バッファ25の格納,
DA変換器21の変換動作,比較器22の比較動作,比
較結果の出力の動作が行われる。
【0036】前述の各実施の形態は、電力系統の遠隔監
視システム等について示すが、他の複数のDA変換器を
設けた各種のシステムに対して適用することができるも
のである。又バス形式で複数のDA変換器1−1〜1−
n対応のバッファにデータを格納する代わりに、セレク
タ等を介してデータを格納する構成とすることも可能で
ある。
視システム等について示すが、他の複数のDA変換器を
設けた各種のシステムに対して適用することができるも
のである。又バス形式で複数のDA変換器1−1〜1−
n対応のバッファにデータを格納する代わりに、セレク
タ等を介してデータを格納する構成とすることも可能で
ある。
【0037】
【発明の効果】以上説明したように、本発明は、複数の
DA変換器1−1〜1−nの変換出力アナログ信号の一
つを切替部2により選択し、そのアナログ信号と、選択
したDA変換器対応の入力ディジタル信号をDA変換器
により変換したアナログ信号とを比較するか、又は比較
部2により選択したアナログ信号をAD変換器によりデ
ィジタル信号に変換し、選択したDA変換器対応の入力
ディジタル信号と比較することにより、複数のDA変換
器1−1〜1−nを順次比較して、正常性を監視するも
のであり、複数のDA変換器1−1〜1−nを設けたシ
ステムに於ける信頼性を向上することができる利点があ
る。
DA変換器1−1〜1−nの変換出力アナログ信号の一
つを切替部2により選択し、そのアナログ信号と、選択
したDA変換器対応の入力ディジタル信号をDA変換器
により変換したアナログ信号とを比較するか、又は比較
部2により選択したアナログ信号をAD変換器によりデ
ィジタル信号に変換し、選択したDA変換器対応の入力
ディジタル信号と比較することにより、複数のDA変換
器1−1〜1−nを順次比較して、正常性を監視するも
のであり、複数のDA変換器1−1〜1−nを設けたシ
ステムに於ける信頼性を向上することができる利点があ
る。
【図1】本発明の第1の実施の形態の説明図である。
【図2】本発明の第1の実施の形態のCDT方式に於け
る動作説明図である。
る動作説明図である。
【図3】本発明の第1の実施の形態のHDLC方式に於
ける動作説明図である。
ける動作説明図である。
【図4】本発明の第2の実施の形態の説明図である。
【図5】本発明の第2の実施の形態のCDT方式に於け
る動作説明図である。
る動作説明図である。
【図6】本発明の第2の実施の形態のHDLC方式に於
ける動作説明図である。
ける動作説明図である。
【図7】伝送システムの説明図である。
【図8】伝送装置の説明図である。
【図9】フォーマットの説明図である。
1−1〜1−n DA変換器(D/A) 2 切替部 3 出力処理部 4−1〜4−n メーター 5 状態表示記録部 6 AD変換器(A/D) 7 比較器 8 バッファ 9 比較用バッファ 10〜12 バッファ 13 バス
Claims (4)
- 【請求項1】 複数のDA変換器の変換出力アナログ信
号を選択し、該選択した変換出力アナログ信号をAD変
換器によりディジタル信号に変換し、該ディジタル信号
と、前記選択したDA変換器の入力ディジタル信号とを
比較して、前記複数のDA変換器を順次監視する過程を
含むことを特徴とするDA変換器の監視方法。 - 【請求項2】 複数のDA変換器の変換出力アナログ信
号を選択し、該選択したアナログ信号と、前記選択した
DA変換器の入力ディジタル信号をDA変換器により変
換したアナログ信号とを比較して、前記複数のDA変換
器を順次監視する過程を含むことを特徴とするDA変換
器の監視方法。 - 【請求項3】 複数のバッファからのディジタル信号を
アナログ信号に変換する複数のDA変換器と、 該複数のDA変換器の変換出力アナログ信号の一つを選
択する切替部と、 該切替部により選択された変換出力アナログ信号をディ
ジタル信号に変換するAD変換器と、 前記切替部により選択された変換出力アナログ信号を出
力するDA変換器対応の入力ディジタル信号を保持する
比較用バッファと、 該比較用バッファの出力ディジタル信号と前記AD変換
器の出力ディジタル信号とを比較する比較部とを備えた
ことを特徴とするDA変換器の監視装置。 - 【請求項4】 複数のバッファからのディジタル信号を
アナログ信号に変換する複数のDA変換器と、 該複数のDA変換器の変換出力アナログ信号の一つを選
択する切替部と、 該切替部により選択された前記DA変換器対応の入力デ
ィジタル信号を保持する比較用バッファと、 該比較用バッファの出力ディジタル信号をアナログ信号
に変換するDA変換器と、 該DA変換器の変換出力アナログ信号と前記切替部によ
り選択されたアナログ信号とを比較する比較部とを備え
たことを特徴とするDA変換器の監視装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11017905A JP2000216678A (ja) | 1999-01-27 | 1999-01-27 | Da変換器の監視方法及び監視装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11017905A JP2000216678A (ja) | 1999-01-27 | 1999-01-27 | Da変換器の監視方法及び監視装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000216678A true JP2000216678A (ja) | 2000-08-04 |
Family
ID=11956771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11017905A Pending JP2000216678A (ja) | 1999-01-27 | 1999-01-27 | Da変換器の監視方法及び監視装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000216678A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007318895A (ja) * | 2006-05-25 | 2007-12-06 | Mitsubishi Electric Corp | デジタル形保護継電装置 |
JP2010098501A (ja) * | 2008-10-16 | 2010-04-30 | Mitsubishi Electric Corp | 調整電圧異常判定装置 |
-
1999
- 1999-01-27 JP JP11017905A patent/JP2000216678A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007318895A (ja) * | 2006-05-25 | 2007-12-06 | Mitsubishi Electric Corp | デジタル形保護継電装置 |
JP2010098501A (ja) * | 2008-10-16 | 2010-04-30 | Mitsubishi Electric Corp | 調整電圧異常判定装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2720099B1 (en) | Process control system and managing method therefor | |
JPH02223245A (ja) | データ通信システム | |
JPH0273403A (ja) | 工業プラント用制御システム | |
JPH09135258A (ja) | テスト情報検査方法及び伝送誤り検出装置 | |
JP2000216678A (ja) | Da変換器の監視方法及び監視装置 | |
US5421002A (en) | Method for switching between redundant buses in a distributed processing system | |
US6697966B1 (en) | Data bus for a plurality of nodes | |
EP0348925B1 (en) | Fault examining apparatus for loop-shaped data transmission system using optical fiber | |
KR920001553B1 (ko) | 루우프형상 광전송장치 | |
JPH05219084A (ja) | リングネットワークの監視方法 | |
US20220278692A1 (en) | Ad converter and semiconductor device including the same | |
JPH04365156A (ja) | データ伝送エラー検出回路 | |
JP2954027B2 (ja) | 時分割多重化中継システム | |
KR0136503B1 (ko) | 전전자 교환기 가입자회로 모듈 시험 장치 및 방법 | |
JPS61123226A (ja) | 伝送系デ−タの監視方法 | |
JPS63245093A (ja) | 遠方監視装置 | |
JPH02180451A (ja) | データ伝送方式 | |
JPS5975717A (ja) | Ad変換器の診断装置 | |
JPS6010940A (ja) | デ−タ伝送装置 | |
JPH08339335A (ja) | 冗長系切替監視制御装置 | |
JPH03201845A (ja) | 直列制御装置の異常発生位置検出装置 | |
CN115361092A (zh) | 一种arinc818逻辑高安全性监控设计方法 | |
JPH09187086A (ja) | 遠隔監視システム及び遠隔監視方法 | |
JPH03192936A (ja) | 光lan制御装置 | |
JPS6051136B2 (ja) | デ−タ誤り検出方式 |