JP2000195875A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000195875A JP2000195875A JP36683898A JP36683898A JP2000195875A JP 2000195875 A JP2000195875 A JP 2000195875A JP 36683898 A JP36683898 A JP 36683898A JP 36683898 A JP36683898 A JP 36683898A JP 2000195875 A JP2000195875 A JP 2000195875A
- Authority
- JP
- Japan
- Prior art keywords
- island
- lead
- semiconductor device
- bent
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 折り曲げ部が樹脂内に位置し、リード端子が
ストレートに導出される半導体装置の、ダイボンド時の
ボンダビリティの低下を防止する。 【解決手段】 ヒートブロック８に突出部７と凹部を形
成する。アイランドリード４に第１と第２の折り曲げ部
２０、２１を形成して段差を作り、このリードフレーム
をヒートブロック８上に設置する。コレット９によって
アイランド２表面に半導体チップ１を搬送・押圧する。
アイランドリード４の第２の折り曲げ部２１が凹部２２
に逃げることによって、アイランド２の裏面と突出部７
の表面とが密着し、効率よく加熱する。また、アイラン
ド２と半導体チップ１の水平も維持できる。
ストレートに導出される半導体装置の、ダイボンド時の
ボンダビリティの低下を防止する。 【解決手段】 ヒートブロック８に突出部７と凹部を形
成する。アイランドリード４に第１と第２の折り曲げ部
２０、２１を形成して段差を作り、このリードフレーム
をヒートブロック８上に設置する。コレット９によって
アイランド２表面に半導体チップ１を搬送・押圧する。
アイランドリード４の第２の折り曲げ部２１が凹部２２
に逃げることによって、アイランド２の裏面と突出部７
の表面とが密着し、効率よく加熱する。また、アイラン
ド２と半導体チップ１の水平も維持できる。
Description
【０００１】
【発明の属する技術分野】本発明は実装面積を低減した
半導体装置を製造するための、ダイボンド方法に関す
る。
半導体装置を製造するための、ダイボンド方法に関す
る。
【０００２】
【従来の技術】従来の半導体装置においては、樹脂モー
ルドしたパッケージの側面から水平方向にリード端子を
導出し、導出したリード端子を樹脂外部でＺ字型に折り
曲げることで、リード端子の成形を行っていた。実装時
には、リード端子の半田付け部が樹脂から離れた位置に
あるので、実装占有面積が大きいという問題点がある。
ルドしたパッケージの側面から水平方向にリード端子を
導出し、導出したリード端子を樹脂外部でＺ字型に折り
曲げることで、リード端子の成形を行っていた。実装時
には、リード端子の半田付け部が樹脂から離れた位置に
あるので、実装占有面積が大きいという問題点がある。
【０００３】そこで、リードの折り曲げ部を樹脂の内部
に格納することで、実装時の占有面積を低減するような
パッケージが出現してきた（例えば、特開平３−３３５
４号）。
に格納することで、実装時の占有面積を低減するような
パッケージが出現してきた（例えば、特開平３−３３５
４号）。
【０００４】図２は、斯かる装置を示す斜視図、図３と
図４は各々側面図と裏面図である。この半導体装置は、
半導体チップ１を搭載するアイランド２に対して近傍に
リード端子３を配置し、アイランド２から連続するアイ
ランドリード４とリード端子３にＺ字型の曲げ加工を施
し、半導体チップ１とリード端子３とをワイヤ５で接続
し、そしてリード端子３の裏面側の一部がパッケージの
裏面と水平面を構成するように、周囲を樹脂６で封止し
たものである（図４参照）。リード端子２は樹脂６の内
部からストレートに外部に導出される。
図４は各々側面図と裏面図である。この半導体装置は、
半導体チップ１を搭載するアイランド２に対して近傍に
リード端子３を配置し、アイランド２から連続するアイ
ランドリード４とリード端子３にＺ字型の曲げ加工を施
し、半導体チップ１とリード端子３とをワイヤ５で接続
し、そしてリード端子３の裏面側の一部がパッケージの
裏面と水平面を構成するように、周囲を樹脂６で封止し
たものである（図４参照）。リード端子２は樹脂６の内
部からストレートに外部に導出される。
【０００５】この半導体装置はリード端子２の折り曲げ
部分を樹脂６内部に収納することから、既に折り曲げら
れた状態のリードフレームを用いて製造工程が行われ
る。図５（Ａ）を参照して、その一つのダイボンド工程
においては、アイランド２とアイランドリード４との段
差に相当する高さＨを設けた突出部７にアイランド２を
設置し、ヒータブロック８によって加熱しながら、吸着
コレット９で搬送した半導体チップ１をダイボンドす
る。１０はアイランドリード４を押圧するフレームクラ
ンパである。
部分を樹脂６内部に収納することから、既に折り曲げら
れた状態のリードフレームを用いて製造工程が行われ
る。図５（Ａ）を参照して、その一つのダイボンド工程
においては、アイランド２とアイランドリード４との段
差に相当する高さＨを設けた突出部７にアイランド２を
設置し、ヒータブロック８によって加熱しながら、吸着
コレット９で搬送した半導体チップ１をダイボンドす
る。１０はアイランドリード４を押圧するフレームクラ
ンパである。
【０００６】
【発明が解決しようとする課題】しかしながら、リード
フレームの製造上の誤差によって、アイランド２とアイ
ランドリード４との段差に誤差が生じた場合、突出部７
とアイランド２との間に隙間が生じる場合がある。この
状態でダイボンドを行うと、アイランドリードが支点と
なって図５（Ｂ）に示すようにアイランド２が傾き、両
者の密着不足から加熱不足が生じ、半導体チップ１を固
着するための接着剤の溶融不足等、ダイボンドのボンダ
ビリティを低下させる欠点があった。更にはアイランド
２が傾いたことによって、半導体チップ１の欠け、割れ
等の原因となる。
フレームの製造上の誤差によって、アイランド２とアイ
ランドリード４との段差に誤差が生じた場合、突出部７
とアイランド２との間に隙間が生じる場合がある。この
状態でダイボンドを行うと、アイランドリードが支点と
なって図５（Ｂ）に示すようにアイランド２が傾き、両
者の密着不足から加熱不足が生じ、半導体チップ１を固
着するための接着剤の溶融不足等、ダイボンドのボンダ
ビリティを低下させる欠点があった。更にはアイランド
２が傾いたことによって、半導体チップ１の欠け、割れ
等の原因となる。
【０００７】
【課題を解決するための手段】本発明は、上述した各事
情に鑑みて成されたものであり、半導体チップを搭載す
るアイランドと、前記アイランドに近接するリードと、
前記アイランドに連続するアイランドリードとを具備
し、前記アイランドリードには曲げ加工が施されてお
り、前記アイランドに接続する箇所の近傍で前記アイラ
ンドリードを下方に延在させるように曲げられた第１の
折り曲げ部と、前記下方に曲げられたアイランドリード
を再び水平方向に延在させるように曲げられた第２の折
り曲げ部とを有しており、前記アイランドリードと前記
アイランドとの高さの差に相当する突出部を持つヒート
ブロックの前記突出部上部に、前記アイランドを設置
し、前記アイランドリードをフレームクランパにて押圧
し、該押圧固定された状態で、前記アイランド表面側に
半導体チップをダイボンドする半導体装置の製造方法に
おいて、前記ヒートブロックの前記突出部と前記フレー
ムクランパが押圧する箇所の間に、前記アイランドリー
ドの折り曲げ部を逃がすことが可能な凹部を形成したこ
とを特徴とするものである。
情に鑑みて成されたものであり、半導体チップを搭載す
るアイランドと、前記アイランドに近接するリードと、
前記アイランドに連続するアイランドリードとを具備
し、前記アイランドリードには曲げ加工が施されてお
り、前記アイランドに接続する箇所の近傍で前記アイラ
ンドリードを下方に延在させるように曲げられた第１の
折り曲げ部と、前記下方に曲げられたアイランドリード
を再び水平方向に延在させるように曲げられた第２の折
り曲げ部とを有しており、前記アイランドリードと前記
アイランドとの高さの差に相当する突出部を持つヒート
ブロックの前記突出部上部に、前記アイランドを設置
し、前記アイランドリードをフレームクランパにて押圧
し、該押圧固定された状態で、前記アイランド表面側に
半導体チップをダイボンドする半導体装置の製造方法に
おいて、前記ヒートブロックの前記突出部と前記フレー
ムクランパが押圧する箇所の間に、前記アイランドリー
ドの折り曲げ部を逃がすことが可能な凹部を形成したこ
とを特徴とするものである。
【０００８】
【発明の実施の形態】以下に本発明の実施の形態を詳細
に説明する。
に説明する。
【０００９】図１は、本発明の製造方法を説明するため
の図面である。アイランド２とアイランドリード４は、
枠体に保持されたリードフレームの状態で供給されてい
る。リードフレームは、板厚０．１〜０．３ｍｍの鉄あ
るいは銅系の素材を打ち抜きあるいはエッチング加工し
たものであり、これらと共にリード端子３も前記枠体に
保持されている。該リードフレームの状態で、リード端
子３とアイランドリード４に曲げ加工が施される。アイ
ランドリード４に対する曲げ加工は、アイランド２の付
け根付近で下方に曲げられる第１の折り曲げ部２０と、
下方に延びたアイランドリード４を再びアイランド２表
面と水平になるように曲げられた第２の折り曲げ部２１
からなる。これらの加工によって、アイランド２の表面
とアイランドリード４先端部分の表面とは高さで０．１
〜０．５ｍｍの段差を作っている。この段差の許容誤差
は、プラス・マイナス２０〜４０μｍである。リード端
子３の先端部分にも同様の曲げ加工が施され、第２の折
り曲げ部２１より外側が、実装時における半田付け部分
となる。
の図面である。アイランド２とアイランドリード４は、
枠体に保持されたリードフレームの状態で供給されてい
る。リードフレームは、板厚０．１〜０．３ｍｍの鉄あ
るいは銅系の素材を打ち抜きあるいはエッチング加工し
たものであり、これらと共にリード端子３も前記枠体に
保持されている。該リードフレームの状態で、リード端
子３とアイランドリード４に曲げ加工が施される。アイ
ランドリード４に対する曲げ加工は、アイランド２の付
け根付近で下方に曲げられる第１の折り曲げ部２０と、
下方に延びたアイランドリード４を再びアイランド２表
面と水平になるように曲げられた第２の折り曲げ部２１
からなる。これらの加工によって、アイランド２の表面
とアイランドリード４先端部分の表面とは高さで０．１
〜０．５ｍｍの段差を作っている。この段差の許容誤差
は、プラス・マイナス２０〜４０μｍである。リード端
子３の先端部分にも同様の曲げ加工が施され、第２の折
り曲げ部２１より外側が、実装時における半田付け部分
となる。
【００１０】図１（Ａ）を参照して、ダイボンド工程で
は、斯様なリードフレームをヒータブロック８の上に設
置し、フレームクランパ１０によってこれを押圧固定す
る。ヒータブロック８の内部には図示せぬ加熱ヒータが
内蔵されており、ヒータブロック８自体を２００〜５０
０℃の温度に加熱している。
は、斯様なリードフレームをヒータブロック８の上に設
置し、フレームクランパ１０によってこれを押圧固定す
る。ヒータブロック８の内部には図示せぬ加熱ヒータが
内蔵されており、ヒータブロック８自体を２００〜５０
０℃の温度に加熱している。
【００１１】ヒータブロック８の表面には、リードフレ
ームの段差に相当する高さＨの突出部７を形成してい
る。アイランド２上に搭載する半導体チップ１のチップ
サイズよりは大きな面積でアイランド２の裏面側に接触
可能な様に形成しており、該突出部７を経由して、熱伝
導によりアイランド２を加熱する役割を持つ。高さＨ
は、アイランド２とアイランドリード４との段差の設計
寸法において、許容誤差の最低の高さに合わせた高さに
設計してある。即ち、段差の設計寸法が０．２ｍｍプラ
スマイナス３０μｍであれば、０．１７ｍｍの高さに設
計してある。
ームの段差に相当する高さＨの突出部７を形成してい
る。アイランド２上に搭載する半導体チップ１のチップ
サイズよりは大きな面積でアイランド２の裏面側に接触
可能な様に形成しており、該突出部７を経由して、熱伝
導によりアイランド２を加熱する役割を持つ。高さＨ
は、アイランド２とアイランドリード４との段差の設計
寸法において、許容誤差の最低の高さに合わせた高さに
設計してある。即ち、段差の設計寸法が０．２ｍｍプラ
スマイナス３０μｍであれば、０．１７ｍｍの高さに設
計してある。
【００１２】そして、突出部８とフレームクランパ１０
との間に、深さが約５０μｍ〜３００μｍの凹部２２を
形成する。凹部２２は、フレームクランパ１０が接触し
ている箇所の端２３近傍まで形成している。幅は、アイ
ランドリード４が収納可能な状態であれば可である。
との間に、深さが約５０μｍ〜３００μｍの凹部２２を
形成する。凹部２２は、フレームクランパ１０が接触し
ている箇所の端２３近傍まで形成している。幅は、アイ
ランドリード４が収納可能な状態であれば可である。
【００１３】図１（Ｂ）を参照して、トランジスタなど
の素子を形成した半導体チップ１を吸着コレット９によ
って搬送し、アイランド２の表面に半導体チップ１を押
圧固定する。この接着は、銀メッキが施されたアイラン
ド２表面に対して、半導体チップ１裏面側に金メッキ層
を形成しておき、アイランド２と半導体チップ１とを金
・シリコン共晶によって接着する。その際、アイランド
２が突出部７から数十μｍの隙間２４で浮いていても、
コレット９の押圧力によって変形し押し下げられるの
で、アイランド２と突出部７とが接触する。また、第２
の折り曲げ部２１が凹部２２に逃げる様に変形すること
によって、アイランド２の裏面を突出部７上部の平坦面
に密着させることができる。従って、ヒータブロック８
からの熱伝達を効率よく行うことができ、ボンダビリテ
ィの低下を防止できる。加えて、アイランド２と半導体
チップ１が傾斜せず、水平状態を維持できるので、半導
体チップ１の破損も防止できる。
の素子を形成した半導体チップ１を吸着コレット９によ
って搬送し、アイランド２の表面に半導体チップ１を押
圧固定する。この接着は、銀メッキが施されたアイラン
ド２表面に対して、半導体チップ１裏面側に金メッキ層
を形成しておき、アイランド２と半導体チップ１とを金
・シリコン共晶によって接着する。その際、アイランド
２が突出部７から数十μｍの隙間２４で浮いていても、
コレット９の押圧力によって変形し押し下げられるの
で、アイランド２と突出部７とが接触する。また、第２
の折り曲げ部２１が凹部２２に逃げる様に変形すること
によって、アイランド２の裏面を突出部７上部の平坦面
に密着させることができる。従って、ヒータブロック８
からの熱伝達を効率よく行うことができ、ボンダビリテ
ィの低下を防止できる。加えて、アイランド２と半導体
チップ１が傾斜せず、水平状態を維持できるので、半導
体チップ１の破損も防止できる。
【００１４】図１（Ｃ）を参照して、コレット９の押圧
力を解除すれば、リードフレームの機械的応力によっ
て、図１（Ａ）と同じ正常な位置までリード変形が回復
し、アイランド２上への半導体チップ１のダイボンドが
終了する。
力を解除すれば、リードフレームの機械的応力によっ
て、図１（Ａ）と同じ正常な位置までリード変形が回復
し、アイランド２上への半導体チップ１のダイボンドが
終了する。
【００１５】以上の工程でダイボンドを終えたリードフ
レームは、その後ワイヤボンドされ、樹脂モールドさ
れ、そしてリードフレームから各素子を切り離すカット
ベンド工程を経て、図２に示したような半導体装置が完
成する。
レームは、その後ワイヤボンドされ、樹脂モールドさ
れ、そしてリードフレームから各素子を切り離すカット
ベンド工程を経て、図２に示したような半導体装置が完
成する。
【００１６】
【発明の効果】以上に説明したように、本発明によれ
ば、ヒータブロック８の突出部７に隣接してアイランド
リード４の第２の折り曲げ部２１を格納可能な凹部２２
を設けたことによって、アイランド２と突出部７とを密
着させた状態でダイボンドすることが可能である利点を
有する。このことは、ダイボンド時のボンダビリティの
低下を防止し、安定度の高い処理を行えることを意味す
る。また、半導体チップ１の破損も防止できるものであ
る。
ば、ヒータブロック８の突出部７に隣接してアイランド
リード４の第２の折り曲げ部２１を格納可能な凹部２２
を設けたことによって、アイランド２と突出部７とを密
着させた状態でダイボンドすることが可能である利点を
有する。このことは、ダイボンド時のボンダビリティの
低下を防止し、安定度の高い処理を行えることを意味す
る。また、半導体チップ１の破損も防止できるものであ
る。
【図１】本発明を説明するための断面図である。
【図２】半導体装置を説明するための斜視図である。
【図３】半導体装置を説明するための側面図である。
【図４】半導体装置を裏面側から観測した平面図であ
る。
る。
【図５】従来例を説明するための断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 勇 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5F047 AA11 BA42 BB07 BB18 FA53 FA54
Claims (3)
- 【請求項１】 半導体チップを搭載するアイランドと、
前記アイランドに近接するリードと、前記アイランドに
連続するアイランドリードとを具備し、 前記アイランドリードには曲げ加工が施されており、 前記アイランドに接続する箇所の近傍で前記アイランド
リードを下方に延在させるように曲げられた第１の折り
曲げ部と、 前記下方に曲げられたアイランドリードを再び水平方向
に延在させるように曲げられた第２の折り曲げ部とを有
しており、 前記アイランドリードと前記アイランドとの高さの差に
相当する突出部を持つヒートブロックの前記突出部上部
に、前記アイランドを設置し、 前記アイランドリードをフレームクランパにて押圧し、 該押圧固定された状態で、前記アイランド表面側に半導
体チップをダイボンドする半導体装置の製造方法におい
て、 前記ヒートブロックの前記突出部と前記フレームクラン
パが押圧する箇所の間に、前記アイランドリードの第２
の折り曲げ部を逃がすことが可能な凹部を形成したこと
を特徴とする、半導体装置の製造方法。 - 【請求項２】 前記凹部の深さが、５０μｍ〜５００μ
ｍであることを特徴とする請求項１記載の半導体装置の
製造方法。 - 【請求項３】 前記凹部が、前記フレームクランパが押
圧する箇所の近傍まで拡大されていることを特徴とす
る、請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36683898A JP2000195875A (ja) | 1998-12-24 | 1998-12-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36683898A JP2000195875A (ja) | 1998-12-24 | 1998-12-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000195875A true JP2000195875A (ja) | 2000-07-14 |
Family
ID=18487809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36683898A Pending JP2000195875A (ja) | 1998-12-24 | 1998-12-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000195875A (ja) |
-
1998
- 1998-12-24 JP JP36683898A patent/JP2000195875A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI336912B (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| US5813115A (en) | Method of mounting a semiconductor chip on a wiring substrate | |
| JP3913134B2 (ja) | バンプの形成方法及びバンプ | |
| JP5100967B2 (ja) | リードフレーム、これを利用した半導体チップパッケージ及びその製造方法 | |
| KR100721280B1 (ko) | 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치 | |
| JP3650596B2 (ja) | 半導体装置の製造方法 | |
| JPH10512399A (ja) | 半導体チップを少なくとも１つの接触面と電気的に接続する方法 | |
| GB2261547A (en) | Semiconductor device with bonding pads at the edge | |
| JP3384762B2 (ja) | 半導体装置の製造方法 | |
| JP2008071927A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2007096042A (ja) | 半導体装置 | |
| JP2007311577A (ja) | 半導体装置 | |
| JP2000195875A (ja) | 半導体装置の製造方法 | |
| JPS60120543A (ja) | 半導体装置およびそれに用いるリ−ドフレ−ム | |
| JP2005209805A (ja) | 半導体装置およびその製造方法 | |
| US7314157B2 (en) | Wire bond with improved shear strength | |
| JP4004237B2 (ja) | 半導体装置の製造方法 | |
| JP2000196005A (ja) | 半導体装置 | |
| JPH0945821A (ja) | 樹脂パッケージ型半導体装置およびその製造方法 | |
| KR100485590B1 (ko) | 솔더 페이스트 프린트를 이용한 웨이퍼 범핑 방법 | |
| JP2532304B2 (ja) | 半導体チップと、これが搭載される基板との間のワイヤボンディング構造 | |
| JP2005259819A (ja) | 半導体装置およびその製造方法 | |
| JPH09312373A (ja) | リードフレームのインナーリード先端構造及びその加工方法 | |
| JP4686893B2 (ja) | ワイヤボンダ及びボンディング方法 | |
| JPH10154723A (ja) | 樹脂封止型半導体装置のワイヤボンド構造 |