JP2000167764A - 研磨方法及びスラリー - Google Patents
研磨方法及びスラリーInfo
- Publication number
- JP2000167764A JP2000167764A JP34418598A JP34418598A JP2000167764A JP 2000167764 A JP2000167764 A JP 2000167764A JP 34418598 A JP34418598 A JP 34418598A JP 34418598 A JP34418598 A JP 34418598A JP 2000167764 A JP2000167764 A JP 2000167764A
- Authority
- JP
- Japan
- Prior art keywords
- film
- slurry
- capacitor
- cmp
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000005498 polishing Methods 0.000 title claims abstract description 52
- 239000002002 slurry Substances 0.000 title claims abstract description 39
- QBEGYEWDTSUVHH-UHFFFAOYSA-P diazanium;cerium(3+);pentanitrate Chemical compound [NH4+].[NH4+].[Ce+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O QBEGYEWDTSUVHH-UHFFFAOYSA-P 0.000 claims abstract description 26
- 150000001875 compounds Chemical class 0.000 claims abstract description 9
- 229910004121 SrRuO Inorganic materials 0.000 claims description 29
- 239000002245 particle Substances 0.000 claims description 22
- 239000000654 additive Substances 0.000 claims description 2
- 230000000996 additive effect Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052707 ruthenium Inorganic materials 0.000 abstract description 6
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 229910002353 SrRuO3 Inorganic materials 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- 238000003754 machining Methods 0.000 abstract 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 18
- 238000004544 sputter deposition Methods 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 13
- 229910015801 BaSrTiO Inorganic materials 0.000 description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- ROOXNKNUYICQNP-UHFFFAOYSA-N ammonium persulfate Chemical compound [NH4+].[NH4+].[O-]S(=O)(=O)OOS([O-])(=O)=O ROOXNKNUYICQNP-UHFFFAOYSA-N 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 239000007800 oxidant agent Substances 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 229910002367 SrTiO Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 229910001870 ammonium persulfate Inorganic materials 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 2
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 208000023414 familial retinal arterial macroaneurysm Diseases 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 230000033116 oxidation-reduction process Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-L Sulfate Chemical compound [O-]S([O-])(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-L 0.000 description 1
- XSOHCQBMTDEBAD-UHFFFAOYSA-N azane Chemical compound N.N.N XSOHCQBMTDEBAD-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09G—POLISHING COMPOSITIONS; SKI WAXES
- C09G1/00—Polishing compositions
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09G—POLISHING COMPOSITIONS; SKI WAXES
- C09G1/00—Polishing compositions
- C09G1/02—Polishing compositions containing abrasives or grinding agents
Landscapes
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 Ｒｕ又はＲｕ化合物をＣＭＰ法によって研磨
する場合に、研磨レートを大きくし、しかも下地に対す
る研磨レートの選択比を大きくする。 【解決手段】 Ｒｕ又はＲｕ化合物１５を硝酸二アンモ
ニウムセリウムを添加したスラリーを用いて研磨する。
Ｒｕ化合物としては例えばＳｒＲｕＯ3 をあげることが
できる。スラリーには研磨粒子が含まれていなくてもよ
い。
する場合に、研磨レートを大きくし、しかも下地に対す
る研磨レートの選択比を大きくする。 【解決手段】 Ｒｕ又はＲｕ化合物１５を硝酸二アンモ
ニウムセリウムを添加したスラリーを用いて研磨する。
Ｒｕ化合物としては例えばＳｒＲｕＯ3 をあげることが
できる。スラリーには研磨粒子が含まれていなくてもよ
い。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
等に好適な研磨方法及びスラリーに関する。
等に好適な研磨方法及びスラリーに関する。
【０００２】
【従来の技術】近年、半導体装置の製造分野において、
半導体装置の高密度化・微細化に伴い、種々の微細加工
技術が研究開発されている。その中でＣＭＰ（Chemical
Mechanical Polishing）技術は、層間絶縁膜の平坦
化、プラグの形成、埋め込み金属配線の形成、埋め込み
素子分離などを行う際に、欠かすことのできない必須の
技術になっている。
半導体装置の高密度化・微細化に伴い、種々の微細加工
技術が研究開発されている。その中でＣＭＰ（Chemical
Mechanical Polishing）技術は、層間絶縁膜の平坦
化、プラグの形成、埋め込み金属配線の形成、埋め込み
素子分離などを行う際に、欠かすことのできない必須の
技術になっている。
【０００３】このＣＭＰ技術を応用して、キャパシタの
電極加工を行う試みもなされている。特に、誘電体膜と
してペロフスカイト結晶を用いる次世代のＤＲＡＭやＦ
ＲＡＭでは、ＣＭＰ技術を用いた手法の確立が非常に重
要になると考えられる。なぜなら、キャパシタの下部電
極には、誘電体膜との整合性の観点から、貴金属或いは
ペロフスカイト型導電性酸化物を選択する必要がある
が、これらの物質は一般に化学的に安定であるため、ウ
ェットエッチング法或いはドライエッチング法によって
加工することが困難だからである。
電極加工を行う試みもなされている。特に、誘電体膜と
してペロフスカイト結晶を用いる次世代のＤＲＡＭやＦ
ＲＡＭでは、ＣＭＰ技術を用いた手法の確立が非常に重
要になると考えられる。なぜなら、キャパシタの下部電
極には、誘電体膜との整合性の観点から、貴金属或いは
ペロフスカイト型導電性酸化物を選択する必要がある
が、これらの物質は一般に化学的に安定であるため、ウ
ェットエッチング法或いはドライエッチング法によって
加工することが困難だからである。
【０００４】これに対して、ＣＭＰ法は、化学的な作用
と機械的な作用のバランスで研磨を行うので、加工の可
能性が広がることになる。
と機械的な作用のバランスで研磨を行うので、加工の可
能性が広がることになる。
【０００５】
【発明が解決しようとする課題】しかしながら、ＣＭＰ
法を用いた場合でも、従来のスラリーでは、研磨レート
が小さいため製造効率が低くなるという問題があった。
また、下地のストッパー膜に対する研磨レートの選択比
も小さくなるため、同一のウエハ面内或いは異なるウエ
ハ間での安定した加工形状を得ることが困難であるとい
う問題もあった。
法を用いた場合でも、従来のスラリーでは、研磨レート
が小さいため製造効率が低くなるという問題があった。
また、下地のストッパー膜に対する研磨レートの選択比
も小さくなるため、同一のウエハ面内或いは異なるウエ
ハ間での安定した加工形状を得ることが困難であるとい
う問題もあった。
【０００６】本発明は、上記従来の課題に対してなされ
たものであり、貴金属或いはペロフスカイト型導電性酸
化物をＣＭＰ法によって研磨する場合に、研磨レートが
大きく、しかも下地に対する研磨レートの選択比を大き
くすることが可能な研磨方法及びスラリーを提供するこ
とを目的とする。
たものであり、貴金属或いはペロフスカイト型導電性酸
化物をＣＭＰ法によって研磨する場合に、研磨レートが
大きく、しかも下地に対する研磨レートの選択比を大き
くすることが可能な研磨方法及びスラリーを提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】本発明に係る研磨方法
は、Ｒｕ又はＲｕ化合物を硝酸二アンモニウムセリウム
を添加したスラリーを用いて研磨（化学的機械的研磨）
することを特徴とする。前記Ｒｕ化合物としてはＳｒＲ
ｕＯ3 をあげることができる。また、前記スラリーには
研磨粒子が含まれていなくてもよい。
は、Ｒｕ又はＲｕ化合物を硝酸二アンモニウムセリウム
を添加したスラリーを用いて研磨（化学的機械的研磨）
することを特徴とする。前記Ｒｕ化合物としてはＳｒＲ
ｕＯ3 をあげることができる。また、前記スラリーには
研磨粒子が含まれていなくてもよい。
【０００８】本発明に係るスラリーは、添加剤として硝
酸二アンモニウムセリウムが含まれていることを特徴と
する。前記スラリーには研磨粒子が含まれていなくても
よい。
酸二アンモニウムセリウムが含まれていることを特徴と
する。前記スラリーには研磨粒子が含まれていなくても
よい。
【０００９】本発明によれば、硝酸二アンモニウムセリ
ウムを添加したスラリーを用いることにより、Ｒｕ又は
Ｒｕ化合物の研磨レートが大幅に向上するとともに、Ｒ
ｕ又はＲｕ化合物の研磨レートのＳｉＯ2 の研磨レート
に対する比（選択比）を大幅に向上させることができ
る。
ウムを添加したスラリーを用いることにより、Ｒｕ又は
Ｒｕ化合物の研磨レートが大幅に向上するとともに、Ｒ
ｕ又はＲｕ化合物の研磨レートのＳｉＯ2 の研磨レート
に対する比（選択比）を大幅に向上させることができ
る。
【００１０】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。
参照して説明する。
【００１１】（実施形態１）本発明の第１の実施形態と
して、ＣＭＰ法によるキャパシタの製造方法について、
図１（ａ）〜（ｃ）を参照して説明する。
して、ＣＭＰ法によるキャパシタの製造方法について、
図１（ａ）〜（ｃ）を参照して説明する。
【００１２】１１は電気的な接続をとるためのプラグで
あり、シリコン基板（図示せず）の主面側に形成された
絶縁体膜１２中に埋め込まれている。このような下地上
に、ＴＥＯＳを用いたプラズマＣＶＤ法によりプラズマ
ＳｉＯ2 膜１３を厚さ１００ｎｍ程度成膜する。そし
て、プラグ１１の真上に間口が直径３００ｎｍ程度の穴
１４（開口部）を形成する。続いて、キャパシタの下部
電極となるＲｕ膜１５をスパッタ法或いはＣＶＤ法によ
り１５０ｎｍ程度成膜し、穴１４を埋め込む（図１
（ａ））。
あり、シリコン基板（図示せず）の主面側に形成された
絶縁体膜１２中に埋め込まれている。このような下地上
に、ＴＥＯＳを用いたプラズマＣＶＤ法によりプラズマ
ＳｉＯ2 膜１３を厚さ１００ｎｍ程度成膜する。そし
て、プラグ１１の真上に間口が直径３００ｎｍ程度の穴
１４（開口部）を形成する。続いて、キャパシタの下部
電極となるＲｕ膜１５をスパッタ法或いはＣＶＤ法によ
り１５０ｎｍ程度成膜し、穴１４を埋め込む（図１
（ａ））。
【００１３】次に、ＣＭＰ法によりプラズマＳｉＯ2 膜
１３をストッパーとしてＲｕ膜１５のＣＭＰを行い、Ｒ
ｕ膜１５からなる下部電極をセルごとに絶縁する。ここ
でスラリーとしては、粒径３０ｎｍのアルミナ粒子を水
に分散させたものに、硝酸二アンモニウムセリウムを添
加したものを用いる。アルミナ粒子２ｗｔ％、硝酸二ア
ンモニウムセリウム５ｗｔ％（４〜７ｗｔ％でもよい）
が好適な分量である。また、研磨パッドには、ロデール
・ニッタ（株）製のＩＣ１０００／Ｓｕｂａ４００を用
いる。研磨時の荷重を２００ｇ重／ｃｍ2 に、トップリ
ング及びターンテーブルの回転数を１００ｒｐｍに設定
する（図１（ｂ））。
１３をストッパーとしてＲｕ膜１５のＣＭＰを行い、Ｒ
ｕ膜１５からなる下部電極をセルごとに絶縁する。ここ
でスラリーとしては、粒径３０ｎｍのアルミナ粒子を水
に分散させたものに、硝酸二アンモニウムセリウムを添
加したものを用いる。アルミナ粒子２ｗｔ％、硝酸二ア
ンモニウムセリウム５ｗｔ％（４〜７ｗｔ％でもよい）
が好適な分量である。また、研磨パッドには、ロデール
・ニッタ（株）製のＩＣ１０００／Ｓｕｂａ４００を用
いる。研磨時の荷重を２００ｇ重／ｃｍ2 に、トップリ
ング及びターンテーブルの回転数を１００ｒｐｍに設定
する（図１（ｂ））。
【００１４】次に、キャパシタの誘電体膜として、Ｂａ
ＳｒＴｉＯ3 膜１６をスパッタ法或いはＣＶＤ法により
４０ｎｍ程度成膜する。ＢａＳｒＴｉＯ3 膜がアモルフ
ァス状態の場合は、さらにアニール処理を施し、ペロフ
スカイト結晶化させる。続いて、キャパシタの上部電極
として、Ｒｕ膜１７をスパッタ法或いはＣＶＤ法により
６０ｎｍ程度成膜する（図１（ｃ））。
ＳｒＴｉＯ3 膜１６をスパッタ法或いはＣＶＤ法により
４０ｎｍ程度成膜する。ＢａＳｒＴｉＯ3 膜がアモルフ
ァス状態の場合は、さらにアニール処理を施し、ペロフ
スカイト結晶化させる。続いて、キャパシタの上部電極
として、Ｒｕ膜１７をスパッタ法或いはＣＶＤ法により
６０ｎｍ程度成膜する（図１（ｃ））。
【００１５】その後、Ｒｕ膜１７上に層間絶縁膜（図示
せず）を成膜し、この層間絶縁膜の一部を開口し、Ｒｕ
膜１７と電気的接続をとるためのプラグ（図示せず）を
形成して、次世代ＤＲＡＭのキャパシタが完成する。
せず）を成膜し、この層間絶縁膜の一部を開口し、Ｒｕ
膜１７と電気的接続をとるためのプラグ（図示せず）を
形成して、次世代ＤＲＡＭのキャパシタが完成する。
【００１６】（実施形態２）本発明の第２の実施形態と
して、ＣＭＰ法によるキャパシタの製造方法について、
図２（ａ）〜（ｃ）を参照して説明する。
して、ＣＭＰ法によるキャパシタの製造方法について、
図２（ａ）〜（ｃ）を参照して説明する。
【００１７】２１は電気的な接続をとるためのプラグで
あり、シリコン基板（図示せず）の主面側に形成された
絶縁体膜２２中に埋め込まれている。このような下地上
に、ＴＥＯＳを用いたプラズマＣＶＤ法によりプラズマ
ＳｉＯ2 膜２３を厚さ１５０ｎｍ程度成膜する。そし
て、プラグ２１の真上に間口が直径３００ｎｍ程度の穴
２４（開口部）を形成する。続いて、キャパシタの下部
電極となるＲｕ膜２５をスパッタ法或いはＣＶＤ法によ
り２００ｎｍ程度成膜し、穴２４を埋め込む（図２
（ａ））。
あり、シリコン基板（図示せず）の主面側に形成された
絶縁体膜２２中に埋め込まれている。このような下地上
に、ＴＥＯＳを用いたプラズマＣＶＤ法によりプラズマ
ＳｉＯ2 膜２３を厚さ１５０ｎｍ程度成膜する。そし
て、プラグ２１の真上に間口が直径３００ｎｍ程度の穴
２４（開口部）を形成する。続いて、キャパシタの下部
電極となるＲｕ膜２５をスパッタ法或いはＣＶＤ法によ
り２００ｎｍ程度成膜し、穴２４を埋め込む（図２
（ａ））。
【００１８】次に、ＣＭＰ法によりプラズマＳｉＯ2 膜
２３をストッパーとしてＲｕ膜２５のＣＭＰを行い、Ｒ
ｕ膜２５からなる下部電極をセルごとに絶縁する。ここ
でスラリーとしては、粒径３０ｎｍのアルミナ粒子を水
に分散させたものに、硝酸二アンモニウムセリウムを添
加したものを用いる。アルミナ粒子２ｗｔ％、硝酸二ア
ンモニウムセリウム５ｗｔ％（４〜７ｗｔ％でもよい）
が好適な分量である。また、研磨パッドには、ロデール
・ニッタ（株）製のＩＣ１０００／Ｓｕｂａ４００を用
いる。研磨時の荷重を２００ｇ重／ｃｍ2 に、トップリ
ング及びターンテーブルの回転数を１００ｒｐｍに設定
する（図２（ｂ））。
２３をストッパーとしてＲｕ膜２５のＣＭＰを行い、Ｒ
ｕ膜２５からなる下部電極をセルごとに絶縁する。ここ
でスラリーとしては、粒径３０ｎｍのアルミナ粒子を水
に分散させたものに、硝酸二アンモニウムセリウムを添
加したものを用いる。アルミナ粒子２ｗｔ％、硝酸二ア
ンモニウムセリウム５ｗｔ％（４〜７ｗｔ％でもよい）
が好適な分量である。また、研磨パッドには、ロデール
・ニッタ（株）製のＩＣ１０００／Ｓｕｂａ４００を用
いる。研磨時の荷重を２００ｇ重／ｃｍ2 に、トップリ
ング及びターンテーブルの回転数を１００ｒｐｍに設定
する（図２（ｂ））。
【００１９】次に、フッ酸又はフッ化アンモニウムによ
るウエットエッチング法、或いはフロロカーボン系ガス
による反応性イオンエッチング法により、プラズマＳｉ
Ｏ2膜２３を除去する。続いて、キャパシタの誘電体膜
として、ＢａＳｒＴｉＯ3 膜２６をスパッタ法或いはＣ
ＶＤ法により４０ｎｍ程度成膜する。ＢａＳｒＴｉＯ 3
膜がアモルファス状態の場合は、さらにアニール処理を
施し、ペロフスカイト結晶化させる。続いて、キャパシ
タの上部電極として、Ｒｕ膜２７をスパッタ法或いはＣ
ＶＤ法により６０ｎｍ程度成膜する（図２（ｃ））。
るウエットエッチング法、或いはフロロカーボン系ガス
による反応性イオンエッチング法により、プラズマＳｉ
Ｏ2膜２３を除去する。続いて、キャパシタの誘電体膜
として、ＢａＳｒＴｉＯ3 膜２６をスパッタ法或いはＣ
ＶＤ法により４０ｎｍ程度成膜する。ＢａＳｒＴｉＯ 3
膜がアモルファス状態の場合は、さらにアニール処理を
施し、ペロフスカイト結晶化させる。続いて、キャパシ
タの上部電極として、Ｒｕ膜２７をスパッタ法或いはＣ
ＶＤ法により６０ｎｍ程度成膜する（図２（ｃ））。
【００２０】その後、Ｒｕ膜２７上に層間絶縁膜（図示
せず）を成膜し、この層間絶縁膜の一部を開口し、Ｒｕ
膜２７と電気的接続をとるためのプラグ（図示せず）を
形成して、次世代ＤＲＡＭのキャパシタが完成する。
せず）を成膜し、この層間絶縁膜の一部を開口し、Ｒｕ
膜２７と電気的接続をとるためのプラグ（図示せず）を
形成して、次世代ＤＲＡＭのキャパシタが完成する。
【００２１】（実施形態３）本発明の第３の実施形態と
して、ＣＭＰ法によるキャパシタの製造方法について、
図３（ａ）〜（ｃ）を参照して説明する。
して、ＣＭＰ法によるキャパシタの製造方法について、
図３（ａ）〜（ｃ）を参照して説明する。
【００２２】３１は電気的な接続をとるためのプラグで
あり、シリコン基板（図示せず）の主面側に形成された
絶縁体膜３２中に埋め込まれている。このような下地上
に、ＴＥＯＳを用いたプラズマＣＶＤ法によりプラズマ
ＳｉＯ2 膜３３を厚さ３００ｎｍ程度成膜する。そし
て、プラグ３１の真上に穴３４（開口部）を形成する。
穴３４は、間口が直径２００ｎｍ程度の丸穴であり、側
面は垂直方向から１０度程傾くようにテーパーをつける
ことが望ましい。次に、キャパシタの下部電極として、
Ｒｕ膜３５をスパッタ法或いはＣＶＤ法により６０ｎｍ
程度成膜する。さらに、レジストやＳＯＧ（Ｓｐｉｎ
Ｏｎ Ｇｌａｓｓ）等のキャッピング膜３８をスピンコ
ート法等により成膜し、穴３４を埋め込む（図３
（ａ））。
あり、シリコン基板（図示せず）の主面側に形成された
絶縁体膜３２中に埋め込まれている。このような下地上
に、ＴＥＯＳを用いたプラズマＣＶＤ法によりプラズマ
ＳｉＯ2 膜３３を厚さ３００ｎｍ程度成膜する。そし
て、プラグ３１の真上に穴３４（開口部）を形成する。
穴３４は、間口が直径２００ｎｍ程度の丸穴であり、側
面は垂直方向から１０度程傾くようにテーパーをつける
ことが望ましい。次に、キャパシタの下部電極として、
Ｒｕ膜３５をスパッタ法或いはＣＶＤ法により６０ｎｍ
程度成膜する。さらに、レジストやＳＯＧ（Ｓｐｉｎ
Ｏｎ Ｇｌａｓｓ）等のキャッピング膜３８をスピンコ
ート法等により成膜し、穴３４を埋め込む（図３
（ａ））。
【００２３】次に、ＣＭＰ法によりプラズマＳｉＯ2 膜
３３をストッパーとしてＲｕ膜３５及びキャッピング膜
３８のＣＭＰを行い、Ｒｕ膜３５からなる下部電極をセ
ルごとに絶縁する。ここでスラリーとしては、粒径３０
ｎｍのアルミナ粒子を水に分散させたものに、硝酸二ア
ンモニウムセリウムを添加したものを用いる。アルミナ
粒子２ｗｔ％、硝酸二アンモニウムセリウム５ｗｔ％
（４〜７ｗｔ％でもよい）が好適な分量である。また、
研磨パッドには、ロデール・ニッタ（株）製のＩＣ１０
００／Ｓｕｂａ４００を用いる。研磨時の荷重を２００
ｇ重／ｃｍ2 に、トップリング及びターンテーブルの回
転数を１００ｒｐｍに設定する。
３３をストッパーとしてＲｕ膜３５及びキャッピング膜
３８のＣＭＰを行い、Ｒｕ膜３５からなる下部電極をセ
ルごとに絶縁する。ここでスラリーとしては、粒径３０
ｎｍのアルミナ粒子を水に分散させたものに、硝酸二ア
ンモニウムセリウムを添加したものを用いる。アルミナ
粒子２ｗｔ％、硝酸二アンモニウムセリウム５ｗｔ％
（４〜７ｗｔ％でもよい）が好適な分量である。また、
研磨パッドには、ロデール・ニッタ（株）製のＩＣ１０
００／Ｓｕｂａ４００を用いる。研磨時の荷重を２００
ｇ重／ｃｍ2 に、トップリング及びターンテーブルの回
転数を１００ｒｐｍに設定する。
【００２４】その後、穴３４に残存するキャッピング膜
３８を除去する。キャッピング膜３８がレジストの場合
には、剥離液に浸すか、アッシングを行えばよい。キャ
ッピング膜３８がＳＯＧの場合には、ＨＦ蒸気にさらす
方法が有効である。なお、キャッピング膜３８は、ＣＭ
Ｐ時に発生するダストが穴３４内のＲｕ膜３５に付着す
るのを防ぐための犠牲膜として機能するものである（図
３（ｂ））。
３８を除去する。キャッピング膜３８がレジストの場合
には、剥離液に浸すか、アッシングを行えばよい。キャ
ッピング膜３８がＳＯＧの場合には、ＨＦ蒸気にさらす
方法が有効である。なお、キャッピング膜３８は、ＣＭ
Ｐ時に発生するダストが穴３４内のＲｕ膜３５に付着す
るのを防ぐための犠牲膜として機能するものである（図
３（ｂ））。
【００２５】次に、キャパシタの誘電体膜として、Ｂａ
ＳｒＴｉＯ3 膜３６をスパッタ法或いはＣＶＤ法により
４０ｎｍ程度成膜する。ＢａＳｒＴｉＯ3 膜がアモルフ
ァス状態の場合は、さらにアニール処理を施し、ペロフ
スカイト結晶化させる。続いて、キャパシタの上部電極
として、Ｒｕ膜３７をスパッタ法或いはＣＶＤ法により
６０ｎｍ程度成膜する（図３（ｃ））。
ＳｒＴｉＯ3 膜３６をスパッタ法或いはＣＶＤ法により
４０ｎｍ程度成膜する。ＢａＳｒＴｉＯ3 膜がアモルフ
ァス状態の場合は、さらにアニール処理を施し、ペロフ
スカイト結晶化させる。続いて、キャパシタの上部電極
として、Ｒｕ膜３７をスパッタ法或いはＣＶＤ法により
６０ｎｍ程度成膜する（図３（ｃ））。
【００２６】その後、Ｒｕ膜３７上に層間絶縁膜（図示
せず）を成膜し、この層間絶縁膜の一部を開口し、Ｒｕ
膜３７と電気的接続をとるためのプラグ（図示せず）を
形成して、次世代ＤＲＡＭのキャパシタが完成する。
せず）を成膜し、この層間絶縁膜の一部を開口し、Ｒｕ
膜３７と電気的接続をとるためのプラグ（図示せず）を
形成して、次世代ＤＲＡＭのキャパシタが完成する。
【００２７】従来のスラリーを用いてＣＭＰ法を行った
場合、ＳｉＯ2 膜の研磨レートに対するＲｕ膜の研磨レ
ートの比（選択比）は高々２程度と小さかった。そのた
め、プラズマＳｉＯ2 膜（１３、２３、３３）のストッ
パーとしての機能は不十分であり、研磨後のＲｕ膜（１
５、２５、３５）の膜厚制御が困難であった。したがっ
て、同一のウエハ面内或いは異なるウエハ間において下
部電極形状にばらつきが出てしまい、信頼性に欠けると
いう問題があった。
場合、ＳｉＯ2 膜の研磨レートに対するＲｕ膜の研磨レ
ートの比（選択比）は高々２程度と小さかった。そのた
め、プラズマＳｉＯ2 膜（１３、２３、３３）のストッ
パーとしての機能は不十分であり、研磨後のＲｕ膜（１
５、２５、３５）の膜厚制御が困難であった。したがっ
て、同一のウエハ面内或いは異なるウエハ間において下
部電極形状にばらつきが出てしまい、信頼性に欠けると
いう問題があった。
【００２８】本発明のスラリーを用いることにより、Ｓ
ｉＯ2 膜に対するＲｕ膜の選択比が３０と十分大きくな
ったため、安定した加工形状を得ることが可能になっ
た。また、従来のスラリーではＲｕ膜の研磨レートは高
々２００Å／ｍｉｎと小さかったが、本発明のスラリー
を用いることにより９００Å／ｍｉｎに増大した。これ
により、ウエハ１枚当たりのＣＭＰ処理時間が短縮さ
れ、製造効率を向上させることが可能となった。
ｉＯ2 膜に対するＲｕ膜の選択比が３０と十分大きくな
ったため、安定した加工形状を得ることが可能になっ
た。また、従来のスラリーではＲｕ膜の研磨レートは高
々２００Å／ｍｉｎと小さかったが、本発明のスラリー
を用いることにより９００Å／ｍｉｎに増大した。これ
により、ウエハ１枚当たりのＣＭＰ処理時間が短縮さ
れ、製造効率を向上させることが可能となった。
【００２９】さらに、本発明のＣＭＰ法により製造され
るキャパシタは（特に実施形態１及び２）、誘電体膜と
接する下部電極表面がＣＭＰによりミクロ的にも滑らか
になるため、電界集中が緩和され、リーク電流が低減す
る。さらに、同様の理由から、誘電体膜の結晶性及び配
向性が向上し、誘電率が上がるという効果もある。これ
により、キャパシタの電気特性及び信頼性の向上につな
がることになる。
るキャパシタは（特に実施形態１及び２）、誘電体膜と
接する下部電極表面がＣＭＰによりミクロ的にも滑らか
になるため、電界集中が緩和され、リーク電流が低減す
る。さらに、同様の理由から、誘電体膜の結晶性及び配
向性が向上し、誘電率が上がるという効果もある。これ
により、キャパシタの電気特性及び信頼性の向上につな
がることになる。
【００３０】ここで、本発明のスラリーの有効性を図４
のデータにより示す。これは、スラリーに添加する酸化
剤を変えることにより、Ｒｕ膜の研磨レートがどのよう
に変化するかを示したものである。いずれも研磨粒子と
してアルミナが２ｗｔ％含有されている。
のデータにより示す。これは、スラリーに添加する酸化
剤を変えることにより、Ｒｕ膜の研磨レートがどのよう
に変化するかを示したものである。いずれも研磨粒子と
してアルミナが２ｗｔ％含有されている。
【００３１】酸化剤として硝酸二アンモニウムセリウム
を用いた時は、Ｒｕ膜の研磨レートは９００Å／ｍｉｎ
と飛躍的に増大することがわかる。酸化力の指標である
標準酸化還元電位を比べた場合、硝酸二アンモニウムセ
リウムは過硫酸アンモニウムより小さい（硝酸二アンモ
ニウムセリウムのセリウムイオン（４価）がセリウムイ
オン（３価）に変化する際の標準酸化還元電位は１．７
２ボルトであり、過硫酸アンモニウムの過硫酸イオンが
硫酸イオンに変化する際の標準酸化還元電位は２．０１
ボルトである）。にもかかわらず、硝酸二アンモニウム
セリウムの方が研磨レートが大きくなるのは、硝酸二ア
ンモニウムセリウムがＲｕに対して特別な反応をもたら
すことを示唆している。
を用いた時は、Ｒｕ膜の研磨レートは９００Å／ｍｉｎ
と飛躍的に増大することがわかる。酸化力の指標である
標準酸化還元電位を比べた場合、硝酸二アンモニウムセ
リウムは過硫酸アンモニウムより小さい（硝酸二アンモ
ニウムセリウムのセリウムイオン（４価）がセリウムイ
オン（３価）に変化する際の標準酸化還元電位は１．７
２ボルトであり、過硫酸アンモニウムの過硫酸イオンが
硫酸イオンに変化する際の標準酸化還元電位は２．０１
ボルトである）。にもかかわらず、硝酸二アンモニウム
セリウムの方が研磨レートが大きくなるのは、硝酸二ア
ンモニウムセリウムがＲｕに対して特別な反応をもたら
すことを示唆している。
【００３２】なお、以上説明した実施形態１、２及び３
では、スラリーに含有させる研磨粒子としてアルミナを
用いたが、シリカ或いはセリア等の研磨粒子を含有させ
てもよい。また、研磨粒子を含まない硝酸二アンモニウ
ムセリウム水溶液そのものをスラリーとして用いること
も可能である。また、研磨時の荷重、トップリング及び
ターンテーブルの回転数等に関しても、適宜変更可能で
ある。
では、スラリーに含有させる研磨粒子としてアルミナを
用いたが、シリカ或いはセリア等の研磨粒子を含有させ
てもよい。また、研磨粒子を含まない硝酸二アンモニウ
ムセリウム水溶液そのものをスラリーとして用いること
も可能である。また、研磨時の荷重、トップリング及び
ターンテーブルの回転数等に関しても、適宜変更可能で
ある。
【００３３】（実施形態４）本発明の第４の実施形態と
して、ＣＭＰ法によるキャパシタの製造方法について、
図１（ａ）〜（ｃ）を参照して説明する。
して、ＣＭＰ法によるキャパシタの製造方法について、
図１（ａ）〜（ｃ）を参照して説明する。
【００３４】なお、先に示した実施形態１、２及び３で
は下部電極及び上部電極にＲｕを用いたが、実施形態
４、５及び６は、下部極及び上部電極にＲｕの代わりに
ＳｒＲｕＯ3 を用いるものであり、その他の構成要素に
ついては実施形態１、２及び３と同様である。したがっ
て、実施形態４、５及び６の図面については、先に示し
た図１、図２及び図３を援用するものとする。
は下部電極及び上部電極にＲｕを用いたが、実施形態
４、５及び６は、下部極及び上部電極にＲｕの代わりに
ＳｒＲｕＯ3 を用いるものであり、その他の構成要素に
ついては実施形態１、２及び３と同様である。したがっ
て、実施形態４、５及び６の図面については、先に示し
た図１、図２及び図３を援用するものとする。
【００３５】１１は電気的な接続をとるためのプラグで
あり、シリコン基板（図示せず）の主面側に形成された
絶縁体膜１２中に埋め込まれている。このような下地上
に、ＴＥＯＳを用いたプラズマＣＶＤ法によりプラズマ
ＳｉＯ2 膜１３を厚さ１００ｎｍ程度成膜する。そし
て、プラグ１１の真上に間口が直径３００ｎｍ程度の穴
１４（開口部）を形成する。続いて、キャパシタの下部
電極となるＳｒＲｕＯ3膜１５をスパッタ法或いはＣＶ
Ｄ法により１５０ｎｍ程度成膜し、穴１４を埋め込む
（図１（ａ））。
あり、シリコン基板（図示せず）の主面側に形成された
絶縁体膜１２中に埋め込まれている。このような下地上
に、ＴＥＯＳを用いたプラズマＣＶＤ法によりプラズマ
ＳｉＯ2 膜１３を厚さ１００ｎｍ程度成膜する。そし
て、プラグ１１の真上に間口が直径３００ｎｍ程度の穴
１４（開口部）を形成する。続いて、キャパシタの下部
電極となるＳｒＲｕＯ3膜１５をスパッタ法或いはＣＶ
Ｄ法により１５０ｎｍ程度成膜し、穴１４を埋め込む
（図１（ａ））。
【００３６】次に、ＣＭＰ法によりプラズマＳｉＯ2 膜
１３をストッパーとしてＳｒＲｕＯ 3 膜１５のＣＭＰを
行い、ＳｒＲｕＯ3 膜１５からなる下部電極をセルごと
に絶縁する。ここでスラリーとしては、研磨粒子を含ま
ない硝酸二アンモニウムセリウム１ｗｔ％（１〜２ｗｔ
％でもよい）水溶液を用いる。また、研磨パッドには、
ロデール・ニッタ（株）製のＩＣ１０００／Ｓｕｂａ４
００を用いる。研磨時の荷重を４００ｇ重／ｃｍ2 に、
トップリング及びターンテーブルの回転数を５０ｒｐｍ
に設定する（図１（ｂ））。
１３をストッパーとしてＳｒＲｕＯ 3 膜１５のＣＭＰを
行い、ＳｒＲｕＯ3 膜１５からなる下部電極をセルごと
に絶縁する。ここでスラリーとしては、研磨粒子を含ま
ない硝酸二アンモニウムセリウム１ｗｔ％（１〜２ｗｔ
％でもよい）水溶液を用いる。また、研磨パッドには、
ロデール・ニッタ（株）製のＩＣ１０００／Ｓｕｂａ４
００を用いる。研磨時の荷重を４００ｇ重／ｃｍ2 に、
トップリング及びターンテーブルの回転数を５０ｒｐｍ
に設定する（図１（ｂ））。
【００３７】次に、キャパシタの誘電体膜として、Ｂａ
ＳｒＴｉＯ3 膜１６をスパッタ法或いはＣＶＤ法により
４０ｎｍ程度成膜する。ＢａＳｒＴｉＯ3 膜がアモルフ
ァス状態の場合は、さらにアニール処理を施し、ペロフ
スカイト結晶化させる。続いて、キャパシタの上部電極
として、ＳｒＲｕＯ3 膜１７をスパッタ法或いはＣＶＤ
法により６０ｎｍ程度成膜する（図１（ｃ））。
ＳｒＴｉＯ3 膜１６をスパッタ法或いはＣＶＤ法により
４０ｎｍ程度成膜する。ＢａＳｒＴｉＯ3 膜がアモルフ
ァス状態の場合は、さらにアニール処理を施し、ペロフ
スカイト結晶化させる。続いて、キャパシタの上部電極
として、ＳｒＲｕＯ3 膜１７をスパッタ法或いはＣＶＤ
法により６０ｎｍ程度成膜する（図１（ｃ））。
【００３８】その後、ＳｒＲｕＯ3 膜１７上に層間絶縁
膜（図示せず）を成膜し、この層間絶縁膜の一部を開口
し、ＳｒＲｕＯ3 膜１７と電気的接続をとるためのプラ
グ（図示せず）を形成して、次世代ＤＲＡＭのキャパシ
タが完成する。
膜（図示せず）を成膜し、この層間絶縁膜の一部を開口
し、ＳｒＲｕＯ3 膜１７と電気的接続をとるためのプラ
グ（図示せず）を形成して、次世代ＤＲＡＭのキャパシ
タが完成する。
【００３９】（実施形態５）本発明の第５の実施形態と
して、ＣＭＰ法によるキャパシタの製造方法について、
図２（ａ）〜（ｃ）を参照して説明する。
して、ＣＭＰ法によるキャパシタの製造方法について、
図２（ａ）〜（ｃ）を参照して説明する。
【００４０】２１は電気的な接続をとるためのプラグで
あり、シリコン基板（図示せず）の主面側に形成された
絶縁体膜２２中に埋め込まれている。このような下地上
に、ＴＥＯＳを用いたプラズマＣＶＤ法によりプラズマ
ＳｉＯ2 膜２３を厚さ１５０ｎｍ程度成膜する。そし
て、プラグ２１の真上に間口が直径３００ｎｍ程度の穴
２４（開口部）を形成する。続いて、キャパシタの下部
電極となるＳｒＲｕＯ3膜２５をスパッタ法或いはＣＶ
Ｄ法により２００ｎｍ程度成膜し、穴２４を埋め込む
（図２（ａ））。
あり、シリコン基板（図示せず）の主面側に形成された
絶縁体膜２２中に埋め込まれている。このような下地上
に、ＴＥＯＳを用いたプラズマＣＶＤ法によりプラズマ
ＳｉＯ2 膜２３を厚さ１５０ｎｍ程度成膜する。そし
て、プラグ２１の真上に間口が直径３００ｎｍ程度の穴
２４（開口部）を形成する。続いて、キャパシタの下部
電極となるＳｒＲｕＯ3膜２５をスパッタ法或いはＣＶ
Ｄ法により２００ｎｍ程度成膜し、穴２４を埋め込む
（図２（ａ））。
【００４１】次に、ＣＭＰ法によりプラズマＳｉＯ2 膜
２３をストッパーとしてＳｒＲｕＯ 3 膜２５のＣＭＰを
行い、ＳｒＲｕＯ3 膜２５からなる下部電極をセルごと
に絶縁する。ここでスラリーとしては、研磨粒子を含ま
ない硝酸二アンモニウムセリウム１ｗｔ％（１〜２ｗｔ
％でもよい）水溶液を用いる。また、研磨パッドには、
ロデール・ニッタ（株）製のＩＣ１０００／Ｓｕｂａ４
００を用いる。研磨時の荷重を４００ｇ重／ｃｍ2 に、
トップリング及びターンテーブルの回転数を５０ｒｐｍ
に設定する（図２（ｂ））。
２３をストッパーとしてＳｒＲｕＯ 3 膜２５のＣＭＰを
行い、ＳｒＲｕＯ3 膜２５からなる下部電極をセルごと
に絶縁する。ここでスラリーとしては、研磨粒子を含ま
ない硝酸二アンモニウムセリウム１ｗｔ％（１〜２ｗｔ
％でもよい）水溶液を用いる。また、研磨パッドには、
ロデール・ニッタ（株）製のＩＣ１０００／Ｓｕｂａ４
００を用いる。研磨時の荷重を４００ｇ重／ｃｍ2 に、
トップリング及びターンテーブルの回転数を５０ｒｐｍ
に設定する（図２（ｂ））。
【００４２】次に、フッ酸又はフッ化アンモニウムによ
るウエットエッチング法、或いはフロロカーボン系ガス
による反応性イオンエッチング法により、プラズマＳｉ
Ｏ2膜２３を除去する。続いて、キャパシタの誘電体膜
として、ＢａＳｒＴｉＯ3 膜２６をスパッタ法或いはＣ
ＶＤ法により４０ｎｍ程度成膜する。ＢａＳｒＴｉＯ 3
膜がアモルファス状態の場合は、さらにアニール処理を
施し、ペロフスカイト結晶化させる。続いて、キャパシ
タの上部電極として、ＳｒＲｕＯ3 膜２７をスパッタ法
或いはＣＶＤ法により６０ｎｍ程度成膜する（図２
（ｃ））。
るウエットエッチング法、或いはフロロカーボン系ガス
による反応性イオンエッチング法により、プラズマＳｉ
Ｏ2膜２３を除去する。続いて、キャパシタの誘電体膜
として、ＢａＳｒＴｉＯ3 膜２６をスパッタ法或いはＣ
ＶＤ法により４０ｎｍ程度成膜する。ＢａＳｒＴｉＯ 3
膜がアモルファス状態の場合は、さらにアニール処理を
施し、ペロフスカイト結晶化させる。続いて、キャパシ
タの上部電極として、ＳｒＲｕＯ3 膜２７をスパッタ法
或いはＣＶＤ法により６０ｎｍ程度成膜する（図２
（ｃ））。
【００４３】その後、ＳｒＲｕＯ3 膜２７上に層間絶縁
膜（図示せず）を成膜し、この層間絶縁膜の一部を開口
し、ＳｒＲｕＯ3 膜２７と電気的接続をとるためのプラ
グ（図示せず）を形成して、次世代ＤＲＡＭのキャパシ
タが完成する。
膜（図示せず）を成膜し、この層間絶縁膜の一部を開口
し、ＳｒＲｕＯ3 膜２７と電気的接続をとるためのプラ
グ（図示せず）を形成して、次世代ＤＲＡＭのキャパシ
タが完成する。
【００４４】（実施形態６）本発明の第６の実施形態と
して、ＣＭＰ法によるキャパシタの製造方法について、
図３（ａ）〜（ｃ）を参照して説明する。
して、ＣＭＰ法によるキャパシタの製造方法について、
図３（ａ）〜（ｃ）を参照して説明する。
【００４５】３１は電気的な接続をとるためのプラグで
あり、シリコン基板（図示せず）の主面側に形成された
絶縁体膜３２中に埋め込まれている。このような下地上
に、ＴＥＯＳを用いたプラズマＣＶＤ法によりプラズマ
ＳｉＯ2 膜３３を厚さ３００ｎｍ程度成膜する。そし
て、プラグ３１の真上に穴３４（開口部）を形成する。
穴３４は、間口が直径２００ｎｍ程度の丸穴であり、側
面は垂直方向から１０度程傾くようにテーパーをつける
ことが望ましい。次に、キャパシタの下部電極として、
ＳｒＲｕＯ3 膜３５をスパッタ法或いはＣＶＤ法により
６０ｎｍ程度成膜する。さらに、レジストやＳＯＧ等の
キャッピング膜３８をスピンコート法等により成膜し、
穴３４を埋め込む（図３（ａ））。
あり、シリコン基板（図示せず）の主面側に形成された
絶縁体膜３２中に埋め込まれている。このような下地上
に、ＴＥＯＳを用いたプラズマＣＶＤ法によりプラズマ
ＳｉＯ2 膜３３を厚さ３００ｎｍ程度成膜する。そし
て、プラグ３１の真上に穴３４（開口部）を形成する。
穴３４は、間口が直径２００ｎｍ程度の丸穴であり、側
面は垂直方向から１０度程傾くようにテーパーをつける
ことが望ましい。次に、キャパシタの下部電極として、
ＳｒＲｕＯ3 膜３５をスパッタ法或いはＣＶＤ法により
６０ｎｍ程度成膜する。さらに、レジストやＳＯＧ等の
キャッピング膜３８をスピンコート法等により成膜し、
穴３４を埋め込む（図３（ａ））。
【００４６】次に、ＣＭＰ法によりプラズマＳｉＯ2 膜
３３をストッパーとしてＳｒＲｕＯ 3 膜３５及びキャッ
ピング膜３８のＣＭＰを行い、ＳｒＲｕＯ3 膜３５から
なる下部電極をセルごとに絶縁する。ここでスラリーと
しては、研磨粒子を含まない硝酸二アンモニウムセリウ
ム１ｗｔ％（１〜２ｗｔ％でもよい）水溶液を用いる。
また、研磨パッドには、ロデール・ニッタ（株）製のＩ
Ｃ１０００／Ｓｕｂａ４００を用いる。研磨時の荷重を
４００ｇ重／ｃｍ2 に、トップリング及びターンテーブ
ルの回転数を５０ｒｐｍに設定する。
３３をストッパーとしてＳｒＲｕＯ 3 膜３５及びキャッ
ピング膜３８のＣＭＰを行い、ＳｒＲｕＯ3 膜３５から
なる下部電極をセルごとに絶縁する。ここでスラリーと
しては、研磨粒子を含まない硝酸二アンモニウムセリウ
ム１ｗｔ％（１〜２ｗｔ％でもよい）水溶液を用いる。
また、研磨パッドには、ロデール・ニッタ（株）製のＩ
Ｃ１０００／Ｓｕｂａ４００を用いる。研磨時の荷重を
４００ｇ重／ｃｍ2 に、トップリング及びターンテーブ
ルの回転数を５０ｒｐｍに設定する。
【００４７】その後、穴３４に残存するキャッピング膜
３８を除去する。キャッピング膜３８がレジストの場合
には、剥離液に浸すか、アッシングを行えばよい。キャ
ッピング膜３８がＳＯＧの場合には、ＨＦ蒸気にさらす
方法が有効である。なお、キャッピング膜３８は、ＣＭ
Ｐ時に発生するダストが穴３４内のＳｒＲｕＯ3 膜３５
に付着するのを防ぐための犠牲膜として機能するもので
ある（図３（ｂ））。
３８を除去する。キャッピング膜３８がレジストの場合
には、剥離液に浸すか、アッシングを行えばよい。キャ
ッピング膜３８がＳＯＧの場合には、ＨＦ蒸気にさらす
方法が有効である。なお、キャッピング膜３８は、ＣＭ
Ｐ時に発生するダストが穴３４内のＳｒＲｕＯ3 膜３５
に付着するのを防ぐための犠牲膜として機能するもので
ある（図３（ｂ））。
【００４８】次に、キャパシタの誘電体膜として、Ｂａ
ＳｒＴｉＯ3 膜３６をスパッタ法或いはＣＶＤ法により
４０ｎｍ程度成膜する。ＢａＳｒＴｉＯ3 膜がアモルフ
ァス状態の場合は、さらにアニール処理を施し、ペロフ
スカイト結晶化させる。続いて、キャパシタの上部電極
として、ＳｒＲｕＯ3 膜３７をスパッタ法或いはＣＶＤ
法により６０ｎｍ程度成膜する（図３（ｃ））。
ＳｒＴｉＯ3 膜３６をスパッタ法或いはＣＶＤ法により
４０ｎｍ程度成膜する。ＢａＳｒＴｉＯ3 膜がアモルフ
ァス状態の場合は、さらにアニール処理を施し、ペロフ
スカイト結晶化させる。続いて、キャパシタの上部電極
として、ＳｒＲｕＯ3 膜３７をスパッタ法或いはＣＶＤ
法により６０ｎｍ程度成膜する（図３（ｃ））。
【００４９】その後、ＳｒＲｕＯ3 膜３７上に層間絶縁
膜（図示せず）を成膜し、この層間絶縁膜の一部を開口
し、ＳｒＲｕＯ3 膜３７と電気的接続をとるためのプラ
グ（図示せず）を形成して、次世代ＤＲＡＭのキャパシ
タが完成する。
膜（図示せず）を成膜し、この層間絶縁膜の一部を開口
し、ＳｒＲｕＯ3 膜３７と電気的接続をとるためのプラ
グ（図示せず）を形成して、次世代ＤＲＡＭのキャパシ
タが完成する。
【００５０】従来のスラリーを用いてＣＭＰを行った場
合、ＳｉＯ2 膜の研磨レートに対するＳｒＲｕＯ3 膜の
研磨レートの比（選択比）を１より大きくすることは容
易ではなかった。そのため、プラズマＳｉＯ2 膜（１
３、２３、３３）のストッパーとしての機能は不十分で
あり、研磨後のＳｒＲｕＯ3 膜（１５、２５、３５）の
膜厚制御が困難であった。したがって、同一のウエハ面
内或いは異なるウエハ間で下部電極形状にばらつきが出
てしまい、信頼性に欠けるという問題があった。
合、ＳｉＯ2 膜の研磨レートに対するＳｒＲｕＯ3 膜の
研磨レートの比（選択比）を１より大きくすることは容
易ではなかった。そのため、プラズマＳｉＯ2 膜（１
３、２３、３３）のストッパーとしての機能は不十分で
あり、研磨後のＳｒＲｕＯ3 膜（１５、２５、３５）の
膜厚制御が困難であった。したがって、同一のウエハ面
内或いは異なるウエハ間で下部電極形状にばらつきが出
てしまい、信頼性に欠けるという問題があった。
【００５１】本発明のスラリーを用いることにより、Ｓ
ｉＯ2 膜に対するＳｒＲｕＯ3 膜の選択比が２５０と十
分大きくなったため、安定した加工形状を得ることが可
能になった。また、ＳｒＲｕＯ3 膜の研磨レートに関し
ても、３０００Å／ｍｉｎと大きな値をもつようになっ
た。これにより、ウエハ１枚当たりのＣＭＰ処理時間は
短縮され、製造効率を向上させることが可能となった。
ｉＯ2 膜に対するＳｒＲｕＯ3 膜の選択比が２５０と十
分大きくなったため、安定した加工形状を得ることが可
能になった。また、ＳｒＲｕＯ3 膜の研磨レートに関し
ても、３０００Å／ｍｉｎと大きな値をもつようになっ
た。これにより、ウエハ１枚当たりのＣＭＰ処理時間は
短縮され、製造効率を向上させることが可能となった。
【００５２】さらに、本発明のＣＭＰ法により製造され
るキャパシタは（特に実施形態４及び５）、誘電体膜と
接する下部電極表面がＣＭＰによりミクロ的にも滑らか
になるため、電界集中が緩和され、リーク電流が低減す
る。さらに、同様の理由から、誘電体膜の結晶性及び配
向性が向上し、誘電率が上がるという効果もある。これ
により、キャパシタの電気特性及び信頼性の向上につな
がることになる。
るキャパシタは（特に実施形態４及び５）、誘電体膜と
接する下部電極表面がＣＭＰによりミクロ的にも滑らか
になるため、電界集中が緩和され、リーク電流が低減す
る。さらに、同様の理由から、誘電体膜の結晶性及び配
向性が向上し、誘電率が上がるという効果もある。これ
により、キャパシタの電気特性及び信頼性の向上につな
がることになる。
【００５３】ここで、本発明のスラリーの有効性を図５
のデータにより示す。これは、スラリーに添加する酸化
剤を変えることにより、ＳｒＲｕＯ3 膜の研磨レートが
どのように変化するかを示したものである。いずれも研
磨粒子は含有されていない。
のデータにより示す。これは、スラリーに添加する酸化
剤を変えることにより、ＳｒＲｕＯ3 膜の研磨レートが
どのように変化するかを示したものである。いずれも研
磨粒子は含有されていない。
【００５４】酸化剤として硝酸二アンモニウムセリウム
を用いた時は、ＳｒＲｕＯ3 膜の研磨レートは３０００
Å／ｍｉｎと飛躍的に増大することがわかる。酸化力の
指標である標準酸化還元電位を比べた場合、すでに述べ
たように、硝酸二アンモニウムセリウムは過硫酸アンモ
ニウムより小さい。にもかかわらず、硝酸二アンモニウ
ムセリウムの方が研磨レートが大きくなるのは、硝酸二
アンモニウムセリウムがＳｒＲｕＯ3 に対して特別な反
応をもたらすことを示唆している。
を用いた時は、ＳｒＲｕＯ3 膜の研磨レートは３０００
Å／ｍｉｎと飛躍的に増大することがわかる。酸化力の
指標である標準酸化還元電位を比べた場合、すでに述べ
たように、硝酸二アンモニウムセリウムは過硫酸アンモ
ニウムより小さい。にもかかわらず、硝酸二アンモニウ
ムセリウムの方が研磨レートが大きくなるのは、硝酸二
アンモニウムセリウムがＳｒＲｕＯ3 に対して特別な反
応をもたらすことを示唆している。
【００５５】なお、以上説明した実施形態４、５及び６
では、スラリーとして硝酸二アンモニウムセリウム水溶
液を用いたが、アルミナ、シリカ或いはセリア等の研磨
粒子を含有させてもよい。研磨時の荷重、トップリング
及びターンテーブルの回転数等に関しても、適宜変更可
能である。
では、スラリーとして硝酸二アンモニウムセリウム水溶
液を用いたが、アルミナ、シリカ或いはセリア等の研磨
粒子を含有させてもよい。研磨時の荷重、トップリング
及びターンテーブルの回転数等に関しても、適宜変更可
能である。
【００５６】また、以上説明した実施形態１〜６におい
て、上部電極には、ＲｕやＳｒＲｕＯ3 以外にも、Ｒｕ
Ｏ2 、Ｗ、ＷＮ等も用いることが可能である。誘電体膜
としては、ＢａＳｒＴｉＯ3 以外に、ＳｒＴｉＯ3 、Ｂ
ａＴｉＯ3 、ＰｂＴｉＯ3 、ＰｂＺｒＴｉＯ3 等のペロ
フスカイト結晶を用いることができる。ＰｂＺｒＴｉＯ
3 、ＰｂＴｉＯ3 、ＢａＴｉＯ3 、ＢａＳｒＴｉＯ3 の
ように強誘電性を発現するペロフスカイト結晶を誘電体
膜として用いる場合は、ＦＲＡＭへの適用も可能にな
る。
て、上部電極には、ＲｕやＳｒＲｕＯ3 以外にも、Ｒｕ
Ｏ2 、Ｗ、ＷＮ等も用いることが可能である。誘電体膜
としては、ＢａＳｒＴｉＯ3 以外に、ＳｒＴｉＯ3 、Ｂ
ａＴｉＯ3 、ＰｂＴｉＯ3 、ＰｂＺｒＴｉＯ3 等のペロ
フスカイト結晶を用いることができる。ＰｂＺｒＴｉＯ
3 、ＰｂＴｉＯ3 、ＢａＴｉＯ3 、ＢａＳｒＴｉＯ3 の
ように強誘電性を発現するペロフスカイト結晶を誘電体
膜として用いる場合は、ＦＲＡＭへの適用も可能にな
る。
【００５７】以上、本発明の実施形態について説明した
が、本発明は上記実施形態に限定されるものではなく、
その趣旨を逸脱しない範囲内において種々変形して実施
することが可能である。
が、本発明は上記実施形態に限定されるものではなく、
その趣旨を逸脱しない範囲内において種々変形して実施
することが可能である。
【００５８】
【発明の効果】本発明によれば、硝酸二アンモニウムセ
リウムを添加したスラリーを用いることにより、Ｒｕ又
はＲｕ化合物の研磨レートを大幅に向上させることがで
き、さらにＲｕ又はＲｕ化合物の研磨レートのＳｉＯ2
の研磨レートに対する比を大幅に向上させることが可能
となる。
リウムを添加したスラリーを用いることにより、Ｒｕ又
はＲｕ化合物の研磨レートを大幅に向上させることがで
き、さらにＲｕ又はＲｕ化合物の研磨レートのＳｉＯ2
の研磨レートに対する比を大幅に向上させることが可能
となる。
【図１】本発明の第１及び第４の実施形態に係るキャパ
シタの製造方法を示した工程断面図。
シタの製造方法を示した工程断面図。
【図２】本発明の第２及び第５の実施形態に係るキャパ
シタの製造方法を示した工程断面図。
シタの製造方法を示した工程断面図。
【図３】本発明の第３及び第６の実施形態に係るキャパ
シタの製造方法を示した工程断面図。
シタの製造方法を示した工程断面図。
【図４】Ｒｕの研磨レートの酸化剤依存性について示し
た図。
た図。
【図５】ＳｒＲｕＯ3 の研磨レートの酸化剤依存性につ
いて示した図。
いて示した図。
１１、２１、３１…プラグ １２、２２、３２…絶縁体膜 １３、２３、３３…プラズマＳｉＯ2 膜 １４、２４、３４…穴 １５、２５、３５…下部電極（Ｒｕ膜、ＳｒＲｕＯ
3 膜） １６、２６、３６…ＢａＳｒＴｉＯ3 膜 １７、２７、３７…上部電極（Ｒｕ膜、ＳｒＲｕＯ
3 膜） ３８…キャッピング膜
3 膜） １６、２６、３６…ＢａＳｒＴｉＯ3 膜 １７、２７、３７…上部電極（Ｒｕ膜、ＳｒＲｕＯ
3 膜） ３８…キャッピング膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 南幅 学 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 3C058 AA07 CA04 CB03 DA02 DA12
Claims (5)
- 【請求項１】Ｒｕ又はＲｕ化合物を硝酸二アンモニウム
セリウムを添加したスラリーを用いて研磨することを特
徴とする研磨方法。 - 【請求項２】前記Ｒｕ化合物はＳｒＲｕＯ3 であること
を特徴とする請求項１に記載の研磨方法。 - 【請求項３】前記スラリーには研磨粒子が含まれていな
いことを特徴とする請求項１に記載の研磨方法。 - 【請求項４】添加剤として硝酸二アンモニウムセリウム
が含まれていることを特徴とするスラリー。 - 【請求項５】前記スラリーには研磨粒子が含まれていな
いことを特徴とする請求項４に記載のスラリー。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34418598A JP3660511B2 (ja) | 1998-12-03 | 1998-12-03 | 研磨方法及び半導体装置の製造方法 |
| US09/453,831 US7354861B1 (en) | 1998-12-03 | 1999-12-02 | Polishing method and polishing liquid |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34418598A JP3660511B2 (ja) | 1998-12-03 | 1998-12-03 | 研磨方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000167764A true JP2000167764A (ja) | 2000-06-20 |
| JP3660511B2 JP3660511B2 (ja) | 2005-06-15 |
Family
ID=18367294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34418598A Expired - Fee Related JP3660511B2 (ja) | 1998-12-03 | 1998-12-03 | 研磨方法及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7354861B1 (ja) |
| JP (1) | JP3660511B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6589100B2 (en) | 2001-09-24 | 2003-07-08 | Cabot Microelectronics Corporation | Rare earth salt/oxidizer-based CMP method |
| JP2004514266A (ja) * | 1999-12-14 | 2004-05-13 | ロデール ホールディングス インコーポレイテッド | 貴金属用研磨組成物 |
| KR100444308B1 (ko) * | 2001-12-29 | 2004-08-16 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| KR100649807B1 (ko) * | 2001-06-29 | 2006-11-24 | 주식회사 하이닉스반도체 | 루테늄 티타늄 나이트라이드의 화학 기계적 연마용 슬러리및 이를 이용한 연마공정 |
| WO2007067003A1 (en) * | 2005-12-08 | 2007-06-14 | Lg Chem, Ltd. | Adjuvant for controlling polishing selectivity and chemical mechanical polishing slurry comprising the same |
| US11898081B2 (en) | 2019-11-21 | 2024-02-13 | Tokyo Ohka Kogyo Co., Ltd. | Ruthenium-etching solution, method for manufacturing ruthenium-etching solution, method for processing object to be processed, and method for manufacturing ruthenium-containing wiring |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105453235B (zh) * | 2013-08-30 | 2018-04-13 | 日立化成株式会社 | 浆料、研磨液组、研磨液、基体的研磨方法以及基体 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3466195D1 (en) * | 1984-01-27 | 1987-10-22 | Toshiba Kk | Thermal head |
| US4959113C1 (en) * | 1989-07-31 | 2001-03-13 | Rodel Inc | Method and composition for polishing metal surfaces |
| JP2893924B2 (ja) | 1990-10-19 | 1999-05-24 | 富士通株式会社 | 薄膜トランジスタマトリックスの製造方法および表示装置 |
| JPH06244176A (ja) | 1993-02-22 | 1994-09-02 | Hitachi Ltd | 集積回路装置及びその製造方法 |
| US5407526A (en) * | 1993-06-30 | 1995-04-18 | Intel Corporation | Chemical mechanical polishing slurry delivery and mixing system |
| US5389352A (en) * | 1993-07-21 | 1995-02-14 | Rodel, Inc. | Oxide particles and method for producing them |
| JP3380372B2 (ja) | 1995-06-30 | 2003-02-24 | 三菱電機株式会社 | 半導体記憶装置の製造方法 |
| US5750440A (en) * | 1995-11-20 | 1998-05-12 | Motorola, Inc. | Apparatus and method for dynamically mixing slurry for chemical mechanical polishing |
| JPH10289984A (ja) | 1996-09-18 | 1998-10-27 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP3604253B2 (ja) | 1997-03-25 | 2004-12-22 | 株式会社東芝 | 半導体記憶装置 |
| KR100230418B1 (ko) | 1997-04-17 | 1999-11-15 | 윤종용 | 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법 |
| JPH10340871A (ja) | 1997-06-06 | 1998-12-22 | Toshiba Corp | 研磨方法及び半導体装置の製造方法 |
| JP2000053946A (ja) | 1998-08-05 | 2000-02-22 | Showa Denko Kk | 研磨材組成物 |
| US6143192A (en) * | 1998-09-03 | 2000-11-07 | Micron Technology, Inc. | Ruthenium and ruthenium dioxide removal method and material |
-
1998
- 1998-12-03 JP JP34418598A patent/JP3660511B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-02 US US09/453,831 patent/US7354861B1/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004514266A (ja) * | 1999-12-14 | 2004-05-13 | ロデール ホールディングス インコーポレイテッド | 貴金属用研磨組成物 |
| KR100649807B1 (ko) * | 2001-06-29 | 2006-11-24 | 주식회사 하이닉스반도체 | 루테늄 티타늄 나이트라이드의 화학 기계적 연마용 슬러리및 이를 이용한 연마공정 |
| US6589100B2 (en) | 2001-09-24 | 2003-07-08 | Cabot Microelectronics Corporation | Rare earth salt/oxidizer-based CMP method |
| KR100444308B1 (ko) * | 2001-12-29 | 2004-08-16 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| US6797624B2 (en) | 2001-12-29 | 2004-09-28 | Hynix Semiconductor Inc. | Solution for ruthenium chemical mechanical planarization |
| WO2007067003A1 (en) * | 2005-12-08 | 2007-06-14 | Lg Chem, Ltd. | Adjuvant for controlling polishing selectivity and chemical mechanical polishing slurry comprising the same |
| US8147711B2 (en) | 2005-12-08 | 2012-04-03 | Lg Chem, Ltd. | Adjuvant for controlling polishing selectivity and chemical mechanical polishing slurry |
| US11898081B2 (en) | 2019-11-21 | 2024-02-13 | Tokyo Ohka Kogyo Co., Ltd. | Ruthenium-etching solution, method for manufacturing ruthenium-etching solution, method for processing object to be processed, and method for manufacturing ruthenium-containing wiring |
Also Published As
| Publication number | Publication date |
|---|---|
| US7354861B1 (en) | 2008-04-08 |
| JP3660511B2 (ja) | 2005-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7273816B2 (en) | Methods for removal of organic materials | |
| KR100643426B1 (ko) | 스택 캐패시터용 테이퍼형 전극 | |
| US6459138B2 (en) | Capacitor structures | |
| JP4414221B2 (ja) | Ｍｉｍキャパシタの形成方法 | |
| US8119476B2 (en) | Methods of forming integrated circuit capacitors having sidewall supports and capacitors formed thereby | |
| US8835891B2 (en) | Integrated circuitry, methods of forming memory cells, and methods of patterning platinum-containing material | |
| JP2008311676A (ja) | 半導体集積回路構造を形成する方法 | |
| US6054391A (en) | Method for etching a platinum layer in a semiconductor device | |
| JPH10223604A (ja) | 半導体装置の白金膜蝕刻方法 | |
| JP2005537646A (ja) | 開口部中に導電性材料を形成する方法および該方法に関する構造 | |
| JPH10340871A (ja) | 研磨方法及び半導体装置の製造方法 | |
| TW574754B (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JP3660511B2 (ja) | 研磨方法及び半導体装置の製造方法 | |
| JPH11121411A (ja) | 研磨用スラリー，白金族系金属膜の研磨方法及び半導体記憶装置のセル形成方法 | |
| JP2005515632A (ja) | 酸化ガスを用いたｖｉｉｉ族金属含有表面の平坦化方法 | |
| US6218308B1 (en) | Method of manufacturing a contact for a capacitor of high density DRAMs | |
| US6096631A (en) | Method of manufacturing semiconductor device | |
| KR100213263B1 (ko) | 강유전체 커패시터 제조방법 | |
| US6939759B2 (en) | Method for manufacturing capacitor of semiconductor device | |
| JP2003218235A (ja) | 複合式コンタクトプラグを備える記憶装置とその製造方法 | |
| JPH09135007A (ja) | 半導体装置及びその製造方法 | |
| JP2004172326A (ja) | 研磨用スラリー及び半導体装置の製造方法 | |
| US20050026452A1 (en) | Etching method for manufacturing semiconductor device | |
| JP2953566B2 (ja) | ウェハ研磨剤およびこれを用いた半導体装置の製造方法 | |
| KR100487917B1 (ko) | 반도체소자의 화학적 기계적 연마방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050317 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080325 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140325 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |