JP2000152658A - オンディレイ保護方法 - Google Patents
オンディレイ保護方法Info
- Publication number
- JP2000152658A JP2000152658A JP10315869A JP31586998A JP2000152658A JP 2000152658 A JP2000152658 A JP 2000152658A JP 10315869 A JP10315869 A JP 10315869A JP 31586998 A JP31586998 A JP 31586998A JP 2000152658 A JP2000152658 A JP 2000152658A
- Authority
- JP
- Japan
- Prior art keywords
- drive signal
- input
- pwm drive
- power transistor
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 所定のオンディレイ時間を確保できていない
ＰＷＭ駆動信号が入力されても所定のオンディレイ時間
以下のＰＷＭ駆動信号をパワートランジスタに入力しな
いオンディレイ保護方法を提供することを目的とする。 【解決手段】 積分回路１〜６は、ダイオード１３〜１
８と抵抗器７〜１２が並列に接続され、さらにコンデン
サ１９〜２４を直列に接続して構成されＰＷＭ駆動信号
を遅延させる。この積分回路１〜６の出力はコンパレー
タ２５〜３０のマイナス側に接続され、プラス側に接続
した基準電圧Ｖｒｅｆと比較する。さらにコンパレータ
２５〜３０の出力を反転ＩＣ３１〜３６で反転し論理和
ＩＣ３７〜４２に入力しＵ〜ＺのＰＷＭ駆動信号と論理
和をとる。この論理和ＩＣの出力によりパワートランジ
スタのＰＷＭ駆動信号が所定のオンディレイ時間以下に
ならないようにする。
ＰＷＭ駆動信号が入力されても所定のオンディレイ時間
以下のＰＷＭ駆動信号をパワートランジスタに入力しな
いオンディレイ保護方法を提供することを目的とする。 【解決手段】 積分回路１〜６は、ダイオード１３〜１
８と抵抗器７〜１２が並列に接続され、さらにコンデン
サ１９〜２４を直列に接続して構成されＰＷＭ駆動信号
を遅延させる。この積分回路１〜６の出力はコンパレー
タ２５〜３０のマイナス側に接続され、プラス側に接続
した基準電圧Ｖｒｅｆと比較する。さらにコンパレータ
２５〜３０の出力を反転ＩＣ３１〜３６で反転し論理和
ＩＣ３７〜４２に入力しＵ〜ＺのＰＷＭ駆動信号と論理
和をとる。この論理和ＩＣの出力によりパワートランジ
スタのＰＷＭ駆動信号が所定のオンディレイ時間以下に
ならないようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、モータなどのアク
チュエータに電流を供給するインバータ部のＰＷＭ駆動
に関し、特にパワートランジスタの上下アームの同時導
通を防止する方法に関するものである。
チュエータに電流を供給するインバータ部のＰＷＭ駆動
に関し、特にパワートランジスタの上下アームの同時導
通を防止する方法に関するものである。
【０００２】
【従来の技術】従来、パワートランジスタのＰＷＭ駆動
において、上下に接続されたアームが同時導通すること
を防止するために、上下のパワートランジスタが共にオ
フしている時間（オンディレイ時間またはデッドタイ
ム）を設定する回路を備えている。
において、上下に接続されたアームが同時導通すること
を防止するために、上下のパワートランジスタが共にオ
フしている時間（オンディレイ時間またはデッドタイ
ム）を設定する回路を備えている。
【０００３】
【発明が解決しようとする課題】上記従来の構成では、
オンディレイ回路の時間設定，部品ばらつき，故障など
でオンディレイ時間が確保できなくなったとき、上下ア
ームが同時に導通してパワートランジスタにダメージを
与えることがあった。
オンディレイ回路の時間設定，部品ばらつき，故障など
でオンディレイ時間が確保できなくなったとき、上下ア
ームが同時に導通してパワートランジスタにダメージを
与えることがあった。
【０００４】本発明は、上記従来の問題点を解決するも
ので、所定のオンディレイ時間を確保できていないＰＷ
Ｍ駆動信号が入力されても所定のオンディレイ時間以下
のＰＷＭ駆動信号をパワートランジスタに入力しないオ
ンディレイ保護方法を提供することを目的とする。
ので、所定のオンディレイ時間を確保できていないＰＷ
Ｍ駆動信号が入力されても所定のオンディレイ時間以下
のＰＷＭ駆動信号をパワートランジスタに入力しないオ
ンディレイ保護方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に本発明は、パワートランジスタのＰＷＭ駆動におい
て、パワートランジスタの上下それぞれのアームに入力
するＰＷＭ駆動信号を遅延させる積分回路と、前記それ
ぞれの積分回路の出力電圧と基準電圧を比較するコンパ
レータと、前記それぞれのコンパレータの出力を反転Ｉ
Ｃで論理を変えて入力するそれぞれの論理和ＩＣとを備
え、それぞれの上および下アームに入力したＰＷＭ駆動
信号と、それぞれの下および上アームに入力したＰＷＭ
駆動信号を前記積分回路で遅延させた出力電圧と基準電
圧を比較し前記コンパレータの出力を前記反転ＩＣで論
理を変えた出力を論理和ＩＣに入力することで、所定の
オンディレイ時間を確保できていないＰＷＭ駆動信号が
入力されても所定のオンディレイ時間以下のＰＷＭ駆動
信号をパワートランジスタに入力しないようにするオン
ディレイ保護方法である。
に本発明は、パワートランジスタのＰＷＭ駆動におい
て、パワートランジスタの上下それぞれのアームに入力
するＰＷＭ駆動信号を遅延させる積分回路と、前記それ
ぞれの積分回路の出力電圧と基準電圧を比較するコンパ
レータと、前記それぞれのコンパレータの出力を反転Ｉ
Ｃで論理を変えて入力するそれぞれの論理和ＩＣとを備
え、それぞれの上および下アームに入力したＰＷＭ駆動
信号と、それぞれの下および上アームに入力したＰＷＭ
駆動信号を前記積分回路で遅延させた出力電圧と基準電
圧を比較し前記コンパレータの出力を前記反転ＩＣで論
理を変えた出力を論理和ＩＣに入力することで、所定の
オンディレイ時間を確保できていないＰＷＭ駆動信号が
入力されても所定のオンディレイ時間以下のＰＷＭ駆動
信号をパワートランジスタに入力しないようにするオン
ディレイ保護方法である。
【０００６】これにより、それぞれの上下アームのパワ
ートランジスタを同時導通から保護することができる。
ートランジスタを同時導通から保護することができる。
【０００７】
【発明の実施の形態】上記課題を解決するために本発明
は、パワートランジスタのＰＷＭ駆動において、パワー
トランジスタの上下それぞれのアームに入力するＰＷＭ
駆動信号を遅延させる積分回路と、前記それぞれの積分
回路の出力電圧と基準電圧を比較するコンパレータと、
前記それぞれのコンパレータの出力を反転ＩＣで論理を
変えて入力するそれぞれの論理和ＩＣとを備え、それぞ
れの上および下アームに入力したＰＷＭ駆動信号と、そ
れぞれの下および上アームに入力したＰＷＭ駆動信号を
前記積分回路で遅延させた出力電圧と基準電圧を比較し
前記コンパレータの出力を前記反転ＩＣで論理を変えた
出力を論理和ＩＣに入力することで、所定のオンディレ
イ時間を確保できていないＰＷＭ駆動信号が入力されて
も所定のオンディレイ時間以下のＰＷＭ駆動信号をパワ
ートランジスタに入力しないようにするオンディレイ保
護方法である。
は、パワートランジスタのＰＷＭ駆動において、パワー
トランジスタの上下それぞれのアームに入力するＰＷＭ
駆動信号を遅延させる積分回路と、前記それぞれの積分
回路の出力電圧と基準電圧を比較するコンパレータと、
前記それぞれのコンパレータの出力を反転ＩＣで論理を
変えて入力するそれぞれの論理和ＩＣとを備え、それぞ
れの上および下アームに入力したＰＷＭ駆動信号と、そ
れぞれの下および上アームに入力したＰＷＭ駆動信号を
前記積分回路で遅延させた出力電圧と基準電圧を比較し
前記コンパレータの出力を前記反転ＩＣで論理を変えた
出力を論理和ＩＣに入力することで、所定のオンディレ
イ時間を確保できていないＰＷＭ駆動信号が入力されて
も所定のオンディレイ時間以下のＰＷＭ駆動信号をパワ
ートランジスタに入力しないようにするオンディレイ保
護方法である。
【０００８】このように、上および下アームに入力した
ＰＷＭ駆動信号と、下および上アームに入力し積分回路
で遅延させ基準電圧と比較し反転ＩＣで論理を変えた出
力とを論理和ＩＣに入力し論理和をとることで、上下ア
ームの同時導通することを防止することができる。
ＰＷＭ駆動信号と、下および上アームに入力し積分回路
で遅延させ基準電圧と比較し反転ＩＣで論理を変えた出
力とを論理和ＩＣに入力し論理和をとることで、上下ア
ームの同時導通することを防止することができる。
【０００９】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１において、積分回路１〜６は、ダイオ
ード１３〜１８と抵抗器７〜１２が並列に接続され、さ
らにコンデンサ１９〜２４を直列に接続して構成されＰ
ＷＭ駆動信号を遅延させる。この積分回路１〜６の出力
はコンパレータ２５〜３０のマイナス側に接続され、プ
ラス側に接続した基準電圧Ｖｒｅｆと比較する。さらに
コンパレータ２５〜３０の出力を反転ＩＣ３１〜３６で
反転し論理和ＩＣ３７〜４２に入力しＵ〜ＺのＰＷＭ駆
動信号と論理和をとる。この論理和ＩＣの出力によりパ
ワートランジスタのＰＷＭ駆動信号が所定のオンディレ
イ時間以下にならないようにする。
ード１３〜１８と抵抗器７〜１２が並列に接続され、さ
らにコンデンサ１９〜２４を直列に接続して構成されＰ
ＷＭ駆動信号を遅延させる。この積分回路１〜６の出力
はコンパレータ２５〜３０のマイナス側に接続され、プ
ラス側に接続した基準電圧Ｖｒｅｆと比較する。さらに
コンパレータ２５〜３０の出力を反転ＩＣ３１〜３６で
反転し論理和ＩＣ３７〜４２に入力しＵ〜ＺのＰＷＭ駆
動信号と論理和をとる。この論理和ＩＣの出力によりパ
ワートランジスタのＰＷＭ駆動信号が所定のオンディレ
イ時間以下にならないようにする。
【００１１】次に、オンディレイ時間ｔｄを中心にＰＷ
Ｍ駆動信号について、図２を用いて説明する。
Ｍ駆動信号について、図２を用いて説明する。
【００１２】まず、マイコンが出力するＰＷＭ駆動信号
において、オンディレイ時間がないＰＷＭ信号を入力し
た場合Ｕ，Ｘは、積分回路１，４を通過すると遅延した
信号Ｕ１，Ｘ１となる。この信号はコンパレータ２５，
２８で基準電圧Ｖｒｅｆと比較されてＵ２，Ｘ２信号と
なりオンディレイの規定時間ｔｄが設定される。このＵ
２を反転した信号Ｕ３とＸを論理和ＩＣ４０に入力し、
Ｘ２を反転した信号Ｘ３とＵを論理和ＩＣ３７に入力す
る。その出力で所定のオンディレイ時間ｔｄを確保でき
る。
において、オンディレイ時間がないＰＷＭ信号を入力し
た場合Ｕ，Ｘは、積分回路１，４を通過すると遅延した
信号Ｕ１，Ｘ１となる。この信号はコンパレータ２５，
２８で基準電圧Ｖｒｅｆと比較されてＵ２，Ｘ２信号と
なりオンディレイの規定時間ｔｄが設定される。このＵ
２を反転した信号Ｕ３とＸを論理和ＩＣ４０に入力し、
Ｘ２を反転した信号Ｘ３とＵを論理和ＩＣ３７に入力す
る。その出力で所定のオンディレイ時間ｔｄを確保でき
る。
【００１３】同じように、ＶとＹ３を論理和ＩＣ３８、
ＷとＺ３を論理和ＩＣ３９、ＸとＵ３を論理和ＩＣ４
０、ＹとＶ３を論理和ＩＣ４１、ＺとＷ３を論理和ＩＣ
４２に入力しその出力でパワートランジスタの各相の駆
動信号において、所定のオンディレイ時間を確保でき
る。
ＷとＺ３を論理和ＩＣ３９、ＸとＵ３を論理和ＩＣ４
０、ＹとＶ３を論理和ＩＣ４１、ＺとＷ３を論理和ＩＣ
４２に入力しその出力でパワートランジスタの各相の駆
動信号において、所定のオンディレイ時間を確保でき
る。
【００１４】なお、規定時間ｔｄは積分回路１〜６の時
定数を変えるか、コンパレータ２５〜３０の基準電圧Ｖ
ｒｅｆを変えることで自由に設定できる。
定数を変えるか、コンパレータ２５〜３０の基準電圧Ｖ
ｒｅｆを変えることで自由に設定できる。
【００１５】また、パワートランジスタをＩＧＢＴで説
明したが、ＭＯＳトランジスタ，バイポーラトランジス
タでも同様に実施できる。
明したが、ＭＯＳトランジスタ，バイポーラトランジス
タでも同様に実施できる。
【００１６】
【発明の効果】上記の実施例から明らかなように本発明
によれば、インバータ部のパワートランジスタのＰＷＭ
駆動信号においてオンディレイ時間が確保できていない
ＰＷＭ駆動信号が入力されても、上下アームの同時導通
を防止でき、パワートランジスタを保護できる。
によれば、インバータ部のパワートランジスタのＰＷＭ
駆動信号においてオンディレイ時間が確保できていない
ＰＷＭ駆動信号が入力されても、上下アームの同時導通
を防止でき、パワートランジスタを保護できる。
【図１】オンディレイ時間設定回路図
【図２】ＰＷＭ駆動信号の説明図
１，２，３，４，５，６ 積分回路 ２５，２６，２７，２８，２９，３０ コンパレータ ３１，３２，３３，３４，３５，３６ 反転ＩＣ ３７，３８，３９，４０，４１，４２ 論理和ＩＣ Ｖｒｅｆ 基準電圧
Claims (1)
- 【請求項１】 パワートランジスタのＰＷＭ駆動におい
て、パワートランジスタの上下それぞれのアームに入力
するＰＷＭ駆動信号を遅延させる積分回路と、前記それ
ぞれの積分回路の出力電圧と基準電圧を比較するコンパ
レータと、前記それぞれのコンパレータの出力を反転Ｉ
Ｃで論理を変えて入力するそれぞれの論理和ＩＣとを備
え、それぞれの上および下アームに入力するＰＷＭ駆動
信号とそれぞれの下および上アームに入力するＰＷＭ駆
動信号を前記積分回路で遅延させた出力電圧と基準電圧
を比較し前記コンパレータの出力を前記反転ＩＣで論理
を変えた出力を論理和ＩＣに入力することで所定のオン
ディレイ時間を確保できていないＰＷＭ駆動信号が入力
されても所定のオンディレイ時間以下のＰＷＭ駆動信号
をパワートランジスタに入力しないようにするオンディ
レイ保護方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10315869A JP2000152658A (ja) | 1998-11-06 | 1998-11-06 | オンディレイ保護方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10315869A JP2000152658A (ja) | 1998-11-06 | 1998-11-06 | オンディレイ保護方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000152658A true JP2000152658A (ja) | 2000-05-30 |
Family
ID=18070584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10315869A Pending JP2000152658A (ja) | 1998-11-06 | 1998-11-06 | オンディレイ保護方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000152658A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003033048A (ja) * | 2001-07-09 | 2003-01-31 | Toyota Motor Corp | インバータ装置 |
| JP2005160265A (ja) * | 2003-11-28 | 2005-06-16 | Hitachi Ltd | 電力変換装置及びこれを用いる回転電機装置 |
| JP2006320177A (ja) * | 2005-05-16 | 2006-11-24 | Hitachi Ltd | 回転電機制御装置 |
-
1998
- 1998-11-06 JP JP10315869A patent/JP2000152658A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003033048A (ja) * | 2001-07-09 | 2003-01-31 | Toyota Motor Corp | インバータ装置 |
| JP4736259B2 (ja) * | 2001-07-09 | 2011-07-27 | トヨタ自動車株式会社 | インバータ装置 |
| JP2005160265A (ja) * | 2003-11-28 | 2005-06-16 | Hitachi Ltd | 電力変換装置及びこれを用いる回転電機装置 |
| JP4493991B2 (ja) * | 2003-11-28 | 2010-06-30 | 日立オートモティブシステムズ株式会社 | 電力変換装置及びこれを用いる回転電機装置 |
| JP2006320177A (ja) * | 2005-05-16 | 2006-11-24 | Hitachi Ltd | 回転電機制御装置 |
| JP4614820B2 (ja) * | 2005-05-16 | 2011-01-19 | 日立オートモティブシステムズ株式会社 | 回転電機制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10778032B2 (en) | Systems and methods for improving efficiency of a neutral-point-clamped inverter | |
| JPH09219976A (ja) | 電力変換装置の駆動方法 | |
| US11063423B2 (en) | Driving circuit for power transistor | |
| JP4706130B2 (ja) | 電力用半導体素子のゲート駆動回路 | |
| JP2000152658A (ja) | オンディレイ保護方法 | |
| JPH077967A (ja) | 負荷電流の極性判別方法およびインバータ装置 | |
| US6448827B1 (en) | Three-phase pulse width modulation waveform generator | |
| JP2002165462A (ja) | 半導体電力変換装置 | |
| JPH0759384A (ja) | インバータ装置 | |
| JP3576711B2 (ja) | ３相ブラシレスモータの駆動回路 | |
| JPH07213062A (ja) | Ｐｗｍサイクロコンバータのゲート信号生成方法 | |
| JP2002247857A (ja) | 半導体装置 | |
| JP3596301B2 (ja) | オンディレイ時間監視回路 | |
| JPH0389868A (ja) | インバータのデッドタイム補償回路 | |
| JP2000116144A (ja) | インバータ装置 | |
| JPH0731163A (ja) | インバータの制御方法および制御回路 | |
| JP3376787B2 (ja) | 電力変換器の指令電圧補正装置 | |
| JP3471040B2 (ja) | インバータ装置 | |
| JP3494664B2 (ja) | Ｄｃブラシレスモータおよび遮断機 | |
| JP2560728B2 (ja) | トランジスタスイッチング装置のタ−ンオンロック回路 | |
| US4455599A (en) | Pulse width modulation inverter | |
| JPS62280665A (ja) | 出力バツフア回路 | |
| JP2002354832A (ja) | 電力変換装置 | |
| JP3134582B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| JPH10112982A (ja) | 三相ｐｗｍ波形発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040928 |