JP2000150726A - 半導体装置、その製造方法及びその製造装置、半導体装置アレイ、回路基板並びに電子機器 - Google Patents

半導体装置、その製造方法及びその製造装置、半導体装置アレイ、回路基板並びに電子機器

Info

Publication number
JP2000150726A
JP2000150726A JP10336560A JP33656098A JP2000150726A JP 2000150726 A JP2000150726 A JP 2000150726A JP 10336560 A JP10336560 A JP 10336560A JP 33656098 A JP33656098 A JP 33656098A JP 2000150726 A JP2000150726 A JP 2000150726A
Authority
JP
Japan
Prior art keywords
semiconductor device
ceramic substrate
semiconductor
manufacturing
device array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10336560A
Other languages
English (en)
Inventor
Akihiro Murata
昭浩 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10336560A priority Critical patent/JP2000150726A/ja
Publication of JP2000150726A publication Critical patent/JP2000150726A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 製造が容易である半導体装置、その製造方法
及びその製造装置、半導体装置アレイ、回路基板並びに
電子機器を提供することにある。 【解決手段】 セラミック基板１２と、セラミック基板
１２に搭載された複数の半導体素子１４と、半導体素子
１４を覆う樹脂部１６と、を有するとともに、セラミッ
ク基板１２には、半導体素子１４が搭載された第１の面
１１とは反対側の第２の面１３にそれぞれの半導体素子
１４を区画する複数の溝２８が形成された半導体装置ア
レイ１０を用意し、半導体装置アレイ１０を加熱し、セ
ラミック基板１２に溝２８の少なくとも一つからクラッ
クを入れて、半導体装置アレイ１０を複数の個片に分割
する工程を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置、その
製造方法及びその製造装置、半導体装置アレイ、回路基
板並びに電子機器に関する。
【０００２】
【発明の背景】セラミック基板を使用した半導体装置が
知られている。例えば、特開平７−１３５２７０号公報
には、セラミック基板に複数の半導体チップを搭載し、
それぞれの半導体チップをメタルキャップで封止するこ
とが記載されている。複数の半導体チップが搭載された
セラミック基板は、その後、個々の半導体装置に分割さ
れる。
【０００３】これによれば、個々の半導体チップをメタ
ルキャップで封止することが煩雑であった。また、同公
報には、セラミック基板を個々の半導体装置に分離する
具体的な方法が説明されていない。
【０００４】本発明は、この点に鑑みてなされたもので
あり、その目的は、製造が容易である半導体装置、その
製造方法及びその製造装置、半導体装置アレイ、回路基
板並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】（１）本発明に係る半導
体装置の製造方法は、セラミック基板と、前記セラミッ
ク基板に搭載された複数の半導体素子と、前記半導体素
子を覆う樹脂部と、を有するとともに、前記セラミック
基板には、前記半導体素子が搭載された第１の面とは反
対側の第２の面にそれぞれの半導体素子を区画する複数
の溝が形成された半導体装置アレイを用意し、前記半導
体装置アレイを加熱し、前記セラミック基板に前記溝の
少なくとも一つからクラックを入れて、前記半導体装置
アレイを複数の個片に分割する工程を含む。
【０００６】本発明で、半導体装置アレイとは、複数の
半導体装置が一体化されたものであって、これを複数の
個片に分割することで半導体装置を得ることができる。
半導体装置アレイでは、それぞれの半導体素子を覆う樹
脂部は、メタルキャップなどを設けるよりも簡単に形成
することができる。また、半導体素子が搭載されるセラ
ミック基板は、クラックを入れて分割することができ、
溝を形成しておくことである程度正確に分割することが
できる。本発明では、半導体装置アレイを加熱するの
で、これを分割しやすくなっている。
【０００７】（２）この製造方法において、１８０℃程
度以上に予め加熱されたヒータに前記セラミック基板を
載せて加熱する工程を含んでもよい。
【０００８】（３）この製造方法において、１８０℃程
度以上に予め加熱されたヒータを前記樹脂部に載せて加
熱する工程を含んでもよい。
【０００９】（４）この製造方法において、前記半導体
装置アレイが前記ヒータにて加熱されている間に、前記
樹脂部に対して前記溝に沿って押圧力を加える工程を含
んでもよい。
【００１０】このように、押圧力を加えることで、半導
体装置アレイを分割しやすくなる。
【００１１】（５）この製造方法において、前記樹脂部
に対して前記溝に沿って、１８０℃程度以上に設定され
た押圧治具を押圧する工程を含んでもよい。
【００１２】このように、押圧力を加えることで、半導
体装置アレイを分割しやすくなる。
【００１３】（６）この製造方法において、前記セラミ
ック基板は一方向に長い形状をなし、長手方向に交差す
る方向に延びるいずれかの前記溝に沿って前記クラック
を入れてもよい。
【００１４】こうすることで、割りやすい溝から順にセ
ラミック基板を分割することができる。
【００１５】（７）この製造方法において、前記セラミ
ック基板の前記第１及び第２の面にはリードが形成さ
れ、前記第１の面に形成された前記リードと前記半導体
素子の電極とはワイヤにて接続され、前記ワイヤは前記
樹脂部にて覆われていてもよい。
【００１６】（８）この製造方法において、前記セラミ
ック基板の前記第２の面に形成された前記リードには、
ハンダボールが設けられていてもよい。
【００１７】（９）本発明に係る半導体装置は、上記方
法により製造される。
【００１８】（１０）本発明に係る半導体装置アレイ
は、セラミック基板と、前記セラミック基板の第１の面
に搭載された複数の半導体素子と、前記第１の面に形成
されて前記半導体素子の複数の電極と電気的に接続され
る複数の第１のリードと、前記第１の面とは反対側の第
２の面に形成された複数の第２のリードと、前記半導体
素子を覆う樹脂部と、を有し、前記セラミック基板に
は、前記第２の面にそれぞれの半導体素子を区画する複
数の溝が形成されている。
【００１９】本発明に係る半導体装置アレイは、複数の
半導体装置が一体化されたものであって、これを複数の
個片に分割することで半導体装置を得ることができる。
半導体装置アレイでは、それぞれの半導体素子を覆う樹
脂部は、メタルキャップなどを設けるよりも簡単に形成
することができる。また、半導体素子が搭載されるセラ
ミック基板は、クラックを入れて分割することができ、
溝を形成しておくことである程度正確に分割することが
できる。
【００２０】（１１）本発明に係る半導体装置の製造装
置は、セラミック基板と、前記セラミック基板の第１の
面に搭載された複数の半導体素子と、前記半導体素子を
覆う樹脂部と、を有するとともに、前記セラミック基板
には、前記第１の面とは反対側の第２の面にそれぞれの
半導体素子を区画する複数の溝が形成された半導体装置
アレイを載せる加工台と、前記樹脂部に対して前記溝に
沿って押圧力を加える押圧治具と、を含み、前記加工台
及び押圧治具の少なくともいずれか一方は、ヒータの機
能を備える。
【００２１】本発明で使用される半導体装置アレイは、
複数の半導体装置が一体化されたものであって、これを
複数の個片に分割することで半導体装置を得ることがで
きる。セラミック基板には溝が形成されているので、こ
の溝に沿ってセラミック基板を分割することができる。
本発明によれば、加工台に半導体装置アレイを載せて、
樹脂部に対して溝に沿って押圧治具によって押圧力を加
えて、半導体装置アレイを分割することができる。しか
も、加工台又は押圧治具がヒータの機能を備えているの
で、半導体装置アレイを加熱して、これを分割しやすく
することができる。
【００２２】（１２）この製造装置において、前記加工
台は、前記半導体装置アレイのそれぞれの半導体素子に
対応する部分を別個に保持するとともに独立して可動で
ある複数の保持部を有してもよい。
【００２３】この製造装置によれば、半導体装置アレイ
を構成する複数の半導体装置を保持部が保持しているの
で、半導体装置アレイが分割されても、それぞれの半導
体装置が保持部によって保持されたままになっている。
したがって、それぞれの半導体装置の位置の認識が容易
になる。
【００２４】（１３）本発明に係る半導体装置の製造装
置は、セラミック基板と、前記セラミック基板の第１の
面に搭載された複数の半導体素子と、前記半導体素子を
覆う樹脂部と、を有するとともに、前記セラミック基板
には、前記第１の面とは反対側の第２の面にそれぞれの
半導体素子を区画する複数の溝が形成された半導体装置
アレイを載せる加工台を有し、前記加工台は、それぞれ
の半導体素子に対応する前記半導体装置アレイの部分を
別個に保持するとともに独立して可動である複数の保持
部を有する。
【００２５】本発明で使用される半導体装置アレイは、
複数の半導体装置が一体化されたものであって、これを
複数の個片に分割することで半導体装置を得ることがで
きる。セラミック基板には溝が形成されているので、こ
の溝に沿ってセラミック基板を分割することができる。
本発明によれば、加工台に半導体装置アレイを載せて、
保持部を動かして、半導体装置アレイを分割することが
できる。この製造装置によれば、半導体装置アレイを構
成する複数の半導体装置を保持部が保持しているので、
半導体装置アレイが分割されても、それぞれの半導体装
置が保持部によって保持されたままになっている。した
がって、それぞれの半導体装置の位置の認識が容易にな
る。
【００２６】（１４）この製造装置において、前記樹脂
部に対して前記溝に沿って押圧力を加える押圧治具をさ
らに有してもよい。
【００２７】このように押圧力を加えることで、半導体
装置アレイを分割しやすくなる。
【００２８】（１５）本発明に係る半導体装置の製造方
法は、セラミック基板と、前記セラミック基板の第１の
面に搭載された複数の半導体素子と、前記半導体素子を
覆う樹脂部と、を有するとともに、前記セラミック基板
には、前記第１の面とは反対側の第２の面にそれぞれの
半導体素子を区画する複数の溝が形成された半導体装置
アレイの、それぞれの半導体素子に対応する部分を別個
に保持する複数の保持部を有し、少なくとも一つの前記
保持部を、いずれかの前記溝に沿って前記セラミック基
板を曲げる方向に駆動して、いずれかの前記溝にクラッ
クを入れて、前記半導体装置アレイを複数の個片に分割
する。
【００２９】本発明で使用される半導体装置アレイは、
複数の半導体装置が一体化されたものであって、これを
複数の個片に分割することで半導体装置を得ることがで
きる。セラミック基板には溝が形成されているので、こ
の溝に沿ってセラミック基板を分割することができる。
本発明によれば、加工台に半導体装置アレイを載せて、
保持部を駆動して、半導体装置アレイを分割することが
できる。この製造装置によれば、半導体装置アレイを構
成する複数の半導体装置を保持部が保持しているので、
半導体装置アレイが分割されても、それぞれの半導体装
置が保持部によって保持されたままになっている。した
がって、それぞれの半導体装置の位置の認識が容易にな
る。
【００３０】（１６）この製造装置において、前記保持
部は、前記半導体装置アレイを加熱するヒータの機能を
備えてもよい。
【００３１】こうすることで、半導体装置アレイを分割
しやすくすることができる。
【００３２】（１７）本発明に係る回路基板には、上記
半導体装置が実装されている。
【００３３】（１８）本発明に係る電子機器は、上記半
導体装置を有する。
【００３４】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。
【００３５】（第１の実施の形態）図１及び図２は、本
発明を適用した第１の実施の形態に係る半導体装置の製
造方法を示す図である。図１には、本実施の形態で使用
される半導体装置アレイ１０及び製造装置３０が示され
ている。半導体装置アレイ１０は、セラミック基板１２
と、複数の半導体素子１４と、樹脂部１６と、を含む。
【００３６】セラミック基板１２は、熱伝導性が良く、
膨張係数が低いので、実装基板として優れている。セラ
ミック基板１２には、第１及び第２の面１１、１３に、
第１及び第２の複数のリード１８、２０が形成されてい
る。リード１８には、半導体素子１４と電気的に接続す
るために、配線となる部分よりも面積の大きいランド部
を形成してもよい。リード２０の少なくとも一部は、半
導体装置の外部電極となる。そのため、リード２０に
も、配線となる部分よりも面積の大きいランド部を形成
してもよい。なお、本実施の形態で製造される半導体装
置は、リード２０にハンダボールが設けられておらず、
半導体装置を実装する回路基板に予めハンダボールを設
けておく。リード１８、２０は、セラミック基板１２を
貫通するスルーホールに形成された導電部材２２を介し
て電気的に導通している。複数のリード１８のうちの一
つと、複数のリード２０のうちの一つとが導通してもよ
いし、複数のリード１８のうちの少なくとも一つと、複
数のリード２０のうちの少なくとも一つとが導通しても
よい。導電部材２２は、スルーホールの内面に無電解メ
ッキを施したり、ハンダを充填して形成することができ
る。
【００３７】セラミック基板１２の第２の面１３には、
複数の溝２８が形成されている。この溝２８は、セラミ
ック基板１２に搭載される複数の半導体素子１４のそれ
ぞれを区画するように形成されている。詳しくは、それ
ぞれの半導体素子１４及びそれぞれの半導体素子１４に
対応するリード１８、２０を区画するように、溝２８は
形成されている。溝２８は、断面において開口端部より
も底部が小さい、例えば断面Ｖ字状をなすことが好まし
い。セラミック基板１２は、熱や力を加えると割れやす
いという性質を有しているので、溝２８を形成しておく
ことで、この溝２８に沿って簡単にセラミック基板１２
を複数の個片に分割、切断、分離又は破断することがで
きる。熱や応力で割れやすいという性質を有する代表的
な基板として、本発明ではセラミック基板を構成要件と
してあり、同じ性質を有する基板であれば厳密には異な
るものであっても、本発明のセラミック基板に含まれ
る。
【００３８】半導体素子１４は、集積回路が形成された
半導体チップであり、セラミック基板１２の第１の面１
１に搭載されている。それぞれの半導体素子１４は、複
数の電極２４を有する。各電極２４とリード１８とは、
ワイヤ２６によって電気的に接続されている。このよう
に、本実施の形態では、ワイヤボンディングが適用され
ているが、フェースダウンボンディング又はフリップチ
ップボンディングを適用してもよい。
【００３９】製造装置３０は、加工台３２及び押圧治具
３４を含む。加工台３２は、半導体装置アレイ１０を載
せるものである。また、製造装置３０は、半導体装置ア
レイ１０を加熱するヒータとしての機能を有してもよ
い。加工台３２には、セラミック基板１２の第２の面１
３が向けられる。セラミック基板１２が加工台３２に接
触してもよいし、第２の面１３に形成されたリード２０
が加工台３２に接触してもよい。ヒータとしての加工台
３２によって、半導体装置アレイ１０が加熱される。特
に、セラミック基板１２が加熱されることが好ましい。
詳しくは、加工台３２を予め１８０℃程度以上、好まし
くは２００℃程度〜５００℃程度に加熱しておき、加熱
されていない（１００℃程度以下好ましくは室温程度
の）半導体装置アレイ１０におけるセラミック基板１２
の第２の面１３を加工台３２に載せる。こうすること
で、急激にセラミック基板１２が加熱され、このセラミ
ック基板１１２にクラックが入る。本実施の形態では、
セラミック基板１２に溝２８が形成されているので、こ
の溝２８にクラックが入る。そして、セラミック基板１
２が複数の個片に分割、切断、分離又は破断され、これ
に伴って、樹脂部１６も分割、切断、分離又は破断す
る。一度に全ての半導体素子１４に対応する個片になる
場合には、これで半導体装置を得ることができる。
【００４０】加熱だけではクラックが入らない場合に、
押圧治具３４が使用される。押圧治具３４は、例えば刃
の形状をなす治具であり、その先端部が樹脂部１６に対
して溝２８に向けて押圧される。あるいは、押圧治具３
４は、複数の刃を組み合わせた構成であってもよい。押
圧治具３４は予め加熱されていてもよく、押圧治具３４
がヒータの機能を備えていても良い。この場合、１８０
℃程度以上、好ましくは２００℃程度〜５００℃程度に
押圧治具３４を加熱しておくことが好ましい。押圧治具
３４の熱で、樹脂部１６を加熱することで、樹脂部１６
が割れやすくなる。また、押圧治具３４が加熱される場
合には、加工台３２が加熱されなくてもよく、ヒータの
機能を有していなくても良い。
【００４１】そして、押圧治具３４の先端を溝２８に向
けて押圧すると、溝２８に応力が集中して、図２に示す
ように、セラミック基板１２が複数の個片に分割、切
断、分離又は破断される。セラミック基板１２の分割、
切断、分離又は破断に伴って、樹脂部１６も分割、切
断、分離又は破断する。一度に全ての半導体素子１４に
対応する個片になる場合には、それぞれの個片が半導体
装置となる。あるいは、複数の半導体素子１４が未だ一
体化している場合には、押圧治具３４を押圧する工程を
再度行う。
【００４２】本実施の形態によれば、セラミック基板１
２又は樹脂部１６の少なくとも一方を加熱、特に急激に
加熱することで、セラミック基板１２又は樹脂部１６の
少なくとも一方が割りやすくなる。したがって、半導体
装置アレイ１０を簡単に分割、切断、分離又は破断し
て、個々の半導体装置を得ることができる。
【００４３】こうして得られた半導体装置は、セラミッ
ク基板１２と、半導体素子１４と、リード１８、２０
と、ワイヤ２６と、を含み、半導体素子１４とリード１
８とワイヤ２６とが樹脂部１６にて覆われている。この
半導体装置によれば、セラミック基板１２が使用されて
いるので、熱伝導性に優れているので放熱性が高く、熱
膨張係数が低いので半導体素子１４の駆動により発生す
る熱によって膨張する率が低くて外部電極と回路基板と
の接合が安定する。
【００４４】（第２の実施の形態）図３及び図４は、本
発明を適用した第２の実施の形態に係る半導体装置の製
造方法を示す図である。図３には、本実施の形態で使用
される半導体装置アレイ４０及び製造装置５０が示され
ている。
【００４５】半導体装置アレイ４０は、セラミック基板
１２の第２の面１３に形成されたリード２０に、外部電
極としてハンダボール４２が設けられている点で、図１
に示す半導体装置アレイ１０と異なり、これ以外の点は
図１に示す半導体装置アレイ１０と同じであるので同一
の符号を付して説明を省略する。複数のリード２０のそ
れぞれには、少なくとも一つのハンダボール４２が設け
られている。
【００４６】製造装置５０は、加工台５２と、押圧治具
５４と、ヒータ５６と、を含む。加工台５２には、ハン
ダボール４２を避ける凹部５８が形成されているので、
ハンダボール４２が形成された第２の面１３を加工台５
２に向けて、半導体装置アレイ４０を加工台５２に載せ
ることができる。押圧治具５４は、第１の実施の形態で
使用した押圧治具３４と同じでもよい。ヒータ５６は、
樹脂部１６における押圧治具５４にて押圧される部分を
避けて、樹脂部１６に接触して加熱するものである。ヒ
ータ５６は、第１の実施の形態でも適用することができ
る。
【００４７】本実施の形態では、加工台５２及び押圧治
具５４は、第１の実施の形態のように加熱されてもよい
が、加熱されなくてもよい。加工台５２が加熱される場
合には、ハンダボール４２が溶融しないように、その温
度を１８０℃程度〜２２０℃程度とすることが好まし
い。ハンダボール４２が設けられない場合には、加工台
５２を１８０℃程度以上、好ましくは２００℃程度〜５
００℃程度に設定してもよい。押圧治具５４も、加熱し
てもよいし加熱しなくてもよい。
【００４８】本実施の形態によれば、ヒータ５６によっ
て樹脂部１６を加熱して、半導体装置アレイ４０を、分
割、切断、分離又は破断しやすくする。加工台５２又は
押圧治具５４によっても加熱される場合には、その効果
は第１の実施の形態で説明した通りである。
【００４９】本実施の形態によれば、セラミック基板１
２又は樹脂部１６の少なくとも一方を加熱、特に急激に
加熱することで、セラミック基板１２又は樹脂部１６の
少なくとも一方が割りやすくなる。したがって、半導体
装置アレイ１０を簡単に分割、切断、分離又は破断し
て、個々の半導体装置を得ることができる。
【００５０】こうして得られた半導体装置は、セラミッ
ク基板１２と、半導体素子１４と、リード１８、２０
と、ワイヤ２６と、を含み、半導体素子１４とリード１
８とワイヤ２６とが樹脂部１６にて覆われている。この
半導体装置によれば、セラミック基板１２が使用されて
いるので、熱伝導性に優れているので放熱性が高く、熱
膨張係数が低いので半導体素子１４の駆動により発生す
る熱によって膨張する率が低くて外部電極と回路基板と
の接合が安定する。
【００５１】（第３の実施の形態）図５及び図６は、本
発明を適用した第３の実施の形態に係る半導体装置の製
造方法を示す図である。図５には、本実施の形態で使用
される半導体装置アレイ１０及び製造装置６０が示され
ている。半導体装置アレイ１０は、第１の実施の形態で
使用したものと同じである。製造装置６０は、加工台６
２及び押圧治具６４を含む。押圧治具６４は、第１の実
施の形態で使用された押圧治具３４と同じ構成でよい。
また、押圧治具６４を使用せずに、樹脂部１６に対して
溝２８の上方付近を押さえて、半導体装置アレイ１０を
個片に分割してもよい。
【００５２】加工台６２は、複数の保持部６６を含む。
それぞれの保持部６６は、半導体装置アレイ１０の第２
の面１３におけるそれぞれの半導体素子１４に対応する
部分を保持している。すなわち、溝２８によって区画さ
れる部分を、それぞれの保持部６６が保持している。保
持部６６による保持の方法は、図示しない真空ポンプに
よって吸引してもよいし、半導体素子１４に影響を与え
ないのであれば、静電気によって吸着してもよい。ま
た、それぞれの保持部６６は、図６に示すように独立し
て動くようになっている。具体的には、半導体装置アレ
イ１０を個々の半導体装置に分離して、各半導体装置間
に隙間が形成されても対応できるように、保持部６６は
可動になっている。
【００５３】なお、保持部６６は、第１の実施の形態の
加工台３２と同じように、加熱してもよいし、加熱しな
くてもよい。加熱すれば第１の実施の形態で説明した効
果が得られる。また、押圧治具６４も、第１の実施の形
態の押圧治具３４と同じように、加熱してもよいし、加
熱しなくてもよい。加熱すれば第１の実施の形態で説明
した効果が得られる。
【００５４】本実施の形態に係る加工台６２を使用すれ
ば、半導体装置アレイ１０が、個々の半導体装置に分離
されても、それぞれの半導体装置を保持部６６が保持し
ている。したがって、それぞれの半導体装置をその後の
工程に移すときに、位置の認識が容易になる。
【００５５】（第４の実施の形態）図７及び図８は、本
発明を適用した第４の実施の形態に係る半導体装置の製
造方法を示す図である。図７には、本実施の形態で使用
される半導体装置アレイ１０及び製造装置７０が示され
ている。半導体装置アレイ１０は、第１の実施の形態で
使用したものと同じである。
【００５６】製造装置７０は、複数の保持部７６を含
む。それぞれの保持部７６は、半導体装置アレイ１０の
樹脂部１６におけるそれぞれの半導体素子１４に対応す
る部分を保持している。すなわち、溝２８によって区画
される部分を、それぞれの保持部７６が保持している。
保持部６６による保持の方法は、図示しない真空ポンプ
によって吸引してもよいし、半導体素子１４に影響を与
えないのであれば、静電気によって吸着してもよい。ま
た、それぞれの保持部７６は、独立して動くようになっ
ている。具体的には、いずれかの保持部７６と、その隣
の保持部７６との間に溝２８が位置し、図８に示すよう
に、溝２８を拡げる方向に少なくとも一方の保持部７６
が、図示しない駆動手段を介して駆動される。こうする
ことで、溝２８にクラックを入れて、セラミック基板１
２を簡単に分割、切断、分離又は破断して、個々の半導
体装置を得ることができる。しかも、個々の半導体装置
を保持部７６が保持しているので、それぞれの半導体装
置の位置を容易に認識することができる。
【００５７】なお、保持部７６は、セラミック基板１２
を分割等するときに加熱されてもよい。その場合、保持
部７６はヒータの機能を備えていても良い。
【００５８】（第５の実施の形態）図９は、本発明を適
用した第５の実施の形態に係る半導体装置の製造方法を
示す図である。本実施の形態は、半導体装置アレイの分
割の順番に係るものであり、上述したいずれの実施の形
態にも適用することができる。
【００５９】半導体装置アレイ８０は、セラミック基板
８２と複数の半導体素子８４と樹脂部８６とを有する。
セラミック基板８２には、半導体素子８４が搭載された
面とは反対側の面に、それぞれの半導体素子８４に対応
する領域を区画する複数の溝８８が形成されている。セ
ラミック基板８２は、図９に示すように、一方向に長い
形状をなしている。この場合に、上述した実施の形態を
適用して半導体装置アレイ８０を個々の半導体装置に分
離するときには、図９に示す順番で行う。すなわち、セ
ラミック基板８２の長手方向に交差する方向に延びるい
ずれかの溝８８にクラックを入れて半導体装置アレイ８
０を分割する。図９では、例えば一点鎖線（１）に沿っ
て半導体装置アレイ８０を分割する。さらに続いて、同
様の工程を繰り返す。図９では、例えば一点鎖線（２）
〜（４）に沿って半導体装置アレイ８０を分割する。最
後に、残る溝８８にクラックを入れる。この溝８８は、
図９では一点鎖線（５）に沿って位置しており、最初の
形状では、セラミック基板８２の長手方向に延びるもの
である。
【００６０】本実施の形態によれば、複数の溝８８のう
ち割りやすいものから順にセラミック基板８２を分割す
るので、その工程が容易になる。
【００６１】図１０には、本実施の形態に係る半導体装
置１１００を実装した回路基板１０００が示されてい
る。回路基板には例えばガラスエポキシ基板等の有機系
基板を用いることが一般的である。回路基板には例えば
銅からなる配線パターンが所望の回路となるように形成
されていて、それらの配線パターンと半導体装置の外部
電極とを機械的に接続することでそれらの電気的導通を
図る。
【００６２】そして、本発明を適用した半導体装置を有
する電子機器として、図１１には、ノート型パーソナル
コンピュータ１２００が示されている。
【００６３】なお、上記本発明の構成要件「半導体素
子」を「電子素子」に置き換えて、半導体素子と同様に
電子素子（能動素子か受動素子かを問わない）を、基板
に実装して電子部品を製造することもできる。このよう
な電子素子を使用して製造される電子部品として、例え
ば、抵抗器、コンデンサ、コイル、発振器、フィルタ、
温度センサ、サーミスタ、バリスタ、ボリューム又はヒ
ューズなどがある。
【００６４】
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態に係る半導
体装置の製造方法を説明する図である。
【図２】図２は、本発明の第１の実施の形態に係る半導
体装置の製造方法を説明する図である。
【図３】図３は、本発明の第２の実施の形態に係る半導
体装置の製造方法を説明する図である。
【図４】図４は、本発明の第２の実施の形態に係る半導
体装置の製造方法を説明する図である。
【図５】図５は、本発明の第３の実施の形態に係る半導
体装置の製造方法を説明する図である。
【図６】図６は、本発明の第３の実施の形態に係る半導
体装置の製造方法を説明する図である。
【図７】図７は、本発明の第４の実施の形態に係る半導
体装置の製造方法を説明する図である。
【図８】図８は、本発明の第４の実施の形態に係る半導
体装置の製造方法を説明する図である。
【図９】図９は、本発明の第５の実施の形態に係る半導
体装置の製造方法を説明する図である。
【図１０】図１０は、本発明の実施の形態に係る回路基
板を示す図である。
【図１１】図１は、本発明に係る方法を適用して製造さ
れた半導体装置を備える電子機器を示す図である。
【符号の説明】
１０ 半導体装置アレイ １１ 第１の面 １２ セラミック基板 １３ 第２の面 １４ 半導体素子 １６ 樹脂部 １８ リード ２０ リード ２４ 電極 ２６ ワイヤ ２８ 溝 ３０ 製造装置 ３２ 加工台 ３４ 押圧治具

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 セラミック基板と、前記セラミック基板
    に搭載された複数の半導体素子と、前記半導体素子を覆
    う樹脂部と、を有するとともに、前記セラミック基板に
    は、前記半導体素子が搭載された第１の面とは反対側の
    第２の面にそれぞれの半導体素子を区画する複数の溝が
    形成された半導体装置アレイを用意し、 前記半導体装置アレイを加熱し、前記セラミック基板に
    前記溝の少なくとも一つからクラックを入れて、前記半
    導体装置アレイを複数の個片に分割する工程を含む半導
    体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、 １８０℃程度以上に予め加熱されたヒータに前記セラミ
    ック基板を載せて加熱する工程を含む半導体装置の製造
    方法。
  3. 【請求項３】 請求項１又は請求項２記載の半導体装置
    の製造方法において、１８０℃程度以上に予め加熱され
    たヒータを前記樹脂部に載せて加熱する工程を含む半導
    体装置の製造方法。
  4. 【請求項４】 請求項２又は請求項３記載の半導体装置
    の製造方法において、 前記半導体装置アレイが前記ヒータにて加熱されている
    間に、前記樹脂部に対して前記溝に沿って押圧力を加え
    る工程を含む半導体装置の製造方法。
  5. 【請求項５】 請求項１から請求項３のいずれかに記載
    の半導体装置の製造方法において、 前記樹脂部に対して前記溝に沿って、１８０℃程度以上
    に設定された押圧治具を押圧する工程を含む半導体装置
    の製造方法。
  6. 【請求項６】 請求項１から請求項５のいずれかに記載
    の半導体装置の製造方法において、 前記セラミック基板は一方向に長い形状をなし、長手方
    向に交差する方向に延びるいずれかの前記溝に沿って前
    記クラックを入れる半導体装置の製造方法。
  7. 【請求項７】 請求項１から請求項６のいずれかに記載
    の半導体装置の製造方法において、 前記セラミック基板の前記第１及び第２の面にはリード
    が形成され、前記第１の面に形成された前記リードと前
    記半導体素子の電極とはワイヤにて接続され、前記ワイ
    ヤは前記樹脂部にて覆われている半導体装置の製造方
    法。
  8. 【請求項８】 請求項７記載の半導体装置の製造方法に
    おいて、 前記セラミック基板の前記第２の面に形成された前記リ
    ードには、ハンダボールが設けられている半導体装置の
    製造方法。
  9. 【請求項９】 請求項１から請求項８のいずれかの方法
    により製造された半導体装置。
  10. 【請求項１０】 セラミック基板と、前記セラミック基
    板の第１の面に搭載された複数の半導体素子と、前記第
    １の面に形成されて前記半導体素子の複数の電極と電気
    的に接続される複数の第１のリードと、前記第１の面と
    は反対側の第２の面に形成された複数の第２のリード
    と、前記半導体素子を覆う樹脂部と、を有し、前記セラ
    ミック基板には、前記第２の面にそれぞれの半導体素子
    を区画する複数の溝が形成された半導体装置アレイ。
  11. 【請求項１１】 セラミック基板と、前記セラミック基
    板の第１の面に搭載された複数の半導体素子と、前記半
    導体素子を覆う樹脂部と、を有するとともに、前記セラ
    ミック基板には、前記第１の面とは反対側の第２の面に
    それぞれの半導体素子を区画する複数の溝が形成された
    半導体装置アレイを載せる加工台と、 前記樹脂部に対して前記溝に沿って押圧力を加える押圧
    治具と、 を含み、 前記加工台及び押圧治具の少なくともいずれか一方は、
    ヒータの機能を備える半導体装置の製造装置。
  12. 【請求項１２】 請求項１１記載の半導体装置の製造装
    置において、 前記加工台は、前記半導体装置アレイのそれぞれの半導
    体素子に対応する部分を別個に保持するとともに独立し
    て可動である複数の保持部を有する半導体装置の製造装
    置。
  13. 【請求項１３】 セラミック基板と、前記セラミック基
    板の第１の面に搭載された複数の半導体素子と、前記半
    導体素子を覆う樹脂部と、を有するとともに、前記セラ
    ミック基板には、前記第１の面とは反対側の第２の面に
    それぞれの半導体素子を区画する複数の溝が形成された
    半導体装置アレイを載せる加工台を有し、 前記加工台は、それぞれの半導体素子に対応する前記半
    導体装置アレイの部分を別個に保持するとともに独立し
    て可動である複数の保持部を有する半導体装置の製造装
    置。
  14. 【請求項１４】 請求項１３記載の半導体装置の製造装
    置において、 前記樹脂部に対して前記溝に沿って押圧力を加える押圧
    治具をさらに有する半導体装置の製造装置。
  15. 【請求項１５】 セラミック基板と、前記セラミック基
    板の第１の面に搭載された複数の半導体素子と、前記半
    導体素子を覆う樹脂部と、を有するとともに、前記セラ
    ミック基板には、前記第１の面とは反対側の第２の面に
    それぞれの半導体素子を区画する複数の溝が形成された
    半導体装置アレイの、それぞれの半導体素子に対応する
    部分を別個に保持する複数の保持部を有し、 少なくとも一つの前記保持部を、いずれかの前記溝に沿
    って前記セラミック基板を曲げる方向に駆動して、いず
    れかの前記溝にクラックを入れて、前記半導体装置アレ
    イを複数の個片に分割する半導体装置の製造装置。
  16. 【請求項１６】 請求項１５記載の半導体装置の製造装
    置において、 前記保持部は、前記半導体装置アレイを加熱するヒータ
    の機能を備える半導体装置の製造装置。
  17. 【請求項１７】 請求項９記載の半導体装置が実装され
    た回路基板。
  18. 【請求項１８】 請求項９記載の半導体装置を有する電
    子機器。
JP10336560A 1998-11-11 1998-11-11 半導体装置、その製造方法及びその製造装置、半導体装置アレイ、回路基板並びに電子機器 Withdrawn JP2000150726A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10336560A JP2000150726A (ja) 1998-11-11 1998-11-11 半導体装置、その製造方法及びその製造装置、半導体装置アレイ、回路基板並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10336560A JP2000150726A (ja) 1998-11-11 1998-11-11 半導体装置、その製造方法及びその製造装置、半導体装置アレイ、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JP2000150726A true JP2000150726A (ja) 2000-05-30

Family

ID=18300413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10336560A Withdrawn JP2000150726A (ja) 1998-11-11 1998-11-11 半導体装置、その製造方法及びその製造装置、半導体装置アレイ、回路基板並びに電子機器

Country Status (1)

Country Link
JP (1) JP2000150726A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289742A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7223634B2 (en) 2003-07-31 2007-05-29 Seiko Epson Corporation Semiconductor device, method for manufacturing the same, circuit board, and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289742A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7223634B2 (en) 2003-07-31 2007-05-29 Seiko Epson Corporation Semiconductor device, method for manufacturing the same, circuit board, and electronic apparatus

Similar Documents

Publication Publication Date Title
KR100343386B1 (ko) 열전달 효율이 향상된 열전 모듈 및 그 제조 방법
JPH07226457A (ja) 電子パッケージ及びその製造方法
JP2008130701A (ja) 配線基板とそれを用いた半導体装置及び半導体装置の製造方法
US20040120127A1 (en) Compact circuit module having high mounting accuracy and method of manufacturing the same
US4067041A (en) Semiconductor device package and method of making same
US5898128A (en) Electronic component
DK177868B1 (en) Contact mechansim for electrical substrates
JP2000150726A (ja) 半導体装置、その製造方法及びその製造装置、半導体装置アレイ、回路基板並びに電子機器
JP2011249526A (ja) 多数個取り配線基板
JP4564968B2 (ja) 温度測定デバイスおよびこのデバイスを製造する方法
JP2003017816A (ja) 多数個取り配線基板
JP2004349564A (ja) 多数個取り配線基板
JP3509532B2 (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JP4057960B2 (ja) 多数個取り配線基板
TW556261B (en) Buried discrete circuit components and fabricating method thereof
JP4593823B2 (ja) 多数個取り配線基板
JP4511335B2 (ja) 多数個取り配線基板および電子装置
JP4206184B2 (ja) 電子部品搭載用基板およびその多数個取り配列基板
JPH1079461A (ja) 半導体集積回路装置およびその製造方法
JP2005050935A (ja) 多数個取り配線基板
KR100526244B1 (ko) 흡습방지형 파워 엠프 모듈및 이를 제조하는 방법
CN112466758A (zh) 一种微波集成电路用陶瓷芯片基板及其制作方法
JP6506132B2 (ja) 多数個取り配線基板および配線基板
JP2003283067A (ja) 多数個取り配線基板
JP2002324956A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060207