JP2000150608A - 半導体製造方法 - Google Patents

半導体製造方法

Info

Publication number
JP2000150608A
JP2000150608A JP10327724A JP32772498A JP2000150608A JP 2000150608 A JP2000150608 A JP 2000150608A JP 10327724 A JP10327724 A JP 10327724A JP 32772498 A JP32772498 A JP 32772498A JP 2000150608 A JP2000150608 A JP 2000150608A
Authority
JP
Japan
Prior art keywords
wafer
monitor
processing
recipe
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10327724A
Other languages
English (en)
Inventor
Satoshi Kishimoto
里志 岸本
Takashi Kamimura
隆 上村
Yoshio Iwata
義雄 岩田
Toshikatsu Sato
利勝 佐藤
Hide Kobayashi
秀 小林
Tomoyuki Masui
知幸 増井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10327724A priority Critical patent/JP2000150608A/ja
Publication of JP2000150608A publication Critical patent/JP2000150608A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】φ300ウェハ半導体生産ラインではQTAT
(Quick Turn Around Time:半導体ウェハ工程期間短
縮)生産のため、複数の製品ロットをまとめて着工する
ことが不可であるので、ほとんどロット毎にQC膜厚検
査作業を要する。このため、QC(Quality Control )
作業によらずに製品の品質を保証する技術が必要であ
る。 【解決手段】製品基板と同一ロットにてダミー基板を処
理しながら装置状態を監視することによって、QC作業
を回避し、実質的に生産を続けることの出来る、自動化
に適した、品質保証方法を実現する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体製造ラインの
各種製造装置、特に、エッチング装置において、当該装
置の安定性確認のため、ウェハ処理中のプロセスデータ
をモニタする機能を持つ半導体製造方法に関する。
【0002】
【従来の技術】半導体製造用エッチング装置は、通常、
装置に処理条件(レシピ)を設定し、そのレシピに従って
ウェハにエッチング処理を加えるが、チャンバ内のコン
タミネーション等の外乱要因によりエッチレート等が変
動しオーバーエッチやエッチ残り等が生じる問題があ
る。その対策として、1枚のウェハを処理する前または
後に膜厚を測定したり、ウェハ上の異物数を検査する等
のQC(Quality Control)作業を行うことがある。
【0003】QC作業は、例えば、数ロット毎に1枚の
ウェハを抜き取って行い、エッチング装置の安定性を確
認し、もしエッチレート等の変動が見られたら、以後の
ウェハに対する処理条件(レシピ内容)例えばエッチン
グ時間等を変更することがある。ここで、上記ロットと
は、等しい条件下で処理されるウェハの集まりをさし、
普通は装置に投入するキャリア内の25枚程度のウェハ
である。
【0004】また、エッチング装置に投入する製品の種
類の変化に伴い、装置の処理チャンバに導入するプロセ
スガス種、それらのガスの流量,高周波電力,エッチン
グ時間等の処理レシピを変更した直後や、装置の処理室
を大気開放して、内部の清浄化処理や部品の交換等を行
った直後にもダミーウェハを用いてQC作業を行い、所
望のプロセス結果が得られているかどうかを確認するこ
ともある。
【0005】このようなQC作業は人手操作を伴うので
製造ラインの自動化に対する障害となっている。また、
月刊セミコンダクターワールド1996年5月号;p.
38〜p.41には、QC作業による装置ダウンタイム
の発生は半導体製造コスト増大の原因になることが述べ
られている。
【0006】また、同文献には、ウェハ処理用チャンバ
内部の環境を各種のモニタ、例えば残留ガスモニタ,プ
ラズマの発光モニタ,圧力計等にて監視し、その結果を
装置にフィードバックすることにより、プロセス結果の
ばらつきを減らし、QC作業に依らずにエッチングプロ
セス結果を保証する可能性が述べられている。但し具体
的にどのモニタ部品によってどのパラメータを解析すれ
ばよいかは記述されていない。
【0007】ウェハのエッチング処理中の上記モニタリ
ング結果を所定の判定基準値と比較することによって、
装置動作の正常/異常を判定することが可能であるが、
実際の半導体製造ラインでは、複数種類の製品が投入さ
れ、各製品毎に異なる処理条件(レシピ)が設定され、
各処理の違いに応じて上記判定基準値も異なる値を設定
しなければならない。この煩雑さを回避するために正常
/異常判定の基準値を緩く設定して、多品種に対して逐
次基準値の変更を行わないようにすると、精度の高い判
定が不可能になってしまう。
【0008】特開平6−302557 号には、エッチング装置
に取付けた膜厚測定器によって、ウェハのロード・アン
ロード時にエッチング量を測定し、エッチング時間を自
動的に補正するQC作業自動化の技術が開示されてい
る。しかし、この場合は、装置毎の膜厚測定器の設置に
伴う費用や、膜厚測定に要する時間のスループットへの
影響が問題となる。
【0009】半導体製造装置では、処理チャンバを大気
開放し、内部の清浄化処理や部品の交換等を行った直後
や、エッチング装置に投入する製品の種類の変化に伴
い、装置の処理チャンバに導入するプロセスガス種、そ
れらのガスの流量,高周波電力,エッチング時間等の処
理レシピを変更した直後には、装置のプロセス特性が安
定していないことがある。また、エッチング装置の場合
はガスクリーニング後にクリーニングガス等の残留物が
ウェハ処理室内に滞留しており、製品の品質に悪影響を
及ぼしている。
【0010】このような問題点に対処する従来技術とし
て、特開平7−201951 号には、製品処理前にエッチング
装置に設けたダミー用キャリア内のダミーウェハを用い
て実プロセス処理を一定時間実施する所謂「エージン
グ」を行うことによって、装置の安定化やクリーニング
ガス等の残留物の除去を行う技術が開示されている。
【0011】エッチング装置において、プラズマクリー
ニング直後のウェハ処理室内の残留物の影響や、電極温
度の影響等により、ロット内で1枚目のウェハの処理状
態が残りのウェハと異なることがある。これに対処する
ために、例えば、特開平7−22386 号には、複数のウェ
ハをエッチングする際、1枚目のウェハを2枚目以降と
異なるエッチング条件にて処理することによって、エッ
チングレートの均一化を図る技術が開示されている。
【0012】また、熱処理を行う装置、例えば、ランプ
アニール装置,熱CVD装置等においても、壁面形成材
の処理前の初期温度の違いのため、1枚目のウェハに対
して加えられる熱量が2枚目以降と異なってしまうこと
がある。
【0013】これに対処するため、特開平10−41239 号
には、同一レシピで複数枚の基板に熱処理を行う際に、
装置内に備えられたダミー基板を先に熱処理することに
よって、それ以降の基板の品質の均一化を図る技術が開
示されている。
【0014】
【発明が解決しようとする課題】上述の通り、多品種の
半導体製品を処理する製造ラインでは、エッチング装置
に投入する製品の種類が替る際にエッチング条件(レシ
ピ)の変更を行うためにQC作業が必要になる。上記Q
C作業の回数を減らすため、エッチング装置に投入する
前に同一レシピの製品ウェハキャリアを幾つかストッカ
に溜めておき、数ロット連続して着工することが考えら
れる。
【0015】しかしながら特定の半導体製品に注目した
場合には、その製品のライフサイクルが短いため、QT
AT(Quick Turn Around Time:半導体ウェハ工程期間
短縮)生産を行う必要がある。TAT(Turn Around Tim
e:ここでは製造ラインへのウェハ投入から、ウェハ工
程終了迄の期間)を短縮するには、たとえば全工程に存
在する仕掛かりを低減することが有効である。この観点
からは、たとえ装置の処理条件(レシピ)設定変更の頻
度を下げるためであっても、上記したように数ロット分
の製品をエッチング装置投入直前に溜めておくことは、
TAT短縮に有効でない。
【0016】従ってQTATを意識した生産を行うため
には、同種製品を複数ロット溜めることを行わず、前の
工程から流れてきたロットをそのままの順番で着工する
こと等が必要になる。このため、ロット毎に異なる処理
条件の製品が投入されるという運用方法になることがあ
る。この場合はその都度製造レシピの変更が必要にな
る。
【0017】従って、現状の技術を用いる限り、製造レ
シピ変更に伴い、製品ロットからウェハを抜き出して膜
厚測定を行うQC作業の頻度が増大し、装置ダウンタイ
ムの発生による製造コストの増大、仕掛かり増加による
TAT延伸を引き起こす。更に膜厚検査装置等の増設に
よる投資効率の低下等の問題点が発生する場合もある。
【0018】QC作業或いは検査作業の削減のために、
上述のように、プロセスモニタを使用することが考えら
れる。しかしエッチング装置に投入する製品の品種が替
ると、処理条件(レシピ内容)が変更され、それによっ
てモニタ値も変化するので、モニタによって装置の正常
/異常の厳密な判定を行うためには逐次判定基準値も設
定し直さなければならない。上述の通りほとんどロット
毎に処理条件が変更されるため、判定基準値の設定作業
が煩雑になるので、一般にはQC作業削減のためにプロ
セスモニタは使用されていない。
【0019】処理条件の変更にあわせて判定基準値を設
定し直すことは煩雑であるため、同一の判定基準値でモ
ニタ値の判定を行うようにしたい。しかし、上述したよ
うにQTATを実現しようとすると、種々な処理条件
(レシピ)でプロセスが実行されるために、せっかくモ
ニタを用いても、判定基準値設定を緩く設定して使用す
ることになりがちであり、精度の高い判定は不可能にな
る。
【0020】本発明が解決しようとする課題は、判定基
準値の設定を変えずにモニタリング値を精度よく判定す
る技術を確立し、投入する製品の種類の違いによらずに
エッチング装置の調子を判定する工程を備えることによ
り、ダミーウェハを使いそのウェハを検査するといった
QC作業によらずに製品の品質を保証できる半導体製造
方法を実現することにある。
【0021】
【課題を解決するための手段】本発明の半導体製造方法
は、設定された処理レシピに従って基板を処理し、上記
処理の最中にプロセスデータを監視するモニタを有する
製造装置を用いた半導体製造方法において、通常の製品
処理用レシピとは別にモニタ用処理レシピがあり、上記
モニタ用処理レシピにて設定するパラメータの中から、
製品の品質を左右するパラメータを選び、上記パラメー
タ値を異なる時間に複数種類の値をとるように設定し、
それぞれのパラメータ値を用いて、モニタ用基板を処理
し、同時に前記モニタによってプロセスデータを監視
し、上記複数のプロセスデータの組み合わせを、上記モ
ニタ用処理レシピに対応して設定された判定基準値と比
較することにより上記処理が正常に行われているか否か
を判断して上記装置の正常動作を確認することを特徴と
する。
【0022】本発明では、エッチング装置において、モ
ニタ用のダミーウェハを用い、所定のモニタ用ウェハ処
理条件(レシピ)によってダミーウェハに処理を行い、
上記処理と同時にプロセスデータ値をモニタし、上記プ
ロセスデータ値を予め設定した基準値と比較して上記装
置動作の正常/異常の判定を行う。
【0023】上記モニタによる判定が正確なものである
ように、一定のモニタ用ウェハ処理条件(レシピ)を製
品ウェハ処理レシピと別に定める。そして種々な品種の
製品を処理する装置において、製品ウェハとは別のモニ
タ用ウェハに対して常に同一のモニタ用ウェハ処理レシ
ピによる処理を行い、プロセスデータ値をモニタする。
【0024】こうすることによって、各品種の処理条件
の違いによるモニタ値の変動に合わせて判定基準値を設
定し直したり、或いは判定基準値の設定を緩くしたりす
る必要なく、装置の正常/異常を高い精度で判定するこ
とが可能になり、ダミーウェハ等を用いそのウェハを検
査するといったQC作業によらずに製品の品質を保証す
る半導体製造方法が実現出来る。
【0025】以下に具体的にモニタ用ウェハ処理につい
て説明する。
【0026】本発明ではウェハ処理条件(レシピ)の各
設定項目のなかで、製品の品質を左右する条件パラメー
タを選び、上記パラメータを異なる時間に複数の値をと
るように設定し、1枚のモニタ用ダミーウェハを上記複
数のパラメータにて処理し、それぞれのパラメータ値に
対してプロセスデータモニタ値が装置動作状態が正常で
ある場合に予想される変化を示すかどうかによって、装
置の正常動作を確認する。
【0027】より具体的な例について説明すると、酸素
流量の変化に対する発光スペクトルの変化を見る。シリ
コン酸化膜エッチング工程では酸素流量は、エッチレー
トや、シリコン酸化膜とシリコン窒化膜との選択比に大
きく影響を与えるパラメータとして有名である。酸素ガ
スを外部から故意に流入させ、その流量を数種類の値に
変化させ、それぞれの流量に対して酸素分子による発光
モニタ値が、装置動作状態が正常である場合に予め調べ
ておいた変化を示すかどうかによって、装置の正常動作
を確認する。
【0028】本発明の第2の作用としては、このダミー
ウェハを製品ウェハに先立って処理することにより製品
ウェハ処理雰囲気のエージングが行われ、装置不安定性
やクリーニングガス等の残留物の影響を排除して、ロッ
ト内の製品ウェハのプロセス条件の安定化を図ることが
出来る。
【0029】具体的には、あるロット処理後に処理条件
(レシピ)の異なる他のロットを同一チャンバにて処理
する際、1枚のモニタ用ウェハを上記ロット着工の直前
に処理し、装置の安定化や残留ガスの除去を行い、上記
ロット内のウェハ間のプロセス条件の一定化を図る。
【0030】
【発明の実施の形態】以下に本発明の実施例を示す。半
導体製造方法としてエッチングを例に説明するが、スパ
ッタリング,CVD等の成膜方法についても同様の技術
が適用可能である。
【0031】図1に本発明に係るシステム構成図を示
す。図1の1はローダ、2はダミーウェハ用キャリアポ
ート、3(a,b)は製品ウェハ用キャリアポート、4
は自動搬送機構、5は移載機、6(a,b)はロードロ
ック室、7(a〜f)はゲートバルブ、8は搬送アー
ム、9は搬送チャンバ、10(a〜d)はプロセスチャ
ンバ、11(a〜b)はプロセスモニタ、12は半定手
段、13は搬送制御系、14は装置コントローラであ
る。
【0032】製品ウェハおよびモニタ用ダミーウェハを
装填したキャリアをローダ1上のポート3,2に載置
し、自動搬送機構4によって装置のロードロック室6内
のウェハカセットに着工すべきウェハを搬送し、上記ウ
ェハカセットにウェハが装填された後、ウェハを搬送ア
ーム8にてプロセスチャンバ10へ1枚ずつ搬送し、エ
ッチング処理を行う。
【0033】先ず、キャリアポート2にダミーウェハを
装填したキャリアを置き、キャリアポート3に製品ウェ
ハを装填したキャリアを置く。次に上記キャリアから、
ダミーウェハと製品ウェハとを自動搬送機構4により、
ロードロック室6に搬入する。その際、ダミーウェハ
を、製品ウェハより先に処理するため、図2に示すよう
に、ダミーウェハはロードロック室6内のウェハカセッ
トの中で先頭に挿入する。
【0034】これはダミーウェハを最初に処理すること
によってプロセスチャンバ10のエージングを行い、次
に連続して処理する製品ウェハを全て同一雰囲気にて処
理出来るようにするためである。
【0035】エージングが不要の場合は上記ダミーウェ
ハをロードロック室内カセットの何れの位置に挿入して
もよい。
【0036】次に、ロードロック室6から、搬送アーム
8にて、先頭のダミーウェハをプロセスチャンバ10へ
搬送する。プロセスチャンバ10内にて図2に示すモニ
タ用処理レシピaに従って、上記ダミーウェハにエッチ
ング処理を施す。
【0037】同時にダミーウェハ処理中のプロセス状態
をプロセスモニタ11にて監視し、判定手段12にて、
モニタしたプロセス状態データと予め設定した判定基準
値とを比較し、装置が正常動作しているかどうかを判定
する。
【0038】次にプロセスチャンバ10内にて上記ダミ
ーウェハのレシピaによる処理が終った後、搬送アーム
8により上記ダミーウェハをプロセスチャンバ10から
ロードロック室6へ戻してから、ロードロック室6内の
先頭のダミーウェハの次の位置(2枚目)に挿入された
製品ウェハを搬送アーム8によりプロセスチャンバ10
へ搬送し、レシピbにより製品ウェハの処理を行う。以
下ロードロック室6内の3枚目以降の製品ウェハを1枚
ずつ順にプロセスチャンバ10にて処理を行う。1枚目
のダミーウェハの処理によってプロセスチャンバ10の
エージングが行われたため、2枚目以降の製品ウェハの
品質のばらつきを防ぐことが出来る。
【0039】図2において、製品用処理レシピbは製品
ウェハの品種によって内容が異なることがあるが、ダミ
ーウェハに対しては常に同一のモニタ用レシピaによっ
て処理を行うようにする。これによって、製品ウェハの
処理条件の変化にあわせて判定手段12にて設定する判
定基準値を変更することなく、装置の動作の正常/異常
を判定出来るようになる。
【0040】プロセスモニタ11が監視するものとして
は、プラズマの発光スペクトル、プラズマを発生させる
電極に加える電圧,電流,電力,インピーダンスや異常
放電,ウェハ温度、或いはプロセスチャンバ内のガス分
圧、またはチャンバ内全圧力等が考えられる。
【0041】以下、発光スペクトル,異常放電のモニタ
リングを例にとって更に詳細に説明する。
【0042】ダミーウェハ用レシピa内容のなかで、製
品の品質を左右する条件パラメータを選び、上記パラメ
ータを異なる時間に複数種類の値をとるように設定して
それぞれの処理中にプロセスモニタ11にて監視を行
う。例えば酸素流量を製品ウェハ用レシピbの設定値の
50%,100%,150%と三種類設定して処理し、
それぞれの処理中の発光スペクトルをモニタする。
【0043】酸素流量は、シリコン酸化膜エッチングで
のエッチレート,シリコン酸化膜とシリコン窒化膜の選
択比に大きく影響を与えるパラメータである。長期の処
理を経たエッチング装置においては、プロセスチャンバ
10内に付着・堆積した膜から酸素が脱離して、エッチ
レート或いは選択比の変動を引き起こすことがある。装
置状態が正常であれば、図3(a)のように、プロセス
モニタ11で得られる発光スペクトル強度やガス分圧値
等のモニタ値(図3では発光スペクトル強度)は、酸素
流量に対して比例関係になる。それに対し、プロセスチ
ャンバ10内に付着・堆積物が多い状態であれば、図3
(b)のように酸素流量に対してモニタ値は非線形の関
係になり、装置の調子の悪さを検知することが出来る。
異常検知方法としては、予め設定した基準値データとの
比較、或いは複数ロット間のモニタ値の比較等が考えら
れる。
【0044】尚、複数種類設定するパラメータは酸素流
量等のガス流量以外のものでもよい。例えば、プラズマ
を発生させるための電力を製品レシピでの設定値の倍の
値に設定してダミーウェハを処理し、その際の異常放電
の有無を確認してもよい。
【0045】プロセスモニタ値として、発光スペクトル
やガス分圧以外にも、先述した、プラズマを発生させる
電極に加える電圧、および電流,インピーダンスやウェ
ハ温度,プロセスチャンバ10の圧力等を用いてもよ
い。
【0046】上記ダミーウェハ着工中の装置状態のモニ
タリングによって、装置の正常/異常の判定を行うよう
にすれば、ダミーウェハ等を使いそのウェハを検査する
QC作業を排除することが可能になる。そして、量産ラ
インでは、工程切替え時や保守作業実施後の着工におい
て、装置のエージングのためにダミーウェハを使用する
場合があるので、エージング用ダミーウェハをモニタリ
ング用ウェハと兼用すればTATが不必要に延伸されて
しまう問題もなくなる。
【0047】従って、本発明の実施例によって、従来技
術におけるQC作業によるTATの延伸といった問題点
を克服することができ、以ってダミーウェハ等を使いそ
のウェハを検査するQC作業によらずに製品の品質を保
証できる半導体製造方法を提供できる。
【0048】
【発明の効果】エッチング等の半導体製造方法におい
て、従来は製品毎に処理条件(レシピ)が異なるため、
プロセスモニタ値に対する判定基準値の設定変更を逐次
行わなければならなかったが、本発明により同一装置に
て多種の製品を処理する場合でも、単一の判定基準値に
て精度よく装置の調子を判定することが可能になり、そ
れによってダミーウェハ等を用いそのウェハを検査する
といったQC作業によらずに製品の品質を保証出来る半
導体製造方法が実現される。
【図面の簡単な説明】
【図1】本発明の一実施例の方法を実施するためのシス
テム構成図。
【図2】製品用ウェハとダミーウェハのウェハ処理レシ
ピ割り当ての説明図。
【図3】ダミーウェハ処理時のプロセスモニタ結果を示
すグラフ。
【符号の説明】
1…ローダ、2…ダミーウェハ用キャリアポート、3…
製品ウェハ用キャリアポート、4…自動搬送機構、5…
移載機、6…ロードロック室、7…ゲートバルブ、8…
搬送アーム、9…搬送チャンバ、10…プロセスチャン
バ、11…プロセスモニタ、12…判定手段、13…搬
送制御系、14…装置コントローラ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩田 義雄 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業本部内 (72)発明者 佐藤 利勝 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業本部内 (72)発明者 小林 秀 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業本部内 (72)発明者 増井 知幸 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業本部内 Fターム(参考) 4M106 AA01 BA20 CA27 CA70 DJ39 5F004 AA16 CB02 CB03 CB05 CB07 CB09 CB20 DA26 DB03 DB07 FA08

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】設定された処理レシピに従って基板を処理
    し、上記処理の最中にプロセスデータを監視するモニタ
    を有する製造装置を用いた半導体製造方法において、通
    常の製品処理用レシピとは別にモニタ用処理レシピがあ
    り、上記モニタ用処理レシピにて設定するパラメータの
    中から、製品の品質を左右するパラメータを選び、上記
    パラメータ値を異なる時間に複数種類の値をとるように
    設定し、それぞれのパラメータ値を用いて、モニタ用基
    板を処理し、同時に前記モニタによってプロセスデータ
    を監視し、上記複数のプロセスデータの組み合わせを、
    上記モニタ用処理レシピに対応して設定された判定基準
    値と比較することにより上記処理が正常に行われている
    か否かを判断して上記製造装置の正常動作を確認するこ
    とを特徴とする半導体製造方法。
JP10327724A 1998-11-18 1998-11-18 半導体製造方法 Pending JP2000150608A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10327724A JP2000150608A (ja) 1998-11-18 1998-11-18 半導体製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10327724A JP2000150608A (ja) 1998-11-18 1998-11-18 半導体製造方法

Publications (1)

Publication Number Publication Date
JP2000150608A true JP2000150608A (ja) 2000-05-30

Family

ID=18202290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10327724A Pending JP2000150608A (ja) 1998-11-18 1998-11-18 半導体製造方法

Country Status (1)

Country Link
JP (1) JP2000150608A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433067B1 (ko) * 2001-01-22 2004-05-27 주식회사 라셈텍 반도체 제조장치
KR100517083B1 (ko) * 2002-06-18 2005-09-26 주식회사 엘티케이 반도체 제조용 장치
US9136190B2 (en) 2012-08-29 2015-09-15 Kabushiki Kaisha Toshiba Semiconductor manufacturing process system and method
KR20190006882A (ko) * 2017-07-11 2019-01-21 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
CN114068347A (zh) * 2020-08-06 2022-02-18 长鑫存储技术有限公司 半导体制程检测系统及半导体制程检测方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433067B1 (ko) * 2001-01-22 2004-05-27 주식회사 라셈텍 반도체 제조장치
KR100517083B1 (ko) * 2002-06-18 2005-09-26 주식회사 엘티케이 반도체 제조용 장치
US9136190B2 (en) 2012-08-29 2015-09-15 Kabushiki Kaisha Toshiba Semiconductor manufacturing process system and method
KR20190006882A (ko) * 2017-07-11 2019-01-21 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR102003601B1 (ko) * 2017-07-11 2019-07-24 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
CN114068347A (zh) * 2020-08-06 2022-02-18 长鑫存储技术有限公司 半导体制程检测系统及半导体制程检测方法

Similar Documents

Publication Publication Date Title
KR102643782B1 (ko) 샤워헤드 전압 변동을 사용한 결함 검출
JP5779482B2 (ja) プラズマ処理装置およびプラズマ処理方法
US6187691B1 (en) Method of forming film on semiconductor substrate in film-forming apparatus
US8588950B2 (en) Substrate processing apparatus
KR101920937B1 (ko) 플라즈마 처리 장치, 플라즈마 처리 방법 및 기억 매체
US20150253762A1 (en) Integrated management system, management device, method of displaying information for substrate processing apparatus, and recording medium
TWI409901B (zh) 基板處理裝置及半導體裝置之製造方法
US6469518B1 (en) Method and apparatus for determining measurement frequency based on hardware age and usage
US10607815B2 (en) Methods and apparatuses for plasma chamber matching and fault identification
JP2006186280A (ja) 半導体製造装置及び記憶媒体
JP7186236B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
WO2019043934A1 (ja) 基板処理装置、基板処理装置の異常監視方法、及びプログラム
JP2000150608A (ja) 半導体製造方法
JP4695362B2 (ja) プラズマ処理装置およびプラズマ処理方法
US6754552B2 (en) Control apparatus for plasma utilizing equipment
CN115642104A (zh) 基板处理装置、半导体器件的制造方法及记录介质
JP4248753B2 (ja) 基板処置装置および基板処理方法
JP5189859B2 (ja) プラズマ処理方法
JPH10199817A (ja) 成膜装置
WO1998001894A1 (fr) Procede de fabrication d'un composant de circuit integre a semi-conducteur
JP3897167B2 (ja) 縦型半導体製造装置および半導体デバイスの製造方法
JPH0521365A (ja) 半導体装置の製造方法
JP4294516B2 (ja) プラズマ処理方法
TW202336898A (zh) 用以監測基板處理系統中靜電卡盤之效能的系統
JPH05275510A (ja) 基板処理装置