JP2000149003A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP2000149003A JP2000149003A JP10315722A JP31572298A JP2000149003A JP 2000149003 A JP2000149003 A JP 2000149003A JP 10315722 A JP10315722 A JP 10315722A JP 31572298 A JP31572298 A JP 31572298A JP 2000149003 A JP2000149003 A JP 2000149003A
- Authority
- JP
- Japan
- Prior art keywords
- image
- reduction
- image data
- pixel
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001914 filtration Methods 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims description 25
- 238000011946 reduction process Methods 0.000 claims description 20
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 20
- 230000003111 delayed effect Effects 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】
【課題】 画像データに対して縮小処理を行った場合で
も、折り返し歪みとなる成分の低減された出力画像デー
タが得られ、また水平方向の画像ライン毎で同一の位置
に対する画素間引きを行う縮小処理を行った場合でも出
力される画像信号上に縦縞の現れることのない画像処理
装置を提供する。 【解決手段】 縮小制御回路2は画像データの縮小を行
う際の画素間引きの制御及びディジタル低域フィルタリ
ング処理を行う際の制御を行う。ディジタルフィルタ回
路3は縮小制御回路2によって制御されることで、隣接
する水平方向の画像ライン間と、縮小処理における画素
間引きの行われる画素の付近に対して異なる値で2次元
のディジタルフィルタリング処理を行う。
も、折り返し歪みとなる成分の低減された出力画像デー
タが得られ、また水平方向の画像ライン毎で同一の位置
に対する画素間引きを行う縮小処理を行った場合でも出
力される画像信号上に縦縞の現れることのない画像処理
装置を提供する。 【解決手段】 縮小制御回路2は画像データの縮小を行
う際の画素間引きの制御及びディジタル低域フィルタリ
ング処理を行う際の制御を行う。ディジタルフィルタ回
路3は縮小制御回路2によって制御されることで、隣接
する水平方向の画像ライン間と、縮小処理における画素
間引きの行われる画素の付近に対して異なる値で2次元
のディジタルフィルタリング処理を行う。
Description
【0001】
【発明の属する技術分野】本発明は画像処理装置に関
し、特に画像信号をディジタル画像データとして取込ん
で水平方向に対してディジタル的に縮小処理またはフィ
ルタリング処理を行う画像処理装置に関する。
し、特に画像信号をディジタル画像データとして取込ん
で水平方向に対してディジタル的に縮小処理またはフィ
ルタリング処理を行う画像処理装置に関する。
【0002】
【従来の技術】ディジタルデータとして取込まれた画像
信号の水平方向に縮小処理を行う場合、その縮小率に応
じて水平区間内の画素データに対して間引き処理が行わ
れている。
信号の水平方向に縮小処理を行う場合、その縮小率に応
じて水平区間内の画素データに対して間引き処理が行わ
れている。
【0003】従来、画像処理装置における縮小処理にお
いては、例えば、図7に示すような画素間引き処理回路
を用いて構成されている。この画像処理装置は所望の縮
小率を得るための整数値を演算する演算回路71と、そ
の演算結果によってカウント数が設定されるプログラム
カウンタ72と、プログラムカウンタ72からのキャリ
ー出力を間引き信号として用いて画素データの間引き処
理を行う間引き回路73と、処理された画像データを格
納する画像記憶回路74とによって構成されている。
いては、例えば、図7に示すような画素間引き処理回路
を用いて構成されている。この画像処理装置は所望の縮
小率を得るための整数値を演算する演算回路71と、そ
の演算結果によってカウント数が設定されるプログラム
カウンタ72と、プログラムカウンタ72からのキャリ
ー出力を間引き信号として用いて画素データの間引き処
理を行う間引き回路73と、処理された画像データを格
納する画像記憶回路74とによって構成されている。
【0004】この画像処理装置において、演算回路71
は、例えばCPU及びこのCPUの動作プログラムを内
蔵したマイクロコンピュータや、このマイクロコンピュ
ータを搭載したパーソナルコンピュータからなってい
る。
は、例えばCPU及びこのCPUの動作プログラムを内
蔵したマイクロコンピュータや、このマイクロコンピュ
ータを搭載したパーソナルコンピュータからなってい
る。
【0005】演算回路71は原画像データから所望の画
像サイズへの縮小率を得るための整数値を演算するもの
で、その演算結果はプログラムカウンタ72にオフセッ
ト値として供給される。
像サイズへの縮小率を得るための整数値を演算するもの
で、その演算結果はプログラムカウンタ72にオフセッ
ト値として供給される。
【0006】プログラムカウンタ72は演算回路71か
ら供給されたオフセット値から、画像データと同期のと
れたクロック信号によってカウントアップされ、縮小率
に応じた間引き信号となるキャリー出力を間引き回路7
3に供給する。
ら供給されたオフセット値から、画像データと同期のと
れたクロック信号によってカウントアップされ、縮小率
に応じた間引き信号となるキャリー出力を間引き回路7
3に供給する。
【0007】間引き回路73は画像データが所定のタイ
ミングで書込まれる従来公知の書込み自在な画像メモリ
(VRAM:Video Random Access
Memory)等である画像記憶回路74に対して画
像データの書込みの制御を行う。
ミングで書込まれる従来公知の書込み自在な画像メモリ
(VRAM:Video Random Access
Memory)等である画像記憶回路74に対して画
像データの書込みの制御を行う。
【0008】この時、間引き回路73から供給される間
引き信号がイネーブルの場合、そのタイミングで伝送さ
れる画像信号の画像記憶回路74に対する書込みが抑止
され、次に伝送されてくる画像データを詰めて画像記憶
回路74に書込むことによって、画像記憶回路74上に
原画像に対して縮小処理の施された画像データが展開さ
れる。
引き信号がイネーブルの場合、そのタイミングで伝送さ
れる画像信号の画像記憶回路74に対する書込みが抑止
され、次に伝送されてくる画像データを詰めて画像記憶
回路74に書込むことによって、画像記憶回路74上に
原画像に対して縮小処理の施された画像データが展開さ
れる。
【0009】また、従来の画像処理装置における縮小処
理においては、画像記憶回路前段にディジタルフィルタ
回路を用いる例が知られている。この画像記憶回路前段
にディジタルフィルタ回路を用いる方法については、特
開平04−057577号公報に開示されている。
理においては、画像記憶回路前段にディジタルフィルタ
回路を用いる例が知られている。この画像記憶回路前段
にディジタルフィルタ回路を用いる方法については、特
開平04−057577号公報に開示されている。
【0010】図8は上記の従来の画像処理装置の構成を
示すブロック図である。この画像処理装置は、図8に示
すように、A/D変換回路81と、ディジタルLPF8
2(Low Pass Filter:低域フィルタ)
と、内挿回路83と、縮小回路84と、画像メモリ85
とから構成されている。
示すブロック図である。この画像処理装置は、図8に示
すように、A/D変換回路81と、ディジタルLPF8
2(Low Pass Filter:低域フィルタ)
と、内挿回路83と、縮小回路84と、画像メモリ85
とから構成されている。
【0011】上記の従来の画像処理装置の動作について
説明する。A/D変換回路81に入力されるアナログ画
像信号は一定周期Tのクロックでサンプリングされてデ
ィジタルデータに変換され、ディジタルに変換された画
像データが、後述する縮小処理の際に生じる折り返し歪
等の発生を避けるため、画像の水平方向及び垂直方向に
対してその高域成分を減衰させるため、ディジタルLP
F82に供給される。
説明する。A/D変換回路81に入力されるアナログ画
像信号は一定周期Tのクロックでサンプリングされてデ
ィジタルデータに変換され、ディジタルに変換された画
像データが、後述する縮小処理の際に生じる折り返し歪
等の発生を避けるため、画像の水平方向及び垂直方向に
対してその高域成分を減衰させるため、ディジタルLP
F82に供給される。
【0012】ディジタルLPF82によって高域成分を
減衰された画像信号は内挿回路83に供給され、A/D
変換回路81によってサンプリングした画像データを疑
似的に2倍にし、縮小回路84に供給する。
減衰された画像信号は内挿回路83に供給され、A/D
変換回路81によってサンプリングした画像データを疑
似的に2倍にし、縮小回路84に供給する。
【0013】縮小回路84では上記の従来装置とほぼ同
様の処理によって、画像メモリ85に対して所望の縮小
率となる画像データを書込んでいる。
様の処理によって、画像メモリ85に対して所望の縮小
率となる画像データを書込んでいる。
【0014】
【発明が解決しようとする課題】上述した従来の画像処
理装置では、図7に示す画像処理装置の場合、縮小率に
応じた画素の間引きを行うと、原画像データと比較した
時に周波数成分の違いが生じており、周波数成分の高い
ところでは高域成分が低域成分に折り返すため、その縮
小処理によって画像データの周波数成分のうちの高域成
分が低域成分に折り返す水平方向の折り返し歪みが現れ
てしまう。
理装置では、図7に示す画像処理装置の場合、縮小率に
応じた画素の間引きを行うと、原画像データと比較した
時に周波数成分の違いが生じており、周波数成分の高い
ところでは高域成分が低域成分に折り返すため、その縮
小処理によって画像データの周波数成分のうちの高域成
分が低域成分に折り返す水平方向の折り返し歪みが現れ
てしまう。
【0015】また、図8に示す画像処理装置の場合、デ
ィジタルLPFを挿入しているものの、縮小処理を行う
際の画素間引きの位置が隣接する水平方向の画像ライン
毎で同一であり、そのために生ずる間引かれた画素付近
の画素の固有の周波数成分の違いを考慮せず、全体的に
均一のディジタルフィルタリング処理を行っている。
ィジタルLPFを挿入しているものの、縮小処理を行う
際の画素間引きの位置が隣接する水平方向の画像ライン
毎で同一であり、そのために生ずる間引かれた画素付近
の画素の固有の周波数成分の違いを考慮せず、全体的に
均一のディジタルフィルタリング処理を行っている。
【0016】よって、この装置では縮小回路前段にディ
ジタルLPFを挿入した形の構成となっており、原画像
データの高周波成分を減衰させているため、縮小処理後
での折り返し歪みの発生を低減することができるが、低
い縮小率で画素間引きを行った場合に垂直方向に縞が生
じてしまう。
ジタルLPFを挿入した形の構成となっており、原画像
データの高周波成分を減衰させているため、縮小処理後
での折り返し歪みの発生を低減することができるが、低
い縮小率で画素間引きを行った場合に垂直方向に縞が生
じてしまう。
【0017】そこで、本発明の目的は上記の問題点を解
消し、画像データに対して縮小処理を行った場合でも折
り返し歪みとなる成分が低減された出力画像データを得
ることができる画像処理装置を提供することにある。
消し、画像データに対して縮小処理を行った場合でも折
り返し歪みとなる成分が低減された出力画像データを得
ることができる画像処理装置を提供することにある。
【0018】また、本発明の他の目的は、水平方向の画
像ライン毎で同一の位置に対する画素間引きを行う縮小
処理を行った場合でも出力される画像信号上に現れる縦
縞の発生を防ぐことができる画像処理装置を提供するこ
とにある。
像ライン毎で同一の位置に対する画素間引きを行う縮小
処理を行った場合でも出力される画像信号上に現れる縦
縞の発生を防ぐことができる画像処理装置を提供するこ
とにある。
【0019】
【課題を解決するための手段】本発明による画像処理装
置は、画像信号をディジタル画像データとして取込んで
水平方向に対してディジタル的に縮小処理及びフィルタ
リング処理を行う画像処理装置であって、前記縮小処理
を画素間引きによって行う縮小処理手段と、前記縮小処
理手段の前段に設けられかつ前記フィルタリング処理を
行う前置ディジタルフィルタリング手段と、前記前置デ
ィジタルフィルタリング手段において画素間引きを行う
付近の画素とそうでない画素とで異なる係数を用いた処
理となるように制御する制御手段とを備えている。
置は、画像信号をディジタル画像データとして取込んで
水平方向に対してディジタル的に縮小処理及びフィルタ
リング処理を行う画像処理装置であって、前記縮小処理
を画素間引きによって行う縮小処理手段と、前記縮小処
理手段の前段に設けられかつ前記フィルタリング処理を
行う前置ディジタルフィルタリング手段と、前記前置デ
ィジタルフィルタリング手段において画素間引きを行う
付近の画素とそうでない画素とで異なる係数を用いた処
理となるように制御する制御手段とを備えている。
【0020】本発明による他の画像処理装置は、上記の
構成の他に、前記画像信号に含まれる同期信号から処理
を行っている水平方向の画像ラインが奇数ライン目なの
か偶数ライン目なのかを判定するライン判定手段を具備
している。
構成の他に、前記画像信号に含まれる同期信号から処理
を行っている水平方向の画像ラインが奇数ライン目なの
か偶数ライン目なのかを判定するライン判定手段を具備
している。
【0021】本発明の別の画像処理装置は、上記の構成
の他に、前記ライン判定手段の判定結果が前記奇数ライ
ン目か前記偶数ライン目かに応じて前記前置ディジタル
フィルタリング手段における係数を異なる値となるよう
に制御する手段を具備している。
の他に、前記ライン判定手段の判定結果が前記奇数ライ
ン目か前記偶数ライン目かに応じて前記前置ディジタル
フィルタリング手段における係数を異なる値となるよう
に制御する手段を具備している。
【0022】すなわち、本発明の画像処理装置は画素間
引きを行う画素付近の画素に対して隣接する水平方向の
画像ライン毎に、ディジタルフィルタリング処理を行う
際のフィルタリング係数を違えるように制御する。
引きを行う画素付近の画素に対して隣接する水平方向の
画像ライン毎に、ディジタルフィルタリング処理を行う
際のフィルタリング係数を違えるように制御する。
【0023】具体的には、所望の水平方向の縮小率を得
るための縮小比データを出力する手段と、画像データの
縮小を行う際の画素間引きの制御及びディジタルフィル
タリング処理を行う際の制御を行う手段と、外部からの
制御によって隣接する水平方向の画像ライン間と縮小処
理における画素間引きの行われる画素の付近とに対して
異なる値で2次元のディジタルフィルタリング処理を行
う手段と、画像データを1つの水平区間分保持する手段
と、外部からの制御によって画像データに対して画素間
引きを行う手段と、画像データを蓄積する手段とを有し
ている。
るための縮小比データを出力する手段と、画像データの
縮小を行う際の画素間引きの制御及びディジタルフィル
タリング処理を行う際の制御を行う手段と、外部からの
制御によって隣接する水平方向の画像ライン間と縮小処
理における画素間引きの行われる画素の付近とに対して
異なる値で2次元のディジタルフィルタリング処理を行
う手段と、画像データを1つの水平区間分保持する手段
と、外部からの制御によって画像データに対して画素間
引きを行う手段と、画像データを蓄積する手段とを有し
ている。
【0024】また、所望される縮小率が高い場合には、
隣接する水平方向の画像ライン間と縮小処理における画
素間引きの行われる画素の付近とに対して異なる値で2
次元のディジタルフィルタリング処理を停止している。
具体的には、所望の縮小比を監視する手段と、所望の縮
小比が大きい場合にディジタルフィルタリング処理に対
する制御を停止する手段とを含んでいる。
隣接する水平方向の画像ライン間と縮小処理における画
素間引きの行われる画素の付近とに対して異なる値で2
次元のディジタルフィルタリング処理を停止している。
具体的には、所望の縮小比を監視する手段と、所望の縮
小比が大きい場合にディジタルフィルタリング処理に対
する制御を停止する手段とを含んでいる。
【0025】画素間引きによる縮小処理において生ずる
高周波成分を、予め前置ディジタル低域フィルタを持つ
ことで低減させているため、画像データに対して縮小処
理を行った場合でも、折り返し歪みの少ない出力画像デ
ータが得られる。
高周波成分を、予め前置ディジタル低域フィルタを持つ
ことで低減させているため、画像データに対して縮小処
理を行った場合でも、折り返し歪みの少ない出力画像デ
ータが得られる。
【0026】画像信号の同期信号を用い、処理している
水平方向の画像データラインが奇数ライン目であるか偶
数ライン目であるかを判定する信号と、縮小処理におい
て画素間引きを行う画素付近の画素かそうでない画素か
を判定する信号とから、縮小処理において画素間引きを
行う画素付近の画素かそうでない画素かと、また処理し
ている水平方向の画像データラインが奇数ライン目であ
るか偶数ライン目であるかとによってディジタル低域フ
ィルタリング処理を行う際のフィルタリング係数を変化
させているため、水平方向の画像データラインにおいて
同じ位置での画素間引きを行って縮小処理を行う場合で
も、垂直方向に縦縞が現れることのない画像データが得
られる。
水平方向の画像データラインが奇数ライン目であるか偶
数ライン目であるかを判定する信号と、縮小処理におい
て画素間引きを行う画素付近の画素かそうでない画素か
を判定する信号とから、縮小処理において画素間引きを
行う画素付近の画素かそうでない画素かと、また処理し
ている水平方向の画像データラインが奇数ライン目であ
るか偶数ライン目であるかとによってディジタル低域フ
ィルタリング処理を行う際のフィルタリング係数を変化
させているため、水平方向の画像データラインにおいて
同じ位置での画素間引きを行って縮小処理を行う場合で
も、垂直方向に縦縞が現れることのない画像データが得
られる。
【0027】所望の縮小比が高い場合に、それを判定
し、その判定結果によって縮小処理において画素間引き
を行う画素付近の画素かそうでない画素かと、また処理
している水平方向の画像データラインが奇数ライン目で
あるか偶数ライン目であるかとによってディジタル低域
フィルタリング処理を行う際のフィルタリング係数の制
御を停止するため、所望の縮小率が高い場合に、各々の
画素間で行うディジタル低域フィルタリング処理の際の
フィルタリング係数の制御によって生ずる画像のボヤケ
を低減させた画像データが得られる。
し、その判定結果によって縮小処理において画素間引き
を行う画素付近の画素かそうでない画素かと、また処理
している水平方向の画像データラインが奇数ライン目で
あるか偶数ライン目であるかとによってディジタル低域
フィルタリング処理を行う際のフィルタリング係数の制
御を停止するため、所望の縮小率が高い場合に、各々の
画素間で行うディジタル低域フィルタリング処理の際の
フィルタリング係数の制御によって生ずる画像のボヤケ
を低減させた画像データが得られる。
【0028】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図1は本発明の一実施例による
画像処理装置の構成を示すブロック図である。図におい
て、本発明の一実施例による画像処理装置は演算回路1
と、縮小制御回路2と、ディジタルフィルタ回路3と、
ラインバッファ4と、間引き制御回路5と、画像メモリ
6とから構成されている。
面を参照して説明する。図1は本発明の一実施例による
画像処理装置の構成を示すブロック図である。図におい
て、本発明の一実施例による画像処理装置は演算回路1
と、縮小制御回路2と、ディジタルフィルタ回路3と、
ラインバッファ4と、間引き制御回路5と、画像メモリ
6とから構成されている。
【0029】演算回路1は所望の水平方向の縮小率を得
るための縮小比データを出力する。縮小制御回路2は演
算回路1から出力される縮小比データから、画像データ
の縮小処理を行う際の画素間引きを制御する間引き制御
信号と、ディジタルフィルタ回路3内の動作を制御する
フィルタ制御信号a,bと、処理を行っている水平同期
区間が奇数ライン目であるか偶数ライン目であるかを示
すライン判定信号とを生成して出力する。
るための縮小比データを出力する。縮小制御回路2は演
算回路1から出力される縮小比データから、画像データ
の縮小処理を行う際の画素間引きを制御する間引き制御
信号と、ディジタルフィルタ回路3内の動作を制御する
フィルタ制御信号a,bと、処理を行っている水平同期
区間が奇数ライン目であるか偶数ライン目であるかを示
すライン判定信号とを生成して出力する。
【0030】ディジタルフィルタ回路3は画像データと
同期が取れ、さらに1画素データとパルス幅が同等なピ
クセルクロックと、縮小制御回路2から出力されるライ
ン判定信号と、フィルタ制御信号a,bとによってライ
ンバッファ4を用いて画像データに対して2次元的にデ
ィジタルLPF(Low Pass Filter:低
域フィルタ)処理を行う。
同期が取れ、さらに1画素データとパルス幅が同等なピ
クセルクロックと、縮小制御回路2から出力されるライ
ン判定信号と、フィルタ制御信号a,bとによってライ
ンバッファ4を用いて画像データに対して2次元的にデ
ィジタルLPF(Low Pass Filter:低
域フィルタ)処理を行う。
【0031】間引き制御回路5は縮小制御回路2から出
力される間引き制御信号を用い、画像メモリ6への書込
みを制御する。画像メモリ6は間引き制御回路5からの
書込み制御信号を用いてディジタルLPF処理後の画像
データを書込む。
力される間引き制御信号を用い、画像メモリ6への書込
みを制御する。画像メモリ6は間引き制御回路5からの
書込み制御信号を用いてディジタルLPF処理後の画像
データを書込む。
【0032】図2は図1の縮小制御回路2の構成を示す
ブロック図である。図において、縮小制御回路2はフリ
ップフロップ201と、カウンタ202と、ラッチレジ
スタ203,204と、フィルタ制御信号発生回路20
5,206とから構成されている。
ブロック図である。図において、縮小制御回路2はフリ
ップフロップ201と、カウンタ202と、ラッチレジ
スタ203,204と、フィルタ制御信号発生回路20
5,206とから構成されている。
【0033】フリップフロップ201は水平同期信号を
トリガ入力信号とし、垂直同期信号をリセット信号とす
るトグルフリップフロップで、水平同期区間が奇数ライ
ン目であるか、偶数ライン目であるかを示すライン判定
信号を生成する。
トリガ入力信号とし、垂直同期信号をリセット信号とす
るトグルフリップフロップで、水平同期区間が奇数ライ
ン目であるか、偶数ライン目であるかを示すライン判定
信号を生成する。
【0034】カウンタ202は原画像データから水平方
向に対して所望の画像サイズへの縮小率を得るための整
数値を示す縮小比データを用い、画素間引きを行う際の
間引き制御信号となるキャリーを出力する。例えば、縮
小率が8分の7である場合、このキャリーはピクセルク
ロックの8サイクルに1度イネーブルとなる。
向に対して所望の画像サイズへの縮小率を得るための整
数値を示す縮小比データを用い、画素間引きを行う際の
間引き制御信号となるキャリーを出力する。例えば、縮
小率が8分の7である場合、このキャリーはピクセルク
ロックの8サイクルに1度イネーブルとなる。
【0035】ラッチレジスタ203,204はカウンタ
202からのキャリーを各々1ピクセルクロックサイク
ルでディレイさせる。フィルタ制御信号発生回路205
はカウンタ202からのキャリーを用いて奇数ライン目
におけるディジタルフィルタ回路3の動作を制御するフ
ィルタ制御信号aを出力する。フィルタ制御信号発生回
路206はカウンタ202からのキャリーを用いて偶数
ライン目におけるディジタルフィルタ回路3の動作を制
御するフィルタ制御信号bを出力する。
202からのキャリーを各々1ピクセルクロックサイク
ルでディレイさせる。フィルタ制御信号発生回路205
はカウンタ202からのキャリーを用いて奇数ライン目
におけるディジタルフィルタ回路3の動作を制御するフ
ィルタ制御信号aを出力する。フィルタ制御信号発生回
路206はカウンタ202からのキャリーを用いて偶数
ライン目におけるディジタルフィルタ回路3の動作を制
御するフィルタ制御信号bを出力する。
【0036】ライン判定信号と、フィルタ制御信号a,
bとは各ライン及び各画素に対するフィルタリング係数
の制御信号としてディジタルフィルタ回路3に供給さ
れ、間引き制御信号は縮小処理を実現するための画素間
引きを行う際の制御信号として間引き制御回路5に供給
される。
bとは各ライン及び各画素に対するフィルタリング係数
の制御信号としてディジタルフィルタ回路3に供給さ
れ、間引き制御信号は縮小処理を実現するための画素間
引きを行う際の制御信号として間引き制御回路5に供給
される。
【0037】図3は図1のディジタルフィルタ回路3の
構成を示すブロック図である。図において、ディジタル
フィルタ回路3はラッチレジスタ301〜305と、乗
算器306〜319と、加算器320と、セレクタ32
1〜331と、ノット(NOT)ゲート回路332とか
ら構成されている。
構成を示すブロック図である。図において、ディジタル
フィルタ回路3はラッチレジスタ301〜305と、乗
算器306〜319と、加算器320と、セレクタ32
1〜331と、ノット(NOT)ゲート回路332とか
ら構成されている。
【0038】ラッチレジスタ301〜303は画像デー
タを各々1ピクセルクロックサイクル幅でディレイさ
せ、乗算器307〜313に夫々供給する。乗算器30
6は原画像データに対して係数K01で乗算を行い、そ
の乗算結果をセレクタ321に供給する。セレクタ32
1はライン判定信号のインバート信号をセレクト信号と
し、その出力を加算器320に供給する。
タを各々1ピクセルクロックサイクル幅でディレイさ
せ、乗算器307〜313に夫々供給する。乗算器30
6は原画像データに対して係数K01で乗算を行い、そ
の乗算結果をセレクタ321に供給する。セレクタ32
1はライン判定信号のインバート信号をセレクト信号と
し、その出力を加算器320に供給する。
【0039】乗算器307〜309はラッチレジスタ3
01によって原画像データに対して1ピクセルクロック
サイクル幅でディレイされた画像データに対し、係数K
02、係数K03、係数K04で夫々乗算を行い、乗算
器307,308はセレクタ322に、乗算器309は
セレクタ323に夫々乗算結果を供給する。セレクタ3
22はライン判定信号をセレクト信号とし、その出力を
セレクタ323に供給する。セレクタ323はセレクタ
331によって選択されるフィルタ制御信号aもしくは
フィルタ制御信号bをセレクト信号とし、その出力を加
算器320に供給する。
01によって原画像データに対して1ピクセルクロック
サイクル幅でディレイされた画像データに対し、係数K
02、係数K03、係数K04で夫々乗算を行い、乗算
器307,308はセレクタ322に、乗算器309は
セレクタ323に夫々乗算結果を供給する。セレクタ3
22はライン判定信号をセレクト信号とし、その出力を
セレクタ323に供給する。セレクタ323はセレクタ
331によって選択されるフィルタ制御信号aもしくは
フィルタ制御信号bをセレクト信号とし、その出力を加
算器320に供給する。
【0040】乗算器310〜312はラッチレジスタ3
02によって原画像データに対して2ピクセルクロック
サイクル幅でディレイされた画像データに対し、係数K
05、係数K06、係数K07で夫々乗算を行い、乗算
器310,311はセレクタ324に、乗算器312は
セレクタ325に夫々乗算結果を供給する。セレクタ3
24はライン判定信号のインバート信号をセレクト信号
とし、その出力をセレクタ325に供給する。セレクタ
325はセレクタ331によって選択されるフィルタ制
御信号aもしくはフィルタ制御信号bをセレクト信号と
し、その出力を加算器320に供給する。
02によって原画像データに対して2ピクセルクロック
サイクル幅でディレイされた画像データに対し、係数K
05、係数K06、係数K07で夫々乗算を行い、乗算
器310,311はセレクタ324に、乗算器312は
セレクタ325に夫々乗算結果を供給する。セレクタ3
24はライン判定信号のインバート信号をセレクト信号
とし、その出力をセレクタ325に供給する。セレクタ
325はセレクタ331によって選択されるフィルタ制
御信号aもしくはフィルタ制御信号bをセレクト信号と
し、その出力を加算器320に供給する。
【0041】乗算器313はラッチレジスタ303によ
って原画像データに対して3ピクセルクロックサイクル
幅でディレイされた画像データに対し、係数K08で乗
算を行い、その乗算結果をセレクタ326に供給する。
セレクタ326はライン判定信号をセレクト信号とし、
その出力を加算器320に供給する。
って原画像データに対して3ピクセルクロックサイクル
幅でディレイされた画像データに対し、係数K08で乗
算を行い、その乗算結果をセレクタ326に供給する。
セレクタ326はライン判定信号をセレクト信号とし、
その出力を加算器320に供給する。
【0042】ラッチレジスタ304,305はラインバ
ッファ4によって原画像データに対して1水平区間の時
間差を持たせた1ラインディレイ画像データを、各々1
ピクセルクロックサイクル幅でディレイさせ、乗算器3
14〜317に供給する。
ッファ4によって原画像データに対して1水平区間の時
間差を持たせた1ラインディレイ画像データを、各々1
ピクセルクロックサイクル幅でディレイさせ、乗算器3
14〜317に供給する。
【0043】乗算器314,316はラッチレジスタ3
04によって1ラインディレイ画像データに対して1ピ
クセルクロックサイクル幅でディレイされた画像データ
に対し、係数K09、係数K11で乗算を行い、乗算器
314はセレクタ327に、乗算器316はセレクタ3
28に夫々乗算結果を供給する。
04によって1ラインディレイ画像データに対して1ピ
クセルクロックサイクル幅でディレイされた画像データ
に対し、係数K09、係数K11で乗算を行い、乗算器
314はセレクタ327に、乗算器316はセレクタ3
28に夫々乗算結果を供給する。
【0044】乗算器315,317はラッチレジスタ3
05によって1ラインディレイ画像データに対して2ピ
クセルクロックサイクル幅でディレイされた画像データ
に対し、係数K10、係数K12で乗算を行い、乗算器
315はセレクタ327に、乗算器317はセレクタ3
28に夫々乗算結果を供給する。セレクタ327はライ
ン判定信号のインバート信号をセレクト信号とし、その
出力をセレクタ329に供給する。セレクタ328はラ
イン判定信号をセレクト信号とし、その出力をセレクタ
329に供給する。セレクタ329はセレクタ331に
よって選択されるフィルタ制御信号aもしくはフィルタ
制御信号bをセレクト信号とし、その出力を加算器32
0に供給する。
05によって1ラインディレイ画像データに対して2ピ
クセルクロックサイクル幅でディレイされた画像データ
に対し、係数K10、係数K12で乗算を行い、乗算器
315はセレクタ327に、乗算器317はセレクタ3
28に夫々乗算結果を供給する。セレクタ327はライ
ン判定信号のインバート信号をセレクト信号とし、その
出力をセレクタ329に供給する。セレクタ328はラ
イン判定信号をセレクト信号とし、その出力をセレクタ
329に供給する。セレクタ329はセレクタ331に
よって選択されるフィルタ制御信号aもしくはフィルタ
制御信号bをセレクト信号とし、その出力を加算器32
0に供給する。
【0045】加算器320は上述したセレクタ321〜
331各々からの出力を加算し、その加算結果を乗算器
318,319に夫々供給する。乗算器318,319
は加算器320からの加算結果に対して係数K13、係
数K14で乗算を行い、その乗算結果をセレクタ330
に供給する。セレクタ330はセレクタ331によって
選択されるフィルタ制御信号aもしくはフィルタ制御信
号bをセレクト信号とし、フィルタリング処理を施した
画像データを出力する。
331各々からの出力を加算し、その加算結果を乗算器
318,319に夫々供給する。乗算器318,319
は加算器320からの加算結果に対して係数K13、係
数K14で乗算を行い、その乗算結果をセレクタ330
に供給する。セレクタ330はセレクタ331によって
選択されるフィルタ制御信号aもしくはフィルタ制御信
号bをセレクト信号とし、フィルタリング処理を施した
画像データを出力する。
【0046】これら図1〜図3を参照して本発明の一実
施例による画像処理装置の動作について説明する。
施例による画像処理装置の動作について説明する。
【0047】通常、ディジタル画像データに対して水平
方向に縮小処理を行う場合、縮小処理後に生じる折り返
し歪み等を防止するため、ディジタル処理による低域フ
ィルタリング処理を行った後、画像メモリ6等を用いて
画像データの水平方向のライン内でデータ書込みの制御
を行い、縮小率に応じた画素データの間引き処理を行
う。本発明の一実施例では所望の水平方向の縮小率を原
画像に対して8分の7と仮定する。
方向に縮小処理を行う場合、縮小処理後に生じる折り返
し歪み等を防止するため、ディジタル処理による低域フ
ィルタリング処理を行った後、画像メモリ6等を用いて
画像データの水平方向のライン内でデータ書込みの制御
を行い、縮小率に応じた画素データの間引き処理を行
う。本発明の一実施例では所望の水平方向の縮小率を原
画像に対して8分の7と仮定する。
【0048】演算回路1は、例えばCPU(中央処理装
置)及びこのCPUの動作プログラムを内蔵したマイク
ロコンピュータや、このマイクロコンピュータを搭載し
たパーソナルコンピュータからなり、原画像データから
水平方向に対し、所望の画像サイズへの縮小率を得るた
めの整数値を演算する。
置)及びこのCPUの動作プログラムを内蔵したマイク
ロコンピュータや、このマイクロコンピュータを搭載し
たパーソナルコンピュータからなり、原画像データから
水平方向に対し、所望の画像サイズへの縮小率を得るた
めの整数値を演算する。
【0049】この整数値は、例えば原画像データの水平
方向の幅がA画素である時にB画素に縮小したい場合、 整数値=A/(A−B) という式によって得られる。ここで、原画像データの水
平方向の幅が640画素で、所望の縮小率の8分の7と
なる560画素に縮小を行いたい場合、上記の式を用い
ると整数値「8」が得られる。
方向の幅がA画素である時にB画素に縮小したい場合、 整数値=A/(A−B) という式によって得られる。ここで、原画像データの水
平方向の幅が640画素で、所望の縮小率の8分の7と
なる560画素に縮小を行いたい場合、上記の式を用い
ると整数値「8」が得られる。
【0050】縮小制御回路2は演算回路1で得られた整
数値「8」を用い、所望の水平方向の縮小率である8分
の7の画素数とするために、8画素に1度の割合で間引
き制御信号を生成する。
数値「8」を用い、所望の水平方向の縮小率である8分
の7の画素数とするために、8画素に1度の割合で間引
き制御信号を生成する。
【0051】縮小制御回路2はこの間引き制御信号を生
成すると同時に、水平同期区間が奇数ライン目であるか
偶数ライン目であるかを示すライン判定信号と、間引き
を行う付近の画素に対するフィルタリング係数が時間的
に隣接する水平方向のライン間で異なる値をとるように
制御するフィルタ制御信号a及びフィルタ制御信号bと
を生成する。
成すると同時に、水平同期区間が奇数ライン目であるか
偶数ライン目であるかを示すライン判定信号と、間引き
を行う付近の画素に対するフィルタリング係数が時間的
に隣接する水平方向のライン間で異なる値をとるように
制御するフィルタ制御信号a及びフィルタ制御信号bと
を生成する。
【0052】図4は図1の縮小制御回路2の動作を示す
タイミングチャートである。この図を参照すると、T0
1において、フリップフロップ201は画像信号の垂直
同期信号によってリセットされ、その後、水平同期信号
トリガとしてその値をトグルする。
タイミングチャートである。この図を参照すると、T0
1において、フリップフロップ201は画像信号の垂直
同期信号によってリセットされ、その後、水平同期信号
トリガとしてその値をトグルする。
【0053】また、T02において、カウンタ202は
演算回路1からの縮小比データを基にピクセルクロック
の8サイクルに1度のキャリー信号を発生している。こ
のキャリー信号がラッチレジスタ203,204によっ
て2ピクセルクロックサイクル幅でディレイされ、T0
4における間引き制御信号を生成する。このキャリー信
号によって、またT03からT05の幅を持つフィルタ
制御信号aと、T03からT06の幅を持つフィルタ制
御信号bとが発生される。
演算回路1からの縮小比データを基にピクセルクロック
の8サイクルに1度のキャリー信号を発生している。こ
のキャリー信号がラッチレジスタ203,204によっ
て2ピクセルクロックサイクル幅でディレイされ、T0
4における間引き制御信号を生成する。このキャリー信
号によって、またT03からT05の幅を持つフィルタ
制御信号aと、T03からT06の幅を持つフィルタ制
御信号bとが発生される。
【0054】ディジタルフィルタ回路3は縮小制御回路
2からのライン判定信号と、フィルタ制御信号a及びフ
ィルタ制御信号bを用いて、セレクタ321〜329
で、各々で異なる係数を持つ乗算器306〜317から
の乗算結果を選択し、加算器320によってその乗算結
果を加算する。
2からのライン判定信号と、フィルタ制御信号a及びフ
ィルタ制御信号bを用いて、セレクタ321〜329
で、各々で異なる係数を持つ乗算器306〜317から
の乗算結果を選択し、加算器320によってその乗算結
果を加算する。
【0055】また、加算器320によって加算された値
を、乗算器318,319によって夫々の係数で乗算
し、セレクタ330によってその乗算結果を選択し、こ
のディジタルフィルタ回路3からの出力となる画像デー
タを出力する。ここで、ライン判定信号と、フィルタ制
御信号a及びフィルタ制御信号bとを用いて各セレクタ
を制御することによって、水平同期区間が奇数ライン目
であるか偶数ライン目であるか、または間引き制御回路
5によって間引かれる画素の付近かそうでないかによっ
て、ディジタルフィルタリング処理におけるフィルタリ
ング係数の異なる出力画像データを得ることができる。
を、乗算器318,319によって夫々の係数で乗算
し、セレクタ330によってその乗算結果を選択し、こ
のディジタルフィルタ回路3からの出力となる画像デー
タを出力する。ここで、ライン判定信号と、フィルタ制
御信号a及びフィルタ制御信号bとを用いて各セレクタ
を制御することによって、水平同期区間が奇数ライン目
であるか偶数ライン目であるか、または間引き制御回路
5によって間引かれる画素の付近かそうでないかによっ
て、ディジタルフィルタリング処理におけるフィルタリ
ング係数の異なる出力画像データを得ることができる。
【0056】図5は図1のディジタルフィルタ回路3に
よってディジタルフィルタリング処理を行う際のフィル
タリング係数の制御イメージを示す図である。図5
(a)において、A,A’,B,Cはディジタルフィル
タ回路3から出力される画像データに対して、内部によ
って施されるフィルタリング処理の際のフィルタリング
係数の異なる画素を示す。また、図5(a)において、
斜線の画素は間引き制御回路5によって画像データを画
像メモリ6へ書込む際に間引かれる画素である。
よってディジタルフィルタリング処理を行う際のフィル
タリング係数の制御イメージを示す図である。図5
(a)において、A,A’,B,Cはディジタルフィル
タ回路3から出力される画像データに対して、内部によ
って施されるフィルタリング処理の際のフィルタリング
係数の異なる画素を示す。また、図5(a)において、
斜線の画素は間引き制御回路5によって画像データを画
像メモリ6へ書込む際に間引かれる画素である。
【0057】図5(b)は図5(a)におけるAの画素
のフィルタリング処理を行う際の付近の画素との関係を
示すイメージ図である。図5(c)は図5(a)におけ
るA’の画素のフィルタリング処理を行う際の付近の画
素との関係を示すイメージ図である。図5(d)は図5
(a)におけるBの画素のフィルタリング処理を行う際
の付近の画素との関係を示すイメージ図である。図5
(e)は図5(a)におけるCの画素のフィルタリング
処理を行う際の付近の画素との関係を示すイメージ図で
ある。
のフィルタリング処理を行う際の付近の画素との関係を
示すイメージ図である。図5(c)は図5(a)におけ
るA’の画素のフィルタリング処理を行う際の付近の画
素との関係を示すイメージ図である。図5(d)は図5
(a)におけるBの画素のフィルタリング処理を行う際
の付近の画素との関係を示すイメージ図である。図5
(e)は図5(a)におけるCの画素のフィルタリング
処理を行う際の付近の画素との関係を示すイメージ図で
ある。
【0058】図3に示すディジタルフィルタ回路3を用
いて画像データにディジタルフィルタリング処理を行っ
た場合、画素A,A’,B,C各々は、 Aの画素 D(X,Y)=(D(X,Y)*K3+D(X−1,
Y)*K1+D(X,Y−1)*K9+D(X+1,
Y)*K5)*K13; A’の画素 D(X,Y)=(D(X,Y)*K6十D(X.1,
Y)*K2+D(X,Y−1)*K10+D(X+1,
Y)*K8)*K13; Bの画素 D(X,Y)=(D(X,Y)*K4+D(X−1,
Y)*K1+D(X+1,Y−1)*K12+D(X+
1,Y)*K7+D(X+2,Y)*K8)*K14; Cの画素 D(X,Y)=(D(X,Y)*K7+D(X−2,
Y)*K1+D(X−1,Y−1)*K11+D(X−
1,Y)*K4+D(X+1,Y)*K8)*K14; という式からえられる。
いて画像データにディジタルフィルタリング処理を行っ
た場合、画素A,A’,B,C各々は、 Aの画素 D(X,Y)=(D(X,Y)*K3+D(X−1,
Y)*K1+D(X,Y−1)*K9+D(X+1,
Y)*K5)*K13; A’の画素 D(X,Y)=(D(X,Y)*K6十D(X.1,
Y)*K2+D(X,Y−1)*K10+D(X+1,
Y)*K8)*K13; Bの画素 D(X,Y)=(D(X,Y)*K4+D(X−1,
Y)*K1+D(X+1,Y−1)*K12+D(X+
1,Y)*K7+D(X+2,Y)*K8)*K14; Cの画素 D(X,Y)=(D(X,Y)*K7+D(X−2,
Y)*K1+D(X−1,Y−1)*K11+D(X−
1,Y)*K4+D(X+1,Y)*K8)*K14; という式からえられる。
【0059】このように、ディジタルフィルタ回路3で
は水平同期区間が奇数ライン目であるか、偶数ライン目
であるか、または間引き制御回路5で間引かれる画素の
付近かそうでないかによって、ディジタルフィルタリン
グ処理におけるフィルタリング係数の異なる出力画像デ
ータをライン判定信号と、フィルタ制御信号a及びフィ
ルタ制御信号bとを用いて算出して出力する。
は水平同期区間が奇数ライン目であるか、偶数ライン目
であるか、または間引き制御回路5で間引かれる画素の
付近かそうでないかによって、ディジタルフィルタリン
グ処理におけるフィルタリング係数の異なる出力画像デ
ータをライン判定信号と、フィルタ制御信号a及びフィ
ルタ制御信号bとを用いて算出して出力する。
【0060】間引き制御回路5はディジタルフィルタ回
路3の出力画像データを画像メモリ6へ書込む際に、縮
小制御回路2から供給される間引き制御信号を用いて、
間引く画素に対して画像メモリ6への非書込みと、非書
込み時の画像メモリ6へのアドレスのノンカウントとを
行う。これによって、画像メモリ6には演算回路1で設
定された所望の縮小率を得るための縮小比データに見合
った縮小率でディジタル的に処理された画像データが格
納される。
路3の出力画像データを画像メモリ6へ書込む際に、縮
小制御回路2から供給される間引き制御信号を用いて、
間引く画素に対して画像メモリ6への非書込みと、非書
込み時の画像メモリ6へのアドレスのノンカウントとを
行う。これによって、画像メモリ6には演算回路1で設
定された所望の縮小率を得るための縮小比データに見合
った縮小率でディジタル的に処理された画像データが格
納される。
【0061】本発明の一実施例では画像データに対して
水平方向に縮小処理を行った場合、縮小処理の際に行う
画素間引きによって生ずる折り返し歪みを防ぎ、また各
水平方向のライン間で同じ算出結果に基づく画素間引き
を行った際に、縮小率が低い場合に生じてしまう垂直方
向の縞を縮小制御回路2から供給されるライン判定信号
を基に隣接する水平方向のライン間で同じフィルタリン
グ係数とならないように制御し、夫々に異なる補間成分
を持たせることによって抑え、所望の画像サイズが原画
像に対して縮小率が低くても、垂直方向に縞の入ること
なく、縮小画像を得ることができる。
水平方向に縮小処理を行った場合、縮小処理の際に行う
画素間引きによって生ずる折り返し歪みを防ぎ、また各
水平方向のライン間で同じ算出結果に基づく画素間引き
を行った際に、縮小率が低い場合に生じてしまう垂直方
向の縞を縮小制御回路2から供給されるライン判定信号
を基に隣接する水平方向のライン間で同じフィルタリン
グ係数とならないように制御し、夫々に異なる補間成分
を持たせることによって抑え、所望の画像サイズが原画
像に対して縮小率が低くても、垂直方向に縞の入ること
なく、縮小画像を得ることができる。
【0062】図1を参照すると、例えば原画像データと
して水平同期区間内に640ピクセルの有効データを持
つ画像データを入力し、所望の縮小画像データ幅が56
0ピクセルの有効データを持つ画像データとしたい場
合、演算回路1によって得られる縮小比データとしての
整数値は「8」となる。これによって、縮小制御回路2
は入力される原画像データのうち8ピクセルに1ピクセ
ルの割合で画素の間引きを行う制御信号を出力する。
して水平同期区間内に640ピクセルの有効データを持
つ画像データを入力し、所望の縮小画像データ幅が56
0ピクセルの有効データを持つ画像データとしたい場
合、演算回路1によって得られる縮小比データとしての
整数値は「8」となる。これによって、縮小制御回路2
は入力される原画像データのうち8ピクセルに1ピクセ
ルの割合で画素の間引きを行う制御信号を出力する。
【0063】乗算器306〜319各々の持つ係数は夫
々K01=1、K02=1、K03=4、K04=2、
K05=1、K06=4、K07=2、K08=1、K
09=1、K10=1、K11=2、K12=2、K1
3=1/7、K14=1/8とする。ここで、セレクタ
321〜331を、縮小制御回路2からのライン判定信
号と、フィルタ制御信号a及びフィルタ制御信号bを用
いて制御した場合、図5に示すA,A’,B,Cの夫々
の画素に対する上述のディジタルフィルタリング処理の
際の式は、 Aの画素 D(X,Y)=(D(X,Y)*4+D(X−1,Y)
*1+D(X,Y−1)*1+D(X+1,Y)*1)
/7; A’の画素 D(X,Y)=(D(X,Y)*4+D(X−1,Y)
*1+D(X,Y−1)*1+D(X+1,Y)*1)
/7; Bの画素 D(X,Y)=(D(X,Y)*2+D(X−1,Y)
*1+D(X+1,Y−1)*2+D(X+1,Y)*
2+D(X+2,Y)*1)/8; Cの画素 D(X,Y)=(D(X,Y)*2+D(X−2,Y)
*1+D(X−1,Y−1)*2+D(X−1,Y)*
2+D(X+1,Y)*1)/8; となる。
々K01=1、K02=1、K03=4、K04=2、
K05=1、K06=4、K07=2、K08=1、K
09=1、K10=1、K11=2、K12=2、K1
3=1/7、K14=1/8とする。ここで、セレクタ
321〜331を、縮小制御回路2からのライン判定信
号と、フィルタ制御信号a及びフィルタ制御信号bを用
いて制御した場合、図5に示すA,A’,B,Cの夫々
の画素に対する上述のディジタルフィルタリング処理の
際の式は、 Aの画素 D(X,Y)=(D(X,Y)*4+D(X−1,Y)
*1+D(X,Y−1)*1+D(X+1,Y)*1)
/7; A’の画素 D(X,Y)=(D(X,Y)*4+D(X−1,Y)
*1+D(X,Y−1)*1+D(X+1,Y)*1)
/7; Bの画素 D(X,Y)=(D(X,Y)*2+D(X−1,Y)
*1+D(X+1,Y−1)*2+D(X+1,Y)*
2+D(X+2,Y)*1)/8; Cの画素 D(X,Y)=(D(X,Y)*2+D(X−2,Y)
*1+D(X−1,Y−1)*2+D(X−1,Y)*
2+D(X+1,Y)*1)/8; となる。
【0064】これによって、所望の水平同期区間の有効
データ幅が560ピクセルで、上記の式によって各々の
画素でフィルタリング係数の異なる出力画像データを得
ることができる。
データ幅が560ピクセルで、上記の式によって各々の
画素でフィルタリング係数の異なる出力画像データを得
ることができる。
【0065】図6は本発明の他の実施例による画像処理
装置の縮小制御回路の構成を示すブロック図である。図
において、本発明の他の実施例による画像処理装置の縮
小制御回路はデコーダ211とゲート回路212〜21
4とを設けた以外は図2に示す縮小制御回路2と同様の
構成となっており、同一構成要素には同一符号を付して
ある。また、同一構成要素の動作は縮小制御回路2と同
様なので、その動作説明については省略する。
装置の縮小制御回路の構成を示すブロック図である。図
において、本発明の他の実施例による画像処理装置の縮
小制御回路はデコーダ211とゲート回路212〜21
4とを設けた以外は図2に示す縮小制御回路2と同様の
構成となっており、同一構成要素には同一符号を付して
ある。また、同一構成要素の動作は縮小制御回路2と同
様なので、その動作説明については省略する。
【0066】デコーダ211はプログラムカウンタ20
2と平行して設けられ、ディジタルフィルタ回路3への
出力制御信号の最終出力段に対してゲート回路212〜
214を設けている。
2と平行して設けられ、ディジタルフィルタ回路3への
出力制御信号の最終出力段に対してゲート回路212〜
214を設けている。
【0067】図1に示す本発明の一実施例では所望の縮
小率に応じず、常に隣接する水平方向のライン間でのフ
ィルタリング処理におけるフィルタリング係数のズラし
を一定の値としているため、所望の縮小率が高い場合に
縮小処理後の画像に対して支障をきたす可能性があると
いう問題がある。
小率に応じず、常に隣接する水平方向のライン間でのフ
ィルタリング処理におけるフィルタリング係数のズラし
を一定の値としているため、所望の縮小率が高い場合に
縮小処理後の画像に対して支障をきたす可能性があると
いう問題がある。
【0068】そこで、本発明の他の実施例ではこれに対
応するため、デコーダ211を持つことによって縮小率
を監視し、縮小率がある任意の値よりも高くなった場合
(整数値が小さくなった場合)に、隣接する水平方向の
ライン間でのフィルタリング処理におけるフィルタリン
グ係数をズラす制御を停止し、所望の縮小率が高い場合
にも縮小処理後の画像に対して支障をきたすことなく、
縮小処理後の画像データを取り込むことができる。
応するため、デコーダ211を持つことによって縮小率
を監視し、縮小率がある任意の値よりも高くなった場合
(整数値が小さくなった場合)に、隣接する水平方向の
ライン間でのフィルタリング処理におけるフィルタリン
グ係数をズラす制御を停止し、所望の縮小率が高い場合
にも縮小処理後の画像に対して支障をきたすことなく、
縮小処理後の画像データを取り込むことができる。
【0069】次に、本発明の他の実施例の動作について
説明する。ここで、本発明の他の実施例の動作は本発明
の一実施例の動作とほぼ同様であるため、動作的に差分
のある縮小制御回路2の動作についてのみ説明する。
説明する。ここで、本発明の他の実施例の動作は本発明
の一実施例の動作とほぼ同様であるため、動作的に差分
のある縮小制御回路2の動作についてのみ説明する。
【0070】図2において、フリップフロップ201は
水平同期信号をトリガ入力信号とし、垂直同期信号をリ
セット信号とするトグルフリップフロップで、水平同期
区間が奇数ライン目であるか、偶数ライン目であるかを
示すライン判定信号を生成する。
水平同期信号をトリガ入力信号とし、垂直同期信号をリ
セット信号とするトグルフリップフロップで、水平同期
区間が奇数ライン目であるか、偶数ライン目であるかを
示すライン判定信号を生成する。
【0071】カウンタ202は原画像データから水平方
向に対して所望の画像サイズヘの縮小率を得るための整
数値を示す縮小比データを用い、画素間引きを行う際の
間引き制御信号となるキャリーを出力する。例えば、縮
小率が8分の7である場合、このキャリーはピクセルク
ロックの8サイクルに1度イネーブルとなる。
向に対して所望の画像サイズヘの縮小率を得るための整
数値を示す縮小比データを用い、画素間引きを行う際の
間引き制御信号となるキャリーを出力する。例えば、縮
小率が8分の7である場合、このキャリーはピクセルク
ロックの8サイクルに1度イネーブルとなる。
【0072】ラッチレジスタ203,204はカウンタ
202からのキャリーを各々1ピクセルクロックサイク
ルでディレイさせる。フィルタ制御信号発生回路205
はカウンタ202からのキャリーを用いて奇数ライン目
におけるディジタルフィルタ回路3の動作を制御するフ
ィルタ制御信号aを出力する。フィルタ制御信号発生回
路206はカウンタ202からのキャリーを用いて偶数
ライン目におけるディジタルフィルタ回路3の動作を制
御するフィルタ制御信号bを出力する。
202からのキャリーを各々1ピクセルクロックサイク
ルでディレイさせる。フィルタ制御信号発生回路205
はカウンタ202からのキャリーを用いて奇数ライン目
におけるディジタルフィルタ回路3の動作を制御するフ
ィルタ制御信号aを出力する。フィルタ制御信号発生回
路206はカウンタ202からのキャリーを用いて偶数
ライン目におけるディジタルフィルタ回路3の動作を制
御するフィルタ制御信号bを出力する。
【0073】フィルタ制御信号aとフィルタ制御信号b
とライン判定信号とは各ライン及び各画素に対するフィ
ルタリング係数の制御信号としてディジタルフィルタ回
路3に供給され、間引き制御信号は縮小処理を実現する
ための画素間引きを行う際の制御信号として間引き制御
回路5に供給される。
とライン判定信号とは各ライン及び各画素に対するフィ
ルタリング係数の制御信号としてディジタルフィルタ回
路3に供給され、間引き制御信号は縮小処理を実現する
ための画素間引きを行う際の制御信号として間引き制御
回路5に供給される。
【0074】デコーダ211は原画像データから水平方
向に対して所望の画像サイズへの縮小率を得るための整
数値を示す縮小比データをある任意の値によってデコー
ドし、その値よりも縮小率が大きいことを示す縮小比デ
ータが演算回路1から設定された場合に縮小率信号をイ
ネーブルとする。
向に対して所望の画像サイズへの縮小率を得るための整
数値を示す縮小比データをある任意の値によってデコー
ドし、その値よりも縮小率が大きいことを示す縮小比デ
ータが演算回路1から設定された場合に縮小率信号をイ
ネーブルとする。
【0075】この縮小率信号は縮小制御回路2からディ
ジタルフィルタ回路3に対する制御信号の最終段に設置
されるゲート回路212〜214に供給され、イネーブ
ルの状態の場合、これらの制御信号をマスクし、水平方
向の画像データライン間でのディジタルフィルタリング
処理の際のフィルタリング係数をズラす処理を停止す
る。
ジタルフィルタ回路3に対する制御信号の最終段に設置
されるゲート回路212〜214に供給され、イネーブ
ルの状態の場合、これらの制御信号をマスクし、水平方
向の画像データライン間でのディジタルフィルタリング
処理の際のフィルタリング係数をズラす処理を停止す
る。
【0076】以上の構成によって、本発明の他の実施例
では所望の縮小率が高い場合にも縮小処理後の画像に対
して支障をきたすことなく、縮小処理後の画像データを
取り込むことができる。
では所望の縮小率が高い場合にも縮小処理後の画像に対
して支障をきたすことなく、縮小処理後の画像データを
取り込むことができる。
【0077】また、本発明の一実施例及び他の実施例で
は原画像データから水平方向に対し、所望の画像サイズ
への縮小率を得るための整数値を設定する手段として、
例えばCPU及びこのCPUの動作プログラムを内蔵し
たマイクロコンピュータや、このマイクロコンピュータ
を搭載したパーソナルコンピュータから構成される演算
回路1を用いているが、予め演算された縮小率を得るた
めの整数値を、何らかの外部設定手段を用いて直接設定
できる構成を取る等の方法でも実現可能であり、上記の
説明に限定されるものではない。
は原画像データから水平方向に対し、所望の画像サイズ
への縮小率を得るための整数値を設定する手段として、
例えばCPU及びこのCPUの動作プログラムを内蔵し
たマイクロコンピュータや、このマイクロコンピュータ
を搭載したパーソナルコンピュータから構成される演算
回路1を用いているが、予め演算された縮小率を得るた
めの整数値を、何らかの外部設定手段を用いて直接設定
できる構成を取る等の方法でも実現可能であり、上記の
説明に限定されるものではない。
【0078】このように、画素間引きによる縮小処理に
おいて生ずる画像データの高周波成分を、予め前置ディ
ジタル低域フィルタを持つことで低減させることによっ
て、画像データに対して縮小処理を行った場合でも、折
り返し歪みの少ない出力画像データを得ることができ
る。
おいて生ずる画像データの高周波成分を、予め前置ディ
ジタル低域フィルタを持つことで低減させることによっ
て、画像データに対して縮小処理を行った場合でも、折
り返し歪みの少ない出力画像データを得ることができ
る。
【0079】また、画像信号の同期信号を用い、処理し
ている水平方向の画像データラインが奇数ライン目であ
るか偶数ライン目であるかを判定する信号と、縮小処理
において画素間引きを行う画素付近であるかそうでない
画素かを判定する信号とから、縮小処理において画素間
引きを行う画素付近であるかそうでない画素であるか
と、また処理している水平方向の画像データラインが奇
数ライン目であるか偶数ライン目であるかとによってデ
ィジタル低域フィルタリング処理を行う際のフィルタリ
ング係数を変化させることによって、水平方向の画像デ
ータラインにおいて同じ位置での画素間引きを行って縮
小処理を行う場合でも、垂直方向に縦縞が現れることの
ない画像データを得ることができる。
ている水平方向の画像データラインが奇数ライン目であ
るか偶数ライン目であるかを判定する信号と、縮小処理
において画素間引きを行う画素付近であるかそうでない
画素かを判定する信号とから、縮小処理において画素間
引きを行う画素付近であるかそうでない画素であるか
と、また処理している水平方向の画像データラインが奇
数ライン目であるか偶数ライン目であるかとによってデ
ィジタル低域フィルタリング処理を行う際のフィルタリ
ング係数を変化させることによって、水平方向の画像デ
ータラインにおいて同じ位置での画素間引きを行って縮
小処理を行う場合でも、垂直方向に縦縞が現れることの
ない画像データを得ることができる。
【0080】さらに、所望の縮小比が高い場合にそれを
判定し、判定結果によって縮小処理において画素間引き
を行う画素付近であるかそうでない画素であるかと、ま
た処理している水平方向の画像データラインが奇数ライ
ン目であるか偶数ライン目であるかによってディジタル
低域フィルタリング処理を行う際のフィルタリング係数
の制御を停止することによって、所望の縮小率が高い場
合に各々の画素間で行うディジタル低域フィルタリング
処理の際のフィルタリング係数の制御によって生ずる画
像のボヤケを低減させた画像データを得ることができ
る。
判定し、判定結果によって縮小処理において画素間引き
を行う画素付近であるかそうでない画素であるかと、ま
た処理している水平方向の画像データラインが奇数ライ
ン目であるか偶数ライン目であるかによってディジタル
低域フィルタリング処理を行う際のフィルタリング係数
の制御を停止することによって、所望の縮小率が高い場
合に各々の画素間で行うディジタル低域フィルタリング
処理の際のフィルタリング係数の制御によって生ずる画
像のボヤケを低減させた画像データを得ることができ
る。
【0081】
【発明の効果】以上説明したように本発明の画像処理装
置によれば、画像信号をディジタル画像データとして取
込んで水平方向に対してディジタル的に縮小処理及びフ
ィルタリング処理を行う画像処理装置において、縮小処
理を画素間引きによって行う縮小処理手段と、縮小処理
手段の前段に、フィルタリング処理を行う前置ディジタ
ルフィルタリング手段を設け、前置ディジタルフィルタ
リング手段において画素間引きを行う付近の画素とそう
でない画素とで異なる係数を用いた処理となるように制
御することによって、画像データに対して縮小処理を行
った場合でも折り返し歪みとなる成分が低減された出力
画像データを得ることができるという効果がある。
置によれば、画像信号をディジタル画像データとして取
込んで水平方向に対してディジタル的に縮小処理及びフ
ィルタリング処理を行う画像処理装置において、縮小処
理を画素間引きによって行う縮小処理手段と、縮小処理
手段の前段に、フィルタリング処理を行う前置ディジタ
ルフィルタリング手段を設け、前置ディジタルフィルタ
リング手段において画素間引きを行う付近の画素とそう
でない画素とで異なる係数を用いた処理となるように制
御することによって、画像データに対して縮小処理を行
った場合でも折り返し歪みとなる成分が低減された出力
画像データを得ることができるという効果がある。
【0082】また、本発明の他の画像処理装置によれ
ば、奇数ライン目か偶数ライン目かに応じて前置ディジ
タルフィルタリング手段における係数を異なる値となる
ように制御することによって、水平方向の画像ライン毎
で同一の位置に対する画素間引きを行う縮小処理を行っ
た場合でも出力される画像信号上に現れる縦縞の発生を
防ぐことができるという効果がある。
ば、奇数ライン目か偶数ライン目かに応じて前置ディジ
タルフィルタリング手段における係数を異なる値となる
ように制御することによって、水平方向の画像ライン毎
で同一の位置に対する画素間引きを行う縮小処理を行っ
た場合でも出力される画像信号上に現れる縦縞の発生を
防ぐことができるという効果がある。
【図1】本発明の一実施例による画像処理装置の構成を
示すブロック図である。
示すブロック図である。
【図2】図1の縮小制御回路の構成を示すブロック図で
ある。
ある。
【図3】図1のディジタルフィルタ回路の構成を示すブ
ロック図である。
ロック図である。
【図4】図1の縮小制御回路の動作を示すタイミングチ
ャートである。
ャートである。
【図5】(a)は図1のディジタルフィルタ回路によっ
てディジタルフィルタリング処理が行われる画像データ
を示す図、(b)は(a)におけるAの画素のフィルタ
リング処理を行う際の付近の画素との関係を示すイメー
ジ図、(c)は(a)におけるA’の画素のフィルタリ
ング処理を行う際の付近の画素との関係を示すイメージ
図、(d)は(a)におけるBの画素のフィルタリング
処理を行う際の付近の画素との関係を示すイメージ図、
(e)は(a)におけるCの画素のフィルタリング処理
を行う際の付近の画素との関係を示すイメージ図であ
る。
てディジタルフィルタリング処理が行われる画像データ
を示す図、(b)は(a)におけるAの画素のフィルタ
リング処理を行う際の付近の画素との関係を示すイメー
ジ図、(c)は(a)におけるA’の画素のフィルタリ
ング処理を行う際の付近の画素との関係を示すイメージ
図、(d)は(a)におけるBの画素のフィルタリング
処理を行う際の付近の画素との関係を示すイメージ図、
(e)は(a)におけるCの画素のフィルタリング処理
を行う際の付近の画素との関係を示すイメージ図であ
る。
【図6】本発明の他の実施例による画像処理装置の縮小
制御回路の構成を示すブロック図である。
制御回路の構成を示すブロック図である。
【図7】従来の画像処理装置の構成例を示すブロック図
である。
である。
【図8】従来の画像処理装置の他の構成例を示すブロッ
ク図である。
ク図である。
1 演算回路 2 縮小制御回路 3 ディジタルフィルタ回路 4 ラインバッファ 5 間引き制御回路 6 画像メモリ 202 カウンタ 203,204 ラッチレジスタ 205,206 フィルタ制御信号発生回路 211 デコーダ 212〜214 ゲート回路 301〜305 ラッチレジスタ 306〜319 乗算器 320 加算器 321〜331 セレクタ 332 ノットゲート回路
Claims (5)
- 【請求項1】 画像信号をディジタル画像データとして
取込んで水平方向に対してディジタル的に縮小処理及び
フィルタリング処理を行う画像処理装置であって、前記
縮小処理を画素間引きによって行う縮小処理手段と、前
記縮小処理手段の前段に設けられかつ前記フィルタリン
グ処理を行う前置ディジタルフィルタリング手段と、前
記前置ディジタルフィルタリング手段において画素間引
きを行う付近の画素とそうでない画素とで異なる係数を
用いた処理となるように制御する制御手段とを有するこ
とを特徴とする画像処理装置。 - 【請求項2】 前記画像信号に含まれる同期信号から処
理を行っている水平方向の画像ラインが奇数ライン目な
のか偶数ライン目なのかを判定するライン判定手段を含
むことを特徴とする請求項1記載の画像処理装置。 - 【請求項3】 前記ライン判定手段の判定結果が前記奇
数ライン目か前記偶数ライン目かに応じて前記前置ディ
ジタルフィルタリング手段における係数を異なる値とな
るように制御する手段を含むことを特徴とする請求項2
記載の画像処理装置。 - 【請求項4】 出力する画像データに対する前記前置デ
ィジタルフィルタリング手段の処理における係数を外部
からの制御に応じて変化させるようにしたことを特徴と
する請求項1から請求項3のいずれか記載の画像処理装
置。 - 【請求項5】 前記縮小処理手段における画像データの
縮小比が高い場合に前記前置ディジタルフィルタリング
手段の処理における係数の制御を停止させる手段を含む
ことを特徴とする請求項1から請求項4のいずれか記載
の画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10315722A JP2000149003A (ja) | 1998-11-06 | 1998-11-06 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10315722A JP2000149003A (ja) | 1998-11-06 | 1998-11-06 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000149003A true JP2000149003A (ja) | 2000-05-30 |
Family
ID=18068756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10315722A Withdrawn JP2000149003A (ja) | 1998-11-06 | 1998-11-06 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000149003A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013218602A (ja) * | 2012-04-11 | 2013-10-24 | Hitachi Information & Telecommunication Engineering Ltd | 画像処理装置 |
-
1998
- 1998-11-06 JP JP10315722A patent/JP2000149003A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013218602A (ja) * | 2012-04-11 | 2013-10-24 | Hitachi Information & Telecommunication Engineering Ltd | 画像処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4326760B2 (ja) | パノラマ/ウォータガラス機能実現のための映像処理装置およびその実現方法 | |
US20080043145A1 (en) | Image Processing Apparatus, Image Processing Method, and Image Display Apparatus | |
JP2001086522A (ja) | 画像処理装置 | |
KR940025337A (ko) | 영상신호처리장치 및 처리방법 | |
JPH10208030A (ja) | 画像処理装置および処理方法 | |
JP2000149003A (ja) | 画像処理装置 | |
JP2007189391A (ja) | 映像信号処理回路 | |
JP2820222B2 (ja) | 画像信号処理装置 | |
JPH0686316A (ja) | ビデオ特殊効果装置 | |
JP2781141B2 (ja) | 映像信号の輪郭補正方法及び装置 | |
JP2008083681A (ja) | パネルインターフェイス装置、画像処理用lsi、デジタルカメラおよびデジタル機器 | |
US7015975B2 (en) | Image processing device with a processing unit that processes image data in units of one scan line | |
JP4171211B2 (ja) | 映像信号表示処理装置 | |
JP3803231B2 (ja) | 階調補正装置 | |
JPH07184085A (ja) | 映像信号処理装置 | |
JP2001036812A (ja) | 画像処理装置および方法、並びに媒体 | |
JPH07134772A (ja) | 画像表示装置及び画像処理方法 | |
JP2002077724A (ja) | 画像の縮小表示方法及びその装置 | |
KR100656644B1 (ko) | 영상압축에서의 움직임 보상을 위한 화면간 보간장치 | |
JP3752874B2 (ja) | 画像縮小処理装置 | |
WO2004068411A1 (ja) | 平均値フィルタ装置およびフィルタリング方法 | |
JP2896013B2 (ja) | テレビジョン方式変換システムのデータ処理回路 | |
JPH0294965A (ja) | 輪郭補正方法及びディジタル輪郭補正回路 | |
JP2003204502A (ja) | 映像信号処理装置 | |
JPH0240688A (ja) | 実時間動画処理方式及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |