JP2000149003A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 画像データに対して縮小処理を行った場合で
も、折り返し歪みとなる成分の低減された出力画像デー
タが得られ、また水平方向の画像ライン毎で同一の位置
に対する画素間引きを行う縮小処理を行った場合でも出
力される画像信号上に縦縞の現れることのない画像処理
装置を提供する。 【解決手段】 縮小制御回路２は画像データの縮小を行
う際の画素間引きの制御及びディジタル低域フィルタリ
ング処理を行う際の制御を行う。ディジタルフィルタ回
路３は縮小制御回路２によって制御されることで、隣接
する水平方向の画像ライン間と、縮小処理における画素
間引きの行われる画素の付近に対して異なる値で２次元
のディジタルフィルタリング処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は画像処理装置に関
し、特に画像信号をディジタル画像データとして取込ん
で水平方向に対してディジタル的に縮小処理またはフィ
ルタリング処理を行う画像処理装置に関する。

【０００２】

【従来の技術】ディジタルデータとして取込まれた画像
信号の水平方向に縮小処理を行う場合、その縮小率に応
じて水平区間内の画素データに対して間引き処理が行わ
れている。

【０００３】従来、画像処理装置における縮小処理にお
いては、例えば、図７に示すような画素間引き処理回路
を用いて構成されている。この画像処理装置は所望の縮
小率を得るための整数値を演算する演算回路７１と、そ
の演算結果によってカウント数が設定されるプログラム
カウンタ７２と、プログラムカウンタ７２からのキャリ
ー出力を間引き信号として用いて画素データの間引き処
理を行う間引き回路７３と、処理された画像データを格
納する画像記憶回路７４とによって構成されている。

【０００４】この画像処理装置において、演算回路７１
は、例えばＣＰＵ及びこのＣＰＵの動作プログラムを内
蔵したマイクロコンピュータや、このマイクロコンピュ
ータを搭載したパーソナルコンピュータからなってい
る。

【０００５】演算回路７１は原画像データから所望の画
像サイズへの縮小率を得るための整数値を演算するもの
で、その演算結果はプログラムカウンタ７２にオフセッ
ト値として供給される。

【０００６】プログラムカウンタ７２は演算回路７１か
ら供給されたオフセット値から、画像データと同期のと
れたクロック信号によってカウントアップされ、縮小率
に応じた間引き信号となるキャリー出力を間引き回路７
３に供給する。

【０００７】間引き回路７３は画像データが所定のタイ
ミングで書込まれる従来公知の書込み自在な画像メモリ
（ＶＲＡＭ：Ｖｉｄｅｏ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）等である画像記憶回路７４に対して画
像データの書込みの制御を行う。

【０００８】この時、間引き回路７３から供給される間
引き信号がイネーブルの場合、そのタイミングで伝送さ
れる画像信号の画像記憶回路７４に対する書込みが抑止
され、次に伝送されてくる画像データを詰めて画像記憶
回路７４に書込むことによって、画像記憶回路７４上に
原画像に対して縮小処理の施された画像データが展開さ
れる。

【０００９】また、従来の画像処理装置における縮小処
理においては、画像記憶回路前段にディジタルフィルタ
回路を用いる例が知られている。この画像記憶回路前段
にディジタルフィルタ回路を用いる方法については、特
開平０４−０５７５７７号公報に開示されている。

【００１０】図８は上記の従来の画像処理装置の構成を
示すブロック図である。この画像処理装置は、図８に示
すように、Ａ／Ｄ変換回路８１と、ディジタルＬＰＦ８
２（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ：低域フィルタ）
と、内挿回路８３と、縮小回路８４と、画像メモリ８５
とから構成されている。

【００１１】上記の従来の画像処理装置の動作について
説明する。Ａ／Ｄ変換回路８１に入力されるアナログ画
像信号は一定周期Ｔのクロックでサンプリングされてデ
ィジタルデータに変換され、ディジタルに変換された画
像データが、後述する縮小処理の際に生じる折り返し歪
等の発生を避けるため、画像の水平方向及び垂直方向に
対してその高域成分を減衰させるため、ディジタルＬＰ
Ｆ８２に供給される。

【００１２】ディジタルＬＰＦ８２によって高域成分を
減衰された画像信号は内挿回路８３に供給され、Ａ／Ｄ
変換回路８１によってサンプリングした画像データを疑
似的に２倍にし、縮小回路８４に供給する。

【００１３】縮小回路８４では上記の従来装置とほぼ同
様の処理によって、画像メモリ８５に対して所望の縮小
率となる画像データを書込んでいる。

【００１４】

【発明が解決しようとする課題】上述した従来の画像処
理装置では、図７に示す画像処理装置の場合、縮小率に
応じた画素の間引きを行うと、原画像データと比較した
時に周波数成分の違いが生じており、周波数成分の高い
ところでは高域成分が低域成分に折り返すため、その縮
小処理によって画像データの周波数成分のうちの高域成
分が低域成分に折り返す水平方向の折り返し歪みが現れ
てしまう。

【００１５】また、図８に示す画像処理装置の場合、デ
ィジタルＬＰＦを挿入しているものの、縮小処理を行う
際の画素間引きの位置が隣接する水平方向の画像ライン
毎で同一であり、そのために生ずる間引かれた画素付近
の画素の固有の周波数成分の違いを考慮せず、全体的に
均一のディジタルフィルタリング処理を行っている。

【００１６】よって、この装置では縮小回路前段にディ
ジタルＬＰＦを挿入した形の構成となっており、原画像
データの高周波成分を減衰させているため、縮小処理後
での折り返し歪みの発生を低減することができるが、低
い縮小率で画素間引きを行った場合に垂直方向に縞が生
じてしまう。

【００１７】そこで、本発明の目的は上記の問題点を解
消し、画像データに対して縮小処理を行った場合でも折
り返し歪みとなる成分が低減された出力画像データを得
ることができる画像処理装置を提供することにある。

【００１８】また、本発明の他の目的は、水平方向の画
像ライン毎で同一の位置に対する画素間引きを行う縮小
処理を行った場合でも出力される画像信号上に現れる縦
縞の発生を防ぐことができる画像処理装置を提供するこ
とにある。

【００１９】

【課題を解決するための手段】本発明による画像処理装
置は、画像信号をディジタル画像データとして取込んで
水平方向に対してディジタル的に縮小処理及びフィルタ
リング処理を行う画像処理装置であって、前記縮小処理
を画素間引きによって行う縮小処理手段と、前記縮小処
理手段の前段に設けられかつ前記フィルタリング処理を
行う前置ディジタルフィルタリング手段と、前記前置デ
ィジタルフィルタリング手段において画素間引きを行う
付近の画素とそうでない画素とで異なる係数を用いた処
理となるように制御する制御手段とを備えている。

【００２０】本発明による他の画像処理装置は、上記の
構成の他に、前記画像信号に含まれる同期信号から処理
を行っている水平方向の画像ラインが奇数ライン目なの
か偶数ライン目なのかを判定するライン判定手段を具備
している。

【００２１】本発明の別の画像処理装置は、上記の構成
の他に、前記ライン判定手段の判定結果が前記奇数ライ
ン目か前記偶数ライン目かに応じて前記前置ディジタル
フィルタリング手段における係数を異なる値となるよう
に制御する手段を具備している。

【００２２】すなわち、本発明の画像処理装置は画素間
引きを行う画素付近の画素に対して隣接する水平方向の
画像ライン毎に、ディジタルフィルタリング処理を行う
際のフィルタリング係数を違えるように制御する。

【００２３】具体的には、所望の水平方向の縮小率を得
るための縮小比データを出力する手段と、画像データの
縮小を行う際の画素間引きの制御及びディジタルフィル
タリング処理を行う際の制御を行う手段と、外部からの
制御によって隣接する水平方向の画像ライン間と縮小処
理における画素間引きの行われる画素の付近とに対して
異なる値で２次元のディジタルフィルタリング処理を行
う手段と、画像データを１つの水平区間分保持する手段
と、外部からの制御によって画像データに対して画素間
引きを行う手段と、画像データを蓄積する手段とを有し
ている。

【００２４】また、所望される縮小率が高い場合には、
隣接する水平方向の画像ライン間と縮小処理における画
素間引きの行われる画素の付近とに対して異なる値で２
次元のディジタルフィルタリング処理を停止している。
具体的には、所望の縮小比を監視する手段と、所望の縮
小比が大きい場合にディジタルフィルタリング処理に対
する制御を停止する手段とを含んでいる。

【００２５】画素間引きによる縮小処理において生ずる
高周波成分を、予め前置ディジタル低域フィルタを持つ
ことで低減させているため、画像データに対して縮小処
理を行った場合でも、折り返し歪みの少ない出力画像デ
ータが得られる。

【００２６】画像信号の同期信号を用い、処理している
水平方向の画像データラインが奇数ライン目であるか偶
数ライン目であるかを判定する信号と、縮小処理におい
て画素間引きを行う画素付近の画素かそうでない画素か
を判定する信号とから、縮小処理において画素間引きを
行う画素付近の画素かそうでない画素かと、また処理し
ている水平方向の画像データラインが奇数ライン目であ
るか偶数ライン目であるかとによってディジタル低域フ
ィルタリング処理を行う際のフィルタリング係数を変化
させているため、水平方向の画像データラインにおいて
同じ位置での画素間引きを行って縮小処理を行う場合で
も、垂直方向に縦縞が現れることのない画像データが得
られる。

【００２７】所望の縮小比が高い場合に、それを判定
し、その判定結果によって縮小処理において画素間引き
を行う画素付近の画素かそうでない画素かと、また処理
している水平方向の画像データラインが奇数ライン目で
あるか偶数ライン目であるかとによってディジタル低域
フィルタリング処理を行う際のフィルタリング係数の制
御を停止するため、所望の縮小率が高い場合に、各々の
画素間で行うディジタル低域フィルタリング処理の際の
フィルタリング係数の制御によって生ずる画像のボヤケ
を低減させた画像データが得られる。

【００２８】

【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図１は本発明の一実施例による
画像処理装置の構成を示すブロック図である。図におい
て、本発明の一実施例による画像処理装置は演算回路１
と、縮小制御回路２と、ディジタルフィルタ回路３と、
ラインバッファ４と、間引き制御回路５と、画像メモリ
６とから構成されている。

【００２９】演算回路１は所望の水平方向の縮小率を得
るための縮小比データを出力する。縮小制御回路２は演
算回路１から出力される縮小比データから、画像データ
の縮小処理を行う際の画素間引きを制御する間引き制御
信号と、ディジタルフィルタ回路３内の動作を制御する
フィルタ制御信号ａ，ｂと、処理を行っている水平同期
区間が奇数ライン目であるか偶数ライン目であるかを示
すライン判定信号とを生成して出力する。

【００３０】ディジタルフィルタ回路３は画像データと
同期が取れ、さらに１画素データとパルス幅が同等なピ
クセルクロックと、縮小制御回路２から出力されるライ
ン判定信号と、フィルタ制御信号ａ，ｂとによってライ
ンバッファ４を用いて画像データに対して２次元的にデ
ィジタルＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ：低
域フィルタ）処理を行う。

【００３１】間引き制御回路５は縮小制御回路２から出
力される間引き制御信号を用い、画像メモリ６への書込
みを制御する。画像メモリ６は間引き制御回路５からの
書込み制御信号を用いてディジタルＬＰＦ処理後の画像
データを書込む。

【００３２】図２は図１の縮小制御回路２の構成を示す
ブロック図である。図において、縮小制御回路２はフリ
ップフロップ２０１と、カウンタ２０２と、ラッチレジ
スタ２０３，２０４と、フィルタ制御信号発生回路２０
５，２０６とから構成されている。

【００３３】フリップフロップ２０１は水平同期信号を
トリガ入力信号とし、垂直同期信号をリセット信号とす
るトグルフリップフロップで、水平同期区間が奇数ライ
ン目であるか、偶数ライン目であるかを示すライン判定
信号を生成する。

【００３４】カウンタ２０２は原画像データから水平方
向に対して所望の画像サイズへの縮小率を得るための整
数値を示す縮小比データを用い、画素間引きを行う際の
間引き制御信号となるキャリーを出力する。例えば、縮
小率が８分の７である場合、このキャリーはピクセルク
ロックの８サイクルに１度イネーブルとなる。

【００３５】ラッチレジスタ２０３，２０４はカウンタ
２０２からのキャリーを各々１ピクセルクロックサイク
ルでディレイさせる。フィルタ制御信号発生回路２０５
はカウンタ２０２からのキャリーを用いて奇数ライン目
におけるディジタルフィルタ回路３の動作を制御するフ
ィルタ制御信号ａを出力する。フィルタ制御信号発生回
路２０６はカウンタ２０２からのキャリーを用いて偶数
ライン目におけるディジタルフィルタ回路３の動作を制
御するフィルタ制御信号ｂを出力する。

【００３６】ライン判定信号と、フィルタ制御信号ａ，
ｂとは各ライン及び各画素に対するフィルタリング係数
の制御信号としてディジタルフィルタ回路３に供給さ
れ、間引き制御信号は縮小処理を実現するための画素間
引きを行う際の制御信号として間引き制御回路５に供給
される。

【００３７】図３は図１のディジタルフィルタ回路３の
構成を示すブロック図である。図において、ディジタル
フィルタ回路３はラッチレジスタ３０１〜３０５と、乗
算器３０６〜３１９と、加算器３２０と、セレクタ３２
１〜３３１と、ノット（ＮＯＴ）ゲート回路３３２とか
ら構成されている。

【００３８】ラッチレジスタ３０１〜３０３は画像デー
タを各々１ピクセルクロックサイクル幅でディレイさ
せ、乗算器３０７〜３１３に夫々供給する。乗算器３０
６は原画像データに対して係数Ｋ０１で乗算を行い、そ
の乗算結果をセレクタ３２１に供給する。セレクタ３２
１はライン判定信号のインバート信号をセレクト信号と
し、その出力を加算器３２０に供給する。

【００３９】乗算器３０７〜３０９はラッチレジスタ３
０１によって原画像データに対して１ピクセルクロック
サイクル幅でディレイされた画像データに対し、係数Ｋ
０２、係数Ｋ０３、係数Ｋ０４で夫々乗算を行い、乗算
器３０７，３０８はセレクタ３２２に、乗算器３０９は
セレクタ３２３に夫々乗算結果を供給する。セレクタ３
２２はライン判定信号をセレクト信号とし、その出力を
セレクタ３２３に供給する。セレクタ３２３はセレクタ
３３１によって選択されるフィルタ制御信号ａもしくは
フィルタ制御信号ｂをセレクト信号とし、その出力を加
算器３２０に供給する。

【００４０】乗算器３１０〜３１２はラッチレジスタ３
０２によって原画像データに対して２ピクセルクロック
サイクル幅でディレイされた画像データに対し、係数Ｋ
０５、係数Ｋ０６、係数Ｋ０７で夫々乗算を行い、乗算
器３１０，３１１はセレクタ３２４に、乗算器３１２は
セレクタ３２５に夫々乗算結果を供給する。セレクタ３
２４はライン判定信号のインバート信号をセレクト信号
とし、その出力をセレクタ３２５に供給する。セレクタ
３２５はセレクタ３３１によって選択されるフィルタ制
御信号ａもしくはフィルタ制御信号ｂをセレクト信号と
し、その出力を加算器３２０に供給する。

【００４１】乗算器３１３はラッチレジスタ３０３によ
って原画像データに対して３ピクセルクロックサイクル
幅でディレイされた画像データに対し、係数Ｋ０８で乗
算を行い、その乗算結果をセレクタ３２６に供給する。
セレクタ３２６はライン判定信号をセレクト信号とし、
その出力を加算器３２０に供給する。

【００４２】ラッチレジスタ３０４，３０５はラインバ
ッファ４によって原画像データに対して１水平区間の時
間差を持たせた１ラインディレイ画像データを、各々１
ピクセルクロックサイクル幅でディレイさせ、乗算器３
１４〜３１７に供給する。

【００４３】乗算器３１４，３１６はラッチレジスタ３
０４によって１ラインディレイ画像データに対して１ピ
クセルクロックサイクル幅でディレイされた画像データ
に対し、係数Ｋ０９、係数Ｋ１１で乗算を行い、乗算器
３１４はセレクタ３２７に、乗算器３１６はセレクタ３
２８に夫々乗算結果を供給する。

【００４４】乗算器３１５，３１７はラッチレジスタ３
０５によって１ラインディレイ画像データに対して２ピ
クセルクロックサイクル幅でディレイされた画像データ
に対し、係数Ｋ１０、係数Ｋ１２で乗算を行い、乗算器
３１５はセレクタ３２７に、乗算器３１７はセレクタ３
２８に夫々乗算結果を供給する。セレクタ３２７はライ
ン判定信号のインバート信号をセレクト信号とし、その
出力をセレクタ３２９に供給する。セレクタ３２８はラ
イン判定信号をセレクト信号とし、その出力をセレクタ
３２９に供給する。セレクタ３２９はセレクタ３３１に
よって選択されるフィルタ制御信号ａもしくはフィルタ
制御信号ｂをセレクト信号とし、その出力を加算器３２
０に供給する。

【００４５】加算器３２０は上述したセレクタ３２１〜
３３１各々からの出力を加算し、その加算結果を乗算器
３１８，３１９に夫々供給する。乗算器３１８，３１９
は加算器３２０からの加算結果に対して係数Ｋ１３、係
数Ｋ１４で乗算を行い、その乗算結果をセレクタ３３０
に供給する。セレクタ３３０はセレクタ３３１によって
選択されるフィルタ制御信号ａもしくはフィルタ制御信
号ｂをセレクト信号とし、フィルタリング処理を施した
画像データを出力する。

【００４６】これら図１〜図３を参照して本発明の一実
施例による画像処理装置の動作について説明する。

【００４７】通常、ディジタル画像データに対して水平
方向に縮小処理を行う場合、縮小処理後に生じる折り返
し歪み等を防止するため、ディジタル処理による低域フ
ィルタリング処理を行った後、画像メモリ６等を用いて
画像データの水平方向のライン内でデータ書込みの制御
を行い、縮小率に応じた画素データの間引き処理を行
う。本発明の一実施例では所望の水平方向の縮小率を原
画像に対して８分の７と仮定する。

【００４８】演算回路１は、例えばＣＰＵ（中央処理装
置）及びこのＣＰＵの動作プログラムを内蔵したマイク
ロコンピュータや、このマイクロコンピュータを搭載し
たパーソナルコンピュータからなり、原画像データから
水平方向に対し、所望の画像サイズへの縮小率を得るた
めの整数値を演算する。

【００４９】この整数値は、例えば原画像データの水平
方向の幅がＡ画素である時にＢ画素に縮小したい場合、 整数値＝Ａ／（Ａ−Ｂ） という式によって得られる。ここで、原画像データの水
平方向の幅が６４０画素で、所望の縮小率の８分の７と
なる５６０画素に縮小を行いたい場合、上記の式を用い
ると整数値「８」が得られる。

【００５０】縮小制御回路２は演算回路１で得られた整
数値「８」を用い、所望の水平方向の縮小率である８分
の７の画素数とするために、８画素に１度の割合で間引
き制御信号を生成する。

【００５１】縮小制御回路２はこの間引き制御信号を生
成すると同時に、水平同期区間が奇数ライン目であるか
偶数ライン目であるかを示すライン判定信号と、間引き
を行う付近の画素に対するフィルタリング係数が時間的
に隣接する水平方向のライン間で異なる値をとるように
制御するフィルタ制御信号ａ及びフィルタ制御信号ｂと
を生成する。

【００５２】図４は図１の縮小制御回路２の動作を示す
タイミングチャートである。この図を参照すると、Ｔ０
１において、フリップフロップ２０１は画像信号の垂直
同期信号によってリセットされ、その後、水平同期信号
トリガとしてその値をトグルする。

【００５３】また、Ｔ０２において、カウンタ２０２は
演算回路１からの縮小比データを基にピクセルクロック
の８サイクルに１度のキャリー信号を発生している。こ
のキャリー信号がラッチレジスタ２０３，２０４によっ
て２ピクセルクロックサイクル幅でディレイされ、Ｔ０
４における間引き制御信号を生成する。このキャリー信
号によって、またＴ０３からＴ０５の幅を持つフィルタ
制御信号ａと、Ｔ０３からＴ０６の幅を持つフィルタ制
御信号ｂとが発生される。

【００５４】ディジタルフィルタ回路３は縮小制御回路
２からのライン判定信号と、フィルタ制御信号ａ及びフ
ィルタ制御信号ｂを用いて、セレクタ３２１〜３２９
で、各々で異なる係数を持つ乗算器３０６〜３１７から
の乗算結果を選択し、加算器３２０によってその乗算結
果を加算する。

【００５５】また、加算器３２０によって加算された値
を、乗算器３１８，３１９によって夫々の係数で乗算
し、セレクタ３３０によってその乗算結果を選択し、こ
のディジタルフィルタ回路３からの出力となる画像デー
タを出力する。ここで、ライン判定信号と、フィルタ制
御信号ａ及びフィルタ制御信号ｂとを用いて各セレクタ
を制御することによって、水平同期区間が奇数ライン目
であるか偶数ライン目であるか、または間引き制御回路
５によって間引かれる画素の付近かそうでないかによっ
て、ディジタルフィルタリング処理におけるフィルタリ
ング係数の異なる出力画像データを得ることができる。

【００５６】図５は図１のディジタルフィルタ回路３に
よってディジタルフィルタリング処理を行う際のフィル
タリング係数の制御イメージを示す図である。図５
（ａ）において、Ａ，Ａ’，Ｂ，Ｃはディジタルフィル
タ回路３から出力される画像データに対して、内部によ
って施されるフィルタリング処理の際のフィルタリング
係数の異なる画素を示す。また、図５（ａ）において、
斜線の画素は間引き制御回路５によって画像データを画
像メモリ６へ書込む際に間引かれる画素である。

【００５７】図５（ｂ）は図５（ａ）におけるＡの画素
のフィルタリング処理を行う際の付近の画素との関係を
示すイメージ図である。図５（ｃ）は図５（ａ）におけ
るＡ’の画素のフィルタリング処理を行う際の付近の画
素との関係を示すイメージ図である。図５（ｄ）は図５
（ａ）におけるＢの画素のフィルタリング処理を行う際
の付近の画素との関係を示すイメージ図である。図５
（ｅ）は図５（ａ）におけるＣの画素のフィルタリング
処理を行う際の付近の画素との関係を示すイメージ図で
ある。

【００５８】図３に示すディジタルフィルタ回路３を用
いて画像データにディジタルフィルタリング処理を行っ
た場合、画素Ａ，Ａ’，Ｂ，Ｃ各々は、 Ａの画素 Ｄ（Ｘ，Ｙ）＝（Ｄ（Ｘ，Ｙ）＊Ｋ３＋Ｄ（Ｘ−１，
Ｙ）＊Ｋ１＋Ｄ（Ｘ，Ｙ−１）＊Ｋ９＋Ｄ（Ｘ＋１，
Ｙ）＊Ｋ５）＊Ｋ１３； Ａ’の画素 Ｄ（Ｘ，Ｙ）＝（Ｄ（Ｘ，Ｙ）＊Ｋ６十Ｄ（Ｘ．１，
Ｙ）＊Ｋ２＋Ｄ（Ｘ，Ｙ−１）＊Ｋ１０＋Ｄ（Ｘ＋１，
Ｙ）＊Ｋ８）＊Ｋ１３； Ｂの画素 Ｄ（Ｘ，Ｙ）＝（Ｄ（Ｘ，Ｙ）＊Ｋ４＋Ｄ（Ｘ−１，
Ｙ）＊Ｋ１＋Ｄ（Ｘ＋１，Ｙ−１）＊Ｋ１２＋Ｄ（Ｘ＋
１，Ｙ）＊Ｋ７＋Ｄ（Ｘ＋２，Ｙ）＊Ｋ８）＊Ｋ１４； Ｃの画素 Ｄ（Ｘ，Ｙ）＝（Ｄ（Ｘ，Ｙ）＊Ｋ７＋Ｄ（Ｘ−２，
Ｙ）＊Ｋ１＋Ｄ（Ｘ−１，Ｙ−１）＊Ｋ１１＋Ｄ（Ｘ−
１，Ｙ）＊Ｋ４＋Ｄ（Ｘ＋１，Ｙ）＊Ｋ８）＊Ｋ１４； という式からえられる。

【００５９】このように、ディジタルフィルタ回路３で
は水平同期区間が奇数ライン目であるか、偶数ライン目
であるか、または間引き制御回路５で間引かれる画素の
付近かそうでないかによって、ディジタルフィルタリン
グ処理におけるフィルタリング係数の異なる出力画像デ
ータをライン判定信号と、フィルタ制御信号ａ及びフィ
ルタ制御信号ｂとを用いて算出して出力する。

【００６０】間引き制御回路５はディジタルフィルタ回
路３の出力画像データを画像メモリ６へ書込む際に、縮
小制御回路２から供給される間引き制御信号を用いて、
間引く画素に対して画像メモリ６への非書込みと、非書
込み時の画像メモリ６へのアドレスのノンカウントとを
行う。これによって、画像メモリ６には演算回路１で設
定された所望の縮小率を得るための縮小比データに見合
った縮小率でディジタル的に処理された画像データが格
納される。

【００６１】本発明の一実施例では画像データに対して
水平方向に縮小処理を行った場合、縮小処理の際に行う
画素間引きによって生ずる折り返し歪みを防ぎ、また各
水平方向のライン間で同じ算出結果に基づく画素間引き
を行った際に、縮小率が低い場合に生じてしまう垂直方
向の縞を縮小制御回路２から供給されるライン判定信号
を基に隣接する水平方向のライン間で同じフィルタリン
グ係数とならないように制御し、夫々に異なる補間成分
を持たせることによって抑え、所望の画像サイズが原画
像に対して縮小率が低くても、垂直方向に縞の入ること
なく、縮小画像を得ることができる。

【００６２】図１を参照すると、例えば原画像データと
して水平同期区間内に６４０ピクセルの有効データを持
つ画像データを入力し、所望の縮小画像データ幅が５６
０ピクセルの有効データを持つ画像データとしたい場
合、演算回路１によって得られる縮小比データとしての
整数値は「８」となる。これによって、縮小制御回路２
は入力される原画像データのうち８ピクセルに１ピクセ
ルの割合で画素の間引きを行う制御信号を出力する。

【００６３】乗算器３０６〜３１９各々の持つ係数は夫
々Ｋ０１＝１、Ｋ０２＝１、Ｋ０３＝４、Ｋ０４＝２、
Ｋ０５＝１、Ｋ０６＝４、Ｋ０７＝２、Ｋ０８＝１、Ｋ
０９＝１、Ｋ１０＝１、Ｋ１１＝２、Ｋ１２＝２、Ｋ１
３＝１／７、Ｋ１４＝１／８とする。ここで、セレクタ
３２１〜３３１を、縮小制御回路２からのライン判定信
号と、フィルタ制御信号ａ及びフィルタ制御信号ｂを用
いて制御した場合、図５に示すＡ，Ａ’，Ｂ，Ｃの夫々
の画素に対する上述のディジタルフィルタリング処理の
際の式は、 Ａの画素 Ｄ（Ｘ，Ｙ）＝（Ｄ（Ｘ，Ｙ）＊４＋Ｄ（Ｘ−１，Ｙ）
＊１＋Ｄ（Ｘ，Ｙ−１）＊１＋Ｄ（Ｘ＋１，Ｙ）＊１）
／７； Ａ’の画素 Ｄ（Ｘ，Ｙ）＝（Ｄ（Ｘ，Ｙ）＊４＋Ｄ（Ｘ−１，Ｙ）
＊１＋Ｄ（Ｘ，Ｙ−１）＊１＋Ｄ（Ｘ＋１，Ｙ）＊１）
／７； Ｂの画素 Ｄ（Ｘ，Ｙ）＝（Ｄ（Ｘ，Ｙ）＊２＋Ｄ（Ｘ−１，Ｙ）
＊１＋Ｄ（Ｘ＋１，Ｙ−１）＊２＋Ｄ（Ｘ＋１，Ｙ）＊
２＋Ｄ（Ｘ＋２，Ｙ）＊１）／８； Ｃの画素 Ｄ（Ｘ，Ｙ）＝（Ｄ（Ｘ，Ｙ）＊２＋Ｄ（Ｘ−２，Ｙ）
＊１＋Ｄ（Ｘ−１，Ｙ−１）＊２＋Ｄ（Ｘ−１，Ｙ）＊
２＋Ｄ（Ｘ＋１，Ｙ）＊１）／８； となる。

【００６４】これによって、所望の水平同期区間の有効
データ幅が５６０ピクセルで、上記の式によって各々の
画素でフィルタリング係数の異なる出力画像データを得
ることができる。

【００６５】図６は本発明の他の実施例による画像処理
装置の縮小制御回路の構成を示すブロック図である。図
において、本発明の他の実施例による画像処理装置の縮
小制御回路はデコーダ２１１とゲート回路２１２〜２１
４とを設けた以外は図２に示す縮小制御回路２と同様の
構成となっており、同一構成要素には同一符号を付して
ある。また、同一構成要素の動作は縮小制御回路２と同
様なので、その動作説明については省略する。

【００６６】デコーダ２１１はプログラムカウンタ２０
２と平行して設けられ、ディジタルフィルタ回路３への
出力制御信号の最終出力段に対してゲート回路２１２〜
２１４を設けている。

【００６７】図１に示す本発明の一実施例では所望の縮
小率に応じず、常に隣接する水平方向のライン間でのフ
ィルタリング処理におけるフィルタリング係数のズラし
を一定の値としているため、所望の縮小率が高い場合に
縮小処理後の画像に対して支障をきたす可能性があると
いう問題がある。

【００６８】そこで、本発明の他の実施例ではこれに対
応するため、デコーダ２１１を持つことによって縮小率
を監視し、縮小率がある任意の値よりも高くなった場合
（整数値が小さくなった場合）に、隣接する水平方向の
ライン間でのフィルタリング処理におけるフィルタリン
グ係数をズラす制御を停止し、所望の縮小率が高い場合
にも縮小処理後の画像に対して支障をきたすことなく、
縮小処理後の画像データを取り込むことができる。

【００６９】次に、本発明の他の実施例の動作について
説明する。ここで、本発明の他の実施例の動作は本発明
の一実施例の動作とほぼ同様であるため、動作的に差分
のある縮小制御回路２の動作についてのみ説明する。

【００７０】図２において、フリップフロップ２０１は
水平同期信号をトリガ入力信号とし、垂直同期信号をリ
セット信号とするトグルフリップフロップで、水平同期
区間が奇数ライン目であるか、偶数ライン目であるかを
示すライン判定信号を生成する。

【００７１】カウンタ２０２は原画像データから水平方
向に対して所望の画像サイズヘの縮小率を得るための整
数値を示す縮小比データを用い、画素間引きを行う際の
間引き制御信号となるキャリーを出力する。例えば、縮
小率が８分の７である場合、このキャリーはピクセルク
ロックの８サイクルに１度イネーブルとなる。

【００７２】ラッチレジスタ２０３，２０４はカウンタ
２０２からのキャリーを各々１ピクセルクロックサイク
ルでディレイさせる。フィルタ制御信号発生回路２０５
はカウンタ２０２からのキャリーを用いて奇数ライン目
におけるディジタルフィルタ回路３の動作を制御するフ
ィルタ制御信号ａを出力する。フィルタ制御信号発生回
路２０６はカウンタ２０２からのキャリーを用いて偶数
ライン目におけるディジタルフィルタ回路３の動作を制
御するフィルタ制御信号ｂを出力する。

【００７３】フィルタ制御信号ａとフィルタ制御信号ｂ
とライン判定信号とは各ライン及び各画素に対するフィ
ルタリング係数の制御信号としてディジタルフィルタ回
路３に供給され、間引き制御信号は縮小処理を実現する
ための画素間引きを行う際の制御信号として間引き制御
回路５に供給される。

【００７４】デコーダ２１１は原画像データから水平方
向に対して所望の画像サイズへの縮小率を得るための整
数値を示す縮小比データをある任意の値によってデコー
ドし、その値よりも縮小率が大きいことを示す縮小比デ
ータが演算回路１から設定された場合に縮小率信号をイ
ネーブルとする。

【００７５】この縮小率信号は縮小制御回路２からディ
ジタルフィルタ回路３に対する制御信号の最終段に設置
されるゲート回路２１２〜２１４に供給され、イネーブ
ルの状態の場合、これらの制御信号をマスクし、水平方
向の画像データライン間でのディジタルフィルタリング
処理の際のフィルタリング係数をズラす処理を停止す
る。

【００７６】以上の構成によって、本発明の他の実施例
では所望の縮小率が高い場合にも縮小処理後の画像に対
して支障をきたすことなく、縮小処理後の画像データを
取り込むことができる。

【００７７】また、本発明の一実施例及び他の実施例で
は原画像データから水平方向に対し、所望の画像サイズ
への縮小率を得るための整数値を設定する手段として、
例えばＣＰＵ及びこのＣＰＵの動作プログラムを内蔵し
たマイクロコンピュータや、このマイクロコンピュータ
を搭載したパーソナルコンピュータから構成される演算
回路１を用いているが、予め演算された縮小率を得るた
めの整数値を、何らかの外部設定手段を用いて直接設定
できる構成を取る等の方法でも実現可能であり、上記の
説明に限定されるものではない。

【００７８】このように、画素間引きによる縮小処理に
おいて生ずる画像データの高周波成分を、予め前置ディ
ジタル低域フィルタを持つことで低減させることによっ
て、画像データに対して縮小処理を行った場合でも、折
り返し歪みの少ない出力画像データを得ることができ
る。

【００７９】また、画像信号の同期信号を用い、処理し
ている水平方向の画像データラインが奇数ライン目であ
るか偶数ライン目であるかを判定する信号と、縮小処理
において画素間引きを行う画素付近であるかそうでない
画素かを判定する信号とから、縮小処理において画素間
引きを行う画素付近であるかそうでない画素であるか
と、また処理している水平方向の画像データラインが奇
数ライン目であるか偶数ライン目であるかとによってデ
ィジタル低域フィルタリング処理を行う際のフィルタリ
ング係数を変化させることによって、水平方向の画像デ
ータラインにおいて同じ位置での画素間引きを行って縮
小処理を行う場合でも、垂直方向に縦縞が現れることの
ない画像データを得ることができる。

【００８０】さらに、所望の縮小比が高い場合にそれを
判定し、判定結果によって縮小処理において画素間引き
を行う画素付近であるかそうでない画素であるかと、ま
た処理している水平方向の画像データラインが奇数ライ
ン目であるか偶数ライン目であるかによってディジタル
低域フィルタリング処理を行う際のフィルタリング係数
の制御を停止することによって、所望の縮小率が高い場
合に各々の画素間で行うディジタル低域フィルタリング
処理の際のフィルタリング係数の制御によって生ずる画
像のボヤケを低減させた画像データを得ることができ
る。

【００８１】

【発明の効果】以上説明したように本発明の画像処理装
置によれば、画像信号をディジタル画像データとして取
込んで水平方向に対してディジタル的に縮小処理及びフ
ィルタリング処理を行う画像処理装置において、縮小処
理を画素間引きによって行う縮小処理手段と、縮小処理
手段の前段に、フィルタリング処理を行う前置ディジタ
ルフィルタリング手段を設け、前置ディジタルフィルタ
リング手段において画素間引きを行う付近の画素とそう
でない画素とで異なる係数を用いた処理となるように制
御することによって、画像データに対して縮小処理を行
った場合でも折り返し歪みとなる成分が低減された出力
画像データを得ることができるという効果がある。

【００８２】また、本発明の他の画像処理装置によれ
ば、奇数ライン目か偶数ライン目かに応じて前置ディジ
タルフィルタリング手段における係数を異なる値となる
ように制御することによって、水平方向の画像ライン毎
で同一の位置に対する画素間引きを行う縮小処理を行っ
た場合でも出力される画像信号上に現れる縦縞の発生を
防ぐことができるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例による画像処理装置の構成を
示すブロック図である。

【図２】図１の縮小制御回路の構成を示すブロック図で
ある。

【図３】図１のディジタルフィルタ回路の構成を示すブ
ロック図である。

【図４】図１の縮小制御回路の動作を示すタイミングチ
ャートである。

【図５】（ａ）は図１のディジタルフィルタ回路によっ
てディジタルフィルタリング処理が行われる画像データ
を示す図、（ｂ）は（ａ）におけるＡの画素のフィルタ
リング処理を行う際の付近の画素との関係を示すイメー
ジ図、（ｃ）は（ａ）におけるＡ’の画素のフィルタリ
ング処理を行う際の付近の画素との関係を示すイメージ
図、（ｄ）は（ａ）におけるＢの画素のフィルタリング
処理を行う際の付近の画素との関係を示すイメージ図、
（ｅ）は（ａ）におけるＣの画素のフィルタリング処理
を行う際の付近の画素との関係を示すイメージ図であ
る。

【図６】本発明の他の実施例による画像処理装置の縮小
制御回路の構成を示すブロック図である。

【図７】従来の画像処理装置の構成例を示すブロック図
である。

【図８】従来の画像処理装置の他の構成例を示すブロッ
ク図である。

【符号の説明】

１ 演算回路 ２ 縮小制御回路 ３ ディジタルフィルタ回路 ４ ラインバッファ ５ 間引き制御回路 ６ 画像メモリ ２０２ カウンタ ２０３，２０４ ラッチレジスタ ２０５，２０６ フィルタ制御信号発生回路 ２１１ デコーダ ２１２〜２１４ ゲート回路 ３０１〜３０５ ラッチレジスタ ３０６〜３１９ 乗算器 ３２０ 加算器 ３２１〜３３１ セレクタ ３３２ ノットゲート回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 画像信号をディジタル画像データとして
   取込んで水平方向に対してディジタル的に縮小処理及び
   フィルタリング処理を行う画像処理装置であって、前記
   縮小処理を画素間引きによって行う縮小処理手段と、前
   記縮小処理手段の前段に設けられかつ前記フィルタリン
   グ処理を行う前置ディジタルフィルタリング手段と、前
   記前置ディジタルフィルタリング手段において画素間引
   きを行う付近の画素とそうでない画素とで異なる係数を
   用いた処理となるように制御する制御手段とを有するこ
   とを特徴とする画像処理装置。
2. 【請求項２】 前記画像信号に含まれる同期信号から処
   理を行っている水平方向の画像ラインが奇数ライン目な
   のか偶数ライン目なのかを判定するライン判定手段を含
   むことを特徴とする請求項１記載の画像処理装置。
3. 【請求項３】 前記ライン判定手段の判定結果が前記奇
   数ライン目か前記偶数ライン目かに応じて前記前置ディ
   ジタルフィルタリング手段における係数を異なる値とな
   るように制御する手段を含むことを特徴とする請求項２
   記載の画像処理装置。
4. 【請求項４】 出力する画像データに対する前記前置デ
   ィジタルフィルタリング手段の処理における係数を外部
   からの制御に応じて変化させるようにしたことを特徴と
   する請求項１から請求項３のいずれか記載の画像処理装
   置。
5. 【請求項５】 前記縮小処理手段における画像データの
   縮小比が高い場合に前記前置ディジタルフィルタリング
   手段の処理における係数の制御を停止させる手段を含む
   ことを特徴とする請求項１から請求項４のいずれか記載
   の画像処理装置。