JP2000148543A - マイクロコンピュータによるフラッシュｅｅｐｒｏｍの書き込み制御方法及び装置 - Google Patents
マイクロコンピュータによるフラッシュｅｅｐｒｏｍの書き込み制御方法及び装置Info
- Publication number
- JP2000148543A JP2000148543A JP10323038A JP32303898A JP2000148543A JP 2000148543 A JP2000148543 A JP 2000148543A JP 10323038 A JP10323038 A JP 10323038A JP 32303898 A JP32303898 A JP 32303898A JP 2000148543 A JP2000148543 A JP 2000148543A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- monitoring circuit
- signal
- flash eeprom
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】制御プログラム等各種プログラムやデータを格
納するフラッシュＥＥＰＲＯＭと、プログラムの暴走や
誤動作を監視する監視回路と、マイクロコンピュータ
と、を備え、マイクロコンピュータの動作を介しフラッ
シュＥＥＰＲＯＭの内容を書き換える動作であるセルフ
・プログラミングを行う際に、監視回路により、マイク
ロコンピュータの動作を停止もしくは初期化（再起
動）、その他特殊動作を行わせることなく、セルフ・プ
ログラミングを実行可能とする方法及び装置を提供。 【解決手段】マイクロコンピュータの動作を介してフラ
ッシュＥＥＰＲＯＭの内容を書き換える動作（セルフ・
プログラミング）を実行する際に、監視回路は、外部か
ら入力されるフラッシュＥＥＰＲＯＭへの書き込み許可
信号と、マイクロコンピュータから出力される監視回路
動作制御信号により、異常検出信号の出力／抑止を制御
する。
納するフラッシュＥＥＰＲＯＭと、プログラムの暴走や
誤動作を監視する監視回路と、マイクロコンピュータ
と、を備え、マイクロコンピュータの動作を介しフラッ
シュＥＥＰＲＯＭの内容を書き換える動作であるセルフ
・プログラミングを行う際に、監視回路により、マイク
ロコンピュータの動作を停止もしくは初期化（再起
動）、その他特殊動作を行わせることなく、セルフ・プ
ログラミングを実行可能とする方法及び装置を提供。 【解決手段】マイクロコンピュータの動作を介してフラ
ッシュＥＥＰＲＯＭの内容を書き換える動作（セルフ・
プログラミング）を実行する際に、監視回路は、外部か
ら入力されるフラッシュＥＥＰＲＯＭへの書き込み許可
信号と、マイクロコンピュータから出力される監視回路
動作制御信号により、異常検出信号の出力／抑止を制御
する。
Description
【０００１】
【発明の属する技術分野】本発明は、フラッシュＥＥＰ
ＲＯＭの書き込み制御方法及び装置に関し、特に、マイ
クロコンピュータによるフラッシュＥＥＰＲＯＭの書き
込み制御方法及び装置に関する。
ＲＯＭの書き込み制御方法及び装置に関し、特に、マイ
クロコンピュータによるフラッシュＥＥＰＲＯＭの書き
込み制御方法及び装置に関する。
【０００２】
【従来の技術】プログラム・コードやデータが書き込ま
れたフラッシュ型ＥＥＰＲＯＭ（Electrically Erasab
le and Programable Read Only Memory；一括消去
型の電気的に消去及び書換可能な読出し専用メモリ）
と、マイクロコンピュータでのプログラムの暴走や誤動
作を監視する監視回路と、を内蔵するマイクロコンピュ
ータにおいて、監視回路は、フラッシュＥＥＰＲＯＭに
書き込まれているプログラムをＲＡＭにロードして実行
するマイクロコンピュータよって制御される構成とされ
ており、マイクロコンピュータにおけるプログラムの暴
走や誤動作を検知している。
れたフラッシュ型ＥＥＰＲＯＭ（Electrically Erasab
le and Programable Read Only Memory；一括消去
型の電気的に消去及び書換可能な読出し専用メモリ）
と、マイクロコンピュータでのプログラムの暴走や誤動
作を監視する監視回路と、を内蔵するマイクロコンピュ
ータにおいて、監視回路は、フラッシュＥＥＰＲＯＭに
書き込まれているプログラムをＲＡＭにロードして実行
するマイクロコンピュータよって制御される構成とされ
ており、マイクロコンピュータにおけるプログラムの暴
走や誤動作を検知している。
【０００３】この種のマイクロコンピュータにおいて、
マイクロコンピュータが自らフラッシュＥＥＰＲＯＭの
内容を書き換える動作（「セルフ・プログラミング」と
いう）を実行するものがあり、この場合、以下の理由
で、監視回路の動作を制御する必要がある。
マイクロコンピュータが自らフラッシュＥＥＰＲＯＭの
内容を書き換える動作（「セルフ・プログラミング」と
いう）を実行するものがあり、この場合、以下の理由
で、監視回路の動作を制御する必要がある。
【０００４】通常動作時、マイクロコンピュータは、監
視回路に対して定期的にモニタ信号等を出力し、監視回
路は、マイクロコンピュータからモニタ信号を一定期間
以上受けない場合、異常検知信号をマイクロコンピュー
タに出力することで、マイクロコンピュータに割込みを
かけるかリセット信号を出力し、マイクロコンピュータ
の初期化等の処理を行う構成とされている。しかしなが
ら、上記セルフ・プログラミング実行時、マイクロコン
ピュータは、既にフラッシュＥＥＰＲＯＭに格納されて
いるプログラムとは異なる動作を行うため、監視回路に
は定期的にモニタ信号が入力されず、監視回路では、マ
イクロコンピュータが、フラッシュＥＥＰＲＯＭの内容
を書き換える動作を実行している状態を、プログラムの
暴走もしくは誤動作であるものと検知してしまい、この
ため、監視回路からの異常検出信号により、マイクロコ
ンピュータの動作を初期化（リセットによる再起動）、
もしくは他の特別な動作を行うことになり、セルフプロ
グラミングが実行できないことになる。
視回路に対して定期的にモニタ信号等を出力し、監視回
路は、マイクロコンピュータからモニタ信号を一定期間
以上受けない場合、異常検知信号をマイクロコンピュー
タに出力することで、マイクロコンピュータに割込みを
かけるかリセット信号を出力し、マイクロコンピュータ
の初期化等の処理を行う構成とされている。しかしなが
ら、上記セルフ・プログラミング実行時、マイクロコン
ピュータは、既にフラッシュＥＥＰＲＯＭに格納されて
いるプログラムとは異なる動作を行うため、監視回路に
は定期的にモニタ信号が入力されず、監視回路では、マ
イクロコンピュータが、フラッシュＥＥＰＲＯＭの内容
を書き換える動作を実行している状態を、プログラムの
暴走もしくは誤動作であるものと検知してしまい、この
ため、監視回路からの異常検出信号により、マイクロコ
ンピュータの動作を初期化（リセットによる再起動）、
もしくは他の特別な動作を行うことになり、セルフプロ
グラミングが実行できないことになる。
【０００５】このため、プログラムの暴走もしくは誤動
作を監視する監視回路を有するマイクロコンピュータに
おいては、セルフ・プログラミングの際には、監視回路
で、マイクロコンピュータの動作を初期化（再起動）も
しくは他の特殊な動作を行わないようにするための工夫
が必要とされている。
作を監視する監視回路を有するマイクロコンピュータに
おいては、セルフ・プログラミングの際には、監視回路
で、マイクロコンピュータの動作を初期化（再起動）も
しくは他の特殊な動作を行わないようにするための工夫
が必要とされている。
【０００６】このように、マイクロコンピュータがセル
フ・プログラミングを実行する以外の正常動作を行って
いる際に監視回路に対して出力されるモニタ信号が、マ
イクロコンピュータがセルフ・プログラミングを行う際
には、停止するため、従来より、その代替として、外部
機器から、擬似的なモニタ信号を監視回路へ入力させる
ことにより、監視回路から異常検出信号を発生させない
ように制御する構成が採られている。
フ・プログラミングを実行する以外の正常動作を行って
いる際に監視回路に対して出力されるモニタ信号が、マ
イクロコンピュータがセルフ・プログラミングを行う際
には、停止するため、従来より、その代替として、外部
機器から、擬似的なモニタ信号を監視回路へ入力させる
ことにより、監視回路から異常検出信号を発生させない
ように制御する構成が採られている。
【０００７】この種の制御を行うものとして、例えば特
開平７−２７１６３４号公報には、制御プログラムを実
行するマイクロコンピュータと、前記プログラムの暴走
監視用信号を監視し、プログラム暴走時に、マイクロコ
ンピュータにリセット信号を付与するリセット回路と、
前記マイクロコンピュータが実行する制御プログラムを
含む各種データ及びこれらのプログラムやデータを書き
換えるためのプログラムが記憶されたフラッシュＥＥＰ
ＲＯＭと、フラッシュＥＥＰＲＯＭに新たなデータを書
き込むための書換装置を備え、書換装置によるフラッシ
ュＥＥＰＲＯＭへの新たなデータ及びプログラムの書換
中は、マイクロコンピュータの暴走監視信号を、外部か
らリセット回路へ付与する信号入力回路を備えた制御装
置が提案されている。
開平７−２７１６３４号公報には、制御プログラムを実
行するマイクロコンピュータと、前記プログラムの暴走
監視用信号を監視し、プログラム暴走時に、マイクロコ
ンピュータにリセット信号を付与するリセット回路と、
前記マイクロコンピュータが実行する制御プログラムを
含む各種データ及びこれらのプログラムやデータを書き
換えるためのプログラムが記憶されたフラッシュＥＥＰ
ＲＯＭと、フラッシュＥＥＰＲＯＭに新たなデータを書
き込むための書換装置を備え、書換装置によるフラッシ
ュＥＥＰＲＯＭへの新たなデータ及びプログラムの書換
中は、マイクロコンピュータの暴走監視信号を、外部か
らリセット回路へ付与する信号入力回路を備えた制御装
置が提案されている。
【０００８】
【発明が解決しようとする課題】しかしながら、外部機
器から、擬似的なモニタ信号を監視回路へ入力させるこ
とにより、監視回路から異常検出信号を発生させないよ
う制御するという従来の構成は、下記記載の問題点を有
している。
器から、擬似的なモニタ信号を監視回路へ入力させるこ
とにより、監視回路から異常検出信号を発生させないよ
う制御するという従来の構成は、下記記載の問題点を有
している。
【０００９】第１の問題点は、外部機器からの擬似的な
モニタ信号を生成するための外部回路等を付加すること
が必要とされるため、部品点数多くなる、ということで
ある。
モニタ信号を生成するための外部回路等を付加すること
が必要とされるため、部品点数多くなる、ということで
ある。
【００１０】第２の問題点は、擬似的なモニタ信号に外
部から入力するため、その入力信号にノイズ等が伝搬
し、動作が不安定となるという可能性がある、というこ
とである。
部から入力するため、その入力信号にノイズ等が伝搬
し、動作が不安定となるという可能性がある、というこ
とである。
【００１１】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、マイクロコンピ
ュータの制御動作を介しフラッシュＥＥＰＲＯＭの内容
を書き換える動作であるセルフ・プログラミングを行う
際に、監視回路により、マイクロコンピュータの動作を
停止もしくは初期化（再起動）、その他特殊動作を行わ
せることなく、セルフ・プログラミングを実行可能とす
る方法及び装置を提供することにある。
てなされたものであって、その目的は、マイクロコンピ
ュータの制御動作を介しフラッシュＥＥＰＲＯＭの内容
を書き換える動作であるセルフ・プログラミングを行う
際に、監視回路により、マイクロコンピュータの動作を
停止もしくは初期化（再起動）、その他特殊動作を行わ
せることなく、セルフ・プログラミングを実行可能とす
る方法及び装置を提供することにある。
【００１２】
【課題を解決するための手段】前記目的を達成する本発
明は、プログラムやデータを格納するフラッシュＥＥＰ
ＲＯＭと、プログラムの暴走や誤動作を監視する監視回
路と、マイクロコンピュータと、を備え、前記マイクロ
コンピュータの動作を介してフラッシュＥＥＰＲＯＭの
内容を書き換える動作（「セルフ・プログラミング」と
いう）を実行する、制御装置において、前記監視回路
は、外部から入力されるフラッシュＥＥＰＲＯＭへの書
き込み許可信号と、前記マイクロコンピュータから出力
される監視回路動作制御信号とを入力し、これらの信号
の値により、異常検出信号の出力／抑止を制御する手段
を備え、前記監視回路は、前記マイクロコンピュータの
動作を介してフラッシュＥＥＰＲＯＭの内容を書き換え
る動作を実行する際に、前記マイクロコンピュータの動
作を停止もしくは初期化させることなく、前記フラッシ
ュＥＥＰＲＯＭの内容を書き換える動作を実行可能とし
たものである。
明は、プログラムやデータを格納するフラッシュＥＥＰ
ＲＯＭと、プログラムの暴走や誤動作を監視する監視回
路と、マイクロコンピュータと、を備え、前記マイクロ
コンピュータの動作を介してフラッシュＥＥＰＲＯＭの
内容を書き換える動作（「セルフ・プログラミング」と
いう）を実行する、制御装置において、前記監視回路
は、外部から入力されるフラッシュＥＥＰＲＯＭへの書
き込み許可信号と、前記マイクロコンピュータから出力
される監視回路動作制御信号とを入力し、これらの信号
の値により、異常検出信号の出力／抑止を制御する手段
を備え、前記監視回路は、前記マイクロコンピュータの
動作を介してフラッシュＥＥＰＲＯＭの内容を書き換え
る動作を実行する際に、前記マイクロコンピュータの動
作を停止もしくは初期化させることなく、前記フラッシ
ュＥＥＰＲＯＭの内容を書き換える動作を実行可能とし
たものである。
【００１３】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明は、制御プログラム等各種プログラ
ムやデータを格納するフラッシュＥＥＰＲＯＭ（３）
と、プログラムの暴走や誤動作を監視する監視回路
（２）と、マイクロコンピュータ（１）と、周辺回路
（４）と、を備え、マイクロコンピュータの制御動作を
介してフラッシュＥＥＰＲＯＭの内容を書き換える動作
（セルフ・プログラミング）を実行する際に、監視回路
（２）は、外部から入力されるフラッシュＥＥＰＲＯＭ
への書き込み許可信号（６）と、マイクロコンピュータ
（１）から出力される監視回路動作停止信号（５）とに
より、異常検出信号（７）をマイクロコンピュータ
（１）に対して出力することを抑止制御し、マイクロコ
ンピュータの動作を停止、もしくは初期化させることな
く、前記フラッシュＥＥＰＲＯＭ（３）の内容を書き換
える動作を実行可能としたものである。以下実施例に即
して詳細に説明する。
に説明する。本発明は、制御プログラム等各種プログラ
ムやデータを格納するフラッシュＥＥＰＲＯＭ（３）
と、プログラムの暴走や誤動作を監視する監視回路
（２）と、マイクロコンピュータ（１）と、周辺回路
（４）と、を備え、マイクロコンピュータの制御動作を
介してフラッシュＥＥＰＲＯＭの内容を書き換える動作
（セルフ・プログラミング）を実行する際に、監視回路
（２）は、外部から入力されるフラッシュＥＥＰＲＯＭ
への書き込み許可信号（６）と、マイクロコンピュータ
（１）から出力される監視回路動作停止信号（５）とに
より、異常検出信号（７）をマイクロコンピュータ
（１）に対して出力することを抑止制御し、マイクロコ
ンピュータの動作を停止、もしくは初期化させることな
く、前記フラッシュＥＥＰＲＯＭ（３）の内容を書き換
える動作を実行可能としたものである。以下実施例に即
して詳細に説明する。
【００１４】
【実施例】図１は、本発明の一実施例の構成を示すブロ
ック図である。図１を参照すると、本発明の一実施例
は、マイクロコンピュータ（ＣＰＵ）１と、マイクロコ
ンピュータ１の暴走もしくは誤動作を監視する監視回路
２と、マイクロコンピュータ１の動作を制御するプログ
ラム及びデータを格納したフラッシュ型ＥＥＰＲＯＭ３
と、マイクロコンピュータ１により制御され外部とのイ
ンターフェースをとる周辺回路４と、を備えて構成され
ている。なお、本発明の一実施例において、図１に示し
た構成を、同一チップ上に備えたシングルチップマイコ
ンとして構成してもよいことは勿論である。
ック図である。図１を参照すると、本発明の一実施例
は、マイクロコンピュータ（ＣＰＵ）１と、マイクロコ
ンピュータ１の暴走もしくは誤動作を監視する監視回路
２と、マイクロコンピュータ１の動作を制御するプログ
ラム及びデータを格納したフラッシュ型ＥＥＰＲＯＭ３
と、マイクロコンピュータ１により制御され外部とのイ
ンターフェースをとる周辺回路４と、を備えて構成され
ている。なお、本発明の一実施例において、図１に示し
た構成を、同一チップ上に備えたシングルチップマイコ
ンとして構成してもよいことは勿論である。
【００１５】マイクロコンピュータ１の制御により、フ
ラッシュＥＥＰＲＯＭ３の内容を書き換える動作（セル
フ・プログラミング）が実行される前は、周辺回路４や
監視回路２は、予めフラッシュＥＥＰＲＯＭ３に格納さ
れているプログラムによる設定動作を行っている。
ラッシュＥＥＰＲＯＭ３の内容を書き換える動作（セル
フ・プログラミング）が実行される前は、周辺回路４や
監視回路２は、予めフラッシュＥＥＰＲＯＭ３に格納さ
れているプログラムによる設定動作を行っている。
【００１６】次に、マイクロコンピュータ１の制御動作
を介して、フラッシュＥＥＰＲＯＭ３の内容を書き換え
る動作（セルフ・プログラミング）が実行される際に
は、マイクロコンピュータ１は、フラッシュＥＥＰＲＯ
Ｍ３に格納されているプログラムとは異なる動作を行う
ため、監視回路２は、プログラムの暴走もしくは誤動作
と認識し、異常検知信号を出力することになる。
を介して、フラッシュＥＥＰＲＯＭ３の内容を書き換え
る動作（セルフ・プログラミング）が実行される際に
は、マイクロコンピュータ１は、フラッシュＥＥＰＲＯ
Ｍ３に格納されているプログラムとは異なる動作を行う
ため、監視回路２は、プログラムの暴走もしくは誤動作
と認識し、異常検知信号を出力することになる。
【００１７】しかしながら、本発明の一実施例において
は、監視回路２は、外部から入力されるフラッシュＥＥ
ＰＲＯＭに対する書き込み動作許可信号６と、マイクロ
コンピュータ１から監視回路２に対して出力される監視
回路動作制御（停止）信号５を入力し、監視回路２は、
マイクロコンピュータ１によるフラッシュＥＥＰＲＯＭ
３のセルフ・プログラミングが行われる際の異常検知信
号の出力／抑止を制御する。
は、監視回路２は、外部から入力されるフラッシュＥＥ
ＰＲＯＭに対する書き込み動作許可信号６と、マイクロ
コンピュータ１から監視回路２に対して出力される監視
回路動作制御（停止）信号５を入力し、監視回路２は、
マイクロコンピュータ１によるフラッシュＥＥＰＲＯＭ
３のセルフ・プログラミングが行われる際の異常検知信
号の出力／抑止を制御する。
【００１８】ここで、外部から入力されるフラッシュＥ
ＥＰＲＯＭに対する書き込み動作許可信号６は、マイク
ロコンピュータ１の介在無しに入力される信号であり、
マイクロコンピュータ１による制御は行われずに、その
まま監視回路２に入力される。
ＥＰＲＯＭに対する書き込み動作許可信号６は、マイク
ロコンピュータ１の介在無しに入力される信号であり、
マイクロコンピュータ１による制御は行われずに、その
まま監視回路２に入力される。
【００１９】一方、マイクロコンピュータ１から出力さ
れる監視回路動作制御信号５は、予めフラッシュＥＥＰ
ＲＯＭ３に格納されるプログラムにより制御可能であ
る。すなわち、フラッシュＥＥＰＲＯＭ３に格納された
制御プログラムをマイクロコンピュータ１に内蔵される
ＲＡＭ（メインメモリ）に読み出して実行することでマ
イクロコンピュータ１は監視回路動作制御信号５の出力
を制御する。具体的にはマイクロコンピュータ１で所定
の命令を実行することにより、マイクロコンピュータ１
の出力ポート等から監視回路動作制御信号５が出力され
る。
れる監視回路動作制御信号５は、予めフラッシュＥＥＰ
ＲＯＭ３に格納されるプログラムにより制御可能であ
る。すなわち、フラッシュＥＥＰＲＯＭ３に格納された
制御プログラムをマイクロコンピュータ１に内蔵される
ＲＡＭ（メインメモリ）に読み出して実行することでマ
イクロコンピュータ１は監視回路動作制御信号５の出力
を制御する。具体的にはマイクロコンピュータ１で所定
の命令を実行することにより、マイクロコンピュータ１
の出力ポート等から監視回路動作制御信号５が出力され
る。
【００２０】図２は、監視回路２として、予め設定され
た所定カウント値分クロックをカウントした時点で信号
を出力するウォッチドッグ・タイマを用いた場合の動作
を説明するためのタイミング・チャートである。図１及
び図２を参照して、本発明の一実施例の動作について説
明する。なお、図２では論理“１”をアクティブ状態、
論理“０”をインアクティブ状態とする。
た所定カウント値分クロックをカウントした時点で信号
を出力するウォッチドッグ・タイマを用いた場合の動作
を説明するためのタイミング・チャートである。図１及
び図２を参照して、本発明の一実施例の動作について説
明する。なお、図２では論理“１”をアクティブ状態、
論理“０”をインアクティブ状態とする。
【００２１】時刻点（１）以前：マイクロコンピュータ
１は正常動作を行っている。
１は正常動作を行っている。
【００２２】時刻点（１）：マイクロコンピュータ１か
ら出力される監視回路動作制御信号５を論理“１”にし
ようとするが、外部から入力されるフラッシュＥＥＰＲ
ＯＭに対する書き込み動作許可信号６が論理“０”であ
るため、監視回路２を構成するウォッチドッグ・タイマ
の通常動作には影響を与えない。マイクロコンピュータ
１、監視回路２のウォッチドッグ・タイマ、その他周辺
回路４は通常動作を継続する。
ら出力される監視回路動作制御信号５を論理“１”にし
ようとするが、外部から入力されるフラッシュＥＥＰＲ
ＯＭに対する書き込み動作許可信号６が論理“０”であ
るため、監視回路２を構成するウォッチドッグ・タイマ
の通常動作には影響を与えない。マイクロコンピュータ
１、監視回路２のウォッチドッグ・タイマ、その他周辺
回路４は通常動作を継続する。
【００２３】時刻点（２）：動作を継続 外部から入力されるフラッシュＥＥＰＲＯＭに対する書
き込み動作許可信号６を論理“１”にするが、マイクロ
コンピュータ１から出力される監視回路動作制御信号５
が論理“０”であるため、ウォッチドッグ・タイマの通
常動作に影響を与えない。監視回路２を構成するウォッ
チドッグ・タイマは通常動作を継続し、異常検知信号７
の発生が可能となる。
き込み動作許可信号６を論理“１”にするが、マイクロ
コンピュータ１から出力される監視回路動作制御信号５
が論理“０”であるため、ウォッチドッグ・タイマの通
常動作に影響を与えない。監視回路２を構成するウォッ
チドッグ・タイマは通常動作を継続し、異常検知信号７
の発生が可能となる。
【００２４】時刻点（３）：動作を停止 外部から入力されるフラッシュＥＥＰＲＯＭに対する書
き込み動作許可信号６及びマイクロコンピュータ１から
出力される監視回路動作制御信号５がともに論理“１”
となるため、監視回路２を構成するウォッチドッグ・タ
イマはカウント動作を停止し、セルフ・プログラミング
の動作モードとなる。なお、カウント動作を停止したウ
ォッチドッグ・タイマは、異常検知信号の発生も停止す
る。
き込み動作許可信号６及びマイクロコンピュータ１から
出力される監視回路動作制御信号５がともに論理“１”
となるため、監視回路２を構成するウォッチドッグ・タ
イマはカウント動作を停止し、セルフ・プログラミング
の動作モードとなる。なお、カウント動作を停止したウ
ォッチドッグ・タイマは、異常検知信号の発生も停止す
る。
【００２５】時刻点（４）：動作停止状態を維持 外部から入力されるフラッシュＥＥＰＲＯＭに対する書
き込み動作許可信号が論理“０”となるが、マイクロコ
ンピュータ１から出力される監視回路動作制御信号が論
理“１”であるため、ウォッチドッグ・タイマのカウン
ト動作停止を継続する。ウォッチドッグ・タイマは動作
停止を継続し、異常検知信号の発生を停止する。
き込み動作許可信号が論理“０”となるが、マイクロコ
ンピュータ１から出力される監視回路動作制御信号が論
理“１”であるため、ウォッチドッグ・タイマのカウン
ト動作停止を継続する。ウォッチドッグ・タイマは動作
停止を継続し、異常検知信号の発生を停止する。
【００２６】時刻点（５）：動作を再開 外部から入力されるフラッシュＥＥＰＲＯＭ３に対する
書き込み動作許可信号６及びマイクロコンピュータ１か
ら出力される監視回路動作制御信号５がともに論理
“０”となるため、ウォッチドッグ・タイマのカウント
動作を再開し、セルフ・プログラミングの動作終了とな
り、マイクロコンピュータ１は正常動作に復帰する。ウ
ォッチドッグ・タイマは、動作を再開し、異常検知信号
の発生が可能となる。
書き込み動作許可信号６及びマイクロコンピュータ１か
ら出力される監視回路動作制御信号５がともに論理
“０”となるため、ウォッチドッグ・タイマのカウント
動作を再開し、セルフ・プログラミングの動作終了とな
り、マイクロコンピュータ１は正常動作に復帰する。ウ
ォッチドッグ・タイマは、動作を再開し、異常検知信号
の発生が可能となる。
【００２７】時刻点（６）：動作を継続 外部から入力されるフラッシュＥＥＰＲＯＭ３に対する
書き込み動作許可信号６から論理“１”マイクロコンピ
ュータから出力される監視回路動作制御信号５から論理
“０”であるため、時刻点（２）と同様の動作を行う。
書き込み動作許可信号６から論理“１”マイクロコンピ
ュータから出力される監視回路動作制御信号５から論理
“０”であるため、時刻点（２）と同様の動作を行う。
【００２８】時刻点（７）：動作を停止 時刻点（３）と同様の動作を行う。
【００２９】時刻点（８）：動作停止を継続 マイクロコンピュータ１から出力される監視回路動作制
御信号５が論理“０”となるが、外部から入力されるフ
ラッシュＥＥＰＲＯＭに対する書き込み動作許可信号６
が論理“１”であるため、ウォッチドッグ・タイマはカ
ウント動作の停止状態を継続する。動作を停止したウォ
ッチドッグ・タイマは異常検知信号の発生を停止する。
御信号５が論理“０”となるが、外部から入力されるフ
ラッシュＥＥＰＲＯＭに対する書き込み動作許可信号６
が論理“１”であるため、ウォッチドッグ・タイマはカ
ウント動作の停止状態を継続する。動作を停止したウォ
ッチドッグ・タイマは異常検知信号の発生を停止する。
【００３０】時刻点（９）：動作を再開 外部から入力されるフラッシュＥＥＰＲＯＭに対する書
き込み動作許可信号６及びマイクロコンピュータ１から
出力される監視回路動作制御信号５がとも論理“０”と
なるため、ウォッチドッグ・タイマのカウント動作を再
開し、セルフ・プログラミングの動作終了となり、マイ
クロコンピュータ１は正常動作に復帰する。そして、ウ
ォッチドッグ・タイマは動作を再開し、異常検知信号の
発生が可能となる。
き込み動作許可信号６及びマイクロコンピュータ１から
出力される監視回路動作制御信号５がとも論理“０”と
なるため、ウォッチドッグ・タイマのカウント動作を再
開し、セルフ・プログラミングの動作終了となり、マイ
クロコンピュータ１は正常動作に復帰する。そして、ウ
ォッチドッグ・タイマは動作を再開し、異常検知信号の
発生が可能となる。
【００３１】本発明の他の実施例について説明する。図
３は、マイクロコンピュータの監視回路２をウォッチド
ッグ・タイマで構成した回路構成の一例を示す図である
３は、マイクロコンピュータの監視回路２をウォッチド
ッグ・タイマで構成した回路構成の一例を示す図である
【００３２】図３を参照すると、外部から入力されるフ
ラッシュＥＥＰＲＯＭに対する書き込み動作許可信号
（ＶＰＰ）６と、マイクロコンピュータ１からの監視回
路動作制御信号（ＷＤＳＲ）５とが、ウォッチドッグ・
タイマ２１のカウントクロック・コントロール回路２３
に入力されており、カウントクロック・コントロール回
路２３は、ＶＰＰ信号６とＷＤＳＲ信号６により、ウォ
ッチドッグ・タイマ２１が出力する異常検知信号（ＩＮ
ＴＷＤＴ）７の出力を制御している。異常検知信号（Ｉ
ＮＴＷＤＴ）７はマイクロコンピュータ１にリセット信
号もしくは割り込み信号として入力される。
ラッシュＥＥＰＲＯＭに対する書き込み動作許可信号
（ＶＰＰ）６と、マイクロコンピュータ１からの監視回
路動作制御信号（ＷＤＳＲ）５とが、ウォッチドッグ・
タイマ２１のカウントクロック・コントロール回路２３
に入力されており、カウントクロック・コントロール回
路２３は、ＶＰＰ信号６とＷＤＳＲ信号６により、ウォ
ッチドッグ・タイマ２１が出力する異常検知信号（ＩＮ
ＴＷＤＴ）７の出力を制御している。異常検知信号（Ｉ
ＮＴＷＤＴ）７はマイクロコンピュータ１にリセット信
号もしくは割り込み信号として入力される。
【００３３】カウントクロック・コントロール回路２３
に、ＶＰＰ信号６が入力されても、ウォッチドッグ・タ
イマ２１はクロックのカウント動作を停止しないウォッ
チドッグ・タイマ２１のカウント動作を停止するには、
マイクロコンピュータ１からのＷＤＳＲ信号５をアクテ
ィブに設定することで、カウントクロック・コントロー
ル回路２３はセレクタ２２を制御し、セレクタ２２から
はカウント・クロックを出力せず、ウォッチドッグ・タ
イマ２１はカウント動作を停止し、プログラムの暴走も
しくは誤動作を認識した後の発生する異常検出信号（Ｉ
ＮＴＷＤＴ）７の出力が抑止される。ＷＤＳＲ信号５が
アクティブの時、カウントクロック・コントロール回路
２３はセレクタ２２を制御しセレクタ２２は出力を論理
１又は０レベルに固定する。
に、ＶＰＰ信号６が入力されても、ウォッチドッグ・タ
イマ２１はクロックのカウント動作を停止しないウォッ
チドッグ・タイマ２１のカウント動作を停止するには、
マイクロコンピュータ１からのＷＤＳＲ信号５をアクテ
ィブに設定することで、カウントクロック・コントロー
ル回路２３はセレクタ２２を制御し、セレクタ２２から
はカウント・クロックを出力せず、ウォッチドッグ・タ
イマ２１はカウント動作を停止し、プログラムの暴走も
しくは誤動作を認識した後の発生する異常検出信号（Ｉ
ＮＴＷＤＴ）７の出力が抑止される。ＷＤＳＲ信号５が
アクティブの時、カウントクロック・コントロール回路
２３はセレクタ２２を制御しセレクタ２２は出力を論理
１又は０レベルに固定する。
【００３４】なお、ＷＤＳＲ信号５がインアクティブの
時は、マイクロコンピュータ１から出力される動作許可
信号２４を受けて、ウオッチドッグタイマ２４はカウン
ト値をリセットして、セレクタ２２から出力されるクロ
ックのカウント動作を開始し、ウオッチドッグタイマ２
４でオーバーフローが発生する前に（すなわち所定時間
内に）、マイクロコンピュータ１から出力される動作許
可信号２４が入力された場合、ウオッチドッグタイマ２
４がカウント値をリセットし再びカウント動作を開始す
ることで、オーバーフローは発生せず、異常検出信号
（ＩＮＴＷＤＴ）７は出力されないが、プログラム暴走
等により、所定時間内に、マイクロコンピュータ１から
動作許可信号２４が出力されない場合には、ウオッチド
ッグタイマ２４でオーバーフローが発生し、異常検出信
号（ＩＮＴＷＤＴ）７をマイクロコンピュータ１に出力
し、マイクロコンピュータ１はこの異常検出信号（ＩＮ
ＴＷＤＴ）７を受けてリセット動作、もしくは所定の割
込処理等を行う。
時は、マイクロコンピュータ１から出力される動作許可
信号２４を受けて、ウオッチドッグタイマ２４はカウン
ト値をリセットして、セレクタ２２から出力されるクロ
ックのカウント動作を開始し、ウオッチドッグタイマ２
４でオーバーフローが発生する前に（すなわち所定時間
内に）、マイクロコンピュータ１から出力される動作許
可信号２４が入力された場合、ウオッチドッグタイマ２
４がカウント値をリセットし再びカウント動作を開始す
ることで、オーバーフローは発生せず、異常検出信号
（ＩＮＴＷＤＴ）７は出力されないが、プログラム暴走
等により、所定時間内に、マイクロコンピュータ１から
動作許可信号２４が出力されない場合には、ウオッチド
ッグタイマ２４でオーバーフローが発生し、異常検出信
号（ＩＮＴＷＤＴ）７をマイクロコンピュータ１に出力
し、マイクロコンピュータ１はこの異常検出信号（ＩＮ
ＴＷＤＴ）７を受けてリセット動作、もしくは所定の割
込処理等を行う。
【００３５】セレクタ２２では、マイクロコンピュータ
１から出力されるセレクト信号２５により周波数の異な
る第１、第２のカウントクロック２６、２７のうちの一
方を選択して出力しているが、これは、ウオッチドッグ
タイマ２１のオーバーフロー発生までの期間の長短を選
択するためのものであり、クロック供給源は一つであっ
てもよい。この場合、カウントクロックは、例えばスイ
ッチを介して、ウオッチドッグタイマ２１に供給され、
カウントクロック・コントロール回路２３が、ＷＤＳＲ
信号５がアクティブのとき、スイッチの出力を論理１又
は０に固定する。
１から出力されるセレクト信号２５により周波数の異な
る第１、第２のカウントクロック２６、２７のうちの一
方を選択して出力しているが、これは、ウオッチドッグ
タイマ２１のオーバーフロー発生までの期間の長短を選
択するためのものであり、クロック供給源は一つであっ
てもよい。この場合、カウントクロックは、例えばスイ
ッチを介して、ウオッチドッグタイマ２１に供給され、
カウントクロック・コントロール回路２３が、ＷＤＳＲ
信号５がアクティブのとき、スイッチの出力を論理１又
は０に固定する。
【００３６】図４は、本発明の第３の実施例の構成を示
す図である。図４を参照すると、本発明の第３の実施例
では、ウォッチドッグ・タイマ２１からの異常検知信号
（ＩＮＴＷＤＴ）７の出力を制御する出力制御回路２９
を備え、出力制御回路２９は、前記第２の実施例のよう
に、セレクタ２２の出力を制御するのではなく、ＶＰＰ
信号６とＷＤＳＲ信号５を用いてウォッチドッグ・タイ
マ２１における異常検知信号（ＩＮＴＷＤＴ）７の出力
をオン・オフ制御する。すなわち、ウォッチドッグ・タ
イマ２１は、マイクロコンピュータ１から出力される動
作許可信号２４を受けて、ウオッチドッグタイマ２４は
カウント値をリセットして、セレクタ２２から出力され
るクロックのカウント動作を開始し、オーバーフローが
発生した時にも、ＷＤＳＲ信号５がアクティブのときに
は、異常検知信号（ＩＮＴＷＤＴ）７の出力を抑止す
る。なお、上記した各実施例は、例えば自動車のエンジ
ン制御装置に用いて好適とされる。
す図である。図４を参照すると、本発明の第３の実施例
では、ウォッチドッグ・タイマ２１からの異常検知信号
（ＩＮＴＷＤＴ）７の出力を制御する出力制御回路２９
を備え、出力制御回路２９は、前記第２の実施例のよう
に、セレクタ２２の出力を制御するのではなく、ＶＰＰ
信号６とＷＤＳＲ信号５を用いてウォッチドッグ・タイ
マ２１における異常検知信号（ＩＮＴＷＤＴ）７の出力
をオン・オフ制御する。すなわち、ウォッチドッグ・タ
イマ２１は、マイクロコンピュータ１から出力される動
作許可信号２４を受けて、ウオッチドッグタイマ２４は
カウント値をリセットして、セレクタ２２から出力され
るクロックのカウント動作を開始し、オーバーフローが
発生した時にも、ＷＤＳＲ信号５がアクティブのときに
は、異常検知信号（ＩＮＴＷＤＴ）７の出力を抑止す
る。なお、上記した各実施例は、例えば自動車のエンジ
ン制御装置に用いて好適とされる。
【００３７】
【発明の効果】以上説明したように、本発明によれば、
フラッシュＥＥＰＲＯＭの内容をマイクロコンピュータ
の動作を介し、フラッシュＥＥＰＲＯＭの内容を書き換
える動作（セルフ・プログラミング）にあたり、監視回
路からの異常検知信号の出力を抑止させるように構成し
たことにより、マイクロコンピュータを停止もしくは初
期化等させることなく、正常にセルフ・プログラミング
を行うことができる、という効果を奏する。
フラッシュＥＥＰＲＯＭの内容をマイクロコンピュータ
の動作を介し、フラッシュＥＥＰＲＯＭの内容を書き換
える動作（セルフ・プログラミング）にあたり、監視回
路からの異常検知信号の出力を抑止させるように構成し
たことにより、マイクロコンピュータを停止もしくは初
期化等させることなく、正常にセルフ・プログラミング
を行うことができる、という効果を奏する。
【図１】本発明の一実施例の構成を示す図である。
【図２】本発明の一実施例の動作を説明するためのタイ
ミング図である。
ミング図である。
【図３】本発明の第２の実施例の構成を示す図である。
【図４】本発明の第３の実施例の構成を示す図である。
１ マイクロコンピュータ ２ 監視回路 ３ フラッシュＥＥＰＲＯＭ ４ 周辺回路 ５ 監視回路動作停止信号 ６ 外部から入力されるフラッシュＥＥＰＲＯＭ許可信
号
号
Claims (7)
- 【請求項１】プログラムやデータを格納する電気的に書
き込み可能な不揮発性メモリの内容を、マイクロコンピ
ュータの制御を介した書き換え動作（「セルフ・プログ
ラミング」という）を実行する際に、前記マイクロコン
ピュータで実行されるプログラムの暴走や誤動作を監視
する監視回路が、外部から入力される前記不揮発性メモ
リへの書き込み許可信号と、前記マイクロコンピュータ
から出力される監視回路動作制御信号との値に基づき、
前記監視回路からの異常検出信号の出力を抑止制御する
ことで、前記マイクロコンピュータの動作を停止もしく
は初期化させることなく、前記セルフ・プログラミング
により前記不揮発性メモリの内容を書き換え可能とした
ことを特徴とする、マイクロコンピュータによる電気的
に書き込み可能な不揮発性メモリの書き込み制御方法。 - 【請求項２】プログラムやデータを格納するフラッシュ
ＥＥＰＲＯＭの内容を、マイクロコンピュータの制御を
介して書き換える動作（「セルフ・プログラミング」と
いう）を実行する際に、前記マイクロコンピュータで実
行されるプログラムの暴走や誤動作を監視する監視回路
が、外部から入力されるフラッシュＥＥＰＲＯＭへの書
き込み許可信号と、前記マイクロコンピュータから出力
される監視回路動作制御信号との値に基づき、前記監視
回路からの異常検出信号の出力を抑止制御することで、
前記マイクロコンピュータの動作を停止もしくは初期化
させることなく、前記セルフプログラミングにより前記
フラッシュＥＥＰＲＯＭの内容を書き換え可能としたこ
とを特徴とする、マイクロコンピュータによるフラッシ
ュＥＥＰＲＯＭの書き込み制御方法。 - 【請求項３】プログラムやデータを格納するフラッシュ
ＥＥＰＲＯＭと、プログラムの暴走や誤動作を監視する
監視回路と、マイクロコンピュータと、を少なくとも備
え、前記マイクロコンピュータの制御を介してフラッシ
ュＥＥＰＲＯＭの内容を書き換える動作（「セルフ・プ
ログラミング」という）を実行する、制御装置におい
て、 前記監視回路は、外部から入力されるフラッシュＥＥＰ
ＲＯＭへの書き込み許可信号と、前記マイクロコンピュ
ータから出力される監視回路動作制御信号とを入力し、
これらの信号の値により、異常検出信号の出力／抑止を
制御する手段を備え、 前記マイクロコンピュータの制御を介してフラッシュＥ
ＥＰＲＯＭの内容を書き換える動作を実行する際に、前
記監視回路は、異常検出信号を前記マイクロコンピュー
タに対して出力せず、前記マイクロコンピュータの動作
を停止もしくは初期化させることなく、前記フラッシュ
ＥＥＰＲＯＭの内容を書き換え可能としたことを特徴と
する制御装置。 - 【請求項４】前記監視回路が、ウオッチドッグタイマ
と、 前記外部から入力されるフラッシュＥＥＰＲＯＭへの書
き込み許可信号と、前記マイクロコンピュータから出力
される監視回路動作制御信号とを入力し、前記マイクロ
コンピュータから出力される監視回路動作制御信号がア
クティブの時、前記ウオッチドッグタイマが異常検出信
号を出力することを抑止するように制御する手段と、を
備えたことを特徴とする請求項３記載の制御装置。 - 【請求項５】プログラムやデータを格納するフラッシュ
ＥＥＰＲＯＭと、 マイクロコンピュータと、 前記マイクロコンピュータからのモニタ信号を受けてカ
ウント値をリセットしてクロックのカウントを開始し予
め定められた所定のカウント値に達するまえに前記マイ
クロコンピュータからのモニタ信号が入力された場合、
再びカウント値をリセットしてクロックのカウントを開
始し、一方、前記モニタ信号を受けてカウント値をリセ
ットしクロックのカウントを開始してから前記マイクロ
コンピュータからのモニタ信号が入力されないまま予め
定められた所定のカウント値に達した場合、異常検知信
号を出力するウオッチ・ドッグ・タイマを有する監視回
路と、を少なくとも備え、前記マイクロコンピュータの
制御動作を介して前記フラッシュＥＥＰＲＯＭの内容を
書き換える動作（「セルフ・プログラミング」という）
を実行する、制御装置であって、 前記監視回路が、外部から入力されるフラッシュＥＥＰ
ＲＯＭへの書き込み許可信号、前記マイクロコンピュー
タから出力される監視回路動作停止信号とを入力し、前
記監視回路動作停止信号の値がアクティブのとき、前記
ウオッチ・ドッグ・タイマが異常検出信号の出力を抑止
させるように制御する制御手段を備え、 前記マイクロコンピュータの制御を介してフラッシュＥ
ＥＰＲＯＭの内容を書き換える動作を実行する際に、前
記監視回路は、異常検出信号を前記マイクロコンピュー
タに対して出力せず、前記マイクロコンピュータの動作
を停止もしくは初期化させることなく、前記フラッシュ
ＥＥＰＲＯＭの内容を書き換え可能としたことを特徴と
する制御装置。 - 【請求項６】前記制御手段において、前記監視回路動作
停止信号が、前記外部から入力されるＥＥＰＲＯＭへの
書き込み許可信号がアクティブ状態の時にのみ、インア
クティブ状態からアクティブ状態に設定可能とされてい
ることを特徴とする請求項５記載の制御装置。 - 【請求項７】プログラムやデータを格納するフラッシュ
ＥＥＰＲＯＭと、 プロセッサと、 前記プロセッサのモニタ信号を受けてカウント値をリセ
ットしてクロックのカウントを開始し予め定められた所
定のカウント値に達するまえに前記プロセッサからのモ
ニタ信号が入力された場合、再びカウント値をリセット
してクロックのカウントを開始し、一方、前記モニタ信
号を受けてカウント値をリセットしクロックのカウント
を開始してから前記プロセッサからモニタ信号が入力さ
れないまま予め定められた所定のカウント値に達した場
合、異常検知信号を出力するウオッチ・ドッグ・タイマ
を有する監視回路と、 周辺回路と、を内蔵し、前記プロセッサの制御を介して
フラッシュＥＥＰＲＯＭの内容を書き換える動作（「セ
ルフ・プログラミング」という）を実行する、マイクロ
コンピュータであって、 前記監視回路が、外部から入力されるフラッシュＥＥＰ
ＲＯＭへの書き込み許可信号と、前記プロセッサから出
力される監視回路動作停止信号とを入力し、前記監視回
路動作停止信号の値がアクティブのとき、前記ウオッチ
・ドッグ・タイマが異常検出信号の出力を抑止させるよ
うに制御する手段を備え、 前記プロセッサの制御を介してフラッシュＥＥＰＲＯＭ
の内容を書き換える動作を実行する際に、前記監視回路
は、異常検出信号を前記マイクロコンピュータに対して
出力せず、前記プロセッサの動作を停止もしくは初期化
させることなく、前記フラッシュＥＥＰＲＯＭの内容を
書き換え可能としたことを特徴とするマイクロコンピュ
ータ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32303898A JP3214469B2 (ja) | 1998-11-13 | 1998-11-13 | マイクロコンピュータによるフラッシュｅｅｐｒｏｍの書き込み制御方法及び装置 |
| DE69910945T DE69910945T2 (de) | 1998-11-13 | 1999-11-11 | Verfahren und Gerät zum Steuern des Einschreibens in einen Flash-EEPROM durch einen Mikrocomputer |
| EP99122505A EP1001341B1 (en) | 1998-11-13 | 1999-11-11 | Method and apparatus for controlling rewrite of a flash EEPROM in a microcomputer |
| US09/438,771 US6567930B1 (en) | 1998-11-13 | 1999-11-12 | Method and apparatus for controlling writing of flash EEPROM by microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32303898A JP3214469B2 (ja) | 1998-11-13 | 1998-11-13 | マイクロコンピュータによるフラッシュｅｅｐｒｏｍの書き込み制御方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000148543A true JP2000148543A (ja) | 2000-05-30 |
| JP3214469B2 JP3214469B2 (ja) | 2001-10-02 |
Family
ID=18150426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32303898A Expired - Fee Related JP3214469B2 (ja) | 1998-11-13 | 1998-11-13 | マイクロコンピュータによるフラッシュｅｅｐｒｏｍの書き込み制御方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6567930B1 (ja) |
| EP (1) | EP1001341B1 (ja) |
| JP (1) | JP3214469B2 (ja) |
| DE (1) | DE69910945T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW521212B (en) * | 2000-09-08 | 2003-02-21 | Myson Technology Inc Taiwan | Updating program code method for embedded type micro control unit |
| JP2006338605A (ja) * | 2005-06-06 | 2006-12-14 | Denso Corp | プログラム異常監視方法及びプログラム異常監視装置 |
| US7702935B2 (en) * | 2006-01-25 | 2010-04-20 | Apple Inc. | Reporting flash memory operating voltages |
| US7861122B2 (en) * | 2006-01-27 | 2010-12-28 | Apple Inc. | Monitoring health of non-volatile memory |
| US20080288712A1 (en) * | 2007-04-25 | 2008-11-20 | Cornwell Michael J | Accessing metadata with an external host |
| US7913032B1 (en) | 2007-04-25 | 2011-03-22 | Apple Inc. | Initiating memory wear leveling |
| CN113641393A (zh) * | 2021-10-18 | 2021-11-12 | 深圳市智想科技有限公司 | 一种在单片机运行期间在线更新闪存数据的装置及方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6225335A (ja) * | 1985-07-25 | 1987-02-03 | Matsushita Electric Works Ltd | シ−ケンサ |
| JPS6260038A (ja) | 1985-09-10 | 1987-03-16 | Hochiki Corp | ウオツチドツグ回路 |
| JPS62152048A (ja) | 1985-12-26 | 1987-07-07 | Yaskawa Electric Mfg Co Ltd | 暴走監視回路 |
| JPS63146137A (ja) | 1986-12-10 | 1988-06-18 | Mitsubishi Electric Corp | プログラム実行暴走防止装置 |
| JP2891063B2 (ja) | 1993-10-22 | 1999-05-17 | 株式会社日立製作所 | 制御装置 |
| JPH07271634A (ja) * | 1994-03-29 | 1995-10-20 | Hitachi Ltd | フラッシュｅｅｐｒｏｍを備えた制御装置 |
| US5864663A (en) * | 1996-09-12 | 1999-01-26 | United Technologies Corporation | Selectively enabled watchdog timer circuit |
| JPH10177563A (ja) * | 1996-12-17 | 1998-06-30 | Mitsubishi Electric Corp | フラッシュメモリ内蔵マイクロコンピュータ |
| JPH10269109A (ja) * | 1997-03-21 | 1998-10-09 | Mitsubishi Electric Corp | マイクロコンピュータ |
-
1998
- 1998-11-13 JP JP32303898A patent/JP3214469B2/ja not_active Expired - Fee Related
-
1999
- 1999-11-11 EP EP99122505A patent/EP1001341B1/en not_active Expired - Lifetime
- 1999-11-11 DE DE69910945T patent/DE69910945T2/de not_active Expired - Fee Related
- 1999-11-12 US US09/438,771 patent/US6567930B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69910945D1 (de) | 2003-10-09 |
| EP1001341B1 (en) | 2003-09-03 |
| US6567930B1 (en) | 2003-05-20 |
| DE69910945T2 (de) | 2004-07-15 |
| EP1001341A1 (en) | 2000-05-17 |
| JP3214469B2 (ja) | 2001-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5974528A (en) | Microcomputer with embedded flash memory having on-chip programming capability and method of programming data into the embedded flash memory | |
| US5923838A (en) | Microcomputer with built-in flash memory | |
| JP2000132427A (ja) | 永久プログラマブルイネ―ブルメント付き改良型ウォッチドッグタイマ制御回路 | |
| US6601131B2 (en) | Flash memory access control via clock and interrupt management | |
| JPH08263282A (ja) | Ｒｏｍプログラム処理装置のための分岐制御システム | |
| JP4393954B2 (ja) | マイクロコンピュータ | |
| KR100607992B1 (ko) | 낸드 플래시 메모리의 동작 상태의 감시를 통해 시스템을부팅하기 위한 방법 및 시스템 | |
| JP3830867B2 (ja) | シングルチップマイクロコンピュータおよびそのブート領域切り替え方法 | |
| JP3988636B2 (ja) | マイクロコンピュータ及び車両用ｅｃｕ | |
| US7558990B2 (en) | Semiconductor circuit device and method of detecting runaway | |
| JP3214469B2 (ja) | マイクロコンピュータによるフラッシュｅｅｐｒｏｍの書き込み制御方法及び装置 | |
| US4408328A (en) | Microprogram control circuit | |
| JPH1115569A (ja) | システムのリセット方式 | |
| JP2004338883A (ja) | エレベーターの制御装置 | |
| US6625731B1 (en) | Method of configuring a microcontroller during reset mode by generating auxiliary oscillator signal as supply voltage ramps up to read option word from central memory | |
| JP2002508562A (ja) | ジッターのない命令の実行 | |
| JP2003271420A (ja) | 電子制御装置 | |
| JP2002041493A (ja) | マイクロコンピュータ | |
| JP2002236503A (ja) | 車両用電子制御装置 | |
| JP4647276B2 (ja) | 半導体回路装置 | |
| KR100465610B1 (ko) | 온-칩 프로그래밍 능력을 가지는 내장된 플래시 메모리를 구비한 마이크로컴퓨터 및 상기 내장된 플래시 메모리에 데이터를프로그램하는 방법 | |
| KR100414059B1 (ko) | Ｒｔｏｓ에서의 와치독 타이머를 이용한 오동작 감시시스템 및 방법 | |
| JP2001331325A (ja) | 初期起動装置及び初期起動方法並びに記録媒体 | |
| JPH11272642A (ja) | １チップマイクロコンピュータ及び起動アドレス設定方法 | |
| JP2017004259A (ja) | マイクロコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010626 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070727 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |