JP2000138842A - 垂直同期検出回路 - Google Patents

Abstract

(57)【要約】 【課題】外部のアナログ処理性能に大きく依存せずに高
い信頼性で垂直同期信号を検出する。 【解決手段】複合映像信号から分離して入力される複合
同期信号のエッジを検出しこの検出エッジに同期するパ
ルスをエッジ信号として発生するエッジ検出回路４００
と、エッジ検出回路４００から得られるエッジ信号を所
定パルス幅に伸長したパルス信号を発生するパルス幅伸
長回路５００と、パルス幅伸長回路５００から得られる
パルス信号と入力複合同期信号とを合成した合成信号を
発生する信号合成回路６００と、信号合成回路６００か
ら得られる合成信号を積分しこの積分値が所定のしきい
値を越えることにより垂直同期信号を検出する垂直同期
検出部１００とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばテレビジョ
ン用複合映像信号から分離された複合同期信号から垂直
同期信号を検出する垂直同期検出回路に関する。

【０００２】

【従来の技術】従来のテレビチューナは複合映像信号か
ら垂直同期信号を検出するために図６に示すような処理
回路を有する。この処理回路は、垂直同期検出部１０
０、クロック再生回路２００、およびアナログ処理部３
００を有する。アナログ処理部３００では、同期分離回
路１が外部から供給されるテレビジョン用複合映像信号
から複合同期信号を振幅分離し、２値化回路２が同期分
離回路１で得られた複合同期信号を”低”レベル（＝０
Ｖ）および”高”レベル（＝５Ｖ）という２値レベルを
持つデジタル形式に変換する。クロック再生回路２００
はこの２値化回路２から供給される複合同期信号に対応
する周波数のクロック信号ＣＫをＰＬＬ(Phase Locked
Loop) 回路等を用いて発生する。垂直同期検出部１００
は２値化回路２から供給される複合同期信号から垂直同
期信号を検出する動作をクロック再生回路２００によっ
て発生されたクロック信号ＣＫに同期して行う。

【０００３】この垂直同期検出部１００では、誤差信号
発生回路１０が２値化回路２から供給される複合同期信
号を基準信号発生回路４０で発生される基準信号と比較
し、これら信号の差に対応する期間だけ例えば”高”レ
ベルという極性に設定される誤差信号を発生する。累積
器３０は誤差信号発生回路１０から供給される”高”レ
ベルの誤差信号を累積して記憶レジスタに保持する。制
御回路２０は信号誤差が”高”レベルであって、累積器
３０の記憶レジスタから得られる累積値が所定のしきい
値に達した場合に”低”レベルに設定される制御信号を
発生する。累積器３０の記憶レジスタはこの制御信号
が”低”レベルであるときにクロック信号ＣＫに応答し
て”０”にリセットされる。基準信号発生回路４０は制
御回路２０から供給される制御信号の制御により誤差信
号発生回路１０から供給される誤差信号に対応して基準
信号の位相を変化させ、この基準信号を誤差信号発生回
路１０だけでなく垂直同期信号として外部に出力する。

【０００４】図７はアナログ処理部３００から入力端子
１０２に入力される複合同期信号が１ビットのディジタ
ル信号である場合に適用される誤差信号発生回路１０、
制御回路２０、累積器３０および基準信号発生回路４０
の構成例を示し、図８は図７に示すこれら回路の動作に
より得られる信号波形を示す。

【０００５】図７に示すように、誤差信号発生回路１０
はフリップフロップ１１およびＥＸＯＲゲート１２で構
成され、制御回路２０はしきい値発生回路２１、比較回
路２２，およびＮＡＮＤゲート２３で構成され、累積器
３０はＡＮＤゲート３１およびアップダウンカウンタ回
路３２で構成され、基準信号発生回路４０は選択回路４
１およびフリップフロップ４２で構成される。複合同期
信号は端子１０２を介して誤差信号発生回路１０のフリ
ップフロップ１１に供給され、クロック信号ＣＫは入力
端子１０３を介して誤差信号発生回路１０のフリップフ
ロップ１１、基準信号発生回路４０のフリップフロップ
４２および累積器３０のアップダウンカウンタ回路３２
に入力される。

【０００６】誤差信号発生回路１０において、フリップ
フロップ１１は複合同期信号をクロック信号ＣＫに応答
してサンプリングし、ＥＸＯＲゲート１２はフリップフ
ロップ１１から出力される複合同期信号と基準信号発生
回路４０のフリップフロップ４２から出力される基準信
号との差に対応する誤差信号を発生する。この誤差信号
は制御回路２０のＮＡＮＤゲート２３に供給されると共
に、アップダウン信号としてアップダウンカウンタ回路
３２のＵ／Ｄ端子に供給される。

【０００７】累積器３０において、アップダウンカウン
タ回路３２は制御回路２０のＮＡＮＤゲート２３からＡ
ＮＤゲート３１を介してＬＤ端子に供給される誤差信号
を受取り、この誤差信号をクロック信号ＣＫに同期して
加算および減算する累積カウント動作を行い、この累積
値を保持する記憶レジスタとして機能する。アップダウ
ンカウンタ回路３２の累積値が”０”である状態でアッ
プダウン信号がカウントダウンを表す”低”レベルにな
った場合には、キャリー信号がアップダウンカウンタ回
路３２のＣＯ端子からＡＮＤゲート３１を介してＬＤ端
子に供給され、累積値が”０”にクリップされる。ま
た、累積値が”０”の状態で誤差信号がカウントアップ
を表す”高”レベルになった場合には、累積値が図８に
示すように増加する。

【０００８】制御回路２０において、比較回路２２はア
ップダウンカウンタ回路３２からデータ信号として供給
される累積値としきい値発生回路２１で発生されるしき
い値とを比較し、この比較結果に応じてＮＡＮＤゲート
２３を制御する。ＮＡＮＤゲート２３の出力は、累積値
がしきい値に達しアップダウン信号が”高”レベルとな
るときに”低”レベルとなる。この状態では、アップダ
ウンカウンタ回路３２が図８に示すようにクロック信号
ＣＫに応答して累積値を”０”にセットする。

【０００９】基準信号発生回路４０において、選択回路
４１は誤差信号発生回路１０のフリップフロップ４１か
ら得られる複合同期信号、フリップフロップ４２から得
られる基準信号、およびＮＡＮＤゲート２３から得られ
る制御信号を受取り、この制御信号に基づいて複合同期
信号および基準信号のうちの一方を選択する。フリップ
フロップ４２は選択回路４１により選択された信号をク
ロック信号に同期して検出し、これを基準信号として選
択回路４１および誤差信号発生回路１０のＥＸＯＲゲー
ト１２に供給する。この基準信号はさらに端子１０４を
介して外部に出力される。

【００１０】すなわち、上述の垂直同期検出部１００
は、複合同期信号の極性が基準信号の極性に一致すると
きに累積値を”０”に向かわせ、複合同期信号の極性が
基準信号の極性に一致しないときに累積値を増大させ、
さらに累積値が予め設定されたしきい値に達したときに
累積値を”０”に設定すると共にこのときの複合同期信
号の極性に応じた方向に基準信号の位相を変化させる動
作をする。

【００１１】ところで、複合同期信号は一般に複合映像
信号のペデスタルレベルから複合同期信号の末端のレベ
ルまで間を基準レベルとして複合映像信号から分離され
る。この場合、水平同期信号のパルス幅は図９（ａ）に
示すように０．０７５Ｈ±０．００５Ｈ（Ｈ：水平走査
期間）以下となる。従って、垂直同期検出部１００が水
平同期信号を誤って垂直同期信号として検出しないよ
う、しきい値発生回路２１で発生されるしきい値を０．
０８以上に設定することが望ましい。ビデオテープレコ
ーダ装置あるいはレーザディスク装置のような機器で
は、しきい値がこの０．０８Ｈという期間よりも長けれ
ば長いほど安定に垂直同期信号を検出することができ
る。

【００１２】

【発明が解決しようとする課題】しかし、ポータブルテ
レビ等のチューナは例えば弱電界というような良好でな
い条件で受信した電波から複合映像信号を復調すること
がある。アナログ処理部３００がこのような複合映像信
号から複合同期信号を分離すると、図９（ｂ）に示すよ
うな雑音がこの複合同期信号の一部に混入している。垂
直同期検出部１００において、累積器３０はこの複合同
期信号に基づいて誤差信号発生回路１０から発生される
誤差信号を結果として積分して累積値を得る構成である
ため、累積値の増加に関する傾きがこの雑音の存在によ
って低下する。この傾きは弱電界であるほど大きく低下
し、累積値がしきい値に達するまでに要する時間を増大
する。また、このような場合、図９の（ａ）に示す複合
同期信号において連続する３Ｈ期間のうちの”高”レベ
ル割合の多い中央部が３Ｈよりも狭くなる。垂直同期検
出部１００の動作が上述の理由で不安定になることを避
けるためには、しきい値発生回路２１で発生されるしき
い値を０．０８Ｈという期間に近づけて設定する必要が
ある。

【００１３】従来では、上述のような二律背反性に対処
するため、アナログ処理部３００が複合映像信号から分
離される複合同期信号に対する雑音の割合を弱電界時で
あっても充分低く抑えるよう設計される。これにより、
しきい値発生回路２１から発生されるしきい値を０．０
０８Ｈ以上に設定することが可能となる。しかし、垂直
同期検出動作の信頼性はアナログ処理部３００の性能に
大きく依存する結果となる。車載テレビあるいはカーナ
ビゲーションシステムのモニタとして用いられる液晶表
示装置では、垂直同期検出部１００がアナログ処理部３
００と一緒にこの装置内に組込まれることがある。しか
し、これはアナログ処理部３００の性能を発揮し易くす
る一方でコストの増大を招く。さらに、同期信号のイン
ターフェイス仕様はアナログ形式であるため、イグニッ
ションノイズ等が液晶表示装置と外部装置とを結ぶ信号
ケーブルで同期信号に混入し、垂直同期検出動作に影響
を与え易い。本発明の目的は外部のアナログ処理性能に
大きく依存せずに高い信頼性で垂直同期信号を検出でき
る垂直同期検出回路を提供することにある。

【００１４】

【課題を解決するための手段】本発明によれば、複合映
像信号から分離して入力される複合同期信号のエッジを
検出しこの検出エッジに同期するパルスをエッジ信号と
して発生するエッジ検出部と、エッジ検出部から得られ
るエッジ信号を所定パルス幅に伸長したパルス信号を発
生するパルス幅伸長部と、パルス幅伸長部から得られる
パルス信号と入力複合同期信号とを合成した合成信号を
発生する信号合成部と、信号合成部から得られる合成信
号を積分しこの積分値が所定のしきい値を越えることに
より垂直同期信号を検出する同期検出部とを備える垂直
同期検出回路が提供される。

【００１５】この垂直同期検出回路では、エッジ検出部
が入力複合同期信号のエッジを検出し検出エッジに同期
するパルスをエッジ信号として発生し、パルス幅伸長部
がこのエッジ信号のパルス幅を伸長したパルス信号を発
生し、信号合成部が複合同期信号とパルス幅伸長部から
供給されるパルス信号とを合成した合成信号を発生す
る。この構成は入力複合同期信号に混入した雑音による
信号波形の乱れを効果的に修復するため、入力複合同期
信号が直接同期検出部に供給される場合よりも雑音によ
る影響を低減できる。

【００１６】従って、外部のアナログ処理性能に大きく
依存せずに高い信頼性で垂直同期信号を検出することが
できる。また、垂直同期検出回路が車載テレビあるいは
カーナビゲーションシステムのモニタとして用いられる
ような液晶表示装置に適用される場合でも、上述の構成
であれば、複合映像信号から複合同期信号を分離するよ
うなアナログ処理部を液晶表示装置に組込む必要がない
ため、製造コストの増大を回避できる。さらに、同期信
号のインターフェイス仕様がディジタル形式であるた
め、液晶表示装置と外部装置とを結ぶ信号ケーブルで同
期信号に混入するイグニッションノイズ等の影響を受け
にくくすることができる。

【００１７】

【発明の実施の形態】以下、本発明の一実施形態に係る
垂直同期検出回路について図面を参照して説明する。こ
の垂直同期検出回路は例えば車載テレビあるいはカーナ
ビゲーションシステムのモニタとして用いられるような
液晶表示装置に組込まれる。尚、図６および図７に示す
従来の構成と同様の部分については同一参照符号で表
し、その説明を簡略化あるいは省略する。

【００１８】図１は本実施形態に係る垂直同期検出回路
の構成を示す。この垂直同期検出回路は従来と同様に図
６および図７に示すような垂直同期検出部１００を有す
る。入力端子１０２は、図６に示すようなアナログ処理
部３００によりテレビジョン用複合映像信号から振幅分
離され、”低”レベル（＝０Ｖ）および”高”レベル
（＝５Ｖ）という２値レベルを持つデジタル形式に変換
される複合同期信号を受取る。入力端子１０３は、図６
に示すようなクロック再生回路２００により上述の複合
同期信号に対応する周波数で発生されるクロック信号Ｃ
Ｋを受取る。

【００１９】この垂直同期検出回路は図１に示すように
さらにエッジ検出回路４００、パルス幅伸長回路５０
０、および信号合成回路６００を有する。エッジ検出回
路４００は入力端子１０２に入力される複合同期信号の
エッジを入力端子端子１０３に入力されるクロック信号
ＣＫに同期して検出し、この検出エッジに同期するパル
スをエッジ信号として発生する。パルス幅伸長回路５０
０はエッジ検出回路４００から得られるエッジ信号を入
力端子１０３に入力されるクロック信号ＣＫに応答して
検出し、このエッジ信号の各パルスを所定パルス幅に伸
長したパルス信号を発生する。信号合成回路６００はパ
ルス幅伸長回路５００から得られるパルス信号と入力端
子１０２に入力される複合同期信号との位相差を入力端
子１０３に入力されるクロック信号ＣＫに応答して補正
すると共にこれら信号を合成した合成信号を発生する。
この合成信号は端子１０５を介して垂直同期検出部１０
０に供給される。

【００２０】図２は図１に示す信号合成回路６００の基
本的構成を示す。信号合成回路６００は重みづけ回路Ａ
６０１、重みづけ回路Ｂ６０２、加算＆クリップ回路６
０３で構成される。重みつけ回路Ａ６０１は入力端子１
０２に入力される複合同期信号に所定値を乗じ、これを
加算＆クリップ回路６０３に供給する。重みづけ回路Ｂ
６０２は図１に示すパルス幅伸長回路５００から端子１
０６に入力されるパルス信号に所定値を乗じ、これを加
算＆クリップ回路６０３に供給する。加算＆クリップ回
路はこれら２信号を入力端子１０３に入力されるクロッ
ク信号ＣＫによって同一のタイミングに補正してこれら
を加算することにより合成し、この合成により得られた
合成信号が所定値を超えないようにクリップして端子１
０５に供給する。

【００２１】入力端子１０２に入力される複合同期信号
が１ビットのディジタル形式である場合、エッジ検出回
路４００、パルス幅伸長回路５００、および信号合成回
路６００は例えば図３に示すように構成される。図３に
示す構成において、これらエッジ検出回路４００、パル
ス幅伸長回路５００、および信号合成回路６００は図４
に示す信号波形を得るように動作する。

【００２２】図３に示すように、エッジ検出回路４００
はＡＮＤゲートで構成され、信号合成回路６００はＯＲ
ゲートで構成される加算＆クリップ回路６０３とフリッ
プフロップ６０４とで構成され、パルス幅伸長回路５０
０はカウンタ回路５０１、インバータ５０２，ＡＮＤゲ
ート５０３、ＯＲゲート５０４、フリップフロップ５０
５、およびパルス幅設定回路５０６で構成される。

【００２３】フリップフロップ１０７は入力端子１０３
に入力されるクロック信号ＣＫに応答して入力端子１０
２からの複合同期信号をサンプリングすることにより図
４に示す出力信号Ａ発生する。この出力信号Ａはフリッ
プフロップ６０４およびエッジ検出回路４００に供給さ
れる。

【００２４】信号合成回路６００のフリップフロップ６
０４はフリップフロップ１０７の出力信号Ａを入力端子
１０３に入力されるクロック信号ＣＫに応答してサンプ
リングすることにより図４に示す出力信号Ｂをその反転
出力信号と共に発生する。出力信号Ｂは加算＆クリップ
回路６０３に供給され、出力信号Ｂの反転出力信号はエ
ッジ検出回路４００に供給される。エッジ検出回路４０
０はフリップフロップ１０７の出力信号Ａおよびフリッ
プフロップ６０４の反転出力信号の論理積をとることに
より複合同期信号の立ち上がりエッジ成分を検出し、図
４に示すエッジ信号を発生する。このエッジ信号はパル
ス幅伸長回路５００のカウンタ回路５０１およびＯＲゲ
ート５０４に供給される。

【００２５】パルス幅伸長回路５００において、パルス
幅設定回路５０６はカウンタ回路５０１にロードされる
データ値を発生する。カウンタ回路５０１はエッジ信号
が”高”レベルのときにクロック信号ＣＫに応答してパ
ルス幅設定回路５０６からのデータ値をロードし、エッ
ジ信号が”低”レベルのときに、インバータ５０２を介
して供給されるキャリー信号をカウントし、このカウン
ト値がデータ値に等しい最大値になるまでカウント動作
を行う。キャリー信号はさらにカウンタ回路５０１から
ＡＮＤゲート５０３にも供給される。ＡＮＤゲート５０
３はフリップフロップ５０５の出力信号の制御によりキ
ャリー信号をＯＲゲート５０４に供給し、ＯＲゲート５
０４はこのキャリー信号およびエッジ信号の論理和を出
力信号としてフリップフロップ５０５に供給する。フリ
ップフロップ５０５はクロック信号ＣＫに応答してＯＲ
ゲート５０４の出力信号を検出する。このフリップフロ
ップ５０５の出力信号は、図４に示すようなパルス幅の
パルス信号であり、端子１０６を介して信号合成回路６
００の加算＆クリップ回路６０３に供給される。このパ
ルス信号はＯＲゲート５０４に入力されるエッジ信号
が”高”レベルのときに”高”レベルに設定され、ＡＮ
Ｄゲート５０３を介してＯＲゲート５０４に入力される
キャリー信号が”低”レベルのときに”低”レベルに設
定される。

【００２６】図４に示すように、加算＆クリップ回路６
０３はフリップフロップ６０４の出力信号Ｂとパルス信
号とを合成し、これにより得られる合成信号を端子１０
５を介して垂直同期検出部１００に供給する。

【００２７】垂直同期検出部１００では、誤差信号発生
回路１０が端子１０５を介して供給される合成信号を基
準信号発生回路４０で発生される基準信号と比較し、こ
れら信号の差に対応する期間だけ例えば”高”レベルと
いう極性に設定される誤差信号を発生する。累積器３０
は誤差信号発生回路１０から供給される”高”レベルの
誤差信号を累積して記憶レジスタに保持する。制御回路
２０は信号誤差が”高”レベルであって、累積器３０の
記憶レジスタから得られる累積値が所定のしきい値に達
した場合に”低”レベルに設定される制御信号を発生す
る。累積器３０の記憶レジスタはこの制御信号が”低”
レベルであるときにクロック信号ＣＫに応答して”０”
にリセットされる。基準信号発生回路４０は制御回路２
０から供給される制御信号の制御により誤差信号発生回
路１０から供給される誤差信号に対応して基準信号の位
相を変化させ、この基準信号を誤差信号発生回路１０だ
けでなく垂直同期信号として外部に出力する。

【００２８】上述した垂直同期検出回路では、エッジ検
出回路４００が複合映像信号から分離され端子１０２に
入力される複合同期信号のエッジを検出し検出エッジに
同期するパルスをエッジ信号として発生し、パルス幅伸
長回路５００がこのエッジ信号のパルス幅を伸長するこ
とにより得られるパルス信号を発生し、信号合成回路６
００が入力端子１０２に入力される複合同期信号とパル
ス幅伸長回路５００入力されるパルス信号とを合成する
ことにより得られる合成信号を垂直同期検出部１００に
供給する。この構成は入力複合同期信号に混入した雑音
による信号波形の乱れを効果的に修復するため、この複
合同期信号が直接垂直同期検出部１００に供給される場
合よりも雑音による影響を低減できる。

【００２９】この結果、垂直同期検出回路は図５に示す
ように弱電界時に得られた複合映像信号から垂直同期信
号を正確に検出できる良好な動作特性を持つ。図５にお
いて、縦軸は垂直同期検出部１００の基準信号発生回路
４０から出力される基準信号が少なくとも数フィールド
のわたり連続して正確に検出されたときの電界強度を示
し、横軸は垂直同期検出部１００の制御回路２０に設け
られるしきい値発生回路２１に設定されるしきい値を示
す。図５には、比較のために図７の従来の垂直同期検出
回路の動作特性が実線で示される。従来構成の動作特性
はしきい値を０．２０Ｈ程度まで増加させても良好であ
るが、さらに増加させるとこの増加に伴って劣化する。

【００３０】これに対し、本実施形態の垂直同期検出回
路でパルス幅Ｔ＝０．０１５Ｈの場合、しきい値が０．
１２Ｈから０．３８Ｈの範囲で約６ｄＢだけ従来よりも
動作特性が向上する。パルス幅Ｔを０．０３Ｈ、０．０
４Ｈ、および０．０５Ｈというように順次大きい値に変
化させてみると、動作特性はしきい値が０．１２Ｈでパ
ルス幅Ｔ＝０．０１５Ｈの場合よりも約５ｄＢだけ劣化
するが、しきい値が０．１２Ｈより大きくなり、それぞ
れ０．１９Ｈ、０．２５Ｈ、および０．３Ｈ近傍になる
まで向上する。ここで、しきい値をパルス幅により除し
た値はそれぞれ６．３、６．２５、６．０となる。従っ
て、しきい値とパルス幅とは、実質的にしきい値≧パル
ス幅×６並びにパルス幅＞０．１５Ｈという関係にな
る。

【００３１】このような関係であれば、外部のアナログ
処理性能に大きく依存せずに高い信頼性で垂直同期信号
を検出することができる。また、垂直同期検出回路が車
載テレビあるいはカーナビゲーションシステムのモニタ
として用いられるような液晶表示装置に適用される場合
でも、上述の構成であれば、複合映像信号から複合同期
信号を分離するようなアナログ処理部を液晶表示装置に
組込む必要がないため、製造コストの増大を回避でき
る。さらに、同期信号のインターフェイス仕様がディジ
タル形式であるため、液晶表示装置と外部装置とを結ぶ
信号ケーブルで同期信号に混入するイグニッションノイ
ズ等の影響を受けにくくすることができる。

【００３２】

【発明の効果】以上のように本発明によれば、外部のア
ナログ処理性能に大きく依存せずに高い信頼性で垂直同
期信号を検出できる垂直同期検出回路を提供することが
できる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る垂直同期検出回路の
主要構成を示すブロック図である。

【図２】図１に示す信号合成回路の構成を概略的に示す
ブロック図である。

【図３】図１に示す垂直同期検出回路に入力される複合
同期信号が１ビットのデジタル形式である場合に適用さ
れるエッジ検出回路、パルス幅伸長回路、信号合成回路
の構成例を示す図である。

【図４】図３に示す回路の動作により得られる信号波形
を示すタイムチャートである。

【図５】図１に示す垂直同期検出回路の動作特性を説明
するためのグラフである。

【図６】複合映像信号から垂直同期信号を検出する従来
の処理回路の構成を概略的に示すブロック図である。

【図７】図６に示す垂直同期検出部に入力される複合同
期信号が１ビットのディジタル形式である場合に適用さ
れる誤差信号発生回路、制御回路、累積器および基準信
号発生回路の構成例を示す図である。

【図８】図７に示す回路の動作により得られる信号波形
を示すタイムチャートである。

【図９】テレビジョン用複合映像信号から分離された複
合同期信号を示すタイムチャートである。

【符号の説明】

１０…誤差信号発生回路 ２０…制御回路 ２１…しきい値発生回路 ３０…累積器 ４０…基準信号発生回路 １００…垂直同期検出部 ２００…クロック再生回路 ３００…アナログ処理部 ４００…エッジ検出回路 ５００…パルス幅伸長回路 ５０６…パルス幅設定回路 ６００…信号合成回路 ６０１…重みづけ回路Ａ ６０２…重みづけ回路Ｂ ６０３…加算＆クリップ回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複合映像信号から分離して入力される複
   合同期信号のエッジを検出しこの検出エッジに同期する
   パルスをエッジ信号として発生するエッジ検出部と、前
   記エッジ検出部から得られるエッジ信号を所定パルス幅
   に伸長したパルス信号を発生するパルス幅伸長部と、前
   記パルス幅伸長部から得られるパルス信号と前記入力複
   合同期信号とを合成した合成信号を発生する信号合成部
   と、前記信号合成部から得られる合成信号を積分しこの
   積分値が所定のしきい値を越えることにより垂直同期信
   号を検出する同期検出部とを備えることを特徴とする垂
   直同期検出回路。
2. 【請求項２】 前記信号合成部は、前記パルス幅伸長部
   から得られるパルス信号について重みづけする第１重み
   づけ手段と、前記入力複合同期信号について重みづけす
   る第２重みづけ手段と、前記第１および第２重みづけ手
   段によって重みづけされた２信号の位相差を補正してこ
   れら２信号を加算し、この加算結果が所定値を越えない
   ようクリップする加算クリップ手段とを含むことを特徴
   とする請求項１に記載の垂直同期検出回路。
3. 【請求項３】 前記入力複合同期信号が１ビットのディ
   ジタル形式である場合において、前記第１および第２重
   みづけ手段の各々の重みづけが”１”であることを特徴
   とする請求項２に記載の垂直同期検出回路。
4. 【請求項４】 前記同期検出部は、前記信号合成部から
   得られる合成信号を信号を垂直同期信号となる基準信号
   と比較し、これら合成信号と基準信号との差を表す誤差
   信号を発生する誤差信号発生部と、前記誤差信号の極性
   に従って誤差信号を加算および減算する累積動作を行う
   累積部と、この累積部から得られる累積値が”０”で減
   算制御が働いたときに累積値を”０”にクリップするク
   リップ部と、累積値が所定のしきい値に達したことを検
   出して制御信号を発生するしきい値検出部と、前記しき
   い値検出部が制御信号を発生したときに累積値を”０”
   に設定する設定部と、少なくとも前記制御信号に基づい
   て垂直同期検出信号となる基準信号を発生する基準信号
   発生部とを含むことを特徴とする請求項１から３のいず
   れかに記載の垂直同期検出回路。
5. 【請求項５】 前記パルス信号のパルス幅および前記し
   きい値が、しきい値≧パルス幅×６並びにパルス幅＞
   ０．１５Ｈ（ここで、Ｈ：１水平走査期間）という関係
   を実質的に満足することを特徴とする請求項１から４の
   いずれかに記載の垂直同期検出回路。