JP2000133805A - 電界効果トランジスタ、そのような電界効果トランジスタを制御する方法、およびそのような電界効果トランジスタを含む周波数ミキサ手段 - Google Patents

電界効果トランジスタ、そのような電界効果トランジスタを制御する方法、およびそのような電界効果トランジスタを含む周波数ミキサ手段

Info

Publication number
JP2000133805A
JP2000133805A JP11118120A JP11812099A JP2000133805A JP 2000133805 A JP2000133805 A JP 2000133805A JP 11118120 A JP11118120 A JP 11118120A JP 11812099 A JP11812099 A JP 11812099A JP 2000133805 A JP2000133805 A JP 2000133805A
Authority
JP
Japan
Prior art keywords
effect transistor
field effect
drain
main terminal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11118120A
Other languages
English (en)
Inventor
Joannes Mathilda J Sevenhans
ヨアンネス・マチルダ・ヨセフス・セフエンハンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Alcatel Lucent SAS
Original Assignee
Alcatel CIT SA
Alcatel SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel CIT SA, Alcatel SA filed Critical Alcatel CIT SA
Publication of JP2000133805A publication Critical patent/JP2000133805A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0007—Dual gate field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0084—Lowering the supply voltage and saving power

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Superheterodyne Receivers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 制御端子（Ｇ）と第１の主端子（Ｓ）と第２
の主端子（Ｄ１）とを含む電界効果トランジスタを提供
すること。 【解決手段】 制御端子（Ｇ）は、第１の主端子（Ｓ）
から第２の主端子（Ｄ１）に流れるキャリア（ｅ）の流
れを制御する制御電圧（Ｖｇ）を供給するように構成さ
れたゲート電圧手段に結合されるように含まれている。
この電界効果トランジスタはさらに第３の主端子（Ｄ
２）を含み、この第３の主端子は、その第３の主端子
（Ｄ２）に結合された高入力抵抗電流制御手段（ＣＳ）
がキャリアの流れの一部（ｅ’）を第１の主端子（Ｓ）
から第３の主端子（Ｄ２）に偏向させることができるよ
うに配置され構成されている。第３の主端子はこの電界
効果トランジスタのダブルドレイン（Ｄ２）と呼ばれ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、請求項１のプリア
ンブルに記載の電界効果トランジスタ、請求項２のプリ
アンブルに記載のそのような電界効果トランジスタで実
現される制御方法、および請求項３のプリアンブルに記
載のそのような電界効果トランジスタを含む周波数ミキ
サ手段に関する。
【０００２】
【従来の技術】そのような電界効果トランジスタは、例
えば、１９７９年にＴａｔａ ＭｃＧｒａｗ−Ｈｉｌｌ
Ｐｕｌｉｓｈｉｎｇ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅ
ｄから発行され、ニューデリー−１１００１５、Ｉｎｄ
ｕｓｔｒｉａｌ Ａｒｅａ、Ｋｉｒｔｉ Ｎａｇａｒの
Ｐｅａｒｌ Ｏｆｆｓｅｔ Ｐｒｅｓｓで印刷された
「Ｅｌｅｃｔｒｏｎｉｃ Ｐｒｉｎｃｉｐｌｅｓ、Ｓｅ
ｃｏｎｄ Ｅｄｉｔｉｏｎ」で当技術分野では既に知ら
れている。この文献の第１３章「Ｆｉｅｌｄ−ｅｆｆｅ
ｃｔ ｔｒａｎｓｉｓｔｏｒｓ」により詳細に説明され
ているようなアクティブ電子デバイスは、ゲートと呼ば
れる制御端子、ソースと呼ばれる第１の主端子およびド
レインと呼ばれる第２の主端子を含んでいる。この章の
この第１パラグラフには、電界効果トランジスタのゲー
トに加えられるゲート電圧がソースからドレインにチャ
ネルを介して流れるキャリアの流れをどのように制御す
るかが教示されている。このことは、電界効果トランジ
スタが電圧制御デバイスである、すなわち入力電圧だけ
で出力電流を制御することを意味する。
【０００３】ソースおよびドレインという用語は、ｎチ
ャネルまたはｐチャネル電界効果トランジスタに対して
同じように使用されることに注意しなければならない。
このことは、ｎチャネル電界効果トランジスタの場合に
はキャリアは伝導帯電子であり、ｐチャネル電界効果ト
ランジスタの場合にはキャリアは反転領域のホールであ
ることを意味する。従って、通常の電流は、ｎチャネル
電界効果トランジスタではドレインからソースに、ｐチ
ャネル電界効果トランジスタではソースからドレインに
流れる。
【０００４】
【発明が解決しようとする課題】しかしながら、３２２
ページの第２パラグラフに記載されているように、その
ような電界効果トランジスタは多数の利点を有するが、
そのような電界効果トランジスタの主要な欠点は、出力
電流に対する制御能力が小さいということである。この
ことは、電界効果トランジスタは、例えばバイポーラト
ランジスタほど入力電圧の変化に敏感でないことを意味
する。
【０００５】本発明の目的は、上記の知られているタイ
プの電界効果トランジスタではあるが、ソースからドレ
インへのキャリアの流れに対する制御能力が改善され、
自由度が増した電界効果トランジスタを提供することで
ある。
【０００６】
【課題を解決するための手段】本発明によれば、この目
的は請求項１に記載の電界効果トランジスタによって達
成され、この電界効果トランジスタは請求項２に記載の
制御方法を実現し、また請求項３に記載の周波数ミキサ
手段に含まれる。
【０００７】この電界効果トランジスタは、さらに、以
下ダブルドレインと呼ぶ第３の主端子を含み、この第３
の端子が、そのダブルドレインに結合されている高抵抗
電流制御手段を使用可能にするように配置され構成され
ることによって、キャリアの流れの一部をソースからダ
ブルドレインに偏向させることができる。
【０００８】実際に、例えば電流源のような高入力抵抗
電流制御手段をダブルドレインに結合することによっ
て、電界効果トランジスタのドレイン電流に余分の制御
能力が与えられる。この電界効果トランジスタは、この
ようにして、電界効果トランジスタのゲートの１つの電
圧制御入力と電界効果トランジスタのダブルドレインの
１つの電流制御入力との混合制御入力を有するデバイス
になる。両方の制御入力はドレイン電流、すなわち電界
効果トランジスタの出力電流を制御する。
【０００９】ダブルドレイン端子を介した制御入力が必
要とされない場合には、電界効果トランジスタの通常動
作を考慮しなければならないことを説明しなければなら
ない。このようにして、例えば電流源のような高抵抗電
流制御手段を使用して、ダブルドレイン端子の入力イン
ピーダンスを高くすることが考えられる。一方、電流制
御手段が活動状態である場合には、キャリアの一部が存
在する全てのキャリアを構成する場合でも、必要がある
ときにキャリアの一部を偏向させることできるようにす
ることが重要である。ダブルドレイン端子の高抵抗電流
制御手段は、両方の要件が満たされ得るように設計しな
ければならない。これについては、後のパラグラフで議
論する。
【００１０】また、特許請求の範囲で使用される「配置
され、構成される」という表現は、キャリアの偏向が実
際に可能であるようにダブルドレインが配置されなけれ
ばならないことを意味することを説明しなければならな
い。このことは、次のパラグラフでより明らかになろ
う。
【００１１】最初に、例えばよく知られている並列ドレ
イントランジスタまたは多指トランジスタと本出願の電
界効果トランジスタとを区別しなければならないことを
明らかにすべきである。実際に、ソースから余分のドレ
インの１つへのキャリアの流れによって形成される、並
列ドレイントランジスタのゲート下の電界は、電界効果
トランジスタの通常動作に従ってソースから第１のドレ
インへのキャリアの流れによって形成される電界からの
方向に対して実質的に平行な方向を有する。そのような
余分の電界はチャネル中の電荷を加速する目的を有し、
これによってより多数のキャリアがソ−スからドレイン
に流れるようになる。ソースから第２のドレインへのキ
ャリアの流れによって形成される本電界効果トランジス
タの電界は、電界効果トランジスタの通常動作に従って
ソースから第１のドレインへのキャリアの流れによって
形成される電界と比較して少なくともゼロでないある角
度以下にある方向を有する。この余分の電界は、追加の
ドレインにキャリアの流れを偏向させる目的を有する。
【００１２】さらにまた、例えば国際特許出願ＷＯ ９
６０８０４１ Ａ１ ９６０３１４号で使用されている
ダブルドレイントランジスタと本出願のダブルドレイン
トランジスタとを区別しなければならないことを明らか
にすべきである。実際に、上記の特許出願のキャリアの
流れは、磁界の存在に基づいて１つのドレインから他の
ドレインに切り換えられる。本出願の目的は、磁界の時
間分布および空間分布をデジタル的に測定することであ
る。
【００１３】最後に、ダブルドレインの適当な位置の結
果、すなわちダブルドレインへのキャリアの偏向が、当
業者に知られている試験によって直接的にかつ確実に検
証できるものであることを説明しなければならない。実
際に、ダブルドレインに結合されている高入力抵抗電流
制御手段の制御下でキャリアの複数の異なる部分が偏向
される場合には、第１のドレインの電流を測定すること
によってダブルドレインの適当な位置を簡単に確認する
ことができる。
【００１４】さらに、ダブルドレインをそのように適当
に配置するには、必要以上の実験を要しない。実際に、
本出願のダブルドレインの第１の可能な適当な配置は、
例えばソースと第１のドレインとを有する同じ平面内
で、ゲートからダブルドレインへの方向がソースから第
１のドレインへのキャリアの流れによって形成される電
界の方向に対して実質的に直角になるような配置であ
る。この場合、ダブルドレインは、第１のドレインより
もソースに近く配置され、これによって、電流制御手段
がソースから第１のドレインに流れている全てのキャリ
アをこのダブルドレインに向かって偏向させることがで
きるようになる。ダブルドレインの第２の可能な適当な
配置は、例えば、再びソースと第１のドレインとを有す
る同じ平面内で、チャネルのまわりのソースと第１のド
レインとダブルドレインとによって三角形が形成される
ような配置である。
【００１５】ドレイン電流に対する改善された制御能力
を得る代替解決策は、知られているデュアルゲート電界
効果トランジスタであることに注意しなければならな
い。このデュアルゲート電界効果トランジスタは、複数
のゲート電極を介してドレインソース電流を制御する。
そのようなデュアルゲートトランジスタは、例えばミキ
サ回路やメモリ回路のような多数の回路用途にとって魅
力のあるものであるが、そのようなデュアルゲートトラ
ンジスタも電圧制御入力デバイスである。デュアルゲー
ト電界効果トランジスタの用途は、例えば、１９７９年
にＴａｔａ ＭｃＧｒａｗ−Ｈｉｌｌ Ｐｕｌｉｓｈｉ
ｎｇ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄから発行され、
ニューデリー−１１００１５、Ｉｎｄｕｓｔｒｉａｌ
Ａｒｅａ、Ｋｉｒｔｉ ＮａｇａｒのＰｅａｒｌ Ｏｆ
ｆｓｅｔ Ｐｒｅｓｓで印刷された上記の文献「Ｅｌｅ
ｃｔｒｏｎｉｃ Ｐｒｉｎｃｉｐｌｅｓ、Ｓｅｃｏｎｄ
Ｅｄｉｔｉｏｎ」に、より詳細には６７３から６７６
ページのパラグラフ２３−８Ｓｐｕｒｉｏｕｓ ｓｉｇ
ｎａｌｓに記載されている周波数ミキサ回路である。こ
の周波数ミキサでは、到来信号、すなわち無線信号が一
方のゲートに加えられ、局部発振器、すなわちビート周
波数発振器が他方のゲートを駆動し、ミキサの出力に可
聴周波数の信号を与える。
【００１６】本発明の電界効果トランジスタの可能な用
途は周波数ミキサ手段である。これは請求項３に記載さ
れている。そのような周波数ミキサ手段では、第１の周
波数が制御端子、すなわちゲートに加えられ、第２の周
波数が第３の主端子、すなわちダブルドレインに加えら
れる。この用途は、実際に、上記のパラグラフの１つで
述べたことから得られる一例である。すなわち、ソース
から第１のドレインに流れるキャリアの一部だけでな
く、全てのキャリアが、所定の時刻にダブルドレインに
偏向される。
【００１７】さらに、特許請求の範囲には、１つの余分
のドレインが存在することが記載されているが、本発明
は、ただ１つの余分のドレインに限定されない。実際
に、それぞれ高入力抵抗電流制御手段に結合される複数
の余分のドレインを備えることによって、複数の余分の
ドレイン電極を介してキャリアの一部の偏向が制御さ
れ、ソースから第１のドレインへのキャリアの流れに対
する制御能力が改善され、自由度が増す。
【００１８】特許請求の範囲で使用される「含む」とい
う表現は、その後に列挙されている手段に限定されるも
のと解釈すべきではないことに注意すべきである。従っ
て、「手段ＡとＢを含む装置」という表現の範囲は、構
成要素ＡとＢだけから構成される装置に限定されるもの
ではない。それは、本発明に関しては、デバイスの単な
る関連構成要素がＡとＢであることを意味する。
【００１９】同様に、同じく特許請求の範囲で使用され
る「結合された」という表現は、直接的な接続だけに限
定されるものと解釈すべきではない。従って、「装置Ｂ
に結合された装置Ａ」という表現の範囲は、装置Ａの出
力が直接に装置Ｂの入力に接続されている装置またはシ
ステムに限定されるものではない。それは、他の装置ま
たは手段を含む経路であることもある経路がＡの出力と
Ｂの入力の間に存在することを意味する。
【００２０】添付の図面に関して挙げる一実施形態につ
いての以下の説明を読めば、本発明の上記その他の目的
および特徴が明らかになり、本発明自体が最もよく理解
されよう。
【００２１】
【発明の実施の形態】図１を参照すると、本発明による
電界効果トランジスタの第１の実施形態の基本構造が示
されている。電界効果トランジスタの基本構造は、電界
効果トランジスタの表面から基板への基本要素の二次元
投影を示す。電界効果トランジスタは、制御端子すなわ
ちゲートＧ、第１の主端子すなわちソースＳ、第２の主
端子すなわち第１のドレインＤ１、および第３の主端子
すなわちダブルドレインＤ２と呼ばれる第２のドレイン
を含む。ゲートＧはゲート電圧Ｖｇに結合され、ダブル
ドレインＤ２は電流源ＣＳに結合されている。
【００２２】このダブルドレイン電界効果トランジスタ
の動作を説明するために、キャリアが伝導帯電子である
ｎチャネル電界効果トランジスタであると仮定する。
【００２３】電界効果トランジスタの通常動作に従っ
て、ゲート電圧ＶｇがゲートＧに制御電圧Ｖｇを供給
し、ゲートＧはソースＳから第１のドレインＤに流れる
キャリアｅの流れ（図示の第１の矢印）を制御し、第１
のドレインＤ１の電流を供給する。
【００２４】ダブルドレインＤ２は、ソースＳと第１の
ドレインＤ１とを有する同じ平面内で、ゲートからダブ
ルドレインへの方向がソースＳから第１のドレインＤ１
へのキャリアの流れによって形成される電界の方向に対
して実質的に直角になるように配置されている。
【００２５】ダブルドレインＤ２に結合されている電流
源ＣＳは、所定の時刻にソースＳからダブルドレインＤ
２へのキャリアの一部ｅ’の偏向（図示の第２の矢印）
を制御する。
【００２６】電流源ＣＳがオフ、すなわちダブルドレイ
ンＤ２の電流が実質的にゼロである場合には、ソースＳ
から来るキャリアｅは、まだ第１のドレインＤ１に向か
って流れ、電界効果トランジスタの通常動作は乱されな
い。
【００２７】電流源ＣＳがオンにされた場合には、ダブ
ルドレインＤ２は電位降下を有し、それによってキャリ
アの一部ｅ’がこの低電位面に、すなわちダブルドレイ
ンＤ２に向かって流れるようになる。ダブルドレインＤ
２の電圧がソースＳの電圧より大きくならないようにこ
の電界効果トランジスタを設計するよう注意しなければ
ならない。実際に、そのような場合、電界効果トランジ
スタに電流が注入され、それによって電界効果トランジ
スタは飽和モードにされる。そのような場合、ダブルド
レインは事実上第２のソースになる。これは、上記のよ
うに、電圧制御装置の代わりに電流源ＣＳをダブルドレ
インに結合することによって避けることができる。電流
源ＣＳが適当に設計されている場合には、全てのキャリ
アｅがダブルドレインＤ２に向かって偏向され、実質的
に第１のドレインＤ１にキャリアが流れなくなり、これ
によって第１のドレインＤ１からの電流は実質的にゼロ
になる。
【００２８】実際に、制御電圧によってゲートＧに加え
られた情報と、抵抗電流制御手段ＣＳによってダブルド
レインＤ２に加えられた情報は、一緒にかつ同時に、電
界効果トランジスタの第１のドレインＤ１で与えられる
ドレイン電流に伝えられ、送られることに注意しなけれ
ばならない。
【００２９】さらに、周波数ｆ１を有する制御電圧Ｖｇ
がゲートＧに加えられ、周波数ｆ２を有する信号が局部
発振器によってダブルドレインＤ２に加えられる場合に
は、電界効果トランジスタの出力すなわち第１のドレイ
ンＤ１で与えられるドレイン電流は２つの印加信号の積
であることに注意しなければならない。電界効果トラン
ジスタは、事実上単一トランジスタミキサとして動作す
る。
【００３０】図２を参照すると、本発明による電界効果
トランジスタの第２の実施形態の基本構造が示されてい
る。機能的な基本構造は、図１に示される電界効果トラ
ンジスタに類似している。ダブルドレインＤ２は、再
び、ソースＳと第１のドレインＤ１とを有する同じ平面
内に配置されている。ただし、主な違いは、図２では、
チャネルのまわりのソースＳと第１のドレインＤ１とダ
ブルドレインＤ２とによって三角形が形成されるよう
に、ダブルドレインＤ２が配置されていることである。
【００３１】図３を参照すると、本発明による電界効果
トランジスタの概略記号が示されている。電界効果トラ
ンジスタは、ソースＳ、第１のドレインＤ１、ゲート電
圧Ｖｇに結合されたゲートＧ、および電流源ＣＳに結合
された第２のドレインＤ２を含む。
【００３２】図４を参照すると、二重平衡ミキサ回路が
示されている。この二重平衡ミキサ回路は本発明による
４つの電界効果トランジスタを含む。本二重平衡ミキサ
回路の可能な用途を最初に紹介した後で、図に示される
ブロックについての機能説明を行う。この説明によれ
ば、図の機能ブロックの実際の実施は当業者には明らか
になろう。さらに、ミキサ回路の動作をより詳細に説明
する。
【００３３】過去数年間、無線電話の電源電圧は下がり
続けている。実際に、次代の無線電話は、送受器の電池
の数、コスト、体積および重さを低減するために、電源
電圧ができるだけ低くならなければならない。本二重平
衡ミキサ回路は、ただ１つのレベルの電界効果トランジ
スタ、すなわち本発明による４つの電界効果トランジス
タを使用することによってこの課題に対応する。
【００３４】図３の概略記号は、二重平衡ミキサ回路中
に含まれる各電界効果トランジスタＦＥＴａ、ＦＥＴ
ｂ、ＦＥＴｃおよびＦＥＴｄを表すために使用される。
各電界効果トランジスタは、図１、図２および図３を記
述した前のパラグラフで説明した４つの端子を含む。 ・ＦＥＴａは、Ｓａ、Ｇａ、Ｄ１ａおよびＤ２ａを含
み、 ・ＦＥＴｂは、Ｓｂ、Ｇｂ、Ｄ１ｂおよびＤ２ｂを含
み、 ・ＦＥＴｃは、Ｓｃ、Ｇｃ、Ｄ１ｃおよびＤ２ｃを含
み、 ・ＦＥＴｄは、Ｓｄ、Ｇｄ、Ｄ１ｄおよびＤ２ｄを含
む。
【００３５】さらに、二重平衡ミキサ回路は、２つの抵
抗Ｒ１およびＲ２と、４つの局部発振器Ｏａ、Ｏｂ、Ｏ
ｃおよびＯｄとを含む。
【００３６】各電界効果トランジスタは、それぞれソー
スＳと、チャネルと、第１のドレインＤ１と一方の抵抗
Ｒ１またはＲ２とを介して、接地電圧ＧＮＤと電源電圧
ＶＤＤの間に結合されている（図４参照）。
【００３７】各局部発振器は、電圧電源ＶＤＤとその添
字に従う電界効果トランジスタの１つのダブルドレイン
Ｄ２との間に結合されている。例えば、局部発振器Ｏｃ
は電界効果トランジスタＦＥＴｃのダブルドレインＤ２
ｃに結合されている。局部発振器はそれぞれ周波数ｆ２
を有する信号を供給している。
【００３８】電界効果トランジスタ、抵抗および局部発
振器は、ＦＥＴａとＦＥＴｄが共に電界効果トランジス
タの第１の差動対を形成し、ＦＥＴｂとＦＥＴｃが共に
電界効果トランジスタの第２の差動対を形成するように
結合されている。
【００３９】前のパラグラフで述べたように、このよう
にしてトランジスタのただ１つのレベルが使用されてい
ることに注意しなければならない。
【００４０】電界効果トランジスタの第１の差動対に結
合されている局部発振器ＯａとＯｄは、共に活動状態ま
たは非活動状態になる。電界効果トランジスタの第２の
差動対に結合されている局部発振器ＯｂとＯｃもまた共
に活動状態または非活動状態になる。ただし両方の対は
相補活動状態になる。このことは、例えばＯａとＯｄが
活動状態である場合には、ＯｂとＯｃは非活動状態であ
ることを意味する。
【００４１】周波数ｆ１を有する到来信号Ｖｉｎ＝（Ｖ
ｉｎ１−Ｖｉｎ２）は各差動対のゲートに加えられる。
Ｖｉｎ１はＦＥＴａとＦＥＴｂのゲートＤ１ａとＤ１ｂ
にそれぞれ加えられ、Ｖｉｎ２はＦＥＴｃとＦＥＴｄの
ゲートＤ１ｃとＤ１ｄにそれぞれ加えられる。
【００４２】二重平衡ミキサの出力Ｖｏｕｔ＝（Ｖｏｕ
ｔ１−Ｖｏｕｔ２）は各差動対の第１のドレインＤ１で
与えられる。Ｖｏｕｔ１はＦＥＴａとＦＥＴｃの第１の
ドレインＤ１ａとＤ１ｃでそれぞれ与えられ、Ｖｏｕｔ
２はＦＥＴｂとＦＥＴｄの第１のドレインＤ１ｂとＤ１
ｄでそれぞれ与えられる。
【００４３】活動状態の局部発振器に結合するかまたは
非活動状態の局部発振器に結合するかによって電界効果
トランジスタの第１の差動対が活動状態になるか、また
は電界効果トランジスタの第２の差動対が活動状態にな
るので、出力信号Ｖｏｕｔは二重平衡信号である。各電
界効果トランジスタは単一トランジスタミキサとして動
作し、大域回路を結合することによって二重平衡信号が
二重平衡ミキサの出力に与えられる。
【００４４】以上、本発明の原理を特定の装置に関して
説明したが、この説明は例として行ったものにすぎず、
特許請求の範囲で定義される本発明の範囲を限定するも
のではないことを明確に理解されたい。
【図面の簡単な説明】
【図１】本発明による電界効果トランジスタの第１の実
施形態の基本構造を示す図である。
【図２】本発明による電界効果トランジスタの第２の実
施形態の基本構造を示す図である。
【図３】本発明による電界効果トランジスタの概略記号
を示す図である。
【図４】本発明による４つの電界効果トランジスタを含
む二重平衡ミキサ回路を示す図である。
【符号の説明】
ＣＳ 高入力抵抗電流制御手段 Ｄ１ 第２の主端子 Ｄ２ 第３の主端子 ＦＥＴａ、ＦＥＴｂ、ＦＥＴｃ、ＦＥＴｄ 電界効果ト
ランジスタ Ｇ 制御端子 ＧＮＤ 接地電圧 Ｏａ、Ｏｂ、Ｏｃ、Ｏｄ 局部発振器 Ｒ１、Ｒ２ 抵抗 Ｓ 第１の主端子 ＶＤＤ 電源電圧 Ｖｇ 制御電圧 Ｖｏｕｔ 出力

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 制御端子（Ｇ）と第１の主端子（Ｓ）と
    第２の主端子（Ｄ１）とを含む電界効果トランジスタで
    あって、前記制御端子（Ｇ）が、前記第１の主端子
    （Ｓ）から前記第２の主端子（Ｄ１）に流れるキャリア
    （ｅ）の流れを制御する制御電圧（Ｖｇ）を供給するよ
    うに構成されたゲート電圧手段に結合されるように含ま
    れており、前記電界効果トランジスタがさらに第３の主
    端子（Ｄ２）を含み、前記第３の主端子（Ｄ２）は、前
    記第３の主端子（Ｄ２）に結合された高入力抵抗電流制
    御手段（ＣＳ）が前記キャリアの流れの一部（ｅ’）を
    前記第１の主端子（Ｓ）から前記第３の主端子（Ｄ２）
    に偏向させることができるように配置され構成されてい
    ることを特徴とする電界効果トランジスタ。
  2. 【請求項２】 制御端子（Ｇ）と第１の主端子（Ｓ）と
    第２の主端子（Ｄ１）とを含む電界効果トランジスタを
    制御する制御方法であって、前記制御端子（Ｇ）に結合
    されている電圧手段によって供給される制御電圧（Ｖ
    ｇ）で前記第１の主端子（Ｓ）から前記第２の主端子
    （Ｄ１）に流れるキャリア（ｅ）の流れを制御するステ
    ップを含み、さらに、前記電界効果トランジスタの第３
    の主端子（Ｄ２）に結合されている高入力抵抗電流制御
    手段（ＣＳ）によって、前記キャリアの流れの一部
    （ｅ’）の前記第１の主端子（Ｓ）から前記第３の主端
    子（Ｄ２）への偏向を制御するステップを含み、前記第
    ３の主端子（Ｄ２）が前記偏向を可能にするように配置
    され構成されていることを特徴とする制御方法。
  3. 【請求項３】 請求項１に記載の電界効果トランジスタ
    を少なくとも１つ含み、第１の周波数（ｆ１）が前記制
    御端子（Ｇ）に加えられ、第２の周波数（ｆ２）が前記
    第３の主端子（Ｄ２）に加えられることを特徴とする周
    波数ミキサ手段。
JP11118120A 1998-05-11 1999-04-26 電界効果トランジスタ、そのような電界効果トランジスタを制御する方法、およびそのような電界効果トランジスタを含む周波数ミキサ手段 Pending JP2000133805A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP98401126.2 1998-05-11
EP98401126A EP0959503A1 (en) 1998-05-11 1998-05-11 Field effect transistor, control method for controlling such a field affect transistor and a frequency mixer means including such a field effect transistor

Publications (1)

Publication Number Publication Date
JP2000133805A true JP2000133805A (ja) 2000-05-12

Family

ID=8235364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11118120A Pending JP2000133805A (ja) 1998-05-11 1999-04-26 電界効果トランジスタ、そのような電界効果トランジスタを制御する方法、およびそのような電界効果トランジスタを含む周波数ミキサ手段

Country Status (6)

Country Link
US (1) US6476428B2 (ja)
EP (1) EP0959503A1 (ja)
JP (1) JP2000133805A (ja)
CN (1) CN1173410C (ja)
CA (1) CA2270662A1 (ja)
SG (1) SG81985A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010167653A (ja) * 2009-01-22 2010-08-05 Oki Data Corp 駆動回路、光プリントヘッド及び画像形成装置
JP2023072372A (ja) * 2021-11-12 2023-05-24 キヤノン株式会社 光電変換装置及び発光装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001054266A2 (de) * 2000-01-21 2001-07-26 Infineon Technologies Ag Mischerschaltung und -verfahren

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3714559A (en) * 1971-08-10 1973-01-30 Texas Instruments Inc Method of measuring magnetic fields utilizing a three dram igfet with particular bias
DE2159592C3 (de) * 1971-12-01 1981-12-17 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Integrierte Halbleiteranordnung
US4141023A (en) * 1973-08-11 1979-02-20 Sony Corporation Field effect transistor having a linear attenuation characteristic and an improved distortion factor with multiple gate drain contacts
DE2804165C2 (de) * 1978-02-01 1982-11-11 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleiteranordnung mit einem für die Stromführung geeigneten Kanal und Verfahren zum Betrieb dieser Halbleiteranordnung
JPS6386555A (ja) 1986-09-30 1988-04-16 Toshiba Corp 半導体装置
FR2618943B1 (fr) * 1987-07-31 1989-12-01 Thomson Hybrides Microondes Dispositif semi-conducteur a effet de champ comportant une electrode annexe
US5306969A (en) 1992-01-14 1994-04-26 Nec Corporation Frequency mixer circuit using FETs
JP2936998B2 (ja) * 1994-03-15 1999-08-23 日本電気株式会社 周波数変換器
DE4431299C2 (de) 1994-09-02 1996-12-05 Hentschke Siegbert Prof Dr Ing Integrierte Digitale Magnetfeld-Detektoren
US5528067A (en) 1995-05-08 1996-06-18 Hughes Aircraft Company Magnetic field detection
US5767726A (en) 1996-10-21 1998-06-16 Lucent Technologies Inc. Four terminal RF mixer device
JP3346193B2 (ja) * 1996-11-18 2002-11-18 松下電器産業株式会社 電力増幅器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010167653A (ja) * 2009-01-22 2010-08-05 Oki Data Corp 駆動回路、光プリントヘッド及び画像形成装置
JP2023072372A (ja) * 2021-11-12 2023-05-24 キヤノン株式会社 光電変換装置及び発光装置
JP7421532B2 (ja) 2021-11-12 2024-01-24 キヤノン株式会社 光電変換装置及び発光装置

Also Published As

Publication number Publication date
SG81985A1 (en) 2001-07-24
CN1235379A (zh) 1999-11-17
CN1173410C (zh) 2004-10-27
CA2270662A1 (en) 1999-11-11
EP0959503A1 (en) 1999-11-24
US20010013622A1 (en) 2001-08-16
US6476428B2 (en) 2002-11-05

Similar Documents

Publication Publication Date Title
US6686772B2 (en) Voltage mode differential driver and method
EP1732211B1 (en) Distributed amplifier
JPH06314985A (ja) 携帯無線装置
US4717847A (en) TTL compatible CMOS input buffer
US7719357B2 (en) Differential amplifier with a plurality of input pairs
JPS61154312A (ja) 駆動回路
JP2000133805A (ja) 電界効果トランジスタ、そのような電界効果トランジスタを制御する方法、およびそのような電界効果トランジスタを含む周波数ミキサ手段
US7382192B2 (en) Bias current compensation circuit for a differential input stage
US6977527B1 (en) Method and apparatus for suppressing spurious values in a differential output current
JP2002271217A (ja) ミュート回路
JPH09294062A (ja) 入力回路
US20070018507A1 (en) Device and method for mixing circuits
US20220215864A1 (en) Buffers and multiplexers
JP4029169B2 (ja) 高周波スイッチ回路
US6466055B1 (en) Integrated circuit buffer system
JPH1098112A (ja) 半導体集積回路
JPH0278317A (ja) 信号切替回路
Moss et al. Integrated circuit D-MOS telephone crosspoint array
JPH0746108A (ja) Ｃｍｏｓアナログスイッチ
JPH01238211A (ja) 半導体集積回路装置
US6882183B2 (en) Multi-level output circuit
US7816983B2 (en) Fast switch for controlling a differential-pair amplifier
JPH0555486A (ja) 半導体装置
JPH04212508A (ja) Ｃｍｏｓ増幅回路
JPH0282715A (ja) 出力バッファ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090317