JP2000131348A - ディジタル測定装置 - Google Patents
ディジタル測定装置Info
- Publication number
- JP2000131348A JP2000131348A JP10321396A JP32139698A JP2000131348A JP 2000131348 A JP2000131348 A JP 2000131348A JP 10321396 A JP10321396 A JP 10321396A JP 32139698 A JP32139698 A JP 32139698A JP 2000131348 A JP2000131348 A JP 2000131348A
- Authority
- JP
- Japan
- Prior art keywords
- value
- digital
- resistor
- resistors
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 比較的簡易な構成で出力値の正確なディジタ
ル測定装置を提供する。 【解決手段】 アッテネータ部１は、第２乃至第ｎの基
準抵抗器１２〜(１０＋ｎ)を有してなり、スイッチング
部２の制御に応じてスイッチング素子２１〜(２０＋２
ｎ)の一組が閉成されることで、基準抵抗器Ａが選択さ
れるようになっており、測定電圧Ｖは、基準抵抗器Ａ，
Ｃの分圧比により分圧されて、アナログ・ディジタル変
換器３に分圧電圧Ｖoutとして入力され、ディジタル変
換されてディジタル演算部４へ入力され、基準抵抗器
Ａ，Ｃの分圧比の目標値からのずれに対応した補正が施
されて出力される結果、正確な出力値を得ることができ
るようになっている。
ル測定装置を提供する。 【解決手段】 アッテネータ部１は、第２乃至第ｎの基
準抵抗器１２〜(１０＋ｎ)を有してなり、スイッチング
部２の制御に応じてスイッチング素子２１〜(２０＋２
ｎ)の一組が閉成されることで、基準抵抗器Ａが選択さ
れるようになっており、測定電圧Ｖは、基準抵抗器Ａ，
Ｃの分圧比により分圧されて、アナログ・ディジタル変
換器３に分圧電圧Ｖoutとして入力され、ディジタル変
換されてディジタル演算部４へ入力され、基準抵抗器
Ａ，Ｃの分圧比の目標値からのずれに対応した補正が施
されて出力される結果、正確な出力値を得ることができ
るようになっている。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル測定装
置に係り、特に、電圧測定及び抵抗測定のための分圧回
路を備えてなるものにおいて、回路構成の簡素化と出力
精度の向上等を図ったものに関する。
置に係り、特に、電圧測定及び抵抗測定のための分圧回
路を備えてなるものにおいて、回路構成の簡素化と出力
精度の向上等を図ったものに関する。
【０００２】
【従来の技術】従来、この種の装置としては、例えば、
図９に示されたような抵抗測定のための分圧回路を前段
に有してなるディジタル測定装置がある。以下、同図を
参照しつつこの従来例について説明すれば、このディジ
タル測定装置は、被測定抵抗器Ｄに接続される合成基準
抵抗部Ｒと、この合成基準抵抗部Ｒによって得られる基
準電圧Ｖref及び測定電圧Ｖoutを、それぞれアナログ・
ディジタル変換する変換部とに大別されてなるものであ
る。合成抵抗部Ｒは、測定抵抗器Ｄと直列接続されるも
ので、基準抵抗器Ａと入力保護抵抗Ｂとが直列接続さ
れ、さらに、この２つの基準抵抗器Ａ，Ｂの直列接続部
分に対して基準抵抗器Ｃが並列接続されて構成されたも
のとなっている。基準抵抗器Ａ，Ｂは、スイッチング素
子ＳＷ１〜ＳＷ３によって、適宜な抵抗値を有するもの
が図示されない複数の抵抗器の中から選択されて、接続
されるようになっているものである。そして、基準抵抗
器Ｃと基準抵抗器Ａとの接続点に駆動電圧が印加される
一方、基準抵抗器Ｃと入力保護抵抗Ｂとの接続点に測定
抵抗器Ｄの一端が接続されるようになっている。さら
に、測定抵抗器Ｄの他端は、スイッチング素子ＳＷ４を
介してアースに接続されるようになっている。
図９に示されたような抵抗測定のための分圧回路を前段
に有してなるディジタル測定装置がある。以下、同図を
参照しつつこの従来例について説明すれば、このディジ
タル測定装置は、被測定抵抗器Ｄに接続される合成基準
抵抗部Ｒと、この合成基準抵抗部Ｒによって得られる基
準電圧Ｖref及び測定電圧Ｖoutを、それぞれアナログ・
ディジタル変換する変換部とに大別されてなるものであ
る。合成抵抗部Ｒは、測定抵抗器Ｄと直列接続されるも
ので、基準抵抗器Ａと入力保護抵抗Ｂとが直列接続さ
れ、さらに、この２つの基準抵抗器Ａ，Ｂの直列接続部
分に対して基準抵抗器Ｃが並列接続されて構成されたも
のとなっている。基準抵抗器Ａ，Ｂは、スイッチング素
子ＳＷ１〜ＳＷ３によって、適宜な抵抗値を有するもの
が図示されない複数の抵抗器の中から選択されて、接続
されるようになっているものである。そして、基準抵抗
器Ｃと基準抵抗器Ａとの接続点に駆動電圧が印加される
一方、基準抵抗器Ｃと入力保護抵抗Ｂとの接続点に測定
抵抗器Ｄの一端が接続されるようになっている。さら
に、測定抵抗器Ｄの他端は、スイッチング素子ＳＷ４を
介してアースに接続されるようになっている。
【０００３】かかる構成においては、基準抵抗器Ａの両
端の電圧を基準電圧Ｖrefとして取り出す一方、測定抵
抗器Ｄの両端の電圧を測定電圧Ｖoutとして取り出し、
変換部においては、これら２つの電圧Ｖref、Ｖoutのデ
ィジタル値を基に、演算により測定抵抗器Ｄの値をディ
ジタル値として出力するようになっている。すなわち、
測定抵抗器Ｄの抵抗値Ｒdは、Ｒd＝(Ｒref×Ｖout)／Ｖ
refとして求められるものである。なお、ここで抵抗値
Ｒrefは、基準抵抗器Ａの両端で得られる合成基準抵抗
値であり、理想的には、Ｒref＝｛Ｒa（Ｒb＋Ｒc）｝／
（Ｒa＋Ｒb＋Ｒc）として求められるものである。
端の電圧を基準電圧Ｖrefとして取り出す一方、測定抵
抗器Ｄの両端の電圧を測定電圧Ｖoutとして取り出し、
変換部においては、これら２つの電圧Ｖref、Ｖoutのデ
ィジタル値を基に、演算により測定抵抗器Ｄの値をディ
ジタル値として出力するようになっている。すなわち、
測定抵抗器Ｄの抵抗値Ｒdは、Ｒd＝(Ｒref×Ｖout)／Ｖ
refとして求められるものである。なお、ここで抵抗値
Ｒrefは、基準抵抗器Ａの両端で得られる合成基準抵抗
値であり、理想的には、Ｒref＝｛Ｒa（Ｒb＋Ｒc）｝／
（Ｒa＋Ｒb＋Ｒc）として求められるものである。
【０００４】一方、電圧測定を行う場合には、被測定電
圧Ｖをいわゆる抵抗分圧し、その分圧電圧をディジタル
変換するような構成が用いられている。すなわち、スイ
ッチング素子を適宜切り替えることで、例えば、図１０
に示されたように、被測定電圧Ｖを基準抵抗器Ａ，Ｃの
直列接続によって抵抗分圧するようにし、基準抵抗器Ａ
において、その分圧電圧を測定電圧Ｖoutとして得て、
それを変換部によりディジタル変換している。そして、
Ｖout＝Ｒa×Ｖ／（Ｒa＋Ｒc＋Ｒsw4＋Ｒsw5）の関係式
より、被測定電圧Ｖは、Ｖ＝Ｖout（Ｒa＋Ｒc＋Ｒsw4＋
Ｒsw5）／Ｒaとしてディジタル演算により算出されるよ
うになっている。なお、ここで、Ｒaは、基準抵抗器Ａ
の抵抗値、Ｒcは、基準抵抗器Ｃの抵抗値、Ｒsw4は、ス
イッチング素子ＳＷ４のいわゆる導通抵抗値、Ｒsw5
は、スイッチング素子ＳＷ５のいわゆる導通抵抗値であ
る。
圧Ｖをいわゆる抵抗分圧し、その分圧電圧をディジタル
変換するような構成が用いられている。すなわち、スイ
ッチング素子を適宜切り替えることで、例えば、図１０
に示されたように、被測定電圧Ｖを基準抵抗器Ａ，Ｃの
直列接続によって抵抗分圧するようにし、基準抵抗器Ａ
において、その分圧電圧を測定電圧Ｖoutとして得て、
それを変換部によりディジタル変換している。そして、
Ｖout＝Ｒa×Ｖ／（Ｒa＋Ｒc＋Ｒsw4＋Ｒsw5）の関係式
より、被測定電圧Ｖは、Ｖ＝Ｖout（Ｒa＋Ｒc＋Ｒsw4＋
Ｒsw5）／Ｒaとしてディジタル演算により算出されるよ
うになっている。なお、ここで、Ｒaは、基準抵抗器Ａ
の抵抗値、Ｒcは、基準抵抗器Ｃの抵抗値、Ｒsw4は、ス
イッチング素子ＳＷ４のいわゆる導通抵抗値、Ｒsw5
は、スイッチング素子ＳＷ５のいわゆる導通抵抗値であ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、スイッ
チング素子のいわゆる導通抵抗は、実際には零ではな
く、ある程度の値を有するため、特に、測定抵抗器Ｄを
精密に測定する必要がある場合には、その導通抵抗の影
響が無視することができないものとなる。すなわち、ス
イッチング素子ＳＷ１〜ＳＷ３の導通時のいわゆる導通
抵抗値を、それぞれＲsw1，Ｒsw2，Ｒsw3とすると、こ
れら導通抵抗値を考慮した先の合成基準抵抗値Ｒref
は、Ｒref＝｛Ｒa（Ｒb＋Ｒc＋Ｒsw1＋Ｒsw2＋Ｒsw
3）｝／（Ｒa＋Ｒb＋Ｒc＋Ｒsw1＋Ｒsw2＋Ｒsw3）とな
り、先に述べたように合成基準抵抗値Ｒrefが理想的な
値であるとして測定抵抗器Ｄの抵抗値を求める場合に比
して、明らかに誤差が生ずることとなるという問題があ
った。
チング素子のいわゆる導通抵抗は、実際には零ではな
く、ある程度の値を有するため、特に、測定抵抗器Ｄを
精密に測定する必要がある場合には、その導通抵抗の影
響が無視することができないものとなる。すなわち、ス
イッチング素子ＳＷ１〜ＳＷ３の導通時のいわゆる導通
抵抗値を、それぞれＲsw1，Ｒsw2，Ｒsw3とすると、こ
れら導通抵抗値を考慮した先の合成基準抵抗値Ｒref
は、Ｒref＝｛Ｒa（Ｒb＋Ｒc＋Ｒsw1＋Ｒsw2＋Ｒsw
3）｝／（Ｒa＋Ｒb＋Ｒc＋Ｒsw1＋Ｒsw2＋Ｒsw3）とな
り、先に述べたように合成基準抵抗値Ｒrefが理想的な
値であるとして測定抵抗器Ｄの抵抗値を求める場合に比
して、明らかに誤差が生ずることとなるという問題があ
った。
【０００６】また、従来回路においては、回路の簡素化
や、低価格化の要求等の観点から、抵抗測定において使
用する基準抵抗器と、電圧測定において使用する基準抵
抗器とを、違えることなく共通に使用する構成としてい
た。すなわち、例えば、１０MΩ、１.１MΩ、１０１k
Ω、１kΩといった具合である。しかしながら、本来
は、正確な測定結果を得るためには、基準抵抗器の値と
しては、例えば、１.１１１１１１１・・・MΩ、１０
１.０１０１・・・MΩ、１０.０１００１００１・・・k
Ω、１.０００１０００１０００１・・・kΩといったよ
うに小数点以下において比較的多くの桁数でしかも正確
な値を有するものが必要となるものである。したがっ
て、従来回路における電圧測定においては、このような
小数点以下まで厳密に調整された抵抗器を用いていない
ため、当然の事ながら、測定値には、本来の抵抗値との
ずれに対応した誤差を含むものであり、精密な測定値を
得られるものではなかった。
や、低価格化の要求等の観点から、抵抗測定において使
用する基準抵抗器と、電圧測定において使用する基準抵
抗器とを、違えることなく共通に使用する構成としてい
た。すなわち、例えば、１０MΩ、１.１MΩ、１０１k
Ω、１kΩといった具合である。しかしながら、本来
は、正確な測定結果を得るためには、基準抵抗器の値と
しては、例えば、１.１１１１１１１・・・MΩ、１０
１.０１０１・・・MΩ、１０.０１００１００１・・・k
Ω、１.０００１０００１０００１・・・kΩといったよ
うに小数点以下において比較的多くの桁数でしかも正確
な値を有するものが必要となるものである。したがっ
て、従来回路における電圧測定においては、このような
小数点以下まで厳密に調整された抵抗器を用いていない
ため、当然の事ながら、測定値には、本来の抵抗値との
ずれに対応した誤差を含むものであり、精密な測定値を
得られるものではなかった。
【０００７】本発明は、上記実状に鑑みてなされたもの
で、電圧測定用の抵抗と、抵抗測定用の抵抗とを共用で
き、しかも、比較的精度の高い測定値を得ることのでき
るディジタル測定装置を提供するものである。本発明の
他の目的は、比較的簡易な構成で測定精度の比較的高い
ディジタル測定装置を提供することにある。
で、電圧測定用の抵抗と、抵抗測定用の抵抗とを共用で
き、しかも、比較的精度の高い測定値を得ることのでき
るディジタル測定装置を提供するものである。本発明の
他の目的は、比較的簡易な構成で測定精度の比較的高い
ディジタル測定装置を提供することにある。
【０００８】
【課題を解決するための手段】請求項１記載の発明に係
るディジタル測定装置は、複数の抵抗器を有してなり、
外部から印加された電圧を抵抗分圧して出力するアッテ
ネータ部と、前記アッテネータ部の複数の抵抗器を選択
して所定の接続状態とするスイッチング部と、前記アッ
テネータ部の出力電圧をディジタル値に変換するアナロ
グ・ディジタル変換器と、前記アナログ・ディジタル変
換器の出力値に対して所定の演算処理を施すディジタル
演算部と、を具備してなるディジタル測定装置であっ
て、前記ディジタル演算部は、前記アッテネータ部にお
ける分圧比の目標値と実際の値とのずれに応じて前記ア
ナログ・ディジタル変換器の出力値に対して補正を施
し、目標とする分圧比に対応した分圧電圧値を出力する
よう構成されてなるものである。
るディジタル測定装置は、複数の抵抗器を有してなり、
外部から印加された電圧を抵抗分圧して出力するアッテ
ネータ部と、前記アッテネータ部の複数の抵抗器を選択
して所定の接続状態とするスイッチング部と、前記アッ
テネータ部の出力電圧をディジタル値に変換するアナロ
グ・ディジタル変換器と、前記アナログ・ディジタル変
換器の出力値に対して所定の演算処理を施すディジタル
演算部と、を具備してなるディジタル測定装置であっ
て、前記ディジタル演算部は、前記アッテネータ部にお
ける分圧比の目標値と実際の値とのずれに応じて前記ア
ナログ・ディジタル変換器の出力値に対して補正を施
し、目標とする分圧比に対応した分圧電圧値を出力する
よう構成されてなるものである。
【０００９】かかる構成においては、特に、ディジタル
演算部において、アッテネータ部における分圧比の目標
値からのずれを補正するようにすることで、アッテネー
タ部を構成する抵抗器の値の選択の自由度が、従来に比
して広がり、そのため回路構成を簡素にすることができ
る一方、ディジタル演算部による補正処理によって正確
な出力値を得ることが可能となるものである。
演算部において、アッテネータ部における分圧比の目標
値からのずれを補正するようにすることで、アッテネー
タ部を構成する抵抗器の値の選択の自由度が、従来に比
して広がり、そのため回路構成を簡素にすることができ
る一方、ディジタル演算部による補正処理によって正確
な出力値を得ることが可能となるものである。
【００１０】特に、アッテネータ部を構成する複数の抵
抗器は、例えば、所定の抵抗値の整数倍の値に設定され
てなるものが好適である。かかる構成とすることで、デ
ィジタル演算部においては、アッテネータ部の抵抗器の
接続状態に対応して、従来の抵抗値の設定に比して小数
点以下の桁数の小さな定数を用いて演算処理を行うこと
ができるので、ディジタル演算部における演算処理の負
担が従来に比して軽くなるものである。
抗器は、例えば、所定の抵抗値の整数倍の値に設定され
てなるものが好適である。かかる構成とすることで、デ
ィジタル演算部においては、アッテネータ部の抵抗器の
接続状態に対応して、従来の抵抗値の設定に比して小数
点以下の桁数の小さな定数を用いて演算処理を行うこと
ができるので、ディジタル演算部における演算処理の負
担が従来に比して軽くなるものである。
【００１１】また、請求項５記載の発明に係るディジタ
ル測定装置は、複数の抵抗器を有してなり、外部から印
加された電圧を抵抗分圧して出力するアッテネータ部
と、前記アッテネータ部の複数の抵抗器を選択して所定
の接続状態とするスイッチング部と、前記アッテネータ
部の出力電圧をディジタル値に変換するアナログ・ディ
ジタル変換器と、前記アナログ・ディジタル変換器の出
力値に対して所定の演算処理を施すディジタル演算部
と、を具備してなるディジタル測定装置であって、前記
アッテネータ部を構成する複数の抵抗器は、それぞれ調
整用抵抗器が直列接続されてなり、それぞれの抵抗器と
前記調整用抵抗器との合成抵抗値は、前記調整用抵抗器
の調整により、各々の抵抗器の公称抵抗値を基準として
所定の割合大きい又は小さい値に設定されてなる一方、
前記ディジタル演算部は、前記アナログ・ディジタル変
換器の出力値に対して、前記アッテネータ部における所
定の割合に対応した係数を乗ずるよう構成されてなるも
のである。
ル測定装置は、複数の抵抗器を有してなり、外部から印
加された電圧を抵抗分圧して出力するアッテネータ部
と、前記アッテネータ部の複数の抵抗器を選択して所定
の接続状態とするスイッチング部と、前記アッテネータ
部の出力電圧をディジタル値に変換するアナログ・ディ
ジタル変換器と、前記アナログ・ディジタル変換器の出
力値に対して所定の演算処理を施すディジタル演算部
と、を具備してなるディジタル測定装置であって、前記
アッテネータ部を構成する複数の抵抗器は、それぞれ調
整用抵抗器が直列接続されてなり、それぞれの抵抗器と
前記調整用抵抗器との合成抵抗値は、前記調整用抵抗器
の調整により、各々の抵抗器の公称抵抗値を基準として
所定の割合大きい又は小さい値に設定されてなる一方、
前記ディジタル演算部は、前記アナログ・ディジタル変
換器の出力値に対して、前記アッテネータ部における所
定の割合に対応した係数を乗ずるよう構成されてなるも
のである。
【００１２】かかる構成においては、特に、アッテネー
タ部を構成する各々の抵抗器の抵抗値の公称値からのず
れの割合を調整用抵抗器を用いて同一となるようにし、
ディジタル演算部において、その抵抗値のずれの割合に
応じた補正を施すことで、従来に比して簡易な構成で、
より正確な値を得ることができることとなるものであ
る。
タ部を構成する各々の抵抗器の抵抗値の公称値からのず
れの割合を調整用抵抗器を用いて同一となるようにし、
ディジタル演算部において、その抵抗値のずれの割合に
応じた補正を施すことで、従来に比して簡易な構成で、
より正確な値を得ることができることとなるものであ
る。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１乃至図８を参照しつつ説明する。なお、以下に
説明する部材、配置等は本発明を限定するものではな
く、本発明の趣旨の範囲内で種々改変することができる
ものである。最初に、図１を参照しつつ第１の回路構成
例について説明する。この第１の回路構成例におけるデ
ィジタル測定装置Ｓ１は、アッテネータ部１と、スイッ
チング部（図１においては「ＳＷ ＤＲＶ」と表記）２
と、アナログ・ディジタル変換器（図１においては「Ａ
／Ｄ」と表記）３と、ディジタル演算部（図１において
は「ＤＩＧ ＣＡＬ」と表記）４とに大別されて構成さ
れたものとなっている。アッテネータ部１は、複数の基
準抵抗器１１〜(１０＋ｎ)と複数のスイッチング素子２
１〜(２０＋２ｎ)とを有してなるもので、被測定電圧又
は被測定抵抗器の大きさに応じてスイッチング素子２１
〜(２０＋２ｎ)により基準抵抗器１２〜(１０＋ｎ)のい
ずれかが選択されて、分圧が行われるようになっている
ものである。具体的には、まず、第１の基準抵抗器１１
の一端には、被測定電圧Ｖが印加されるようになってい
る一方、この第１の基準抵抗器１１の他端には、第２乃
至第ｎの基準抵抗器１２〜(１０＋ｎ)のいずれか一つが
アースとの間に直列接続されるようになっている。すな
わち、第２乃至第ｎの基準抵抗器１２〜(１０＋ｎ)の両
端には、それぞれスイッチング素子２１〜(２０＋２ｎ)
が接続されており、スイッチング部２によりいずれかの
基準抵抗器１２〜(１０＋ｎ)の両端のスイッチング素子
２１〜(２０＋２ｎ)が導通状態とされることで、第１の
基準抵抗器１１と直列に接続された状態となるようにな
っている。
て、図１乃至図８を参照しつつ説明する。なお、以下に
説明する部材、配置等は本発明を限定するものではな
く、本発明の趣旨の範囲内で種々改変することができる
ものである。最初に、図１を参照しつつ第１の回路構成
例について説明する。この第１の回路構成例におけるデ
ィジタル測定装置Ｓ１は、アッテネータ部１と、スイッ
チング部（図１においては「ＳＷ ＤＲＶ」と表記）２
と、アナログ・ディジタル変換器（図１においては「Ａ
／Ｄ」と表記）３と、ディジタル演算部（図１において
は「ＤＩＧ ＣＡＬ」と表記）４とに大別されて構成さ
れたものとなっている。アッテネータ部１は、複数の基
準抵抗器１１〜(１０＋ｎ)と複数のスイッチング素子２
１〜(２０＋２ｎ)とを有してなるもので、被測定電圧又
は被測定抵抗器の大きさに応じてスイッチング素子２１
〜(２０＋２ｎ)により基準抵抗器１２〜(１０＋ｎ)のい
ずれかが選択されて、分圧が行われるようになっている
ものである。具体的には、まず、第１の基準抵抗器１１
の一端には、被測定電圧Ｖが印加されるようになってい
る一方、この第１の基準抵抗器１１の他端には、第２乃
至第ｎの基準抵抗器１２〜(１０＋ｎ)のいずれか一つが
アースとの間に直列接続されるようになっている。すな
わち、第２乃至第ｎの基準抵抗器１２〜(１０＋ｎ)の両
端には、それぞれスイッチング素子２１〜(２０＋２ｎ)
が接続されており、スイッチング部２によりいずれかの
基準抵抗器１２〜(１０＋ｎ)の両端のスイッチング素子
２１〜(２０＋２ｎ)が導通状態とされることで、第１の
基準抵抗器１１と直列に接続された状態となるようにな
っている。
【００１４】ここで、説明の便宜上、第１の基準抵抗器
１１を基準抵抗器Ｃと、第２乃至第ｎの基準抵抗器１２
〜(１０＋ｎ)の内、選択されたいずれか一つを、基準抵
抗器Ａと、それぞれ定義するものとする。そして、基準
抵抗器Ｃと基準抵抗器Ａとが直列接続されて、被測定電
圧Ｖを分圧する図１に示された接続状態は、電圧測定の
際の構成となっている。また、この第１の回路構成例に
おいては、第１乃至第ｎの基準抵抗器１１〜(１０＋ｎ)
は、電圧測定用と抵抗測定用とを兼ねるものとなってお
り、例えば、具体的な抵抗値としては、１kΩ、１０k
Ω、１００kΩ、１.００MΩ、１０MΩ、１００MΩ・・
・といったように最小の抵抗値（この例では１kΩ）の
１０倍づつの抵抗値のものが用いられたものとなってい
る。
１１を基準抵抗器Ｃと、第２乃至第ｎの基準抵抗器１２
〜(１０＋ｎ)の内、選択されたいずれか一つを、基準抵
抗器Ａと、それぞれ定義するものとする。そして、基準
抵抗器Ｃと基準抵抗器Ａとが直列接続されて、被測定電
圧Ｖを分圧する図１に示された接続状態は、電圧測定の
際の構成となっている。また、この第１の回路構成例に
おいては、第１乃至第ｎの基準抵抗器１１〜(１０＋ｎ)
は、電圧測定用と抵抗測定用とを兼ねるものとなってお
り、例えば、具体的な抵抗値としては、１kΩ、１０k
Ω、１００kΩ、１.００MΩ、１０MΩ、１００MΩ・・
・といったように最小の抵抗値（この例では１kΩ）の
１０倍づつの抵抗値のものが用いられたものとなってい
る。
【００１５】この発明の実施の形態においては、第２の
基準抵抗器１２の一端に第１のスイッチング素子（図１
においては「ＳＷ１」と表記）２１が設けられ、第２の
基準抵抗器１２の一端は、この第１のスイッチング素子
２１を介して第１の基準抵抗器１１の他端に接続される
ようになっている一方、第２の基準抵抗器１２の他端側
には、第２のスイッチング素子（図１においては「ＳＷ
２」と表記）２２が設けられ、第２の基準抵抗器１２の
他端は、この第２のスイッチング素子２２を介してアー
スに接続されるようになっている。また、第３の基準抵
抗器１３の一端側には、第３のスイッチング素子（図１
においては「ＳＷ３」と表記）２３が設けられ、第３の
基準抵抗器１３の一端は、この第３のスイッチング素子
２３を介して第１の基準抵抗器１１の他端に接続される
ようになっている一方、第３の基準抵抗器１３の他端側
には、第４のスイッチング素子（図１においては「ＳＷ
４」と表記）２４が設けられ、第３の基準抵抗器１３の
他端は、この第４のスイッチング素子２４を介してアー
スに接続されるようになっている。以下、同様にして、
第４乃至第ｎの基準抵抗器１４〜(１０＋ｎ)も、その一
端は第１の基準抵抗器１１の他端に、また、第４乃至第
ｎの基準抵抗器１４〜(１０＋ｎ)の各々の他端は、アー
スに、それぞれ対応する第５乃至第２ｎのスイッチング
素子２５〜(２０＋２ｎ)を介して接続されるようになっ
ているものである。なお、スイッチング素子２１〜(２
０＋２ｎ)は、いわゆる半導体スイッチング素子や、い
わゆる機械的な開閉接点を有するもの等、種々のものが
選択可能であり、特定のものに限定される必要はないも
のである。
基準抵抗器１２の一端に第１のスイッチング素子（図１
においては「ＳＷ１」と表記）２１が設けられ、第２の
基準抵抗器１２の一端は、この第１のスイッチング素子
２１を介して第１の基準抵抗器１１の他端に接続される
ようになっている一方、第２の基準抵抗器１２の他端側
には、第２のスイッチング素子（図１においては「ＳＷ
２」と表記）２２が設けられ、第２の基準抵抗器１２の
他端は、この第２のスイッチング素子２２を介してアー
スに接続されるようになっている。また、第３の基準抵
抗器１３の一端側には、第３のスイッチング素子（図１
においては「ＳＷ３」と表記）２３が設けられ、第３の
基準抵抗器１３の一端は、この第３のスイッチング素子
２３を介して第１の基準抵抗器１１の他端に接続される
ようになっている一方、第３の基準抵抗器１３の他端側
には、第４のスイッチング素子（図１においては「ＳＷ
４」と表記）２４が設けられ、第３の基準抵抗器１３の
他端は、この第４のスイッチング素子２４を介してアー
スに接続されるようになっている。以下、同様にして、
第４乃至第ｎの基準抵抗器１４〜(１０＋ｎ)も、その一
端は第１の基準抵抗器１１の他端に、また、第４乃至第
ｎの基準抵抗器１４〜(１０＋ｎ)の各々の他端は、アー
スに、それぞれ対応する第５乃至第２ｎのスイッチング
素子２５〜(２０＋２ｎ)を介して接続されるようになっ
ているものである。なお、スイッチング素子２１〜(２
０＋２ｎ)は、いわゆる半導体スイッチング素子や、い
わゆる機械的な開閉接点を有するもの等、種々のものが
選択可能であり、特定のものに限定される必要はないも
のである。
【００１６】スイッチング部２は、上述したスイッチン
グ素子２１〜(２０＋２ｎ)の導通、非導通動作を制御す
るためのもので、例えば、図示されないいわゆる測定レ
ンジの切換スイッチが操作されることによって対応する
スイッチング素子２１〜(２０＋２ｎ)を導通状態とする
ようになっているものである。アナログ・ディジタル変
換器３は、その入力段が、第２乃至第ｎの基準抵抗器１
２〜(１０＋ｎ)の両端に接続されており、この両端に得
られた分圧電圧Ｖoutを入力してディジタル変換するよ
うになっているものである。このアナログ・ディジタル
変換器３自体は、公知・周知の構成を有するものでよ
く、本発明特有の構成を有してなるものではない。例え
ば、公知・周知の構成としては、いわゆる積分型や逐次
比較型、ΔΣ型等があるが、いずれのものであってもよ
いものである。ディジタル演算部４は、先の分圧電圧Ｖ
outに対応したアナログ・ディジタル変換器３により得
られたディジタル値に、次述するような補正を施して出
力するようになっているものである。
グ素子２１〜(２０＋２ｎ)の導通、非導通動作を制御す
るためのもので、例えば、図示されないいわゆる測定レ
ンジの切換スイッチが操作されることによって対応する
スイッチング素子２１〜(２０＋２ｎ)を導通状態とする
ようになっているものである。アナログ・ディジタル変
換器３は、その入力段が、第２乃至第ｎの基準抵抗器１
２〜(１０＋ｎ)の両端に接続されており、この両端に得
られた分圧電圧Ｖoutを入力してディジタル変換するよ
うになっているものである。このアナログ・ディジタル
変換器３自体は、公知・周知の構成を有するものでよ
く、本発明特有の構成を有してなるものではない。例え
ば、公知・周知の構成としては、いわゆる積分型や逐次
比較型、ΔΣ型等があるが、いずれのものであってもよ
いものである。ディジタル演算部４は、先の分圧電圧Ｖ
outに対応したアナログ・ディジタル変換器３により得
られたディジタル値に、次述するような補正を施して出
力するようになっているものである。
【００１７】すなわち、まず、分圧電圧Ｖoutを求める
と次のようになる。本来、理想的には、スイッチング素
子２１〜（２０＋２ｎ）のいわゆる導通抵抗は零であ
り、分圧電圧Ｖoutは、Ｖout＝Ｒa×Ｖ／（Ｒa＋Ｒc）
と表されるものである。但し、ここで、Ｒaは、基準抵
抗器Ａの抵抗値、Ｒcは、基準抵抗器Ｃの抵抗値である
とする。しかしながら、実際には、スイッチング素子２
１〜（２０＋２ｎ）には、導通抵抗が生ずるため、この
導通抵抗を考慮した分圧電圧Ｖoutは、Ｖout＝Ｒa×Ｖ
／（Ｒa＋Ｒc＋２Ｒsw）と表される。ここで、各々のス
イッチング素子２１〜（２０＋２ｎ）の導通抵抗は略等
しく、Ｒswは、この導通抵抗値であるとする。例えば、
Ｒa＝１.００００MΩ、Ｒc＝１０MΩ、２Ｒsw＝１kΩで
あるとすると、分圧電圧Ｖoutは、Ｖout＝１.００００
×１０6×Ｖ／（１.００００×１０6+１０×１０6＋１
×１０3） ０.０９０９×Ｖとなる。
と次のようになる。本来、理想的には、スイッチング素
子２１〜（２０＋２ｎ）のいわゆる導通抵抗は零であ
り、分圧電圧Ｖoutは、Ｖout＝Ｒa×Ｖ／（Ｒa＋Ｒc）
と表されるものである。但し、ここで、Ｒaは、基準抵
抗器Ａの抵抗値、Ｒcは、基準抵抗器Ｃの抵抗値である
とする。しかしながら、実際には、スイッチング素子２
１〜（２０＋２ｎ）には、導通抵抗が生ずるため、この
導通抵抗を考慮した分圧電圧Ｖoutは、Ｖout＝Ｒa×Ｖ
／（Ｒa＋Ｒc＋２Ｒsw）と表される。ここで、各々のス
イッチング素子２１〜（２０＋２ｎ）の導通抵抗は略等
しく、Ｒswは、この導通抵抗値であるとする。例えば、
Ｒa＝１.００００MΩ、Ｒc＝１０MΩ、２Ｒsw＝１kΩで
あるとすると、分圧電圧Ｖoutは、Ｖout＝１.００００
×１０6×Ｖ／（１.００００×１０6+１０×１０6＋１
×１０3） ０.０９０９×Ｖとなる。
【００１８】ところで、この発明の実施の形態において
は、回路の簡素化のために抵抗測定用の基準抵抗器と、
電圧測定用の基準抵抗器とを共通としているため、電圧
測定の際には、本来得たい分圧比と、実際の分圧比との
間にはずれが生ずる。すなわち、例えば、上述の例で言
えば、基準抵抗器Ａとして１.００００MΩ、基準抵抗器
Ｃとして１０MΩを選択した場合において、本来目標と
される分圧比は１／１０であるが、実際には上述したよ
うな値となる。しかしながら、基準抵抗器Ａ，Ｃの種々
の組み合わせにおけるスイッチング素子２１〜（２０＋
２ｎ）の導通抵抗を含めた分圧比と、目標とする分圧比
とのずれは予め把握可能であるので、そのずれの分をデ
ィジタル演算部４で補正するようにすればよい。
は、回路の簡素化のために抵抗測定用の基準抵抗器と、
電圧測定用の基準抵抗器とを共通としているため、電圧
測定の際には、本来得たい分圧比と、実際の分圧比との
間にはずれが生ずる。すなわち、例えば、上述の例で言
えば、基準抵抗器Ａとして１.００００MΩ、基準抵抗器
Ｃとして１０MΩを選択した場合において、本来目標と
される分圧比は１／１０であるが、実際には上述したよ
うな値となる。しかしながら、基準抵抗器Ａ，Ｃの種々
の組み合わせにおけるスイッチング素子２１〜（２０＋
２ｎ）の導通抵抗を含めた分圧比と、目標とする分圧比
とのずれは予め把握可能であるので、そのずれの分をデ
ィジタル演算部４で補正するようにすればよい。
【００１９】例えば、図２には、基準抵抗器Ｃとして１
０MΩを選択し、基準抵抗器Ａとして１.００MΩ、１０
０kΩ、１０kΩ、１kΩをそれぞれ選択した場合のアナ
ログ・ディジタル変換器３の入力段における分圧比と目
標の分圧比との関係及びディジタル演算部４における処
理との関係を説明する説明図が示されており、以下、同
図について説明する。まず、基準抵抗器Ａとして１.０
０MΩを選択した場合、目標の分圧比は１／１０である
のに対して、スイッチング素子２１〜（２０＋２ｎ）の
導通抵抗をも考慮した実際の分圧比は上述したように１
／１１となる（図２において「アッテネータ部での分圧
比」と表記された欄参照）。そこで、ディジタル演算部
４では、アナログ・ディジタル変換器３の出力、すなわ
ち、Ｖout＝Ｖ／１１に対して、０.１Ｖoutを演算し加
算する（図２において「ディジタル演算処理」と表記さ
れた欄参照）。その結果、Ｖout＋０.１Ｖout＝１.１Ｖ
out＝（１.１／１１）Ｖ＝Ｖ／１０と、目標の分圧結果
を得られることとなる（図２の「最終結果」と表記され
た欄参照）。
０MΩを選択し、基準抵抗器Ａとして１.００MΩ、１０
０kΩ、１０kΩ、１kΩをそれぞれ選択した場合のアナ
ログ・ディジタル変換器３の入力段における分圧比と目
標の分圧比との関係及びディジタル演算部４における処
理との関係を説明する説明図が示されており、以下、同
図について説明する。まず、基準抵抗器Ａとして１.０
０MΩを選択した場合、目標の分圧比は１／１０である
のに対して、スイッチング素子２１〜（２０＋２ｎ）の
導通抵抗をも考慮した実際の分圧比は上述したように１
／１１となる（図２において「アッテネータ部での分圧
比」と表記された欄参照）。そこで、ディジタル演算部
４では、アナログ・ディジタル変換器３の出力、すなわ
ち、Ｖout＝Ｖ／１１に対して、０.１Ｖoutを演算し加
算する（図２において「ディジタル演算処理」と表記さ
れた欄参照）。その結果、Ｖout＋０.１Ｖout＝１.１Ｖ
out＝（１.１／１１）Ｖ＝Ｖ／１０と、目標の分圧結果
を得られることとなる（図２の「最終結果」と表記され
た欄参照）。
【００２０】また、基準抵抗器Ａとして１００kΩを選
択した場合、目標の分圧比は１／１００であるのに対し
て、スイッチング素子２１〜（２０＋２ｎ）の導通抵抗
をも考慮した実際の分圧比は１／１０１となる。そこ
で、この場合は、ディジタル演算部４において、Ｖout
＋０.０１Ｖoutを演算することで、Ｖout＋０.０１Ｖou
t＝１.０１Ｖout＝（１.０１／１０１）Ｖ＝Ｖ／１００
となり、所望の分圧結果を得ることができる。以下同様
にして、ディジタル演算部４において、アナログ・ディ
ジタル変換器３の出力に対して、分圧比に応じた係数を
乗じた結果を得、その結果をアナログ・ディジタル変換
器３の出力に加算することで目標の分圧比での電圧値を
得ることができることとなる。上述のような演算を行う
ディジタル演算部４は、具体的にはシフト回路と加算器
とを用いて構成することができ、そのようなディジタル
演算回路の構成自体は公知・周知のものである。また、
ディジタル演算部４は、いわゆるＣＰＵやＤＳＰと称さ
れるプログラム実行を行う機能を有する集積回路によっ
て実現してもよいものである。
択した場合、目標の分圧比は１／１００であるのに対し
て、スイッチング素子２１〜（２０＋２ｎ）の導通抵抗
をも考慮した実際の分圧比は１／１０１となる。そこ
で、この場合は、ディジタル演算部４において、Ｖout
＋０.０１Ｖoutを演算することで、Ｖout＋０.０１Ｖou
t＝１.０１Ｖout＝（１.０１／１０１）Ｖ＝Ｖ／１００
となり、所望の分圧結果を得ることができる。以下同様
にして、ディジタル演算部４において、アナログ・ディ
ジタル変換器３の出力に対して、分圧比に応じた係数を
乗じた結果を得、その結果をアナログ・ディジタル変換
器３の出力に加算することで目標の分圧比での電圧値を
得ることができることとなる。上述のような演算を行う
ディジタル演算部４は、具体的にはシフト回路と加算器
とを用いて構成することができ、そのようなディジタル
演算回路の構成自体は公知・周知のものである。また、
ディジタル演算部４は、いわゆるＣＰＵやＤＳＰと称さ
れるプログラム実行を行う機能を有する集積回路によっ
て実現してもよいものである。
【００２１】次に、第２の回路構成例について図３を参
照しつつ説明する。なお、図１に示された回路構成例に
おける構成要素と同一の構成要素については、同一の符
号を付し、その詳細な説明を省略して、以下、異なる点
を中心に説明することとする。まず、この第２の回路構
成例は、その回路接続の基本的な部分は、図１に示され
た回路構成例と同一のものであるが、第１乃至第ｎの基
準抵抗器１１〜(１０＋ｎ)の抵抗値を次述するような値
に設定した点が、先の第１の回路構成例と異なるもので
ある。すなわち、第１乃至第ｎの基準抵抗器１１〜(１
０＋ｎ)は、その抵抗値が所定の抵抗値の整数倍に設定
されたものとなっている。例えば、第２の基準抵抗器１
２の抵抗値を仮にＲ(Ω)であるとすると、第３の基準抵
抗器１３の抵抗値は２Ｒ(Ω)に、第４の基準抵抗器１４
の抵抗値は３Ｒ(Ω)に、第５の基準抵抗器１５の抵抗値
は４Ｒ(Ω)にという具合に、以下、残りの第６乃至第ｎ
の基準抵抗器１６〜(１０＋ｎ)の抵抗値もＲ(Ω)に対し
て昇順の整数を乗じた値に設定されたものとなってい
る。さらに、第１の基準抵抗器１１の抵抗値は、ｍ×Ｒ
(Ω)に設定され、ここで、ｍも整数である。
照しつつ説明する。なお、図１に示された回路構成例に
おける構成要素と同一の構成要素については、同一の符
号を付し、その詳細な説明を省略して、以下、異なる点
を中心に説明することとする。まず、この第２の回路構
成例は、その回路接続の基本的な部分は、図１に示され
た回路構成例と同一のものであるが、第１乃至第ｎの基
準抵抗器１１〜(１０＋ｎ)の抵抗値を次述するような値
に設定した点が、先の第１の回路構成例と異なるもので
ある。すなわち、第１乃至第ｎの基準抵抗器１１〜(１
０＋ｎ)は、その抵抗値が所定の抵抗値の整数倍に設定
されたものとなっている。例えば、第２の基準抵抗器１
２の抵抗値を仮にＲ(Ω)であるとすると、第３の基準抵
抗器１３の抵抗値は２Ｒ(Ω)に、第４の基準抵抗器１４
の抵抗値は３Ｒ(Ω)に、第５の基準抵抗器１５の抵抗値
は４Ｒ(Ω)にという具合に、以下、残りの第６乃至第ｎ
の基準抵抗器１６〜(１０＋ｎ)の抵抗値もＲ(Ω)に対し
て昇順の整数を乗じた値に設定されたものとなってい
る。さらに、第１の基準抵抗器１１の抵抗値は、ｍ×Ｒ
(Ω)に設定され、ここで、ｍも整数である。
【００２２】かかる構成において、例えば、第２乃至第
ｎの基準抵抗器１２〜(１０＋ｎ)の内、スイッチング部
２により、第２の基準抵抗器１２が選択されたとする
と、分圧比は、（基準抵抗器Ａの抵抗値）／（基準抵抗
器Ａの抵抗値＋基準抵抗器Ｃの抵抗値）と表されるの
で、それぞれの抵抗値が上述したような値であるとする
と、この場合の分圧比は、Ｒ／(Ｒ＋ｍ×Ｒ)＝１／(ｍ
＋１)となる。また、スイッチング部２により第３の基
準抵抗器１３が選択された場合には、分圧比は、２／
(ｍ＋２)となり、以下、同様にして第ｎの基準抵抗器
（１０＋ｎ）が選択された場合に、分圧比は、(ｎ−１)
／(ｍ＋ｎ−１)となる。このように、第１乃至第ｎの基
準抵抗器１１〜(１０＋ｎ)の値を、所定の抵抗値の整数
倍とすることで、分圧比は、整数の比として表されるた
め、特に、ディジタル演算部４におけるディジタル演算
処理が、小数点以下の値を有する抵抗値を扱う場合に比
して簡素なものとなる。なお、ディジタル演算部４の動
作は、先に図１に示された第１の回路構成例におけるも
のと同一であるので、ここでの詳細な説明は省略するこ
ととする。
ｎの基準抵抗器１２〜(１０＋ｎ)の内、スイッチング部
２により、第２の基準抵抗器１２が選択されたとする
と、分圧比は、（基準抵抗器Ａの抵抗値）／（基準抵抗
器Ａの抵抗値＋基準抵抗器Ｃの抵抗値）と表されるの
で、それぞれの抵抗値が上述したような値であるとする
と、この場合の分圧比は、Ｒ／(Ｒ＋ｍ×Ｒ)＝１／(ｍ
＋１)となる。また、スイッチング部２により第３の基
準抵抗器１３が選択された場合には、分圧比は、２／
(ｍ＋２)となり、以下、同様にして第ｎの基準抵抗器
（１０＋ｎ）が選択された場合に、分圧比は、(ｎ−１)
／(ｍ＋ｎ−１)となる。このように、第１乃至第ｎの基
準抵抗器１１〜(１０＋ｎ)の値を、所定の抵抗値の整数
倍とすることで、分圧比は、整数の比として表されるた
め、特に、ディジタル演算部４におけるディジタル演算
処理が、小数点以下の値を有する抵抗値を扱う場合に比
して簡素なものとなる。なお、ディジタル演算部４の動
作は、先に図１に示された第１の回路構成例におけるも
のと同一であるので、ここでの詳細な説明は省略するこ
ととする。
【００２３】次に、第３の回路構成について図４を参照
しつつ説明する。なお、図１に示された回路構成例にお
ける構成要素と同一の構成要素については、同一の符号
を付し、その詳細な説明を省略して、以下、異なる点を
中心に説明することとする。まず、この第３の回路構成
例は、その回路接続の基本的な部分は、図１に示された
回路構成例と同一のものであるが、第１乃至第ｎの基準
抵抗器１１〜(１０＋ｎ)の抵抗値を次述するような値に
設定した点が、先の第１の回路構成例と異なるものであ
る。すなわち、第１乃至第ｎの基準抵抗器１１〜(１０
＋ｎ)は、その抵抗値が所定の抵抗値を基準として１０
の整数倍にそれぞれ設定されたものとなっている。例え
ば、第２の基準抵抗器１２の抵抗値を仮にＲ(Ω)である
とすると、第３の基準抵抗器１３の抵抗値は、１０×Ｒ
(Ω)、第４の基準抵抗器１４の抵抗値は、１０2×Ｒ
(Ω)というようにして、以下、順に１０倍づつの抵抗値
が設定されたものとなり、第ｎの基準抵抗器(１０＋ｎ)
の抵抗値は、１０(n-1)×Ｒ(Ω)となる。そして、第１
の基準抵抗器１１の抵抗値は、１０n×Ｒ(Ω)と設定さ
れる。
しつつ説明する。なお、図１に示された回路構成例にお
ける構成要素と同一の構成要素については、同一の符号
を付し、その詳細な説明を省略して、以下、異なる点を
中心に説明することとする。まず、この第３の回路構成
例は、その回路接続の基本的な部分は、図１に示された
回路構成例と同一のものであるが、第１乃至第ｎの基準
抵抗器１１〜(１０＋ｎ)の抵抗値を次述するような値に
設定した点が、先の第１の回路構成例と異なるものであ
る。すなわち、第１乃至第ｎの基準抵抗器１１〜(１０
＋ｎ)は、その抵抗値が所定の抵抗値を基準として１０
の整数倍にそれぞれ設定されたものとなっている。例え
ば、第２の基準抵抗器１２の抵抗値を仮にＲ(Ω)である
とすると、第３の基準抵抗器１３の抵抗値は、１０×Ｒ
(Ω)、第４の基準抵抗器１４の抵抗値は、１０2×Ｒ
(Ω)というようにして、以下、順に１０倍づつの抵抗値
が設定されたものとなり、第ｎの基準抵抗器(１０＋ｎ)
の抵抗値は、１０(n-1)×Ｒ(Ω)となる。そして、第１
の基準抵抗器１１の抵抗値は、１０n×Ｒ(Ω)と設定さ
れる。
【００２４】かかる構成において、例えば、第２乃至第
ｎの基準抵抗器１２〜(１０＋ｎ)の内、スイッチング部
２により、第２の基準抵抗器１２が選択されたとする
と、分圧比は、（基準抵抗器Ａの抵抗値）／（基準抵抗
器Ａの抵抗値＋基準抵抗器Ｃの抵抗値）と表されるの
で、それぞれの抵抗値が上述したような値であるとする
と、この場合の分圧比は、Ｒ／(１０n×Ｒ＋Ｒ)＝１／
(１０n＋１)となる。また、スイッチング部２により第
３の基準抵抗器１３が選択された場合には、分圧比は、
１０×Ｒ／(１０n×Ｒ＋１０×Ｒ)＝１／(１０n-1＋１)
となる。以下、同様にして分圧比は、１／（１０k＋
１）と表され、指数ｋの値が１づつ小さくなってゆき、
第ｎの基準抵抗器(１０＋ｎ)が選択された場合に、分圧
比は、１０n-1×Ｒ／(１０n×Ｒ＋１０n-1×Ｒ)＝１／
１１となる。このように、第１乃至第ｎの基準抵抗器１
１〜(１０＋ｎ)の値を設定することで、分圧比は、一定
の整数の比として表されるため、特に、ディジタル演算
部４におけるディジタル演算処理が、小数点以下の値を
有する抵抗値を扱う場合に比して簡素なものとなる。な
お、ディジタル演算部４の動作は、先に図１に示された
第１の回路構成例におけるものと同一であるので、ここ
での詳細な説明は省略することとする。
ｎの基準抵抗器１２〜(１０＋ｎ)の内、スイッチング部
２により、第２の基準抵抗器１２が選択されたとする
と、分圧比は、（基準抵抗器Ａの抵抗値）／（基準抵抗
器Ａの抵抗値＋基準抵抗器Ｃの抵抗値）と表されるの
で、それぞれの抵抗値が上述したような値であるとする
と、この場合の分圧比は、Ｒ／(１０n×Ｒ＋Ｒ)＝１／
(１０n＋１)となる。また、スイッチング部２により第
３の基準抵抗器１３が選択された場合には、分圧比は、
１０×Ｒ／(１０n×Ｒ＋１０×Ｒ)＝１／(１０n-1＋１)
となる。以下、同様にして分圧比は、１／（１０k＋
１）と表され、指数ｋの値が１づつ小さくなってゆき、
第ｎの基準抵抗器(１０＋ｎ)が選択された場合に、分圧
比は、１０n-1×Ｒ／(１０n×Ｒ＋１０n-1×Ｒ)＝１／
１１となる。このように、第１乃至第ｎの基準抵抗器１
１〜(１０＋ｎ)の値を設定することで、分圧比は、一定
の整数の比として表されるため、特に、ディジタル演算
部４におけるディジタル演算処理が、小数点以下の値を
有する抵抗値を扱う場合に比して簡素なものとなる。な
お、ディジタル演算部４の動作は、先に図１に示された
第１の回路構成例におけるものと同一であるので、ここ
での詳細な説明は省略することとする。
【００２５】次に、第４の回路構成について図５を参照
しつつ説明する。なお、図１に示された回路構成例にお
ける構成要素と同一の構成要素については、同一の符号
を付し、その詳細な説明を省略して、以下、異なる点を
中心に説明することとする。まず、この第４の回路構成
例は、その回路接続の基本的な部分は、図１に示された
回路構成例と同一のものであるが、第１乃至第ｎの基準
抵抗器１１〜(１０＋ｎ)の抵抗値を次述するような値に
設定した点が、先の第１の回路構成例と異なるものであ
る。すなわち、第１乃至第ｎの基準抵抗器１１〜(１０
＋ｎ)は、それぞれの抵抗値が所定の抵抗値を基準とし
て、２の整数倍に設定されたものとなっている。例え
ば、第２の基準抵抗器１２の抵抗値を仮にＲ(Ω)である
とすると、第３の基準抵抗器１３の抵抗値は、２×Ｒ
(Ω)、第４の基準抵抗器１４の抵抗値は、２2×Ｒ(Ω)
というようにして、以下、順に２倍づつの抵抗値が設定
されたものとなり、第ｎの基準抵抗器(１０＋ｎ)の抵抗
値は、２(n-1)×Ｒ(Ω)となる。そして、第１の基準抵
抗器１１の抵抗値は、２n×Ｒ(Ω)と設定される。
しつつ説明する。なお、図１に示された回路構成例にお
ける構成要素と同一の構成要素については、同一の符号
を付し、その詳細な説明を省略して、以下、異なる点を
中心に説明することとする。まず、この第４の回路構成
例は、その回路接続の基本的な部分は、図１に示された
回路構成例と同一のものであるが、第１乃至第ｎの基準
抵抗器１１〜(１０＋ｎ)の抵抗値を次述するような値に
設定した点が、先の第１の回路構成例と異なるものであ
る。すなわち、第１乃至第ｎの基準抵抗器１１〜(１０
＋ｎ)は、それぞれの抵抗値が所定の抵抗値を基準とし
て、２の整数倍に設定されたものとなっている。例え
ば、第２の基準抵抗器１２の抵抗値を仮にＲ(Ω)である
とすると、第３の基準抵抗器１３の抵抗値は、２×Ｒ
(Ω)、第４の基準抵抗器１４の抵抗値は、２2×Ｒ(Ω)
というようにして、以下、順に２倍づつの抵抗値が設定
されたものとなり、第ｎの基準抵抗器(１０＋ｎ)の抵抗
値は、２(n-1)×Ｒ(Ω)となる。そして、第１の基準抵
抗器１１の抵抗値は、２n×Ｒ(Ω)と設定される。
【００２６】かかる構成において、例えば、第２乃至第
ｎの基準抵抗器１２〜(１０＋ｎ)の内、スイッチング部
２により、第２の基準抵抗器１２が選択されたとする
と、分圧比は、（基準抵抗器Ａの抵抗値）／（基準抵抗
器Ａの抵抗値＋基準抵抗器Ｃの抵抗値）と表されるの
で、それぞれの抵抗値が上述したような値であるとする
と、この場合の分圧比は、Ｒ／(２n×Ｒ＋Ｒ)＝１／(２
n＋１)となる。また、スイッチング部２により第３の基
準抵抗器１３が選択された場合には、分圧比は、２×Ｒ
／(２n×Ｒ＋２×Ｒ)＝１／(２n-1＋１)となる。以下、
同様にして分圧比は、１／（２k＋１）と表され、指数
ｋの値が１づつ小さくなってゆき、第ｎの基準抵抗器
(１０＋ｎ)が選択された場合に、分圧比は、２n-1×Ｒ
／(２n×Ｒ＋２n-1×Ｒ)＝１／３となる。このように、
第１乃至第ｎの基準抵抗器１１〜(１０＋ｎ)の値を設定
することで、分圧比は、一定の整数の比として表される
ため、特に、ディジタル演算部４におけるディジタル演
算処理が、小数点以下の値を有する抵抗値を扱う場合に
比して簡素なものとなる。なお、ディジタル演算部４の
動作は、先に図１に示された第１の回路構成例における
ものと同一であるので、ここでの詳細な説明は省略する
こととする。
ｎの基準抵抗器１２〜(１０＋ｎ)の内、スイッチング部
２により、第２の基準抵抗器１２が選択されたとする
と、分圧比は、（基準抵抗器Ａの抵抗値）／（基準抵抗
器Ａの抵抗値＋基準抵抗器Ｃの抵抗値）と表されるの
で、それぞれの抵抗値が上述したような値であるとする
と、この場合の分圧比は、Ｒ／(２n×Ｒ＋Ｒ)＝１／(２
n＋１)となる。また、スイッチング部２により第３の基
準抵抗器１３が選択された場合には、分圧比は、２×Ｒ
／(２n×Ｒ＋２×Ｒ)＝１／(２n-1＋１)となる。以下、
同様にして分圧比は、１／（２k＋１）と表され、指数
ｋの値が１づつ小さくなってゆき、第ｎの基準抵抗器
(１０＋ｎ)が選択された場合に、分圧比は、２n-1×Ｒ
／(２n×Ｒ＋２n-1×Ｒ)＝１／３となる。このように、
第１乃至第ｎの基準抵抗器１１〜(１０＋ｎ)の値を設定
することで、分圧比は、一定の整数の比として表される
ため、特に、ディジタル演算部４におけるディジタル演
算処理が、小数点以下の値を有する抵抗値を扱う場合に
比して簡素なものとなる。なお、ディジタル演算部４の
動作は、先に図１に示された第１の回路構成例における
ものと同一であるので、ここでの詳細な説明は省略する
こととする。
【００２７】次に、第５の回路構成例について図６及び
図７を参照しつつ説明する。なお、図１に示された回路
構成例における構成要素と同一の構成要素については、
同一の符号を付し、その詳細な説明を省略して、以下、
異なる点を中心に説明することとする。まず、この第５
の回路構成例において電圧測定の際の回路接続は、先の
図１に示された回路構成と同一であるので、ここでは、
図１を必要に応じて参照して異なる点を中心に説明する
こととする。この第５の回路構成例が第１の回路構成例
と異なるのは、基準抵抗器の調整のために調整用抵抗器
を用いた点にある。すなわち、まず、一般に抵抗器に
は、大小の差はあるものの製造精度に応じて抵抗値のい
わゆるばらつきがある。これを補正するため、従来は、
次述するような抵抗値の補正を行っていた。
図７を参照しつつ説明する。なお、図１に示された回路
構成例における構成要素と同一の構成要素については、
同一の符号を付し、その詳細な説明を省略して、以下、
異なる点を中心に説明することとする。まず、この第５
の回路構成例において電圧測定の際の回路接続は、先の
図１に示された回路構成と同一であるので、ここでは、
図１を必要に応じて参照して異なる点を中心に説明する
こととする。この第５の回路構成例が第１の回路構成例
と異なるのは、基準抵抗器の調整のために調整用抵抗器
を用いた点にある。すなわち、まず、一般に抵抗器に
は、大小の差はあるものの製造精度に応じて抵抗値のい
わゆるばらつきがある。これを補正するため、従来は、
次述するような抵抗値の補正を行っていた。
【００２８】例えば、抵抗値の精度±１％の１kΩの抵
抗器を例に採れば、この抵抗器の抵抗値は、０.９９kΩ
〜１.０１kΩの範囲でばらつくこととなる。そして、従
来は、抵抗値が０.９９kΩ〜１.００kΩの範囲にあるも
のについては、図７に示されたように、１０Ωの調整用
可変抵抗器６ａを直列接続し、この調整用可変抵抗器６
ａを調整することで、全体の抵抗値を１.００kΩ丁度と
なるようにしていた。また、抵抗値が１.００kΩ〜１.
０１kΩの範囲にあるものについては、図８に示された
ように、１００kΩの抵抗器を並列に接続すると共に、
これに１０Ωの調整用可変抵抗器６ｂを直列接続し、こ
の調整用可変抵抗器６ｂを調整することで全体の抵抗値
を１.００kΩ丁度となるようにしていた。これに対し
て、この第５の回路構成例においては、アッテネータ部
１の第１乃至第ｎの基準抵抗器１１〜(１０＋ｎ)の抵抗
値の調整回路として図７に示された回路のみを用いる。
すなわち、第１乃至第ｎの基準抵抗器１１〜(１０＋ｎ)
の各々に直列に調整用可変抵抗器６ａを接続した構成と
する。
抗器を例に採れば、この抵抗器の抵抗値は、０.９９kΩ
〜１.０１kΩの範囲でばらつくこととなる。そして、従
来は、抵抗値が０.９９kΩ〜１.００kΩの範囲にあるも
のについては、図７に示されたように、１０Ωの調整用
可変抵抗器６ａを直列接続し、この調整用可変抵抗器６
ａを調整することで、全体の抵抗値を１.００kΩ丁度と
なるようにしていた。また、抵抗値が１.００kΩ〜１.
０１kΩの範囲にあるものについては、図８に示された
ように、１００kΩの抵抗器を並列に接続すると共に、
これに１０Ωの調整用可変抵抗器６ｂを直列接続し、こ
の調整用可変抵抗器６ｂを調整することで全体の抵抗値
を１.００kΩ丁度となるようにしていた。これに対し
て、この第５の回路構成例においては、アッテネータ部
１の第１乃至第ｎの基準抵抗器１１〜(１０＋ｎ)の抵抗
値の調整回路として図７に示された回路のみを用いる。
すなわち、第１乃至第ｎの基準抵抗器１１〜(１０＋ｎ)
の各々に直列に調整用可変抵抗器６ａを接続した構成と
する。
【００２９】そして、各々の調整用可変抵抗器６ａを調
整して、第１乃至第ｎの基準抵抗器１１〜(１０＋ｎ)の
抵抗値を、予め選択した抵抗精度の正の最大値まで抵抗
値がずれた場合の値に設定されたものとなっている。す
なわち、例えば、第１乃至第ｎの基準抵抗器１１〜(１
０＋ｎ)として、全て抵抗精度±１％のものを用いると
した場合において、例えば、第２の基準抵抗器１２をい
わゆる公称値１kΩとすれば、調整用可変抵抗器６ａを
調整して１.０１kΩに設定する。第３乃至第ｎの基準抵
抗器１３〜(１０＋ｎ)及び第１の基準抵抗器１１につい
ても、同様に各々の調整用可変抵抗器６ａを調整して、
それぞれの公称値の＋１％の値に設定する。ここで、仮
に基準抵抗器Ｃの公称抵抗値をＲc、基準抵抗器Ａの公
称抵抗値をＲaとし、この公称抵抗値からのずれをｍと
すれば、誤差を考慮した各々の抵抗値は、それぞれＲa
×ｍ，Ｒc×ｍと表される。したがって、電圧測定の際
の分圧比は、これまでの回路構成例で既に述べたよう
に、Ｒa×ｍ／（Ｒa×ｍ＋Ｒc×ｍ）＝Ｒa／（Ｒa＋Ｒ
c）となる。すなわち、上述したように、第１乃至第ｎ
の基準抵抗器１１〜(１０＋ｎ)の抵抗値の誤差が同一と
なる（上述した例では、公称抵抗値に対して＋１％）よ
うに設定することで、各々の抵抗値の誤差が相殺され、
分圧比には、抵抗値の誤差は何等影響しないこととな
る。
整して、第１乃至第ｎの基準抵抗器１１〜(１０＋ｎ)の
抵抗値を、予め選択した抵抗精度の正の最大値まで抵抗
値がずれた場合の値に設定されたものとなっている。す
なわち、例えば、第１乃至第ｎの基準抵抗器１１〜(１
０＋ｎ)として、全て抵抗精度±１％のものを用いると
した場合において、例えば、第２の基準抵抗器１２をい
わゆる公称値１kΩとすれば、調整用可変抵抗器６ａを
調整して１.０１kΩに設定する。第３乃至第ｎの基準抵
抗器１３〜(１０＋ｎ)及び第１の基準抵抗器１１につい
ても、同様に各々の調整用可変抵抗器６ａを調整して、
それぞれの公称値の＋１％の値に設定する。ここで、仮
に基準抵抗器Ｃの公称抵抗値をＲc、基準抵抗器Ａの公
称抵抗値をＲaとし、この公称抵抗値からのずれをｍと
すれば、誤差を考慮した各々の抵抗値は、それぞれＲa
×ｍ，Ｒc×ｍと表される。したがって、電圧測定の際
の分圧比は、これまでの回路構成例で既に述べたよう
に、Ｒa×ｍ／（Ｒa×ｍ＋Ｒc×ｍ）＝Ｒa／（Ｒa＋Ｒ
c）となる。すなわち、上述したように、第１乃至第ｎ
の基準抵抗器１１〜(１０＋ｎ)の抵抗値の誤差が同一と
なる（上述した例では、公称抵抗値に対して＋１％）よ
うに設定することで、各々の抵抗値の誤差が相殺され、
分圧比には、抵抗値の誤差は何等影響しないこととな
る。
【００３０】次に、この第５の回路構成例における抵抗
測定の際の回路接続例について、図６を参照しつつ説明
する。この例においては、アッテネータ部１において基
準抵抗器Ａとして選択される第２乃至第ｎの基準抵抗器
１２〜(１０＋ｎ)と、入力保護抵抗器Ｂとして抵抗器７
と、測定抵抗器Ｄとが直列接続され、基準抵抗器Ａの他
端に所定の電源電圧Ｖdが印加されるようになっている
一方、測定抵抗器Ｄの他端がアースに接続されたものと
なっている。ここで、第２乃至第ｎの基準抵抗器１２〜
(１０＋ｎ)は、上述したように予め選択した抵抗精度の
ものが用いられており、図６においては図示を省略して
あるが、それぞれ調整用抵抗器６ａにより、許容誤差の
正の最大値に設定されているものである（例えば、先に
述べたように抵抗精度±１％のものを用いていれば、そ
れぞれの抵抗値（第２乃至第ｎの基準抵抗器１２〜(１
０＋ｎ)と調整用抵抗器６ａとの合成抵抗値）を、公称
値×１.０１に設定されたものとなる）。また、測定抵
抗器Ｄの両端には、それぞれ測定抵抗器接続用スイッチ
ング素子８ａ，８ｂが設けられており、スイッチング部
２の駆動制御により開閉成されるようになっており、閉
成された状態において測定抵抗器Ｄが上述したように基
準抵抗器Ａ及び入力保護抵抗器Ｂと直列接続状態とされ
るようになっている。
測定の際の回路接続例について、図６を参照しつつ説明
する。この例においては、アッテネータ部１において基
準抵抗器Ａとして選択される第２乃至第ｎの基準抵抗器
１２〜(１０＋ｎ)と、入力保護抵抗器Ｂとして抵抗器７
と、測定抵抗器Ｄとが直列接続され、基準抵抗器Ａの他
端に所定の電源電圧Ｖdが印加されるようになっている
一方、測定抵抗器Ｄの他端がアースに接続されたものと
なっている。ここで、第２乃至第ｎの基準抵抗器１２〜
(１０＋ｎ)は、上述したように予め選択した抵抗精度の
ものが用いられており、図６においては図示を省略して
あるが、それぞれ調整用抵抗器６ａにより、許容誤差の
正の最大値に設定されているものである（例えば、先に
述べたように抵抗精度±１％のものを用いていれば、そ
れぞれの抵抗値（第２乃至第ｎの基準抵抗器１２〜(１
０＋ｎ)と調整用抵抗器６ａとの合成抵抗値）を、公称
値×１.０１に設定されたものとなる）。また、測定抵
抗器Ｄの両端には、それぞれ測定抵抗器接続用スイッチ
ング素子８ａ，８ｂが設けられており、スイッチング部
２の駆動制御により開閉成されるようになっており、閉
成された状態において測定抵抗器Ｄが上述したように基
準抵抗器Ａ及び入力保護抵抗器Ｂと直列接続状態とされ
るようになっている。
【００３１】そして、基準抵抗器Ａとして選択される第
２乃至第ｎの基準抵抗器１２〜(１０＋ｎ)のそれぞれの
両端に得られる電圧は、基準電圧Ｖrefとしてアナログ
・ディジタル変換器３へ入力されるようになっている。
また、測定抵抗器Ｄの両端の電圧は、測定電圧Ｖoutと
して、基準電圧Ｖrefの場合と同様にアナログ・ディジ
タル変換器３へ入力されるようになっている。アナログ
・ディジタル変換器３は、基準電圧Ｖref及び測定電圧
Ｖoutをディジタル値に変換してディジタル演算部４へ
出力するようになっている。
２乃至第ｎの基準抵抗器１２〜(１０＋ｎ)のそれぞれの
両端に得られる電圧は、基準電圧Ｖrefとしてアナログ
・ディジタル変換器３へ入力されるようになっている。
また、測定抵抗器Ｄの両端の電圧は、測定電圧Ｖoutと
して、基準電圧Ｖrefの場合と同様にアナログ・ディジ
タル変換器３へ入力されるようになっている。アナログ
・ディジタル変換器３は、基準電圧Ｖref及び測定電圧
Ｖoutをディジタル値に変換してディジタル演算部４へ
出力するようになっている。
【００３２】ここで、測定抵抗器Ｄの抵抗値は、次のよ
うな関係式に基づいて求められる。すなわち、基準抵抗
器Ａの抵抗値をＲa、測定抵抗器Ｄの抵抗値をＲdとすれ
ば、これら抵抗値の比と、それぞれの両端の電圧比は等
しく、Ｒa：Ｒd＝Ｖref：Ｖoutが成立する。したがっ
て、これより抵抗値Ｒdは、Ｒd＝（Ｖout／Ｖref）×Ｒ
aとして求めることができる。ディジタル演算部４にお
いては、Ｒd＝（Ｖout／Ｖref）×Ｒaの演算が行われる
と同時に、第２乃至第ｎの基準抵抗器１２〜(１０＋ｎ)
の抵抗値が先に述べたようにそれぞれの公称値に対して
所定の割合で意図的にずれた値に設定されていることを
考慮した補正が行われるようになっている。
うな関係式に基づいて求められる。すなわち、基準抵抗
器Ａの抵抗値をＲa、測定抵抗器Ｄの抵抗値をＲdとすれ
ば、これら抵抗値の比と、それぞれの両端の電圧比は等
しく、Ｒa：Ｒd＝Ｖref：Ｖoutが成立する。したがっ
て、これより抵抗値Ｒdは、Ｒd＝（Ｖout／Ｖref）×Ｒ
aとして求めることができる。ディジタル演算部４にお
いては、Ｒd＝（Ｖout／Ｖref）×Ｒaの演算が行われる
と同時に、第２乃至第ｎの基準抵抗器１２〜(１０＋ｎ)
の抵抗値が先に述べたようにそれぞれの公称値に対して
所定の割合で意図的にずれた値に設定されていることを
考慮した補正が行われるようになっている。
【００３３】すなわち、基準抵抗器Ａの抵抗値が公称値
×（１＋誤差）に設定されている（例えば、先に述べた
例のように公称値×１.０１の値に設定されている）た
め、それに対応して基準電圧Ｖrefのアナログ・ディジ
タル変換器３におけるディジタル出力値は、抵抗値の誤
差分、すなわち１％だけ本来の値よりも小さくなる。そ
こで、ディジタル演算部４においては、先のＲd＝（Ｖo
ut／Ｖref）×Ｒaの演算値を１.０１倍する補正が行わ
れ、本来の正しい値が得られるようになっている。な
お、上述のような機能を有するディジタル演算部４は、
先に述べたようにシフト回路と加算回路とを用いて構成
される他、いわゆるＣＰＵやＤＳＰ等を用いて演算する
ようにしてもよいものである。
×（１＋誤差）に設定されている（例えば、先に述べた
例のように公称値×１.０１の値に設定されている）た
め、それに対応して基準電圧Ｖrefのアナログ・ディジ
タル変換器３におけるディジタル出力値は、抵抗値の誤
差分、すなわち１％だけ本来の値よりも小さくなる。そ
こで、ディジタル演算部４においては、先のＲd＝（Ｖo
ut／Ｖref）×Ｒaの演算値を１.０１倍する補正が行わ
れ、本来の正しい値が得られるようになっている。な
お、上述のような機能を有するディジタル演算部４は、
先に述べたようにシフト回路と加算回路とを用いて構成
される他、いわゆるＣＰＵやＤＳＰ等を用いて演算する
ようにしてもよいものである。
【００３４】なお、上述の例では、第２乃至第ｎの基準
抵抗器１２〜(１０＋ｎ)とそれぞれの調整用抵抗器６ａ
との合成抵抗値を、公称抵抗値に対して所定の割合大き
な値に設定した場合を例に挙げたが、公称抵抗値に対し
て所定の割合小さな値に設定してもよいものである。す
なわち、例えば、合成抵抗値を、公称抵抗値より１％小
さい値（公称抵抗値×０.９９）に設定してもよい。こ
の場合、アナログ・ディジタル変換器３においては、ア
ッテネータ部１の出力値は、１％大きくなる。そのた
め、ディジタル演算部３においては、アナログ・ディジ
タル変換器３の出力値に対して、公称抵抗値に対する合
成抵抗値の割合、すなわち、上述の例で言えば、０.９
９を乗ずるようにすれば本来の値を得ることができるこ
ととなる。
抵抗器１２〜(１０＋ｎ)とそれぞれの調整用抵抗器６ａ
との合成抵抗値を、公称抵抗値に対して所定の割合大き
な値に設定した場合を例に挙げたが、公称抵抗値に対し
て所定の割合小さな値に設定してもよいものである。す
なわち、例えば、合成抵抗値を、公称抵抗値より１％小
さい値（公称抵抗値×０.９９）に設定してもよい。こ
の場合、アナログ・ディジタル変換器３においては、ア
ッテネータ部１の出力値は、１％大きくなる。そのた
め、ディジタル演算部３においては、アナログ・ディジ
タル変換器３の出力値に対して、公称抵抗値に対する合
成抵抗値の割合、すなわち、上述の例で言えば、０.９
９を乗ずるようにすれば本来の値を得ることができるこ
ととなる。
【００３５】
【発明の効果】以上、述べたように、請求項１記載の発
明によれば、特に、ディジタル演算部において、アッテ
ネータ部における分圧比の目標値からのずれを補正する
ような構成とすることにより、アッテネータ部を構成す
る抵抗器の値の選択の自由度が、従来に比して大きくな
るので、従来に比して簡易な回路構成とすることがで
き、しかも、ディジタル演算部による補正処理によって
正確な出力値を得ることができるという効果を奏するも
のである。また、請求項２乃至請求項４記載の発明にお
いては、上述の効果に加えて、ディジタル演算部におけ
る演算処理の負担が従来に比して軽くなるという効果を
奏するものである。請求項５及び請求項６記載の発明に
よれば、特に、アッテネータ部を構成する各々の抵抗器
の抵抗値の公称値からのずれの割合を調整用抵抗器を用
いて同一となるようにし、ディジタル演算部において、
その抵抗値のずれの割合に応じた補正を施すように構成
することにより、従来に比して簡易な構成で、より正確
な値を得ることができることとなるという効果を奏する
ものである。
明によれば、特に、ディジタル演算部において、アッテ
ネータ部における分圧比の目標値からのずれを補正する
ような構成とすることにより、アッテネータ部を構成す
る抵抗器の値の選択の自由度が、従来に比して大きくな
るので、従来に比して簡易な回路構成とすることがで
き、しかも、ディジタル演算部による補正処理によって
正確な出力値を得ることができるという効果を奏するも
のである。また、請求項２乃至請求項４記載の発明にお
いては、上述の効果に加えて、ディジタル演算部におけ
る演算処理の負担が従来に比して軽くなるという効果を
奏するものである。請求項５及び請求項６記載の発明に
よれば、特に、アッテネータ部を構成する各々の抵抗器
の抵抗値の公称値からのずれの割合を調整用抵抗器を用
いて同一となるようにし、ディジタル演算部において、
その抵抗値のずれの割合に応じた補正を施すように構成
することにより、従来に比して簡易な構成で、より正確
な値を得ることができることとなるという効果を奏する
ものである。
【図１】本発明の実施の形態におけるディジタル測定装
置の第１の回路構成例を示す構成図である。
置の第１の回路構成例を示す構成図である。
【図２】図１に示された回路構成例のディジタル演算部
における演算処理を説明する説明図である。
における演算処理を説明する説明図である。
【図３】本発明の実施の形態におけるディジタル測定装
置の第２の回路構成例を示す構成図である。
置の第２の回路構成例を示す構成図である。
【図４】本発明の実施の形態におけるディジタル測定装
置の第３の回路構成例を示す構成図である。
置の第３の回路構成例を示す構成図である。
【図５】本発明の実施の形態におけるディジタル測定装
置の第４の回路構成例を示す構成図である。
置の第４の回路構成例を示す構成図である。
【図６】本発明の実施の形態におけるディジタル測定装
置の第５の回路構成例を示す構成図である。
置の第５の回路構成例を示す構成図である。
【図７】基準抵抗器の抵抗値を調整するための第１の回
路構成例を示す回路図である。
路構成例を示す回路図である。
【図８】基準抵抗器の抵抗値を調整するための第２の回
路構成例を示す回路図である。
路構成例を示す回路図である。
【図９】従来のディジタル測定装置による抵抗測定にお
ける構成例を示す構成図である。
ける構成例を示す構成図である。
【図１０】従来のディジタル測定装置による電圧測定に
おける構成例を示す構成図である。
おける構成例を示す構成図である。
１…アッテネータ部 ２…スイッチング部 ３…アナログ・ディジタル変換器 ４…ディジタル演算部
フロントページの続き Ｆターム(参考） 2G025 AB06 2G028 AA01 BB01 CG02 DH03 EJ10 FK01 GL07 2G035 AA01 AA17 AA22 AB01 AC01 AD11 AD28 AD65
Claims (6)
- 【請求項１】 複数の抵抗器を有してなり、外部から印
加された電圧を抵抗分圧して出力するアッテネータ部
と、 前記アッテネータ部の複数の抵抗器を選択して所定の接
続状態とするスイッチング部と、 前記アッテネータ部の出力電圧をディジタル値に変換す
るアナログ・ディジタル変換器と、 前記アナログ・ディジタル変換器の出力値に対して所定
の演算処理を施すディジタル演算部と、を具備してなる
ディジタル測定装置であって、 前記ディジタル演算部は、前記アッテネータ部における
分圧比の目標値と実際の値とのずれに応じて前記アナロ
グ・ディジタル変換器の出力値に対して補正を施し、目
標とする分圧比に対応した分圧電圧値を出力することを
特徴とするディジタル測定装置。 - 【請求項２】 アッテネータ部を構成する複数の抵抗器
は、所定の抵抗値の整数倍の値に設定されてなることを
特徴とする請求項１記載のディジタル測定装置。 - 【請求項３】 アッテネータ部を構成する複数の抵抗器
は、所定の抵抗値を基準として１０の倍数の値に設定さ
れてなることを特徴とする請求項１記載のディジタル測
定装置。 - 【請求項４】 アッテネータ部を構成する複数の抵抗器
は、所定の抵抗値を基準として２の倍数の値に設定され
てなることを特徴とする請求項１記載のディジタル測定
装置。 - 【請求項５】 複数の抵抗器を有してなり、外部から印
加された電圧を抵抗分圧して出力するアッテネータ部
と、 前記アッテネータ部の複数の抵抗器を選択して所定の接
続状態とするスイッチング部と、 前記アッテネータ部の出力電圧をディジタル値に変換す
るアナログ・ディジタル変換器と、 前記アナログ・ディジタル変換器の出力値に対して所定
の演算処理を施すディジタル演算部と、を具備してなる
ディジタル測定装置であって、 前記アッテネータ部を構成する複数の抵抗器は、それぞ
れ調整用抵抗器が直列接続されてなり、それぞれの抵抗
器と前記調整用抵抗器との合成抵抗値は、前記調整用抵
抗器の調整により、各々の抵抗器の公称抵抗値を基準と
して所定の割合で大きい又は小さい値に設定されてなる
一方、 前記ディジタル演算部は、前記アナログ・ディジタル変
換器の出力値に対して、前記アッテネータ部における所
定の割合に対応した係数を乗ずることを特徴とするディ
ジタル測定装置。 - 【請求項６】 ディジタル演算部における所定の割合に
対応した係数は、アッテネータ部における調整用抵抗器
の調整による各々の抵抗器と調整用抵抗器との合成抵抗
値を前記各々の抵抗器の公称抵抗値で除した値であるこ
とを特徴とする請求項５記載のディジタル測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10321396A JP2000131348A (ja) | 1998-10-28 | 1998-10-28 | ディジタル測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10321396A JP2000131348A (ja) | 1998-10-28 | 1998-10-28 | ディジタル測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000131348A true JP2000131348A (ja) | 2000-05-12 |
Family
ID=18132090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10321396A Pending JP2000131348A (ja) | 1998-10-28 | 1998-10-28 | ディジタル測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000131348A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102944717A (zh) * | 2012-11-14 | 2013-02-27 | 江苏惠通集团有限责任公司 | 电压检测装置及方法 |
| JP2014521980A (ja) * | 2011-08-19 | 2014-08-28 | アカデミア ゴルニツォ−ハットニツァ アイエム． スタニスラワ スタシツァ ダブリュー クラクフィ | 高電圧を測定する補正済み周波数特性を有する適応型分圧器 |
| JP2018013425A (ja) * | 2016-07-21 | 2018-01-25 | 株式会社日立国際電気 | 電圧検出回路 |
| CN109507602A (zh) * | 2018-11-27 | 2019-03-22 | 珠海格力电器股份有限公司 | 电池组电压采样电路及方法、系统 |
| CN109900943A (zh) * | 2019-02-28 | 2019-06-18 | 中国电力科学研究院有限公司 | 一种带有自校准功能的直流电阻分压器装置及其自校准方法 |
-
1998
- 1998-10-28 JP JP10321396A patent/JP2000131348A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014521980A (ja) * | 2011-08-19 | 2014-08-28 | アカデミア ゴルニツォ−ハットニツァ アイエム． スタニスラワ スタシツァ ダブリュー クラクフィ | 高電圧を測定する補正済み周波数特性を有する適応型分圧器 |
| CN102944717A (zh) * | 2012-11-14 | 2013-02-27 | 江苏惠通集团有限责任公司 | 电压检测装置及方法 |
| WO2014075361A1 (zh) * | 2012-11-14 | 2014-05-22 | 江苏惠通集团有限责任公司 | 电压检测装置及方法 |
| JP2018013425A (ja) * | 2016-07-21 | 2018-01-25 | 株式会社日立国際電気 | 電圧検出回路 |
| CN109507602A (zh) * | 2018-11-27 | 2019-03-22 | 珠海格力电器股份有限公司 | 电池组电压采样电路及方法、系统 |
| WO2020107903A1 (zh) * | 2018-11-27 | 2020-06-04 | 珠海格力电器股份有限公司 | 电池组电压采样电路及方法、系统 |
| CN109900943A (zh) * | 2019-02-28 | 2019-06-18 | 中国电力科学研究院有限公司 | 一种带有自校准功能的直流电阻分压器装置及其自校准方法 |
| CN109900943B (zh) * | 2019-02-28 | 2022-11-11 | 中国电力科学研究院有限公司 | 带有自校准功能的直流电阻分压器装置及其自校准方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5465092A (en) | Pipelined analog-to-digital converter with curvefit digital correction | |
| US5638071A (en) | Efficient architecture for correcting component mismatches and circuit nonlinearities in A/D converters | |
| US6232898B1 (en) | Digital self-calibration scheme for a pipelined A/D converter | |
| JPS6225295B2 (ja) | ||
| JPH0153939B2 (ja) | ||
| US7796060B2 (en) | Circuits and methods to minimize nonlinearity errors in interpolating circuits | |
| US7545295B2 (en) | Self-calibrating digital-to-analog converter and method thereof | |
| CN115099182B (zh) | 分段cdac桥接电容整数化设计方法及模数转换器 | |
| JP2000131348A (ja) | ディジタル測定装置 | |
| WO2003103150A1 (en) | Offset calibration system | |
| US5173698A (en) | Flash analog-to-digital converter with integrating input stage | |
| JP4097796B2 (ja) | Ｄａコンバータ及びそのｄａコンバータを用いた逐次比較型ａｄコンバータ | |
| US4631522A (en) | Method and circuit for compensation of a multiplying digital-to-analog converter | |
| JPH0755588A (ja) | 温度検出器 | |
| JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
| US11038517B1 (en) | Multiplying digital-to-analog converter (MDAC) with nonlinear calibration | |
| JP2003032108A (ja) | 直線性補償装置及び直線性補償方法 | |
| US10673450B1 (en) | Techniques to improve linearity of R-2R ladder digital-to-analog converters (DACs) | |
| JP3097346B2 (ja) | アナログ−デジタル変換器 | |
| JPS6161577B2 (ja) | ||
| US10382050B1 (en) | Integrated multiplying successive approximation analog to digital converter | |
| JPH04219024A (ja) | アナログ‐ディジタル変換方法および装置 | |
| JPS5913418A (ja) | 信号処理装置 | |
| JPH01316025A (ja) | アナログ−ディジタル変換器 | |
| JP2003060504A (ja) | Ａ／ｄ変換装置およびａ／ｄコンバータ用誤差補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050301 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050407 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20050407 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050531 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060223 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20120303 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20130303 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 8 |