JP2000114312A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JP2000114312A JP2000114312A JP32126298A JP32126298A JP2000114312A JP 2000114312 A JP2000114312 A JP 2000114312A JP 32126298 A JP32126298 A JP 32126298A JP 32126298 A JP32126298 A JP 32126298A JP 2000114312 A JP2000114312 A JP 2000114312A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- base material
- ball
- substrate
- semiconductor devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
(57)【要約】
【目的】 基材の表裏に配設された半導体装置と導体パ
ターンとの接続が容易にでき基材の製造コストを安くで
き，作業効率のよい半導体装置の実装方法を提供する。 【構成】 あらかじめ形成された金属ボールを圧着ツー
ルに吸着し半導体装置上に配列された外部接続端子に接
合し，それぞれにボールバンプを形成する第１の工程
と、ボールバンプに対応する位置に貫通穴を形成した基
材を半導体装置に位置決めし接着剤で固着する第２の工
程と、貫通穴を通してボールバンプ上に金属ボールを一
括で積み重ね接合させる第３の工程とを有してなり、半
導体装置と基板の導体パターンとの電気的導通を複数個
同時にとる。
ターンとの接続が容易にでき基材の製造コストを安くで
き，作業効率のよい半導体装置の実装方法を提供する。 【構成】 あらかじめ形成された金属ボールを圧着ツー
ルに吸着し半導体装置上に配列された外部接続端子に接
合し，それぞれにボールバンプを形成する第１の工程
と、ボールバンプに対応する位置に貫通穴を形成した基
材を半導体装置に位置決めし接着剤で固着する第２の工
程と、貫通穴を通してボールバンプ上に金属ボールを一
括で積み重ね接合させる第３の工程とを有してなり、半
導体装置と基板の導体パターンとの電気的導通を複数個
同時にとる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置と基材に形
成された導体パターンとを電気的に接続する半導体装置
の実装方法に関する。
成された導体パターンとを電気的に接続する半導体装置
の実装方法に関する。
【０００２】
【従来の技術】従来から半導体装置と基材に形成された
導体パターンとを電気的に接続する方法としては、半導
体装置と基材の導体パターンとを金属細線で接続し電気
的に導通させるワイヤーボンディング方式と、半導体装
置に設けたバンプと対向する基材の導体パターンとを接
続し電気的に導通させるフリップチップボンディング方
式が知られている。
導体パターンとを電気的に接続する方法としては、半導
体装置と基材の導体パターンとを金属細線で接続し電気
的に導通させるワイヤーボンディング方式と、半導体装
置に設けたバンプと対向する基材の導体パターンとを接
続し電気的に導通させるフリップチップボンディング方
式が知られている。
【０００３】従来の半導体装置の実装方法における実施
例を図面により説明する。図５は、ワイヤーボンディン
グ方式によるボールグリッドアレイ（ＢＧＡ、以下ＢＧ
Ａという）パッケージの実施例を示す部分断面図であ
る。図において、１１は半導体装置、１５は金属細線、
１８は基材、１９は導体パターン、２３はスルーホー
ル、２２はＢＧＡボールである。図に示すように、この
方式では、基材１８の半導体装置１１を装着した面と同
一面側に基材の導体パターン１９を形成し、導体パター
ン１９と半導体装置１１とを金属細線１５で接続して電
気的導通をとっている。しかし、ＢＧＡボール２２を裏
面に設けるためには、基材１８にスルーホール２３を形
成させて基材１８の表裏の導通をスルーホール２３を介
してとる必要がある。この場合に、半導体装置１１とＢ
ＧＡボール２２とを導通させるためのスルーホール２３
を基材１８に半導体装置の端子数と同じ数だけ形成させ
る必要がある。このために、半導体装置１１の端子数が
多くなるほど基材１８のコストが高くなってしまうとい
う問題点があった。
例を図面により説明する。図５は、ワイヤーボンディン
グ方式によるボールグリッドアレイ（ＢＧＡ、以下ＢＧ
Ａという）パッケージの実施例を示す部分断面図であ
る。図において、１１は半導体装置、１５は金属細線、
１８は基材、１９は導体パターン、２３はスルーホー
ル、２２はＢＧＡボールである。図に示すように、この
方式では、基材１８の半導体装置１１を装着した面と同
一面側に基材の導体パターン１９を形成し、導体パター
ン１９と半導体装置１１とを金属細線１５で接続して電
気的導通をとっている。しかし、ＢＧＡボール２２を裏
面に設けるためには、基材１８にスルーホール２３を形
成させて基材１８の表裏の導通をスルーホール２３を介
してとる必要がある。この場合に、半導体装置１１とＢ
ＧＡボール２２とを導通させるためのスルーホール２３
を基材１８に半導体装置の端子数と同じ数だけ形成させ
る必要がある。このために、半導体装置１１の端子数が
多くなるほど基材１８のコストが高くなってしまうとい
う問題点があった。
【０００４】また、図６は、フリップチップボンディン
グ方式によるＢＧＡパッケージの実施例を示す部分断面
図である。図において、２１は半導体装置、１８は基
材、１９は導体パターン、２３はスルーホール、２２は
ＢＧＡボール、２４はバンプである。図に示すように、
この方式でも、ワイヤーボンディング方式と同様に、基
材１８の半導体装置２１を接着した面と同一面側に基材
の導体パターン１９を形成して、導体パターン１９と半
導体装置２１とをバンプ２４を介して接続させ電気的導
通をとっている。しかし、ＢＧＡボール２２を裏面に設
けるためには、前述の実施例と同様に基材１８にスルー
ホール２３を形成させて基材１８の表裏の導通をスルー
ホール２３を介してとる必要がある。この場合にも、半
導体装置２１とＢＧＡボール２２とを導通させるための
スルーホール２３を基材１８に半導体装置の端子数と同
じ数だけ形成させる必要がある。このために、半導体装
置の端子数が多くなるほど基材のコストが高くなってし
まうという問題点があった。
グ方式によるＢＧＡパッケージの実施例を示す部分断面
図である。図において、２１は半導体装置、１８は基
材、１９は導体パターン、２３はスルーホール、２２は
ＢＧＡボール、２４はバンプである。図に示すように、
この方式でも、ワイヤーボンディング方式と同様に、基
材１８の半導体装置２１を接着した面と同一面側に基材
の導体パターン１９を形成して、導体パターン１９と半
導体装置２１とをバンプ２４を介して接続させ電気的導
通をとっている。しかし、ＢＧＡボール２２を裏面に設
けるためには、前述の実施例と同様に基材１８にスルー
ホール２３を形成させて基材１８の表裏の導通をスルー
ホール２３を介してとる必要がある。この場合にも、半
導体装置２１とＢＧＡボール２２とを導通させるための
スルーホール２３を基材１８に半導体装置の端子数と同
じ数だけ形成させる必要がある。このために、半導体装
置の端子数が多くなるほど基材のコストが高くなってし
まうという問題点があった。
【０００５】
【発明が解決しようとする課題】本発明は、上述の問題
点を解決させるためになされたもので、基材の半導体装
置の取り付け面と反対側の面に有する導体パターンとの
接続が容易にでき基材の製造コストを安くできる作業効
率のよい半導体装置の実装方法を提供することを目的と
するものである。
点を解決させるためになされたもので、基材の半導体装
置の取り付け面と反対側の面に有する導体パターンとの
接続が容易にでき基材の製造コストを安くできる作業効
率のよい半導体装置の実装方法を提供することを目的と
するものである。
【０００６】
【課題を解決するための手段】本発明による半導体装置
の実装方法は，あらかじめ形成された金属ボールを配列
された圧着ツールに吸着し，半導体装置上に配列された
外部接続端子に接合し，それぞれにボールバンプを形成
する第１の工程と、ボールバンプに対応する位置に貫通
穴を形成した基材を半導体装置に位置決めし接着剤で固
着する第２の工程と、貫通穴を通してボールバンプ上に
金属ボールを積み重ね接合させる第３の工程とを有して
なり、半導体装置と基板の導体パターンとの電気的導通
を複数個同時にとることを特徴とするものである。
の実装方法は，あらかじめ形成された金属ボールを配列
された圧着ツールに吸着し，半導体装置上に配列された
外部接続端子に接合し，それぞれにボールバンプを形成
する第１の工程と、ボールバンプに対応する位置に貫通
穴を形成した基材を半導体装置に位置決めし接着剤で固
着する第２の工程と、貫通穴を通してボールバンプ上に
金属ボールを積み重ね接合させる第３の工程とを有して
なり、半導体装置と基板の導体パターンとの電気的導通
を複数個同時にとることを特徴とするものである。
【０００７】
【作用】半導体装置上の外部接続端子に１個以上のボー
ルバンプを同時に形成し、貫通穴を形成した基材を半導
体装置上に位置決め固着し、形成されたボールバンプ上
に１個以上の圧着ボールをそれぞれ積み重ね接合させる
ことにより、一度に基材裏側の半導体装置上の外部接続
端子と基材表面側の導体パターンとの電気的な導通が可
能になり、基材のコストを低減させることができる。さ
らに，同時に多数の接合を行うことにより，作業効率が
良く，加工コストを低減させることが出来る。
ルバンプを同時に形成し、貫通穴を形成した基材を半導
体装置上に位置決め固着し、形成されたボールバンプ上
に１個以上の圧着ボールをそれぞれ積み重ね接合させる
ことにより、一度に基材裏側の半導体装置上の外部接続
端子と基材表面側の導体パターンとの電気的な導通が可
能になり、基材のコストを低減させることができる。さ
らに，同時に多数の接合を行うことにより，作業効率が
良く，加工コストを低減させることが出来る。
【０００８】
【実施例】本発明による半導体装置の実装方法の実施例
を図面に基づいて説明する。図１は、本発明による半導
体装置の外部接続端子上に金属ボールを吸着した圧着ツ
ールを位置決めした状態を示す状態図であり，図２は本
発明による半導体装置の外部接続端子上にボールバンプ
を形成させた状態を示す状態図である。図１図２におい
て、１は半導体装置、２は半導体装置１上の外部接続端
子、３は金属ボール、４は金属ボール３を圧着して外部
接続端子２に接合するための圧着ツール，５は金属ボー
ル３を圧着ツールにより圧着する事により形成したボー
ルバンプである。図１の過程では、半導体装置１上の複
数箇所に形成された外部接続端子２の上方に金属ボール
３を保持した圧着ツール４が複数個配設される。図２の
過程では、下降させた圧着ツール４により外部接続端子
２にそれぞれ超音波振動などを併用して熱圧着させて，
ボールバンプ５を形成する。この実施例では，３個の金
属ボールを同時に圧着しているが，１個づつ圧着する事
もできるし，もっと多くのボールを同時に圧着する事も
できる。
を図面に基づいて説明する。図１は、本発明による半導
体装置の外部接続端子上に金属ボールを吸着した圧着ツ
ールを位置決めした状態を示す状態図であり，図２は本
発明による半導体装置の外部接続端子上にボールバンプ
を形成させた状態を示す状態図である。図１図２におい
て、１は半導体装置、２は半導体装置１上の外部接続端
子、３は金属ボール、４は金属ボール３を圧着して外部
接続端子２に接合するための圧着ツール，５は金属ボー
ル３を圧着ツールにより圧着する事により形成したボー
ルバンプである。図１の過程では、半導体装置１上の複
数箇所に形成された外部接続端子２の上方に金属ボール
３を保持した圧着ツール４が複数個配設される。図２の
過程では、下降させた圧着ツール４により外部接続端子
２にそれぞれ超音波振動などを併用して熱圧着させて，
ボールバンプ５を形成する。この実施例では，３個の金
属ボールを同時に圧着しているが，１個づつ圧着する事
もできるし，もっと多くのボールを同時に圧着する事も
できる。
【０００９】図３は、本発明における半導体装置に基材
を接着させた状態の一部を示す状態図である。図におい
て、１は半導体装置、２は半導体装置１上に形成された
外部接続端子、５は外部接続端子２に熱圧着されたボー
ルバンプ、８は貫通穴１３が形成されている基材、９は
基材８に形成された導体パターン、１０は半導体装置１
と基材８を接着する接着剤である。半導体装置１に設け
られたボールバンプ５に基材８の貫通穴１３を位置合わ
せして接着剤１０により半導体装置１と基材８を接着す
る。基材８には本実施例ではポリイミドフイルムを使用
した。接着時に貫通穴１３内に接着剤１０が残らないよ
うに接着剤の塗布後に貫通穴１３をプレス等で成形し、
半導体装置１と基材８を接着した。
を接着させた状態の一部を示す状態図である。図におい
て、１は半導体装置、２は半導体装置１上に形成された
外部接続端子、５は外部接続端子２に熱圧着されたボー
ルバンプ、８は貫通穴１３が形成されている基材、９は
基材８に形成された導体パターン、１０は半導体装置１
と基材８を接着する接着剤である。半導体装置１に設け
られたボールバンプ５に基材８の貫通穴１３を位置合わ
せして接着剤１０により半導体装置１と基材８を接着す
る。基材８には本実施例ではポリイミドフイルムを使用
した。接着時に貫通穴１３内に接着剤１０が残らないよ
うに接着剤の塗布後に貫通穴１３をプレス等で成形し、
半導体装置１と基材８を接着した。
【００１０】図４は、本発明による半導体装置と基材の
導体パターンとの接合状態を示す状態図である。図にお
いて、１は半導体装置、２は半導体装置１上に形成され
た外部接続端子、５は外部接続端子２上に形成されたボ
ールバンプ、６は金属ボールを圧着するためのツール、
８は貫通穴１３が形成された基材、９は基材８に形成さ
れた導体パターン、１０は半導体装置１と基材８を接着
する接着剤、１２は圧着ツール６により，圧着された圧
着ボールである。少なくとも１個の金属ボールをそれそ
れの圧着ツール６に吸着し，図１，図２および図３を経
て半導体装置と基材が接着された基材の貫通穴１３内の
ボールバンプ５および基材の導体パターン９にそれそれ
熱圧着させる。この時，金属ボールは圧着ツールに複数
同時に吸着させ，圧着する事も可能であるし，吸着に超
音波振動を併用して圧着する事もできる。これにより、
基材の表裏にある半導体装置と基材の導体パターンとを
圧着ボール１２を介して電気的な導通を取ることができ
る。本実施例における半導体装置の実装方法によれば、
基材を介して表裏にある半導体装置と導体パターンとの
接合を容易にかつ半導体装置の端子数と同数のスルーホ
ールを形成する必要もなく基材の製造コストを低減させ
ると同時に，複数箇所の導通を一度に取ることができる
という大きな効果が期待できる。
導体パターンとの接合状態を示す状態図である。図にお
いて、１は半導体装置、２は半導体装置１上に形成され
た外部接続端子、５は外部接続端子２上に形成されたボ
ールバンプ、６は金属ボールを圧着するためのツール、
８は貫通穴１３が形成された基材、９は基材８に形成さ
れた導体パターン、１０は半導体装置１と基材８を接着
する接着剤、１２は圧着ツール６により，圧着された圧
着ボールである。少なくとも１個の金属ボールをそれそ
れの圧着ツール６に吸着し，図１，図２および図３を経
て半導体装置と基材が接着された基材の貫通穴１３内の
ボールバンプ５および基材の導体パターン９にそれそれ
熱圧着させる。この時，金属ボールは圧着ツールに複数
同時に吸着させ，圧着する事も可能であるし，吸着に超
音波振動を併用して圧着する事もできる。これにより、
基材の表裏にある半導体装置と基材の導体パターンとを
圧着ボール１２を介して電気的な導通を取ることができ
る。本実施例における半導体装置の実装方法によれば、
基材を介して表裏にある半導体装置と導体パターンとの
接合を容易にかつ半導体装置の端子数と同数のスルーホ
ールを形成する必要もなく基材の製造コストを低減させ
ると同時に，複数箇所の導通を一度に取ることができる
という大きな効果が期待できる。
【００１１】
【発明の効果】本発明による半導体装置の実装方法によ
れば、半導体装置上の外部接続端子に一括で複数のボー
ルバンプを形成し、貫通穴を形成した基材を半導体装置
上に位置決め固着し、形成されたボールバンプ上に複数
の圧着ボールを一括で積み重ね接合させることにより、
基材を介して裏面側の半導体装置上の外部接続端子と表
面側の導体パターンとの電気的な導通が確実かつ容易な
方法で可能となり、半導体装置の端子数と同数のスルー
ホールを形成する必要もなく基材のコストを低減させる
と同時に，接続を一括で取ることが出来ることにより，
加工コストを低減させることができ，安価なＢＧＡパッ
ケージを提供できるという大きな効果が得られる。
れば、半導体装置上の外部接続端子に一括で複数のボー
ルバンプを形成し、貫通穴を形成した基材を半導体装置
上に位置決め固着し、形成されたボールバンプ上に複数
の圧着ボールを一括で積み重ね接合させることにより、
基材を介して裏面側の半導体装置上の外部接続端子と表
面側の導体パターンとの電気的な導通が確実かつ容易な
方法で可能となり、半導体装置の端子数と同数のスルー
ホールを形成する必要もなく基材のコストを低減させる
と同時に，接続を一括で取ることが出来ることにより，
加工コストを低減させることができ，安価なＢＧＡパッ
ケージを提供できるという大きな効果が得られる。
【図１】本発明による半導体装置の外部接続端子上に金
属ボールを吸着した圧着ツールを位置決めした状態を示
す状態図。
属ボールを吸着した圧着ツールを位置決めした状態を示
す状態図。
【図２】本発明による半導体装置の外部接続端子上にボ
ールバンプを形成させた状態を示す状態図。
ールバンプを形成させた状態を示す状態図。
【図３】本発明における半導体装置に基材を接着させた
状態を示す状態図。
状態を示す状態図。
【図４】本発明による半導体装置と基材の導体パターン
との接合状態を示す状態図。
との接合状態を示す状態図。
【図５】従来のワイヤーボンディング方式によるＢＧＡ
パッケージの実施例を示す部分断面図。
パッケージの実施例を示す部分断面図。
【図６】従来のフリップチップボンディング方式による
ＢＧＡパッケージの実施例を示す部分断面図。
ＢＧＡパッケージの実施例を示す部分断面図。
１，１１，２１ ・・・ 半導体装置 ２ ・・・ 外部接続端子 ３ ・・・ 金属ボール ４，６ ・・・ 圧着ツール ５ ・・・ ボールバンプ ８，１８ ・・・ 基材 ９，１９ ・・・ 導体パターン １０ ・・・ 接着剤 １２ ・・・ 圧着ボール １３ ・・・ 貫通穴 ２２ ・・・ ＢＧＡボール ２３ ・・・ スルーホール ２４ ・・・ バンプ
Claims (1)
- 【請求項１】本発明は，あらかじめ形成された１個以上
の金属ボールを配列された圧着ツールに吸着し，半導体
装置（１）上に配列された外部接続端子（２）に接合
し，前記半導体装置上にそれぞれボールバンプ（５）を
形成する第１の工程と、前記ボールバンプに対応する位
置に貫通穴（１３）を形成した基材（８）を前記半導体
装置に位置決めし接着剤（１０）で固着する第２の工程
と、前記貫通穴を通して前記ボールバンプ上に前記金属
ボール（１２）を積み重ね接合させる第３の工程とを有
してなり、前記半導体装置と前記基板の導体パターンと
の電気的導通を複数個同時にとることを特徴とする半導
体装置の実装方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32126298A JP2000114312A (ja) | 1998-10-07 | 1998-10-07 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32126298A JP2000114312A (ja) | 1998-10-07 | 1998-10-07 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000114312A true JP2000114312A (ja) | 2000-04-21 |
Family
ID=18130623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32126298A Pending JP2000114312A (ja) | 1998-10-07 | 1998-10-07 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000114312A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6413850B1 (en) * | 1999-11-18 | 2002-07-02 | Hitachi, Ltd. | Method of forming bumps |
-
1998
- 1998-10-07 JP JP32126298A patent/JP2000114312A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6413850B1 (en) * | 1999-11-18 | 2002-07-02 | Hitachi, Ltd. | Method of forming bumps |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| JP2953424B2 (ja) | フェイスダウンボンディング用リードフレーム | |
| US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| KR20080037740A (ko) | 상호 접속 구조체를 포함하는 마이크로피처 조립체 및 그상호 접속 구조체를 형성하는 방법 | |
| TWI381459B (zh) | Semiconductor device and manufacturing method thereof | |
| JPH06224198A (ja) | フリップチップデバイス用ボール接合 | |
| WO2011030368A1 (ja) | 半導体装置とその製造方法 | |
| US20020039807A1 (en) | Manufacturing method of a semiconductor device | |
| JP5566296B2 (ja) | 半導体装置の製造方法 | |
| JP2000299432A (ja) | 半導体装置の製造方法 | |
| JP2002368159A (ja) | 半導体装置およびその製造方法 | |
| JP3866777B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000114312A (ja) | 半導体装置の実装方法 | |
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| US20100269333A1 (en) | Method for Mounting Flip Chip and Substrate Used Therein | |
| JPH0236556A (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
| JPH10233417A (ja) | 半導体装置及びその製造方法 | |
| JPH11224918A (ja) | 半導体装置及びその製造方法 | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| JPH07142490A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000068309A (ja) | 半導体装置の実装方法 | |
| JP2003007773A (ja) | ボンディングツールおよびボンディング方法 | |
| JPS61247040A (ja) | 半導体装置の製造方法 | |
| JPH08250545A (ja) | 半導体装置およびその製造方法 | |
| JP3800889B2 (ja) | 半導体装置の製造方法および半導体装置 |