JP2000114038A - 誘導性負荷の電流検出装置 - Google Patents

Abstract

(57)【要約】 【課題】負荷電流を精度よく検出することができる誘導
性負荷の電流検出装置を提供する。 【解決手段】所定の電位差を生じる電源ライン中におい
て直列に接続されたリニアソレノイドＬ１，Ｌ２および
ＦＥＴ８，１０に対し、電流検出抵抗Ｒ１，Ｒ２が直列
に接続され、電源ライン中において電流検出抵抗Ｒ１，
Ｒ２の両端のうちのリニアソレノイドＬ１，Ｌ２が接続
されていない側の端子にオフセット抵抗Ｒof１，Ｒof２
が接続されている。ＣＰＵ４はＡ／Ｄ変換器１３による
電流検出抵抗Ｒ１，Ｒ２における低圧側端子電圧のＡ／
Ｄ変換値と高圧側端子電圧のＡ／Ｄ変換値との差分を、
リニアソレノイドＬ１，Ｌ２に流れる電流値相当の値と
して算出し、さらに、ＦＥＴ８，１０をＰＷＭ制御する
ときの１周期での複数回のＡ／Ｄ変換に伴う差分を平均
化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は誘導性負荷の電流
検出回路に関するものである。

【０００２】

【従来の技術】従来、負荷の電流を検出するためには特
開平８−２５０９８９号公報のように、電流検出抵抗の
両端の電圧をＡ／Ｄ変換する方式があった。

【０００３】特に、特開平８−２５０９８９号公報の図
２のような下流制御の場合でも、同公報の図１のように
電流検出抵抗の両端の電圧をＡ／Ｄ変換する方が、電流
検出精度が向上する。

【０００４】つまり、図１９に示すように、通常、Ａ／
Ｄ変換器１００の接地端子（Ａ／Ｄ変換器の基準電圧）
には制御系接地端子Ｅ１を用い、電流検出抵抗１０１の
接地端子にはパワー系接地端子Ｅ０１を用いる。このと
き、制御系接地端子Ｅ１には配線抵抗ｒ１が、また、パ
ワー系接地端子Ｅ０１には配線抵抗ｒ０１が存在する。
配線抵抗ｒ１の両端には電位差Ｖ１が、また、配線抵抗
ｒ０１の両端には電位差Ｖ０１が発生する。ここで、制
御系接地端子Ｅ１に流れる電流は小さく電位差Ｖ１は略
０である（Ｖ１≒０）である。これに対し、パワー系接
地端子Ｅ０１には大電流が流れるため電位差Ｖ０１は大
きな値となる。そのため、特開平８−２５０９８９号公
報の図２のように電流検出抵抗の片側のみしかＡ／Ｄ変
換を行わない場合、この配線抵抗値のバラツキが電流検
出抵抗１０１のバラツキとなり、電流検出精度が低下す
る。これに対し、電流検出抵抗１０１の両端の電圧をＡ
／Ｄ変換すると配線抵抗値のバラツキの影響を受けず電
流検出精度が向上する。

【０００５】しかし、運転状況によっては、図１９にお
いて、パワー系接地端子Ｅ０１の電圧が制御系接地端子
Ｅ１の電圧より高くなることがあれば（Ｅ０１＞Ｅ
１）、低くなることもある（Ｅ０１＜Ｅ１）。そのた
め、特開平４−５０５５０号公報のように、電位差補償
手段としてのレベルシフト回路１０２を設け、図２０
（図１９での各点ａ，ｂ，ｃでの波形図）に示すよう
に、基準電圧に対して一定電圧ΔＶupだけ持ち上げるこ
とが考えられる。このレベルシフト回路１０２を使用す
ると、一定電圧分レベルシフトできるため、Ｅ０１＜Ｅ
１の場合には特に有効で、Ｅ０１＜０の電圧が、０＜Ｅ
０１＋αとできるため、Ｅ１基準のＡ／Ｄ変換器ではＥ
０１＋αはＡ／Ｄ変換可能となる。

【０００６】しかし、電流検出抵抗１０１の両端の電圧
をＡ／Ｄ変換する場合、図２０に示すように、電流検出
抵抗１０１の高圧側端子電圧は大きく変動するのに対し
て電流検出抵抗１０１の低圧側端子電圧は変動幅が小さ
い。この低圧側端子電圧の変動幅は、レベルシフト回路
１０２を設けても変わらない。

【０００７】そのため、例えば、図２１に示すように、
電流検出抵抗１０１の低圧側端子電圧の変動幅がＡ／Ｄ
変換器の１ＬＳＢ以下となった場合には誤差が大きくな
り、トータルとしては、所望の電流検出精度が得られな
い（１ＬＳＢ以下の精度で検出できない）。つまり、例
えば、１０ビットのＡ／Ｄ変換器を用い、５０００ｍＶ
の範囲でＡ／Ｄ変換する際、１ＬＳＢは４．８８（＝５
０００／１０２４）ｍＶであり、この４．８８ｍＶの範
囲にある計測値は全て同じＡ／Ｄ変換結果となってしま
う。具体的には、図２１の波形ｃ１，ｃ２に対しＡ／Ｄ
変換結果が同じ値になってしまう。

【０００８】その結果、図２１のように高圧側端子電圧
については算出された電流が実際の電流と等しくなる
が、低圧側端子電圧については算出された電流と実際の
電流との間にズレが生じてしまう。

【０００９】

【発明が解決しようとする課題】そこで、この発明の目
的は、負荷電流を精度よく検出することができる誘導性
負荷の電流検出装置を提供することにある。

【００１０】

【課題を解決するための手段】請求項１に記載の発明に
よれば、オフセット抵抗を、電源ライン中において電流
検出抵抗の両端のうちの誘導性負荷が接続されていない
側の端子に接続した。よって、電流検出抵抗における誘
導性負荷が接続されていない側の端子の電圧の変化が大
きくなる。また、差分算出手段はＡ／Ｄ変換手段による
電流検出抵抗における低圧側端子電圧のＡ／Ｄ変換値と
高圧側端子電圧のＡ／Ｄ変換値との差分を、誘導性負荷
に流れる電流値相当の値として算出する。

【００１１】その結果、電流検出抵抗における変動の少
ない側のＡ／Ｄ変換値を大きく変動させることにより負
荷電流を精度よく検出することができる。請求項２に記
載の発明によれば、平均電流値算出手段はスイッチング
素子をＰＷＭ制御するときの１周期での複数回のＡ／Ｄ
変換に伴う差分算出手段による差分を平均化するので、
実用上好ましいものとなる。

【００１２】請求項３に記載の発明によれば、積算手段
は目標値と差分算出手段による差分値との偏差を求め、
この偏差を積算し、フィードバック手段は積算手段によ
る積算値を小さくするようにスイッチング素子のＰＷＭ
制御に反映するので、実用上好ましいものとなる。

【００１３】請求項４に記載の発明によれば、電流検出
抵抗の低圧側および高圧側の端子と、Ａ／Ｄ変換手段と
の間にノイズ除去フィルタを設けたので、ノイズを除去
することができる。

【００１４】請求項５に記載の発明によれば、電流検出
抵抗の低圧側および高圧側の端子と、Ａ／Ｄ変換手段と
の間にレベルシフト回路を設けたので、電流検出抵抗の
低圧側および高圧側の端子電圧が所定電圧分だけシフト
できる。よって、Ａ／Ｄ変換手段（Ａ／Ｄ変換器）の接
地端子、即ち、制御系接地端子の電圧が、パワー系接地
端子の電圧よりも大きくなった場合でも、レベルシフト
回路により電流検出抵抗の低圧側および高圧側の端子電
圧を所定電圧分だけシフトさせることにより確実にＡ／
Ｄ変換を行うことができる。

【００１５】請求項６に記載の発明によれば、オフセッ
ト値算出手段はスイッチにより両レベルシフト回路の入
力を直結したときの差分算出手段による差分をオフセッ
ト値として算出し、補正手段はオフセット値算出手段に
よるオフセット値を用いて両レベルシフト回路の入力の
直結を解除したときの差分算出手段による差分を補正す
るので、両レベルシフト回路の特性に差異があっても、
その影響を受けることなく正確なＡ／Ｄ変換値が得られ
る。

【００１６】請求項７に記載の発明によれば、電源ライ
ンにおけるオフセット抵抗の低圧側端子にレベルシフト
回路を設けたので、オフセット抵抗の低圧側端子が所定
電圧分だけシフトできる。よって、Ａ／Ｄ変換手段（Ａ
／Ｄ変換器）の接地端子、即ち、制御系接地端子の電圧
が、パワー系接地端子の電圧よりも大きくなった場合で
も、レベルシフト回路によりオフセット抵抗の低圧側端
子を所定電圧分だけシフトさせることにより確実にＡ／
Ｄ変換を行うことができる。

【００１７】

【発明の実施の形態】（第１の実施の形態）以下、この
発明を具体化した第１の実施の形態を図面に従って説明
する。

【００１８】図１は、自動車用リニアソレノイド制御装
置１の構成を表すブロック図である。本実施形態のリニ
アソレノイド制御装置１は、自動車に搭載されたエンジ
ンを目標状態に制御するために、エンジンに設けられた
複数（本実施形態では２個）のリニアソレノイドＬ１，
Ｌ２を各々に通電制御するためのものである。リニアソ
レノイド制御装置１にはリニアソレノイド制御ＩＣ２が
備えられている。このリニアソレノイド制御ＩＣ２は、
エンジンコントロール用のホストＣＰＵ３にて演算され
た各リニアソレノイドＬ１，Ｌ２に流すべき電流を表す
データ（目標電流値）に従い各リニアソレノイドＬ１，
Ｌ２に流れる電流をフィードバック制御する。

【００１９】リニアソレノイド制御ＩＣ２は、制御ＣＰ
Ｕ４とダイレクト・メモリ・アクセス回路（ＤＭＡ）５
とＰＷＭ信号出力回路６を備えている。制御ＣＰＵ４
は、各リニアソレノイドＬ１，Ｌ２をＰＷＭ信号にてデ
ューティ駆動するためのデューティ比を演算し、その検
出結果をＰＷＭデータ（駆動データ）としてＰＷＭデー
タ受渡用のＲＡＭ７に格納する。ＤＭＡ５は、ホストＣ
ＰＵ３に内蔵されたＲＡＭから各リニアソレノイドＬ
１，Ｌ２の目標電流値を読み込み、制御ＣＰＵ４に入力
する。ＰＷＭ信号出力回路６は、ＰＷＭデータ受渡用Ｒ
ＡＭ７から各リニアソレノイドＬ１，Ｌ２に対するＰＷ
Ｍデータを各々読み込み、各リニアソレノイドＬ１，Ｌ
２をデューティ駆動するためのＰＷＭ信号ＳＧ１，ＳＧ
２を各々生成する。

【００２０】一方、電流制御対象となるリニアソレノイ
ドＬ１は、バッテリの正極（電源電圧Ｖｂ）からバッテ
リの負極（グランド）に至る電源ライン中に配置されて
いる。電源ラインにおけるリニアソレノイドＬ１の電源
Ｖｂ側には、いわゆるハイサイドスイッチとしてのＦＥ
Ｔ８が設けられている。さらに、このＦＥＴ８のゲート
端子にはエミッタがグランド側に設置されたＮＰＮトラ
ンジスタ９のコレクタが接続されている。

【００２１】ＮＰＮトランジスタ９は、ＦＥＴ８のゲー
トを接地することにより、ＦＥＴ８をオンさせるための
ものである。ＮＰＮトランジスタ９のベースにはＰＷＭ
信号出力回路６からリニアソレノイドＬ１通電用のＰＷ
Ｍ信号ＳＧ１が入力される。この信号によりＮＰＮトラ
ンジスタ９及びＦＥＴ８はＰＷＭ信号ＳＧ１がＨレベル
であるときにオン状態となり、バッテリからリニアソレ
ノイドＬ１への通電経路を通電させる。逆に、ＰＷＭ信
号ＳＧ１がＬレベルであるときにオフ状態となり、リニ
アソレノイドＬ１の通電経路を遮断する。

【００２２】同様に、リニアソレノイドＬ２にもＦＥＴ
１０及びＮＰＮトランジスタ１１が設けられており、Ｐ
ＷＭ信号出力回路６からリニアソレノイドＬ２通電用の
ＰＷＭ信号ＳＧ２が入力される。この信号によりＮＰＮ
トランジスタ１１及びＦＥＴ１０はＰＷＭ信号ＳＧ２が
Ｈレベルであるときにオン状態となり、バッテリからリ
ニアソレノイドＬ２への通電経路を通電させる。逆に、
ＰＷＭ信号ＳＧ２がＬレベルであるときにオフ状態とな
り、リニアソレノイドＬ２の通電経路を遮断する。

【００２３】また、リニアソレノイドＬ１のグランド側
には、電流検出用の抵抗Ｒ１が設けられている。つま
り、所定の電位差を生じる電源ライン中に、誘導性負荷
としてのリニアソレノイドＬ１およびスイッチング素子
としてのＦＥＴ８が直列に接続され、この直列回路に対
し電流検出抵抗Ｒ１が直列に接続されている。この抵抗
Ｒ１は、リニアソレノイドＬ１に流れる電流を検出する
ためのものである。また、電源ライン中において電流検
出抵抗Ｒ１の両端α１，β１のうちのリニアソレノイド
Ｌ１が接続されていない側の端子β１にはオフセット抵
抗Ｒof１が接続されている。このように、電源Ｖｂとク
ランドとの間に、リニアソレノイドＬ１、電流検出抵抗
Ｒ１、オフセット抵抗Ｒof１が接続されている。

【００２４】そのため、電流検出抵抗Ｒ１の両端α１，
β１の電圧波形は図２のようになり、電流検出抵抗Ｒ１
の高圧側端子電圧（図１での端子α１の電圧）の波形
は、勿論、低圧側端子電圧（図１での端子β１の電圧）
の波形も大きく変動する。

【００２５】同様に、図１のリニアソレノイドＬ２のグ
ランド側には、電流検出用の抵抗Ｒ２が設けられてい
る。つまり、所定の電位差を生じる電源ライン中に、誘
導性負荷としてのリニアソレノイドＬ２およびスイッチ
ング素子としてのＦＥＴ１０が直列に接続され、この直
列回路に対し電流検出抵抗Ｒ２が直列に接続されてい
る。この抵抗Ｒ２は、リニアソレノイドＬ２に流れる電
流を検出するためのものである。また、電源ライン中に
おいて電流検出抵抗Ｒ２の両端α２，β２のうちのリニ
アソレノイドＬ２が接続されていない側の端子β２には
オフセット抵抗Ｒof2 が接続されている。このように、
電源Ｖｂとクランドとの間に、リニアソレノイドＬ２、
電流検出抵抗Ｒ２、オフセット抵抗Ｒof２が接続されて
いる。そのため、電流検出抵抗Ｒ２の両端α２，β２の
電圧波形は図２のようになり、電流検出抵抗Ｒ２の高圧
側端子電圧（図１での端子α２の電圧）の波形は、勿
論、低圧側端子電圧（図１での端子β２の電圧）の波形
も大きく変動する。

【００２６】図１の電流検出抵抗Ｒ１の両端α１，β１
はそれぞれマルチプレクサ（ＭＰＸ）１２を介してＡ／
Ｄ変換器（Ａ／Ｄ変換手段）１３に接続できるようにな
っている。また、電流検出抵抗Ｒ２の両端α２，β２は
それぞれマルチプレクサ１２を介してＡ／Ｄ変換器１３
に接続できるようになっている。また、マルチプレクサ
１２には、ノックセンサやエンジン冷却水温センサやエ
ンジン吸気温検出センサやバッテリ電圧検出ラインと接
続されている。そして、マルチプレクサ１２を制御する
ことにより各端子α１，β１，α２，β２を選択してＡ
／Ｄ変換器１３と接続することができるようになってい
る。同様に、マルチプレクサ１２を制御することにより
ノック信号や水温信号や吸気温信号やバッテリ電圧をＡ
／Ｄ変換器１３に取り込むことができる。

【００２７】Ａ／Ｄ変換器１３は、マルチプレクサ１２
を介して各リニアソレノイドＬ１，Ｌ２に流れた電流を
表す電流検出信号（電圧）、及びノック信号や水温信号
や吸気温信号やバッテリ電圧を、一定のＡ／Ｄ変換周期
で順に取り込み、デジタル値に変換し、そのデジタル値
をＡ／Ｄデータ受渡用のＲＡＭ１４に格納する。

【００２８】本例では、Ａ／Ｄ変換器１３は２つの電流
検出抵抗Ｒ１，Ｒ２の両端電圧をマルチプレクサ１２を
用いて選択しながらＡ／Ｄ変換するようになっており２
チャンネル仕様となっているが、これに限ることなく、
１チャンネル（誘導性負荷が１つ）あるいは３チャンネ
ル（誘導性負荷が３つ）以上で用いてもよい。

【００２９】Ａ／Ｄデータ受渡用ＲＡＭ１４は制御ＣＰ
Ｕ４からもアクセスできるようになっており、制御ＣＰ
Ｕ４側ではＲＡＭ１４に格納された各リニアソレノイド
Ｌ１，Ｌ２毎の検出電流用データを元に、例えばデジタ
ル・シグナル・プロセッサ（ＤＳＰ）等を用いて高速演
算し、電流検出抵抗Ｒ１，Ｒ２に流れる平均電流値が各
々ＤＭＡ５を介して入力される各リニアソレノイドＬ
１，Ｌ２の目標電流値となるようにＰＭＷ信号ＳＧ１，
ＳＧ２のデュティー比を算出し、その算出したデュティ
ー比に基づき各リニアソレノイドＬ１，Ｌ２通電用のＰ
ＷＭデータを設定し、これをＰＷＭデータ受渡用ＲＡＭ
７に格納する。

【００３０】また、Ａ／Ｄ変換後のノック信号や水温信
号や吸気温信号やバッテリ電圧は、制御ＣＰＵ４、ＤＭ
Ａ５を通してホストＣＰＵ３にエンジン運転状態を示す
データとして取り込まれる。

【００３１】なお、制御ＣＰＵ４には演算処理実行用の
プログラムや各種データが格納されたＲＯＭ１５、及
び、演算処理実行時の制御用のデータを一時格納するた
めのＲＡＭ１６が接続されている。そして、制御ＣＰＵ
４は専用の発振子１７にて生成されたクロック信号を受
けて動作し、ＰＷＭ信号出力回路６及びＡ／Ｄ変換器１
３は、この発振子１７とは異なるＰＷＭ信号発生用の発
振子１８にて生成されたクロック信号を受けて動作す
る。つまり、ＰＷＭ信号出力回路６及びＡ／Ｄ変換器１
３は、同一発振子１７からのクロック信号により同期し
て動作し、制御ＣＰＵ４はＰＷＭ信号出力回路６及びＡ
／Ｄ変換器１３とは異なる発振子１７かのクロック信号
により、これら各回路とは非同期に作動する。

【００３２】次に、自動車用リニアソレノイド制御装置
１の作用を説明する。図３には、制御ＣＰＵ４の機能ブ
ロック図を示す。制御ＣＰＵ４での機能構成として、差
分算出部２０と平均値算出部２１とＰＩＤ制御部２２と
出力デューティー算出部２３を有する。

【００３３】差分算出部２０は、電流検出抵抗Ｒ１，Ｒ
２における高圧側端子電圧（図１での端子α１，α２の
電圧）のＡ／Ｄ変換値と低圧側端子電圧（図１での端子
β１，β２の電圧）のＡ／Ｄ変換値を入力して両者の差
分ΔＶを算出する。この差分ΔＶの算出は、リニアソレ
ノイドＬ１，Ｌ２に流れる瞬時電流（電圧差／電流検出
抵抗値）を算出することになる。また、平均値算出部２
１は、差分算出部２０による差分ΔＶに対しＰＷＭ１周
期における平均値ΔＶavを算出する。詳しくは、ＰＷＭ
１周期分に相当する時間分の過去のＡ／Ｄ値を加算し、
平均化する。

【００３４】ＰＩＤ制御部２２は、目標値を入力して、
この目標値と平均値算出部２１の平均値ΔＶavとの偏差
を無くすためのＰＩＤ演算を行う。出力デューティー算
出部２３は、ＰＩＤ制御部２２による演算結果を元に出
力デューティーを算出してＰＷＭデータを送出する。つ
まり、実電流値と目標電流値とよりＰＩＤ制御を行い、
ＰＷＭの出力を決定する。

【００３５】平均値算出部２１での平均化処理に関し、
より詳しくは、図４に示すように、制御ＣＰＵ４は、ス
テップ１００で電流検出抵抗Ｒ１，Ｒ２の高圧側端子の
電圧値をＡ／Ｄ変換させ、ステップ１０１で電流検出抵
抗Ｒ１，Ｒ２の低圧側端子の電圧値をＡ／Ｄ変換させ
る。そして、制御ＣＰＵ４は、ステップ１０２で電流検
出抵抗Ｒ１，Ｒ２の高圧側端子電圧のＡ／Ｄ値から低圧
側端子電圧のＡ／Ｄ値を減算し、これをメモリの記憶領
域にストアする。

【００３６】引き続き、制御ＣＰＵ４は、ステップ１０
３で今回の減算値ΔＶn と過去のＸ回分の減算値の相加
平均値を算出する。つまり、今回の減算値ΔＶn と過去
のＸ回分の減算値を加算し、Ｘで割ることにより平均値
を求める。

【００３７】この図４の処理を図式化したのが図５であ
る。図５に示すように、電流波形に対し所定時間毎にＡ
／Ｄ変換し、フィードバック計算処理として、今回の減
算値と過去のＸ回分の減算値の相加平均値を算出してＰ
ＭＷ１周期分を平均化する。

【００３８】なお、図５は５２μｓ毎にＡ／Ｄ変換し、
２０８μｓ毎にフィードバック計算して平均値を求める
場合を示す。即ち、Ａ／Ｄ変換を４回行った後に平均値
を求める場合を例示している。

【００３９】この所定時間毎のＡ／Ｄ変換処理タイミン
グに関し、より詳しくは、図６に示すようにしている。
つまり、１つのＡ／Ｄ変換器を用いて複数の信号に対処
する場合において、第１の電流検出抵抗Ｒ１における高
圧側と低圧側の端子電圧と、第２の電流検出抵抗Ｒ２に
おける高圧側と低圧側の端子電圧と、バッテリ電圧また
は水温センサからの信号と、ノックセンサからの信号
を、Ａ／Ｄ変換対象信号として考える。そして、第１の
電流検出抵抗Ｒ１における高圧側と低圧側の端子電圧
と、第２の電流検出抵抗Ｒ２における高圧側と低圧側の
端子電圧については、図中ｔ１，ｔ２で示すタイミング
にて連続してＡ／Ｄ変換する。つまり、ｔ１にて高圧側
端子電圧をＡ／Ｄ変換し、その直後のｔ２にて低圧側端
子電圧をＡ／Ｄ変換するものとし、かつ、これを２チャ
ネルの抵抗（Ｒ１，Ｒ２）に対して交互に行う。そし
て、この電流検出のためのＡ／Ｄ変換タイミングの間、
即ち、２つのチャンネルの空き時間において、ｔ１０〜
ｔ１４のようにノック信号のＡ／Ｄ変換を行うととも
に、ｔ２０のようにバッテリ電圧または水温信号のＡ／
Ｄ変換を行う。

【００４０】ここで、電流検出抵抗Ｒ１，Ｒ２における
高圧側と低圧側の端子電圧をＡ／Ｄ変換するタイミング
ｔ１，ｔ２として、電流検出抵抗Ｒ１，Ｒ２における高
圧側の端子電圧を優先してＡ／Ｄ変換することの優位性
について、図７を用いて説明を加える。図７において本
来タイミングに対し遅れがある場合、電流検出抵抗Ｒ
１，Ｒ２の高圧側と低圧側の端子電圧の変化を考える
と、電流検出抵抗Ｒ１，Ｒ２の低圧側端子の電圧値の方
が変化が小さく、遅れの影響が少なく、遅れ時間での誤
差を小さくすることができる。

【００４１】つまり、グランド側に電流検出抵抗Ｒ１，
Ｒ２を設けた本構成においては、これまでも述べてきた
ように、電流検出抵抗Ｒ１，Ｒ２の高圧側端子の電圧の
振れ幅の方が低圧側端子の電圧の振れ幅よりも大きくな
り、そのため、Ａ／Ｄ変換のタイミングをずらす本方式
において、電流検出抵抗Ｒ１，Ｒ２の高圧側端子のＡ／
Ｄ値のズレが電流検出抵抗Ｒ１，Ｒ２の低圧側端子のＡ
／Ｄ値のズレよりも大きくなる。そこで、変動の大きい
電流検出抵抗Ｒ１，Ｒ２の高圧側端子のＡ／Ｄ変換タイ
ミングを優先させている。

【００４２】従来方式と本方式を図２１と図２の波形を
用いて比較すると、次のようになる。図２，２１におい
ては、ＰＷＭ１周期を５分割する時間毎にＡ／Ｄ変換が
行われてデジタル値を得る。ここで、図２１の従来方式
においては、図２１の下側に示すＡ／Ｄ変換後において
波形ｃ１，ｃ２に対しＡ／Ｄ変換結果が同じ値になって
しまう。よって、図２１の従来方式においては、低圧側
端子電圧については算出された電流と実際の電流との間
にズレが生じてしまう。このように、電圧値の振れがＡ
／Ｄ変換の際の分解能よりも小さいと、算出された平均
電流値は実際の平均電流値と一致しなくなってしまう。
これに対し本方式は、図２の電流検出抵抗Ｒ１，Ｒ２の
低圧側端子電圧の振れ幅が大きくＡ／Ｄ変換器１３の１
ＬＳＢ以下の精度で確実にＡ／Ｄ変換することができ
る。よって、図２の本方式においては、高圧側端子電圧
のＡ／Ｄ変換値と低圧側端子電圧のＡ／Ｄ変換値の差
（瞬間電位差）ΔＶのうちのＰＷＭ１周期分の平均値Δ
Ｖavは、実際に流れた電流を確実に反映したものとな
る。

【００４３】このように本実施の形態は、下記の特徴を
有する。 （イ）図１に示すように、オフセット抵抗Ｒof１，Ｒof
２を、電源ライン中において電流検出抵抗Ｒ１，Ｒ２の
両端のうちのリニアソレノイドＬ１，Ｌ２が接続されて
いない側の端子に接続した。よって、リニアソレノイド
Ｌ１，Ｌ２が接続されていない側の端子の電圧の変化が
大きくなる。また、Ａ／Ｄ変換器１３により、電流検出
抵抗Ｒ１，Ｒ２における低圧側および高圧側の端子電圧
をＡ／Ｄ変換できるようにし、差分算出手段としてのＣ
ＰＵ４は、Ａ／Ｄ変換器１３による電流検出抵抗Ｒ１，
Ｒ２における低圧側端子電圧のＡ／Ｄ変換値と高圧側端
子電圧のＡ／Ｄ変換値との差分を、リニアソレノイドＬ
１，Ｌ２に流れる電流値相当の値（瞬間電流）として算
出する。

【００４４】その結果、電流検出抵抗Ｒ１，Ｒ２の低圧
側端子電圧のＡ／Ｄ値を大きく変動させることにより負
荷電流を精度よく検出することができる。 （ロ）平均電流値算出手段としてのＣＰＵ４は、ＦＥＴ
８，１０をＰＷＭ制御するときの１周期での複数回のＡ
／Ｄ変換に伴う差分（抵抗Ｒ１，Ｒ２の低圧側端子電圧
のＡ／Ｄ変換値と高圧側端子電圧のＡ／Ｄ変換値との差
分）を平均化するので、実用上好ましいものとなる。詳
しくは、ＣＲフィルタにより平滑化する方式に比べ、Ｐ
ＷＭ出力の１周期分を平均化し平均値を電流値とする本
方式は、ＣＲフィルタによる遅れを低減することができ
る。

【００４５】図３の処理に代わる構成として、図８に示
す構成としてもよい。差分算出部３０において、電流検
出抵抗Ｒ１，Ｒ２の高圧側端子電圧のＡ／Ｄ値と低圧側
端子電圧のＡ／Ｄ値を入力して両デジタル値の差分を算
出する。そして、差動増幅部３１において、差分算出部
３０の出力値と目標値との偏差を求め、この偏差を偏差
積算部３２において積算する。つまり、図２において、
瞬間電位差ΔＶを目標値との偏差ｄＶを求め、これを積
算していく。

【００４６】さらに、図８の出力デュティー算出部３３
において、偏差積算部３２の積算値に基づいて出力デュ
ティーを算出してＰＭＷデータを送出する。つまり、電
流検出抵抗Ｒ１，Ｒ２の高圧側と低圧側の電圧デジタル
値の差分を算出後、平均をとらずに、目標値との偏差ｄ
Ｖを検出し、この偏差ｄＶを積算することによりＰＷＭ
の出力を決定する。

【００４７】以上のように、積算手段およびフィードバ
ック手段としてのＣＰＵ４は、リニアソレノイドＬ１，
Ｌ２に流そうとする目標電流値に対応する目標値と差分
値（抵抗Ｒ１，Ｒ２の低圧側端子電圧のＡ／Ｄ変換値と
高圧側端子電圧のＡ／Ｄ変換値との差分値）との偏差を
求め、この偏差を積算し、積算値を小さくするようにＦ
ＥＴ８，１０のＰＷＭ制御に反映するので、実用上好ま
しいものとなる。

【００４８】（第２の実施の形態）次に、第２の実施の
形態を、第１の実施の形態との相違点を中心に説明す
る。図９に、本実施形態における自動車用リニアソレノ
イド制御装置の構成を示す。

【００４９】図９のように、電流検出抵抗Ｒ１の一端α
１は、ノイズ除去フィルタ４０とレベルシフト回路４１
を介してマルチプレクサ１２に接続されている。電流検
出抵抗Ｒ１の他端β１は、ノイズ除去フィルタ４２とレ
ベルシフト回路４３を介してマルチプレクサ１２に接続
されている。同様に、電流検出抵抗Ｒ２の一端α２は、
ノイズ除去フィルタ４４とレベルシフト回路４５を介し
てマルチプレクサ１２に接続されている。電流検出抵抗
Ｒ２の他端β２は、ノイズ除去フィルタ４６とレベルシ
フト回路４７を介してマルチプレクサ１２に接続されて
いる。

【００５０】このノイズ除去フィルタ４０，４２，４
４，４６は、小さい時定数のフィルタであり、具体的に
はＣＲ回路にて構成している。よって、電流検出抵抗Ｒ
１，Ｒ２の両端とＡ／Ｄ変換器１３との間に設けたノイ
ズ除去フィルタ４０，４２，４４，４６によりノイズ等
の高周波成分が除去される。ノイズ除去用ＣＲフィルタ
の更なる効果について言及すると、ノイズ除去用ＣＲフ
ィルタが無いと、図１０に示すように波形の角部（同図
のＡ部）では少しＡ／Ｄ変換タイミングがずれると大き
く変わってしまい、特に、ソレノイドの場合、ＰＷＭの
オン／オフ切替え点で図１１のような形になりやすいた
め、少しＡ／Ｄ変換タイミングがずれると大きく変わっ
てしまう。また、図１０の波形の角部以外（同図のＢ
部）では高周波成分（ノイズ）の所をＡ／Ｄ変換してし
まう可能性がある。これに対し、ノイズ除去用ＣＲフィ
ルタがあると、図１２に示すように、波形の角部（同図
のＡ部）が多少丸くなるため、Ａ／Ｄ変換タイミングが
少しずれても誤差を少なくできる。もちろん、図１２の
波形の角部以外（同図のＢ部）のノイズ部もＣＲフィル
タで除去可能である。

【００５１】図９のレベルシフト回路４１，４３，４
５，４７は、一定電圧分（例えば、０．７ボルト）上に
電圧をシフトさせる。図１３にはレベルシフト回路４
１，４３，４５，４７の具体的な構成例を示す。図１３
において、レベルシフト回路４１，４３，４５，４７は
Ｐチャネル型ＦＥＴ４８と定電流回路４９を具備してい
る。ＦＥＴ４８のドレインが制御系接地端子Ｇｃに、ゲ
ートが入力端ＴＩに、ソースが出力端ＴＯにそれぞれ接
続されている。定電流回路４９はＦＥＴ４８のソースと
電源ＶDDとの間に接続され、ＦＥＴ４８のソース・ドレ
イン間に一定の電流を供給する。定電流回路４９がＦＥ
Ｔ４８のソース・ドレイン間に流す定電流（ドレイン電
流）ＩsdによってＦＥＴ４８のゲート・ソース間電圧Ｖ
gsがドレイン電流Ｉsdに応じた一定値となる。ここで、
ゲート・ソース間電圧Ｖgsがシフト電圧と一致するよう
にドレイン電流Ｉsdが設定されている。つまり、ゲート
（入力端ＴＩ）の電位がどのように変化してもソース
（出力端ＴＯ）は常にゲート・ソース間電圧Ｖgs（シフ
ト電圧）分だけ電位が高くなり、その結果、出力端ＴＯ
では入力端ＴＩに印加される電圧をシフト電位分だけシ
フトさせたものが得られる。

【００５２】よって、図９のＡ／Ｄ変換器１３の接地端
子、即ち、制御系接地端子Ｅ１の電圧が、パワー系接地
端子Ｅ０１の電圧よりも大きくなった場合（Ｅ１＞Ｅ０
１となった場合）でも、レベルシフト回路４１，４３，
４５，４７により電流検出抵抗Ｒ１，Ｒ２の低圧側およ
び高圧側の端子電圧を所定電圧分だけシフトさせること
により確実にＡ／Ｄ変換を行うことができ、正しく電流
が検出できる。

【００５３】なお、同レベルシフト回路４１，４３，４
５，４７は、同一の半導体チップ上に形成されたものを
用いている。図１４には、電流検出抵抗Ｒの両端をレベ
ルシフト回路５０，５１を通してＡ／Ｄ変換器１３に接
続した場合の最適構成例を示す。このとき、制御をオフ
にした時の電流値がゼロとならずにオフセットを有する
場合の不具合を解消する工夫をしている。

【００５４】図１４において、２つのレベルシフト回路
５０，５１の入力側にはスイッチＳＷが設置されてお
り、このスイッチＳＷにより、２つのレベルシフト回路
５０，５１の入力側を直結することができるようになっ
ている。つまり、スイッチＳＷの接点を抵抗Ｒの高圧側
Ｐ１と低圧側Ｐ２に切り替えることができる。

【００５５】そして、制御ＣＰＵ４は図１５に示す処理
を実行する。制御ＣＰＵ４は図１５の処理を一定時間
（例えば、５２μｓｅｃ）毎に実行する。まず、ステッ
プ２００で制御ＣＰＵ４は制御がオフか否か判定し、制
御がオフ時であればステップ２０１に移行する。制御Ｃ
ＰＵ４はステップ２０１でスイッチＳＷを図１４の実線
で示す位置から一点鎖線で示す位置に切り替える。この
状態でステップ２０２においてレベルシフト回路５０の
出力値（制御オン時の電流検出抵抗Ｒの高圧側端子電圧
に対応する）をＡ／Ｄ変換し、これをストアする。ま
た、ステップ２０３においてレベルシフト回路５１の出
力値（制御オン時の電流検出抵抗Ｒの低圧側端子電圧に
対応する）をＡ／Ｄ変換し、これをストアする。そし
て、ステップ２０４に移行してレベルシフト回路５０の
出力Ａ／Ｄ値とレベルシフト回路５１の出力Ａ／Ｄ値と
の差を求め、これをオフセット電圧Ｖofとしてストアす
る。その後、ステップ２０５に移行してスイッチＳＷを
図１４の一点鎖線で示す位置から実線で示す位置に戻
す。

【００５６】一方、制御ＣＰＵ４はステップ２００にお
いて制御がオフ時でなければステップ２０６に移行す
る。制御ＣＰＵ４はステップ２０６で電流検出抵抗Ｒの
高圧側端子電圧をＡ／Ｄ変換し、これをストアする。ま
た、ステップ２０７において電流検出抵抗Ｒの低圧側端
子電圧をＡ／Ｄ変換し、これをストアする。そして、ス
テップ２０８において、電流検出抵抗Ｒの高圧側端子電
圧のＡ／Ｄ値から低圧側端子電圧のＡ／Ｄ値を減算する
とともに、さらに、前述のオフセット電圧Ｖofを減算す
る。これが、瞬時電圧差となる。

【００５７】このように、ＣＰＵ４は、制御オフ時にレ
ベルシフト回路５０，５１のオフセット電圧Ｖofを求め
ておき、瞬時電圧差を算出する際に補正を加えるので、
より正確に瞬時電圧差を算出することができる。

【００５８】つまり、両レベルシフト回路５０，５１の
入力側に両回路の入力を直結するためのスイッチＳＷを
設け、制御がオフ時において、オフセット値算出手段と
してのＣＰＵ４はスイッチＳＷにより両レベルシフト回
路５０，５１の入力を直結し、両レベルシフト回路５
０，５１の入力を同一レベルとし、このときの差分（レ
ベルシフト回路５０の出力のＡ／Ｄ変換値とレベルシフ
ト回路５１の出力のＡ／Ｄ変換値との差分）をオフセッ
ト値Ｖofとして算出し、補正手段としてのＣＰＵ４は、
制御がオン時において、オフセット値Ｖofを用いて両レ
ベルシフト回路５０，５１の入力の直結を解除したとき
の差分（抵抗Ｒの低圧側端子電圧のＡ／Ｄ変換値と高圧
側端子電圧のＡ／Ｄ変換値との差分）を補正するので、
両レベルシフト回路５０，５１の特性に差異があって
も、その影響を受けることなく正確なＡ／Ｄ変換値が得
られ、実用上好ましいものとなる。

【００５９】これまで、説明してきたものの他にも下記
のように実施してもよい。図９に代わる構成として、図
１６のように、電源ラインにおけるオフセット抵抗Ｒof
１の低圧側端子にレベルシフト回路６０を設けてもよ
い。このようにすると、Ａ／Ｄ変換器１３の接地端子、
即ち、制御系接地端子Ｅ１の電圧が、パワー系接地端子
Ｅ０１の電圧よりも大きくなった場合でも、レベルシフ
ト回路６０によりオフセット抵抗Ｒof１の低圧側端子を
所定電圧分だけシフト（上昇）させることにより確実に
Ａ／Ｄ変換を行うことができる。なお、レベルシフト回
路６０の具体的構成例としては、ダーリントン接続トラ
ンジスタ回路を用いる。つまり、特開平４−５０５５０
号公報の図２の電位差補償手段２６として記載されてい
るものを用いる。

【００６０】また、これまでの説明においては、図１７
に示すように、スイッチング素子７０とグランドとの間
にリニアソレノイドＬを設け、リニアソレノイドＬのグ
ランド端子に電流検出抵抗Ｒを配置し、電流検出抵抗Ｒ
のグランド端子にオフセット抵抗Ｒofを配置した場合に
適用したが、図１８に示すように、電源Ｖｂとスイッチ
ング素子７０との間にリニアソレノイドＬを設け、リニ
アソレノイドＬの電源端子に電流検出抵抗Ｒを配置し、
電流検出抵抗Ｒの電源端子にオフセット抵抗Ｒofを配置
してもよい。

【図面の簡単な説明】

【図１】 第１の実施形態における自動車用リニアソレ
ノイド制御装置の構成を表すブロック図。

【図２】 信号処理を説明するための波形図。

【図３】 ＣＰＵの機能ブロック図。

【図４】 作用を説明するためのフローチャート。

【図５】 信号処理を説明するための波形図。

【図６】 Ａ／Ｄ変換タイミングを説明するための波形
図。

【図７】 Ａ／Ｄ変換タイミングを説明するための波形
図。

【図８】 別例のＣＰＵの機能ブロック図。

【図９】 第２の実施形態における自動車用リニアソレ
ノイド制御装置の構成を表すブロック図。

【図１０】 フィルタに関する説明のための波形図。

【図１１】 フィルタに関する説明のための波形図。

【図１２】 フィルタに関する説明のための波形図。

【図１３】 レベルシフト回路の具体的構成例を示す回
路図。

【図１４】 リニアソレノイド制御装置の構成を表すブ
ロック図。

【図１５】 作用を説明するためのフローチャート。

【図１６】 別例のリニアソレノイド制御装置の構成を
表すブロック図。

【図１７】 リニアソレノイド制御装置の構成を表すブ
ロック図。

【図１８】 リニアソレノイド制御装置の構成を表すブ
ロック図。

【図１９】 従来技術を説明するためのブロック図。

【図２０】 従来技術を説明するための波形図。

【図２１】 従来技術を説明するための波形図。

【符号の説明】

４…制御ＣＰＵ、８…ＦＥＴ、１０…ＦＥＴ、１３…Ａ
／Ｄ変換器、４０，４２．４４，４６…ノイズ除去回
路、４１，４３．４５，４７…レベルシフト回路、Ｌ
１，Ｌ２…リニアソレノイド、Ｒ１，Ｒ２…電流検出抵
抗、Ｒof１，Ｒof２…オフセット抵抗。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 所定の電位差を生じる電源ライン中にお
   いて直列に接続された誘導性負荷およびスイッチング素
   子に対し直列に接続され、誘導性負荷に流れる電流を検
   出するための電流検出抵抗と、 電源ライン中において前記電流検出抵抗の両端のうちの
   前記誘導性負荷が接続されていない側の端子に接続され
   たオフセット抵抗と、 前記電流検出抵抗における低圧側および高圧側の端子電
   圧をＡ／Ｄ変換するＡ／Ｄ変換手段と、 前記Ａ／Ｄ変換手段による前記電流検出抵抗における低
   圧側端子電圧のＡ／Ｄ変換値と高圧側端子電圧のＡ／Ｄ
   変換値との差分を、誘導性負荷に流れる電流値相当の値
   として算出する差分算出手段と、を備えたことを特徴と
   する誘導性負荷の電流検出装置。
2. 【請求項２】 請求項１に記載の誘導性負荷の電流検出
   装置において、 前記スイッチング素子をＰＷＭ制御するときの１周期で
   の複数回のＡ／Ｄ変換に伴う前記差分算出手段による差
   分を平均化する平均電流値算出手段を備えたことを特徴
   とする誘導性負荷の電流検出装置。
3. 【請求項３】 請求項１に記載の誘導性負荷の電流検出
   装置において、 目標値と前記差分算出手段による差分値との偏差を求
   め、この偏差を積算する積算手段と、 前記積算手段による積算値を小さくするように前記スイ
   ッチング素子のＰＷＭ制御に反映するフィードバック手
   段と、を備えたことを特徴とする誘導性負荷の電流検出
   装置。
4. 【請求項４】 請求項１に記載の誘導性負荷の電流検出
   装置において、 前記電流検出抵抗の低圧側および高圧側の端子と、Ａ／
   Ｄ変換手段との間にノイズ除去フィルタを設けたことを
   特徴とする誘導性負荷の電流検出装置。
5. 【請求項５】 請求項１に記載の誘導性負荷の電流検出
   装置において、 前記電流検出抵抗の低圧側および高圧側の端子と、Ａ／
   Ｄ変換手段との間にレベルシフト回路を設けたことを特
   徴とする誘導性負荷の電流検出装置。
6. 【請求項６】 請求項５に記載の誘導性負荷の電流検出
   装置において、 両レベルシフト回路の入力を直結するためのスイッチ
   と、 前記スイッチにより両レベルシフト回路の入力を直結し
   たときの前記差分算出手段による差分をオフセット値と
   して算出するオフセット値算出手段と、 前記オフセット値算出手段によるオフセット値を用いて
   両レベルシフト回路の入力の直結を解除したときの前記
   差分算出手段による差分を補正する補正手段と、を設け
   たことを特徴とする誘導性負荷の電流検出装置。
7. 【請求項７】 請求項１に記載の誘導性負荷の電流検出
   装置において、 電源ラインにおける前記オフセット抵抗の低圧側端子に
   レベルシフト回路を設けたことを特徴とする誘導性負荷
   の電流検出装置。