JP2000098421A - アクティブマトリクス基板およびこの基板を用いた液晶表示装置 - Google Patents

アクティブマトリクス基板およびこの基板を用いた液晶表示装置

Info

Publication number
JP2000098421A
JP2000098421A JP26842498A JP26842498A JP2000098421A JP 2000098421 A JP2000098421 A JP 2000098421A JP 26842498 A JP26842498 A JP 26842498A JP 26842498 A JP26842498 A JP 26842498A JP 2000098421 A JP2000098421 A JP 2000098421A
Authority
JP
Japan
Prior art keywords
signal line
active matrix
video signal
signal lines
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26842498A
Other languages
English (en)
Inventor
Minoru Hiroshima
實 廣島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP26842498A priority Critical patent/JP2000098421A/ja
Publication of JP2000098421A publication Critical patent/JP2000098421A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】外部から侵入する静電気を効果的に吸収してス
イッチング素子等のダメージを防止する。 【解決手段】表示領域に形成された表示画素を選択する
ための多数のスイッチング素子と、このスイッチング素
子に駆動信号を印加するための多数の走査信号線Giお
よび多数の映像信号線Djとを少なくとも具備し、前記
多数の走査信号線Giを共通に結合した走査信号線ショ
ートバーGSRと、前記多数の映像信号線Djを共通に
結合した映像信号線ショートバーDSRとを備え、前記
各ショートバーのそれぞれを独立して前記表示領域を囲
む如くループ状に配置した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置を構成するアクティブ基板に形成さ
れたアクティブ素子を静電気から保護するための構成を
備えたアクティブマトリクス基板およびこの基板を用い
た液晶表示装置に関する。
【0002】
【従来の技術】静止画や動画を含めた各種の画像を表示
するデバイスとして液晶表示装置が広く用いられてい
る。
【0003】液晶表示装置は、基本的には少なくとも一
方が透明なガラス等からなる二枚の絶縁基板の間に液晶
組成物の層(液晶層)を挟持し、上記絶縁基板に形成し
た画素形成用の各種電極に選択的に電圧を印加して所定
画素の点灯と消灯を行う形式、上記各種電極と画素選択
用の薄膜トランジスタ(TFT)等のスイッチング素子
からなるアクティブ素子を形成してこのアクティブ素子
を選択することにより所定画素の点灯と消灯を行う形式
とに分類される。
【0004】特に、後者の形式の液晶表示装置はアクテ
ィブマトリクス型と称し、コントラスト性能、高速表示
性能等から液晶表示装置の主流となっている。
【0005】アクティブマトリクス型液晶表示装置は、
一方の絶縁基板(アクティブマトリクス基板)に形成し
た電極と他方の基板(カラーフィルタ基板)に形成した
電極との間に液晶層の配向方向を変えるための電界を印
加する、所謂縦電界方式が知られている。
【0006】一方、液晶層に印加する電界の方向を基板
面とほぼ平行な方向とする、所謂横電界方式(面内スイ
ッチング方式:IPS方式とも称する)の液晶表示装置
も実用化されている。この横電界方式の液晶表示装置と
しては、二枚の絶縁基板の一方(アクティブマトリクス
基板)に液晶に電界を与えるための櫛歯電極を形成して
非常に広い視野角を得るようにしたものが知られている
(特公昭63−21907号公報、米国特許第4345
249号明細書参照)。
【0007】このように、液晶表示装置は、一対の絶縁
基板の間に液晶を挟持した液晶パネルと、この液晶パネ
ルを駆動する外部駆動回路、照明光を効率よく液晶パネ
ルに照射するための各種光学素子、その他で構成され
る。
【0008】また、アクティブマトリクス型液晶表示装
置では、そのアクティブマトリクス基板上には、アクテ
ィブ素子である薄膜トランジスタ等のスイッチング素子
を駆動するための走査信号線と映像信号線に上記スイッ
チング素子、あるいはその他の電極を外部から侵入する
静電気から保護するための保護回路が形成されている。
【0009】図7は従来のアクティブマトリクス型液晶
表示装置を構成するアクティブ素子基板を形成した母基
板(液晶パネルを形成するアクティブマトリクス基板に
切断する前の基板)の構成例を説明する平面図であっ
て、Giは走査信号線(ゲートラインGLとも言う)、
Djは映像信号線(データラインDLとも言う)であ
る。これらの信号線の交差部の近傍には図示してないア
クティブ素子であるスイッチング素子(一般には、薄膜
トランジスタ(TFT))が設けられ、スイッチング素
子の出力電極は液晶に電界を加えるための画素電極に接
続されて、2次元状に配列した表示画素を形成してい
る。
【0010】また、この表示領域の外側に形成されたG
PADは走査信号線Giに外部駆動回路を接続するため
の端子、DPADは映像信号線Djに外部駆動回路を接
続するための端子である。
【0011】ガラス板を好適とする母基板MSUBの外
周部に設けられたGSBとDSBはショートバーと呼ば
れる静電気保護回路を構成する。GSBは多数の走査信
号線Giの終点または始点を電気的に結合する走査信号
線ショートバー、DSBは多数の映像信号線Djの終点
または始点を電気的に結合する映像信号線ショートバー
であり、静電気を吸収するための線である。CUTLは
母基板MSUBから最終的に液晶パネルを組み立てるた
めのアクティブマトリクス基板を得る際の切断線を示
す。
【0012】なお、走査信号線Giと映像信号線Djと
各ショートバーGSB、DSBの結合は、図示したよう
に、端子GPAD、DPADの側に限らず、端子GPA
D、DPADの反対側、あるいは両側で行う場合、もし
くは端子GPAD、DPADの側とその反対側で交互に
行う場合等がある。
【0013】図8は複数のアクティブマトリクス基板を
一枚の母基板上に配列した多面取り基板の構成例を説明
する平面図である。なお、この例では2枚のアクティブ
マトリクス基板MSUB1とMSUB2を一枚の母基板
MSUBに形成したものであるが、母基板と最終的なア
クティブマトリクス基板のサイズにより、多面取りの数
が決められる。
【0014】母基板MSUBに形成された各アクティブ
マトリクス基板MSUB1とMSUB2は、それぞれ独
立している。ショートバーGSB、DSBもそれぞれ隣
接する同士で独立して形成されている。BRLは各アク
ティブマトリクス基板MSUB1とMSUB2を分離す
る分割線であり、CUTLは図30と同様の切断線を示
す。
【0015】
【発明が解決しようとする課題】上記従来のショートバ
ーによる静電気保護回路を備えたアクティブマトリクス
基板では、走査信号線Gi、あるいは映像信号線Diの
不特定の配線が液晶パネルの製造工程で発生する静電気
によって破壊されて表示不良となる問題があった。
【0016】静電気によるこのような表示不良を防止す
るのが上記したショートバーの本来の役割であるが、静
電気の侵入に対して下記の理由によりショートバーが機
能しない場合がある。ショートバーによる保護回路を設
けたにもかかわらずに静電気の侵入でスイッチング素子
が破壊される原因を調査したところ、前記図7に示した
走査信号線Giあるいは映像信号線Diの各ショートバ
ーGSR、DSRの反対側からの静電気の侵入で破壊さ
れたものであることが分かった。
【0017】液晶パネルの製造工程での静電気は、ショ
ートバー側から侵入することもあれば、これと同じ確率
でショートバーが接続されている走査あるいは映像信号
線の反対側(開放端)から侵入する。例えば、配向膜の
ラビング工程でこのようなことが起こり得る。
【0018】ショートバーとは反対の走査あるいは映像
信号線の開放側から静電気が侵入した場合、この部分に
はショートバーが存在しないため、侵入した静電気は当
該信号線配線を伝わってショートバーに吸収される。し
かし、これらの信号線の抵抗は通常、数kΩ〜数十kΩ
程度あるため、信号線の途中に接続されているスイッチ
ング素子が破壊される場合がある。
【0019】その対策として、信号線の開放側にも同様
のショートバーを設ければよいと思われるが、信号線の
両側にショートバーを設けると、信号線の断線検査等の
テストが出来なくなる。したがって、単に走査信号線や
映像信号線の両側にショートバーを設けることはできな
い。
【0020】本発明の目的は、上記従来技術の問題を解
消するために、外部から侵入する静電気を効果的に吸収
する構成のショートバーを備えたアクティブマトリクス
基板とこれを用いた液晶表示装置を提供することにあ
る。
【0021】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、走査信号線および映像信号線に接続した
ショートバーをループ状として表示領域を囲って形成し
たことを特徴とし、典型的な構成は下記(1)〜(4)
に記載のとおりである。
【0022】(1)表示領域に形成された表示画素を選
択するための多数のスイッチング素子と、このスイッチ
ング素子に駆動信号を印加するための多数の走査信号線
および多数の映像信号線とを少なくとも具備し、前記ア
クティブ素子基板に形成した前記多数の走査信号線を共
通に結合した走査信号線ショートバーと、前記多数の映
像信号線を共通に結合した映像信号線ショートバーとを
具備すると共に、前記各ショートバーのそれぞれを独立
して前記表示領域を囲む如く略々閉ループ状に配置し
た。なお、各閉ループ状ショートバーの交差部は絶縁膜
で相互に絶縁してある。
【0023】この構成によれば、アクティブマトリクス
基板に形成した走査信号線および映像信号線に対して、
その何れの方向から静電気が侵入しても、これがスイッ
チング素子に達して破壊をもたらすことを阻止できる。
【0024】(2)(1)における前記走査信号線ショ
ートバーと前記映像信号線ショートバーの各閉ループの
交差部における一方の側を不連続として両ショートバー
間を電気的に絶縁した。閉ループの交差部に不連続部分
を設けても、各閉ループで構成されるショートバーはそ
れぞれの配線に接続されているため、静電気の吸収効果
が劣化することはない。
【0025】(3)表示領域に形成された表示画素を選
択するための多数のスイッチング素子と、このスイッチ
ング素子に駆動信号を印加するための多数の走査信号線
および多数の映像信号線とを少なくとも具備したアクテ
ィブマトリクス単位基板を一枚の絶縁基板上に複数形成
した多面構成のアクティブマトリクス基板における前記
各単位基板ごとに前記多数の走査信号線を共通に結合し
た走査信号線ショートバーと、前記多数の映像信号線を
共通に結合した映像信号線ショートバーとを備え、前記
各ショートバーのそれぞれを独立して前記表示領域を囲
む如く略々閉ループ状に配置すると共に、前記走査信号
線ショートバーおよび映像信号線ショートバーの隣接す
る各閉ループ間を電気的に接続した。
【0026】このように構成したことで、多面取りの母
基板に形成した複数の閉ループ状ショートバーの静電気
吸収効果が大きく向上する。
【0027】(4)前記(1)〜(3)の何れかに記載
のアクティブマトリクス基板を用いて液晶表示装置を構
成した。
【0028】(1)〜(3)の何れかに記載のアクティ
ブマトリクス基板を一方の基板とし、カラーフィルタお
よび共通電極等を形成した他方の基板を重ね合わせ、両
者の間に液晶組成物を注入し、封止して液晶パネルを構
成し、この液晶パネルに外部駆動回路、照明光源、その
他の光学素子あるいは電気素子を組み込んで液晶表示装
置を組み立てる。
【0029】このようにして得られた液晶表示装置は、
その製造工程でのスイッチング素子あるいはその他の電
極の静電気破壊が著しく低減し、歩留りが大幅に向上す
る。
【0030】
【発明の実施の形態】以下、本発明によるアクティブマ
トリクス基板とこの基板を用いた液晶表示装置の実施の
形態につき、実施例の図面を参照して詳細に説明する。
【0031】図1は本発明によるアクティブマトリクス
基板の第1実施例を説明する平面図である。図30と同
一部分には同一符号を付してあり、Giは走査信号線
(GL)、Djは映像信号線(DL)、GPADは走査
信号線に外部駆動回路を接続するための端子、DPAD
は映像信号線に外部駆動回路を接続するための端子、G
SRは走査信号線側に形成したループ状のショートバ
ー、DSRは映像信号線側に形成したループ状のショー
トバー、MSUBは母基板(母ガラス基板)、CUTL
は最終的にアクティブマトリクス基板とするための切断
線を示す。
【0032】本実施例のアクティブマトリクス基板で
は、走査信号線Giが結合される走査信号線ショートバ
ーGSRおよび映像信号線Djが結合される映像信号線
ショートバーDSRとを、それぞれ独立させて切断線C
UTLの内側の表示領域を囲むループ状(または、リン
グ状)に形成したものである。これらのショートバーは
該当する各信号線の形成時に同時に形成することができ
る。
【0033】このループ状配線としたショートバーGS
RとDSRの二つは、それぞれ表示領域を囲むように
(かつ、端子GPADとDPADの外側に)配置されて
おり、静電気がどの方向から侵入しても、それを十分に
吸収できるようになっている。なお、二つのショートバ
ーGSRとDSRの交差部は絶縁層を介してそれぞれ別
個に形成されているため、この交差部で両者が電気的に
短絡することはない。
【0034】この実施例により、外部から侵入した静電
気で薄膜トランジスタ等のスイッチング素子が破壊され
ることはなく、表示不良が防止される。
【0035】図2は本発明によるアクティブマトリクス
基板の第2実施例を説明する平面図である。この実施例
は母基板MSUB上に二つのアクティブマトリクス基板
MSUB1とMSUB2がそれぞれ単位基板として形成
されており、ショートバーGSRとDSRは各アクティ
ブマトリクス基板MSUB1とMSUB2のそれぞれの
走査信号線Giと映像信号線Djの一端に形成されてい
る端子GPADとDPADの外側、かつ切断線CUTL
を囲む表示領域の外側にループ状に形成されている。
【0036】そして、各ループ状のショートバーGSR
とDSRのそれぞれは、隣接するアクティブマトリクス
基板同士で分割線BRLを越えて形成されている接続線
GSRC、DSRCで相互に電気的に接続されている。
【0037】この実施例によれば、一枚の母基板に複数
のアクティブマトリクス基板を形成して液晶パネルを製
造する工程で何れのアクティブマトリクス基板のどの部
分において静電気が発生しても、ショートバーの容量が
大きいことからスイッチング素子やその他の電極の破壊
をより効果的に防止できるようになっている。なお、各
アクティブマトリクス基板MSUB1とMSUB2のシ
ョートバーGSRとDSRの交差部は絶縁層を介してそ
れぞれ別個に形成されているため、この交差部で両者が
電気的に短絡することはない。
【0038】図3は本発明によるアクティブマトリクス
基板の第3実施例を説明する平面図である。前記実施例
のように、2つのループ状ショートバーを絶縁膜を介し
て重ね合わせた場合には、過大な静電気が侵入した場合
にこの交差部で絶縁破壊が起き、両ショートバーが短絡
する恐れがあるが、この実施例では、図1で説明した第
1の実施例におけるショートバーGSRとDSRの交差
部の一方に間隙GSRSLIT、またはDSRLITを
設けて一方のショートバーと他方のショートバーとを平
面上で隔離し、両ショートバーを不連続としたものであ
る。この間隙GSRSLIT、またはDSRLITは、
各ループ状のショートバーGSRとDSRについて各一
個所であり、各ループ状のショートバーGSRとDSR
は電気的に繋がった一本の配線となっている。これによ
り、交差部でのショートバー間の絶縁破壊を回避するこ
とができる。
【0039】この実施例によっても、外部から侵入した
静電気で薄膜トランジスタ等のスイッチング素子やその
他の電極等が破壊されることはなく、表示不良が防止さ
れる。
【0040】図4は本発明によるアクティブマトリクス
基板の第4実施例を説明する平面図である。この実施例
では、映像信号線Djのループ状のショートバーDSR
を映像信号線Djの奇数群と偶数群とで独立に設けたも
のである。
【0041】同図において、DSR(Odd)は映像信
号線Djの奇数群のショートバー、DSR(Even)
は映像信号線Djの偶数群のショートバーである。これ
ら二つのショートバーは、その交差部においてそれぞれ
間隙部DSRSLIT(Odd)およびDSRSLIT
(Even)を有し、互いに電気的に切り離されてい
る。これらの間隙部DSRSLIT(Odd)およびD
SRSLIT(Even)は、各ループ状のショートバ
ーDSR(Odd)およびDSR(Even)に対して
一個所にあり、各ループ状のショートバーはそれぞれ電
気的に繋がった一本の配線になっている。
【0042】この実施例によっても、前記各実施例と同
様に外部から侵入した静電気で薄膜トランジスタ等のス
イッチング素子が破壊されることはなく、表示不良が防
止される。
【0043】次に、本発明によるアクティブマトリクス
基板を用いた液晶パネルで構成した液晶表示装置の詳細
について説明する。
【0044】図5は本発明を適用したアクティブマトリ
クス型液晶表示装置の一画素とその周辺の構成を説明す
る平面図、図6は図5の3−3線に沿って切断した断面
図、図7は図5の4−4線に沿って切断した断面図、図
8は図5に示した画素を複数配置した状態を示す平面図
である。
【0045】図5に示したように、各画素は隣接する2
本の走査信号線(ゲート信号線または水平信号線)GL
と、隣接する2本の映像信号線(ドレイン信号線または
垂直信号線)DLとの交差領域内(4本の信号線で囲ま
れた領域内)に配置されている。なお、以下の説明で
は、前記図1〜図4の実施例における走査信号線Giを
GL、映像信号線DjをDLとして説明する。
【0046】各画素はスイッチング素子である薄膜トラ
ンジスタTFT、透明画素電極ITO1および保持容量
素子Caddを含む。走査信号線GLは列方向に延在
し、行方向に複数本配置されている。映像信号線DLは
行方向に延在し、列方向に複数本配置されている。これ
ら走査信号線GLと映像信号線DLの各一方の開放端に
ショートバーが接続されて上記実施例で説明したように
ループ状に表示領域を囲って形成されていて、最終的に
液晶パネルを構成するためのアクティブマトリクス基板
となった状態では、基板が前記した切断線で切断された
時に除去されている。
【0047】図6に示したように、液晶LCを基準のア
クティブマトリクス基板である下部透明ガラス基板SU
B1側には薄膜トランジスタTFTおよび透明画素電極
ITO1が形成され、カラーフィルタ基板である上部透
明ガラス基板SUB2側にはカラーフィルタFIL、遮
光用ブラックマトリクスのパターンBMが形成されてい
る。上下の透明ガラス基板SUB2,1は例えば0.7
mmあるいは1.1mm程度の厚さを有し、それらの各
両面にはディップ処理等によって酸化シリコン膜SIO
が形成されている。このため、透明ガラス基板SUB
1,SUB2の表面に細かい傷があっても、この酸化シ
リコン膜SIOの被覆で平坦化され、その上に形成され
る走査信号線GL、遮光膜(ブラックマトリクス)BM
等の膜質を均質に保つことができる。しかし、ガラス基
板の面が良好な平面状態であれば、必ずしもこの酸化シ
リコン膜SIOは必要でない。
【0048】一方、上部透明ガラス基板SUB2の内側
(液晶LC側)の表面には、遮光膜BM、カラーフィル
タFIL、および上部配向膜ORI2が順次積層して設
けられている。
【0049】なお、本発明は上記実施例に限定されるも
のではなく、本発明の技術思想を逸脱することなく、種
々の変更が可能である。
【0050】
【発明の効果】以上説明したように、本発明によれば、
表示領域の周辺が全てショートバーで囲まれているた
め、製造工程中にその方向から静電気が侵入しても、こ
れを効果的に吸収でき、スイッチング素子やその他の電
極等のダメージが抑制される。したがって、本発明によ
れば、歩留りが向上し、信頼性の高い液晶表示装置を提
供できる。
【図面の簡単な説明】
【図1】本発明によるアクティブマトリクス基板の第1
実施例を説明する平面図である。
【図2】本発明によるアクティブマトリクス基板の第2
実施例を説明する平面図である。
【図3】本発明によるアクティブマトリクス基板の第3
実施例を説明する平面図である。
【図4】本発明によるアクティブマトリクス基板の第4
実施例を説明する平面図である。
【図5】本発明によるアクティブマトリクス方式カラー
液晶表示装置を構成する一画素とブラックマトリクスB
Mの遮光領域およびその周辺を示す平面図である。
【図6】図5の3−3切断線における一画素とその周辺
を示す断面図である。
【図7】従来のアクティブマトリクス型液晶表示装置を
構成するアクティブ素子基板を形成した母基板(液晶パ
ネルを形成するアクティブマトリクス基板に切断する前
の基板)の構成例を説明する平面図である。
【図8】複数のアクティブマトリクス基板を一枚の母基
板上に配列した多面取り基板の構成例を説明する平面図
である。
【符号の説明】
GL 走査信号線 DL 映像信号線 GPAD 走査信号線に外部駆動回路を接続するための
端子 DPAD 映像信号線に外部駆動回路を接続するための
端子 GSR 走査信号線側に形成したループ状のショートバ
ー DSR 映像信号線側に形成したループ状のショートバ
ー MSUB 母基板(母ガラス基板) CUTL 最終的にアクティブマトリクス基板とするた
めの切断線。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】表示領域に形成された表示画素を選択する
    ための多数のスイッチング素子と、このスイッチング素
    子に駆動信号を印加するための多数の走査信号線および
    多数の映像信号線とを少なくとも具備したアクティブマ
    トリクス基板において、 前記アクティブ素子基板に形成した前記多数の走査信号
    線を共通に結合した走査信号線ショートバーと、前記多
    数の映像信号線を共通に結合した映像信号線ショートバ
    ーとを備え、前記各ショートバーのそれぞれを独立して
    前記表示領域を囲む如くループ状に配置したことを特徴
    とするアクティブマトリクス基板。
  2. 【請求項2】前記走査信号線ショートバーと前記映像信
    号線ショートバーの各ループの交差部における一方の側
    を不連続として両ショートバー間を絶縁したことを特徴
    とする請求項1に記載のアクティブマトリクス基板。
  3. 【請求項3】表示領域に形成された表示画素を選択する
    ための多数のスイッチング素子と、このスイッチング素
    子に駆動信号を印加するための多数の走査信号線および
    多数の映像信号線とを少なくとも具備した単位基板を一
    枚の絶縁母基板上に複数形成した多面取り構成のアクテ
    ィブマトリクス基板において、 前記各単位基板ごとに、前記多数の走査信号線を共通に
    結合した走査信号線ショートバーと、前記多数の映像信
    号線を共通に結合した映像信号線ショートバーとを備
    え、前記各ショートバーのそれぞれを独立して前記表示
    領域を囲む如く略々ループ状に配置すると共に、前記走
    査信号線ショートバーおよび映像信号線ショートバーの
    隣接する各ループ間を電気的に接続したことを特徴とす
    るアクティブマトリクス基板。
  4. 【請求項4】前記請求項1〜3の何れかに記載のアクテ
    ィブマトリクス基板を用いて構成した液晶表示装置。
JP26842498A 1998-09-22 1998-09-22 アクティブマトリクス基板およびこの基板を用いた液晶表示装置 Pending JP2000098421A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26842498A JP2000098421A (ja) 1998-09-22 1998-09-22 アクティブマトリクス基板およびこの基板を用いた液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26842498A JP2000098421A (ja) 1998-09-22 1998-09-22 アクティブマトリクス基板およびこの基板を用いた液晶表示装置

Publications (1)

Publication Number Publication Date
JP2000098421A true JP2000098421A (ja) 2000-04-07

Family

ID=17458303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26842498A Pending JP2000098421A (ja) 1998-09-22 1998-09-22 アクティブマトリクス基板およびこの基板を用いた液晶表示装置

Country Status (1)

Country Link
JP (1) JP2000098421A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8334959B2 (en) 2005-08-02 2012-12-18 Sony Corporation Electro-optical device and electronic apparatus including a sealed wiring portion connected to an electrostatic protection circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8334959B2 (en) 2005-08-02 2012-12-18 Sony Corporation Electro-optical device and electronic apparatus including a sealed wiring portion connected to an electrostatic protection circuit

Similar Documents

Publication Publication Date Title
JP2701698B2 (ja) 液晶表示装置
KR100314198B1 (ko) 액티브매트릭스형액정표시장치
KR100358660B1 (ko) 표시패널
JP4068518B2 (ja) 表示装置用基板及びその製造方法
JP2701832B2 (ja) 液晶表示装置
JP2005148534A (ja) 液晶表示装置
KR19990025570A (ko) 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조
JPH0990318A (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JP3006586B2 (ja) アクティブマトリクス型液晶表示装置
JPH07239480A (ja) 液晶表示基板
KR20080059928A (ko) 액정표시장치 및 이의 리페어 방법
JPH0279026A (ja) 液晶表示素子
JPH10213816A (ja) アクティブマトリクス型液晶表示装置
JP2000098425A (ja) アクティブマトリクス基板およびこの基板を用いた液晶表示装置
JPH03198030A (ja) 薄膜トランジスタパネル及び液晶表示装置
JP2000098421A (ja) アクティブマトリクス基板およびこの基板を用いた液晶表示装置
KR100529572B1 (ko) 박막 트랜지스터 액정 표시 장치
JPH117044A (ja) 表示装置用アレイ基板
KR100441157B1 (ko) 액정표시장치용 어레이기판
JP3418684B2 (ja) アクティブマトリクス型液晶表示装置
JP3282542B2 (ja) アクティブマトリックス型液晶表示装置
JP2000098426A (ja) アクティブマトリクス基板およびこの基板を用いた液晶表示装置
KR100686223B1 (ko) 액정 표시 장치
JPH02284120A (ja) アクティブマトリクス表示装置
JPH01303415A (ja) 液晶表示装置