JP2000091850A - 電力増幅装置 - Google Patents

電力増幅装置

Info

Publication number
JP2000091850A
JP2000091850A JP10261920A JP26192098A JP2000091850A JP 2000091850 A JP2000091850 A JP 2000091850A JP 10261920 A JP10261920 A JP 10261920A JP 26192098 A JP26192098 A JP 26192098A JP 2000091850 A JP2000091850 A JP 2000091850A
Authority
JP
Japan
Prior art keywords
power supply
circuit
supply voltage
output
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10261920A
Other languages
English (en)
Other versions
JP3545218B2 (ja
Inventor
Takahisa Makino
高久 牧野
Eiju Maehara
栄寿 前原
Satoshi Sugimoto
聡 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP26192098A priority Critical patent/JP3545218B2/ja
Publication of JP2000091850A publication Critical patent/JP2000091850A/ja
Application granted granted Critical
Publication of JP3545218B2 publication Critical patent/JP3545218B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 出力増幅部及び電源部の全体の消費電力を削
減する。 【解決手段】 第1電源電圧±VccH及びこれより低
い第2電源電圧±VccLが生成され、さらに第1電源
電圧±Vccより電力増幅回路15の出力Vzsに追従
される電源電圧±Vc1を生成する。出力増幅部の出力
レベルが大のとき、電源電圧±Vc1を選択して、出力
増幅部15bに印加する。また、前記出力レベルが小の
とき第2電源電圧±VccLを出力増幅部15bに印加
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、オーディオ機器に
用いて好適な電力増幅装置に関する。
【0002】
【従来の技術】図4は、電源電圧として固定の電圧が印
加された、従来から良く知られた電力増幅装置である。
図4の回路は、トランス1及びブリッジ回路2を有する
電源回路と、プリアンプ及びパワー出力段トランジスタ
から成る増幅部を有し、入力信号ASを増幅して、スピ
ーカSPに出力させている。
【0003】この回路に依れば、不図示のAC電源から
AC電圧がトランス1に印加されたのちに、ブリッジ回
路2に印加され、ここで整流された電源電圧±Vccは
プリアンプ3に印加される。プリアンプ3はこの電源電
圧±Vccを用いて入力信号ASを電圧増幅して、さら
にパワー出力段トランジスタQ1、Q2が電流増幅する
ことで増幅信号ZSを生成し、増幅信号ZSによりスピ
ーカSPが駆動される。
【0004】
【発明が解決しようとする課題】図4の電力増幅装置で
は、電源電圧±Vccは、増幅部のから最大出力信号が
クリップしないように、その最大出力に対応できるだけ
の高電圧を常時印加する必要があった。しかしながら、
音量を最大とし、増幅部の出力を最大とした場合は、図
5イのように±Vccを効率よく消費しているが、音量
を絞り、増幅部の出力を小さくした場合には、図5ロの
ように損失電力が増加し、電源電圧±Vccの消費効率
が低下していた。通常の電力増幅装置の使用状態では、
大きな出力を要することは少なく、増幅部の出力信号を
小もしくは中レベルとする場合が多いので、消費電力の
ロスが大きい。
【0005】そこで、増幅部の出力信号やボリウムの調
整量に応じて、電源電圧±Vccを変化させるスイッチ
ング型電源回路を用いることが提案されている。しか
し、スイッチング型電源回路に依れば、増幅段及び電源
部の全体における消費ロスは小さくなるが、スイッチン
グ電源回路からはスイッチングによるノイズが発生する
ので、このノイズが増幅部等の信号へ悪影響を与え、信
号の歪率を悪化させていた。
【0006】本発明は、スイッチング型電源回路を用い
て、電力増幅装置の全体の消費ロスを削減するととも
に、実用域でのノイズによる信号の歪率の悪化を防止す
ることを目的とする。
【0007】
【課題を解決するための手段】本発明は、入力信号を増
幅する出力増幅回路を有する電力増幅装置において、外
部電源電圧を変圧して、第1電源電圧、及び前記第1電
源電圧よりも低い第2電源電圧を発生する電源電圧発生
回路と、前記出力増幅回路の出力レベルに応じて前記第
1電源電圧のレベルを制御し、前記出力増幅回路の出力
波形に追従した第3電源電圧を出力するスイッチング型
電源回路と、該第3電源電圧の低下に応じて、前記第3
電源電圧から前記第2電源電圧に切り換えて出力させる
切換手段とを有し、前記第2電源電圧または第3電源電
圧を前記出力増幅回路に印加することを特徴とする。
【0008】特に、前記スイッチング型電源回路は、コ
イル、前記コイルの一端に接続されたダイオード、前記
コイルの他端に接続されたコンデンサー、前記第1電源
電圧を前記コイルの一端に接続または遮断するスイッチ
手段、及び前記出力増幅回路の出力信号及び前記第3電
源電圧を比較し、比較結果に応じて前記スイッチ手段を
オン・オフ制御する比較回路から成ることを特徴とす
る。
【0009】また、前記出力増幅器と前記スイッチング
型電源回路との間に接続されるとともに、前記出力増幅
回路の出力信号の勾配を検出する勾配検出回路を備える
ことを特徴とする。
【0010】さらに、前記切換手段は、前記第2電源電
圧より所定レベルだけ低下したら動作し、前記第2電源
電圧を導通させる導通手段を含むことを特徴とする。
【0011】さらにまた、前記導通手段は、電流の逆流
を阻止するダイオードと共用されることを特徴とする。
一方、前記勾配検出回路は、微分回路より成ることを特
徴とする。
【0012】また、少なくとも、前記電源電圧発生回路
と、前記スイッチング型追従型電源回路と、前記切換手
段とを、同一の混成集積回路上に実装することを特徴と
する。
【0013】本発明に依れば、出力増幅回路の出力レベ
ルが大のとき、第1電源電圧をレベル制御して、出力増
幅回路の出力信号波形に追従した第3電源電圧を出力増
幅回路に印加し、出力増幅回路の出力レベルが小のと
き、第1電源電圧より低い第2電源電圧に切り換え、第
2電源電圧を出力増幅回路に印加する。
【0014】
【発明の実施の形態】図1は、本発明の実施の形態を示
す図であり、12は後述する電力増幅回路15の増幅出
力信号ZSにオフセットを付加する電圧制御回路、13
は、コイル13a、ダイオード13b、コンデンサー1
3c、第1電源電圧+VccHの接続をオン・オフ制御
するスイッチ手段13d、コンデンサー13cの出力電
圧+Vcが印加される正入力端子と電圧制御回路12の
出力電圧が印加される負入力端子とを有する比較回路1
3e、比較回路13eの出力信号に応じて発振信号のデ
ューティー比が制御される発振回路13fから成る降圧
チョッパー型電源部である。14は電源回路の出力電圧
+Vcに応じて第2電源電圧+VccLを導通または遮
断する導通手段となるダイオード、15は、入力信号を
電圧増幅するプリアンプ15a及びプリアンプ15aの
出力信号を電流増幅する出力増幅器15bから成る電力
増幅回路である。また、電圧制御回路12及び降圧チョ
ッパー型電源部13よって、電源電圧±VccHに基づ
いて出力増幅器15bの出力信号に追従した電源電圧+
Vc1を生成する追従型電源回路が構成される。尚、図
1のすべての回路は混成集積回路上に実装される。
【0015】また、電力増幅回路15にはプラス電源だ
けでなく、マイナス電源も印加されている。マイナス電
源側にも、プラス電源に接続された上記と同一の機能を
有する回路が、駆動対象15の負電源側にも接続されて
いるが、説明を簡単とするため回路を省略する。
【0016】電源電圧+VccHは追従型電源回路10
に印加され、電源電圧+VccHに基づいて出力増幅部
の出力信号に応じてその出力波形に追従する電源電圧+
Vc1が生成される。電源電圧+Vc1は図2の実線a
のように出力増幅部の出力波形に追従される。また、電
源電圧+VccLはダイオード14を介してそれぞれ追
従型電源回路10の出力端に現れる。そして、図2のよ
うに、出力増幅部の出力波形に応じて、電源電圧+Vc
1は電源電圧+VccLよりも高くまたは低くなる。
【0017】ここで、ダイオード14は、電源回路10
の出力端から+VccLの電源へ逆流するのを防止する
ものであるが、電源電圧+VccL及び+Vc1の電圧
を切り換える作用も有している。この作用により、出力
増幅部の出力レベルに応じて電源電圧+Vc1及び+V
ccLを切り換えられる。
【0018】ダイオード14において、電源電圧+Vc
1が電源電圧+VccLよりも高くなった場合、ダイオ
ード14はオフし、電源電圧+VccLは遮断される。
その結果、追従型電源回路10の電源電圧+Vc1が出
力増幅器15bに電源電圧+Vcとして印加される。従
って、出力増幅回路15bの電源電圧+Vcは、自身の
出力波形に追従して変化するものとなる。
【0019】これとは逆に、ダイオード14において、
電源電圧+Vc1が電源電圧+VccLより低くなった
場合、ダイオード14はオンし、電源電圧+VccLが
導通され、出力増幅器15bに電源電圧+Vcとして印
加される。従って、出力増幅回路15bの電源電圧+V
cは一定の電圧になる。ところで、降圧チョッパー型電
源部13の説明は後で詳しく説明するが、電源電圧+V
ccLが導通されると、比較回路13eの出力は常に
「H」レベルになり、スイッチ手段13dのスイッチン
グ動作は停止される。その為、電力増幅回路15の出力
レベルが比較的低い場合、スイッチング動作に起因する
ノイズの発生は起こらない。
【0020】また、マイナス電源側にも、追従型電源回
路10及びダイオード14と同一機能の回路が接続され
ており、電力増幅回路15の出力レベルが小さければ固
定の電源電圧−VccLが出力増幅器15bに印加さ
れ、電力増幅回路15の出力レベルが大きければ電力増
幅回路15の出力に追従した電源電圧−Vc1が印加さ
れる。
【0021】上記の如く、電源電圧の切り換えが行われ
ると、図2のように、電力増幅回路15の出力レベルが
高いと電源電圧±Vcは出力波形に追従し、前記出力レ
ベルが低いと一定の電源電圧±Vcとなる。言い換えれ
ば、出力増幅部の出力レベルが小・中レベルの場合低い
電源電圧±VccLとしておき、出力レベルが大になっ
た場合のみ出力増幅部の出力波形に追従した電源電圧に
切り換わる。
【0022】尚、上記の説明において、説明を簡単とす
るため、ダイオード14のオン電圧を無視した。
【0023】図3は、図1の電力増幅装置の消費電力を
示す特性図である。図1の電力増幅装置は、出力増幅部
の出力振幅が低く、電源電圧±VccLが使用されたと
き、一定の電源電圧で増幅動作するので、出力増幅器1
5bに損失電圧が発生する。しかしながら、低い電源電
圧±VccLを使用するので、図3の実線PdAのよう
に出力増幅器15bの損失電力を抑えることができる。
また、電力増幅回路15の出力レベルが低い間、追従型
電源回路10はスイッチング動作していないので、追従
型電源回路10での損失電力は図3の実線PdRのよう
に非常に低く抑制される。従って、出力増幅部及び電源
部の加算によって得られる全体の損失電力は図3の実線
PdTのようになり、電源電圧が±VccLの場合、図
3の点線aに示されるように従来の増幅部及び電源部の
全体の損失電力に比べ低減することができる。この状態
では、損失電力の低減の他に、追従型電源回路10のス
イッチング動作が停止しているので、スイッチング動作
に起因するノイズの発生は防止され、実用域で他の回路
に悪影響を与えないという他の効果を奏する。
【0024】また、電源電圧±VccHの場合、出力増
幅部の電源電圧±Vcはその出力波形に追従されるの
で、出力増幅部の損失電圧は図3の実線PdAのように
なり、電源電圧が±VccLの場合よりも低減される。
一方、追従型電源回路10の損失電力は、降圧チョッパ
ー型電源部13より構成されているので、損失電力は低
いレベルで抑制される。電源電圧が±VccLの場合に
比べても、追従型電源回路10の損失電力の増大量は少
ない。そして、電力増幅回路15及び追従型電源回路1
0の全体の損失電圧は、図3の実線PdTを見ると明ら
かなように、増大しない。電源電圧が±VccLの場合
に比べても全体の損失電力は減少し、従来の損失電力量
と比べても非常に低減することができる。
【0025】本発明においては、降圧チョッパー型電源
部13により、著しく損失電力を低減することができ、
電源電圧±VccHと±VccLとの切り換えにより実
用域でのノイズの発生を防止することができる。
【0026】図6は、追従型電源回路10の具体例であ
る。11は駆動対象15の出力信号ZSの勾配を検出す
る勾配検出回路、12は、電源電圧+VccHに基づい
て電源電圧+Vc1の最小電圧を定める為のオフセット
を設定するオフセット設定部12Aと、勾配検出回路1
1の出力信号を加工した信号とオフセットとを加算する
加算回路12Bとから成る電圧制御回路、13は図1と
同一構成の降圧チョッパー型電源部、15は電力増幅回
路としての駆動対象、16は駆動対象15の出力信号を
半波整流する半波整流回路を成すダイオード、17は勾
配検出回路11の出力信号を半波整流する半波整流回路
を成すダイオードである。尚、図6において、上記と同
一の機能を有する回路が、駆動対象15の負電源側にも
接続されているが、説明を簡単とするため回路を省略す
る。
【0027】図6において、駆動対象14の出力信号Z
Sが、勾配検出回路11でその勾配、つまり傾きが急峻
か緩やかか検出される。
【0028】図7ZSのように出力信号ZSが高周波の
場合、出力信号ZSの勾配は急峻となるので、図7Aの
ように勾配検出回路11の出力レベルは高くなる。ま
た、勾配検出回路11は例えば微分回路で構成されるの
で、その特性により勾配検出回路11の出力信号の位相
は信号ZSに比べ例えば45度進んでいる。このような
勾配検出回路11の出力信号はダイオード17で半波整
流され、図7Aのように半波信号が得られる。尚、勾配
検出回路11の出力位相の進みは微分回路の特性に応じ
て変化する。
【0029】また、駆動対象15の出力信号ZSは、ダ
イオード16で半波整流され、図7Bの如き波形とな
る。一方、オフセット設定部12Aにおいて、電源電圧
+VccHに基づいて、図7Cの如きGNDから所定レ
ベルのオフセットが生成される。そして、加算回路12
Bにおいて、ダイオード17からの信号Aまたはダイオ
ード15からの信号Bのうちレベルの高い信号が、図7
Dの如くオフセットに重畳されて出力される。さらに、
加算回路12Bの出力信号Dは制御信号として降圧チョ
ッパー型電源部13に印加され、電源電圧+Vc1が制
御信号Dに基づいて生成される。その結果、追従型電源
回路10の電源電圧+Vc1は駆動対象15の出力波形
に追従される。
【0030】次に、駆動対象15の出力信号ZSが図7
のように低周波の場合を説明する。出力信号ZSが低周
波であると、出力信号ZSの勾配は緩やかとなるので、
図7A´のように勾配検出回路11の出力レベルは低
い。また、勾配検出回路11の出力信号の位相は信号Z
Sに比べ例えば90度進んでいる。このような勾配検出
回路11の出力信号はダイオード17で半波整流され
る。
【0031】また、駆動対象15の出力信号ZSは、ダ
イオード16で半波整流され、図7B´の如き波形とな
る。そして、加算回路12Bにおいては、ダイオード1
7からの信号A´またはダイオード16からの信号B´
のうちレベルの高い信号がオフセットに重畳されて出力
される。その為、加算回路12Bの出力信号D´は、図
7D´の如く半波整流された波形に追従される。加算回
路12Bからの制御信号D´に応じて、電源部13が制
御され、その結果、追従型電源回路10からの電源電圧
+Vc1は、図7E´のように駆動対象15の出力信号
ZSに追従される。
【0032】上記の如く、勾配検出回路11の作用によ
り、電源部13の電源電圧+Vc1は駆動対象15の出
力波形よりも速く変化する。その為、駆動対象15の出
力信号ZSと電源電圧とがぶつかることが防止され、駆
動対象15の出力信号ZSの歪率の悪化を防止できる。
特に、駆動対象15に電源電圧+VccLが印加された
状態であって、駆動対象14の出力信号ZSが大きくな
ると、電源電圧+VccLから+Vc1に切り換わる。
このとき、出力信号ZSよりも早く電源電圧が+Vcc
Lから+Vc1に切り換わるので、駆動対象15の出力
信号ZSと電源電圧とがぶつかることが防止され、出力
信号ZSの歪率が悪化されることが防止される。
【0033】尚、負電源側においても、電源電圧−Vc
は、駆動対象15の出力信号の変化よりも早く変化させ
ることができる。
【0034】次に、図1及び図6中の降圧チョッパー型
電源部13の動作について説明する。電力増幅回路15
の出力信号ZSは、オフセットが重畳された後、比較回
路13eの正入力端子に印加される。比較回路9aの出
力信号によりスイッチ手段13dがオンオフ制御され、
コイル13a及びコンデンサー13cの充放電が制御さ
れる。降圧チョッパー型電源部13の基本動作は、スイ
ッチ手段13dがオンオフ制御されることにより、図8
(イ)の実線の如くダイオード13bのカソード電圧が
電圧Vbと略0Vとが交互に切り換えられ、前記カソー
ド電圧がコンデンサー13cで平滑されることにより電
源部13の出力電圧が発生する。電源部13は、スイッ
チ13dのオンオフのデューティー比が50%の場合、
図8(イ)の点線のように+Vb/2の電圧を発生す
る。また、デューティー比が50%でない場合はデュー
ティー比に応じた平均電圧が電源部13から発生し、オ
ン期間が長ければ出力電圧Vc1は図8(イ)の点線の
ように電圧+Vb/2より高くなり、オフ期間が長けれ
ば出力電圧Vc1は逆に電圧+Vb/2より低くなる。
【0035】比較回路13eにおいて、電源部13の出
力電圧Vc1が基準となる電圧(Vzs+オフセット電
圧)より高いと「H」レベルの出力信号が発生し、発振
器13fの発振周波数が変化し、スイッチ手段13dの
オフする期間が長くなる。その為、コンデンサー13c
が放電され、コンデンサー13cの端子電圧である電圧
+Vc12は低下する。また、電圧Vc1が基準電圧
(Vzs+オフセット)より低いと「H」レベルの出力
信号が発生し、スイッチ手段13dのオン期間が長くな
るように発振周波数が変化するので、コンデンサー13
cが充電され、電圧+Vc1は高くなる。
【0036】上記のような動作により降圧チョッパー型
の電源部13の出力電圧Vc1に負帰還がかかり、電圧
+Vc1は電力増幅回路5の出力レベルVzsに電圧制
御回路12のオフセットを重畳した電圧になるように制
御される。ここで、出力増幅器5の出力レベルは常に変
化しており、降圧チョッパー型の電源部13の出力電圧
+Vc1は基準電圧(Vzs+オフセット)に等しくな
るように制御されるので、電源電圧+Vc1は図の期間
T1の如く出力増幅器5の出力レベルVzsによりオフ
セット分だけ高いレベルで、出力信号ZSに追従され
る。
【0037】図9は、電源電圧±VccH及び±Vcc
Lを生成する回路を示す図であり、24はトランスであ
って、例えばコイルの巻線比に対応して第1交流信号V
acH及び第2交流信号VacLを発生する。25は第
1交流信号VacHが供給される第1ダイオードブリッ
ジ回路、26a及び26bは第1ダイオードブリッジ回
路25の出力信号を平滑し、電源電圧±VccHを発生
する第1平滑コンデンサー、27は第2交流信号Vac
Lが供給される第2ダイオードブリッジ回路、28a及
び28bは第2ダイオードブリッジ回路27の出力信号
を平滑し、電源電圧±VccLを発生する第2平滑コン
デンサーである。
【0038】まず、トランス24において、トランス2
4内の一次コイルに外部AC電源(図示せず)から電源
交流信号ACが印加される。そして、二次コイルには、
一次コイルと二次コイルとの巻線比に対応したレベルを
有する交流信号が発生する。一次コイルの巻線数をN1
とし、ダイオードブリッジ回路25の接続に対応した二
次コイルの巻線数をN2とし、ダイオードブリッジ回路
26の接続に対応した二次コイルの巻線数をN3とする
と、ダイオードブリッジ回路25への入力信号VacH
は、VacH=(N2/N1)×Vacとなり、ダイオ
ードブリッジ回路26への入力信号VacLは、Vac
L=(N3/N1)×Vacとなる。ここで、巻線数
は、N2>N3に設定されているので、VacH>Va
cLとの関係になる。
【0039】交流信号VacHは、ダイオードブリッジ
回路25を介して、平滑コンデンサー26a及び26b
に供給される。ダイオードブリッジ回路25と、平滑コ
ンデンサー26a及び26bとは全波整流回路を構成し
ており、交流信号VacHは全波整流され、直流電圧±
VccHが生成される。また、ダイオードブリッジ回路
27と、平滑コンデンサー28a及び28bも全波整流
回路を構成しており、交流信号VacLも全波整流さ
れ、直流電圧±VccLが生成される。交流信号はVa
cH>VacLの関係があるので、直流電圧は±Vcc
H>±VccLとなる。そして、電源電圧±VccL及
び±VccHは図1の各々の回路に印加される。
【0040】
【発明の効果】本発明に依れば、外部電源から第1電源
電圧及びこれより低い第2電源電圧を生成し、出力増幅
部の出力レベルが大のとき、第1電源電圧に基づく出力
波形に追従した電源電圧を生成し、前記出力レベルが小
のとき第2電源電圧を出力増幅部に印加するので、出力
増幅部の消費電力のロスを削減できると共に、電源部の
消費電力のロスを削減でき、出力増幅部及び電源部の全
体の消費電力のロスを削減できる。
【図面の簡単な説明】
【図1】本発明の実施の形態を示す回路図である。
【図2】図1の出力増幅部の出力波形及び電源電圧を示
す波形図である。
【図3】図1の回路の出力電力と消費電力との関係を示
す特性図である。
【図4】従来例を示す回路図である。
【図5】従来例の出力波形及び電源電圧の関係を示す波
形図である。
【図6】図1の追従型電源回路10の具体例を示すブロ
ック図である。
【図7】図6の各信号波形を示す波形図である。
【図8】図1及び図6の追従型電源回路10の動作を説
明するための波形図である。
【図9】±VccH及び±VccLを発生する回路を示
す回路図である。
【符号の説明】
10 追従型電源回路 11 勾配検出回路 12 電圧制御回路 12A オフセット設定部 12B 加算回路 13 降圧チョッパー型電源部 15 電力増幅回路 15a プリアンプ 15b 出力増幅器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉本 聡 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 5J092 AA01 AA41 CA21 CA36 FA18 GR05 HA19 HA29 HA33 KA00 KA12 KA17 KA26 KA30 KA32 KA42 KA48 KA49 KA51 KA56 KA62 MA09 MA22 SA05 TA02 TA06 VL08

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 入力信号を増幅する出力増幅回路を有す
    る電力増幅装置において、 外部電源電圧を変圧して、第1電源電圧、及び前記第1
    電源電圧よりも低い第2電源電圧を発生する電源電圧発
    生回路と、 前記出力増幅回路の出力レベルに応じて前記第1電源電
    圧のレベルを制御し、前記出力増幅回路の出力波形に追
    従した第3電源電圧を出力するスイッチング型電源回路
    と、 該第3電源電圧の低下に応じて、前記第3電源電圧から
    前記第2電源電圧に切り換えて出力させる切換手段とを
    有し、前記第2電源電圧または第3電源電圧を前記出力
    増幅回路に印加することを特徴とする電力増幅装置。
  2. 【請求項2】 前記スイッチング型電源回路は、 コイル、前記コイルの一端に接続されたダイオード、前
    記コイルの他端に接続されたコンデンサー、前記第1電
    源電圧を前記コイルの一端に接続または遮断するスイッ
    チ手段、及び前記出力増幅回路の出力信号及び前記第3
    電源電圧を比較し、比較結果に応じて前記スイッチ手段
    をオン・オフ制御する比較回路から成ることを特徴とす
    る請求項1記載の電力増幅装置。
  3. 【請求項3】 前記出力増幅器と前記スイッチング型電
    源回路との間に接続されるとともに、前記出力増幅回路
    の出力信号の勾配を検出する勾配検出回路を備えること
    を特徴とする請求項1または2記載の電力増幅装置。
  4. 【請求項4】 前記切換手段は、前記第2電源電圧より
    所定レベルだけ低下したら動作し、前記第2電源電圧を
    導通させる導通手段を含むことを特徴とする請求項1記
    載の電力増幅装置。
  5. 【請求項5】 前記導通手段は、電流の逆流を阻止する
    ダイオードと共用されることを特徴とする請求項2記載
    の電力増幅装置。
  6. 【請求項6】 前記勾配検出回路は、微分回路より成る
    ことを特徴とする請求項1記載の電力増幅装置。
  7. 【請求項7】 少なくとも、前記電源電圧発生回路と、
    前記スイッチング型追従型電源回路と、前記切換手段と
    を、同一の混成集積回路上に実装することを特徴とする
    請求項1記載の電力増幅装置。
JP26192098A 1998-09-16 1998-09-16 電力増幅装置 Expired - Fee Related JP3545218B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26192098A JP3545218B2 (ja) 1998-09-16 1998-09-16 電力増幅装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26192098A JP3545218B2 (ja) 1998-09-16 1998-09-16 電力増幅装置

Publications (2)

Publication Number Publication Date
JP2000091850A true JP2000091850A (ja) 2000-03-31
JP3545218B2 JP3545218B2 (ja) 2004-07-21

Family

ID=17368572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26192098A Expired - Fee Related JP3545218B2 (ja) 1998-09-16 1998-09-16 電力増幅装置

Country Status (1)

Country Link
JP (1) JP3545218B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135224A (ja) * 2009-12-22 2011-07-07 Yamaha Corp 電力増幅回路
US8823343B2 (en) 2009-12-22 2014-09-02 Yamaha Corporation Power amplifying circuit, DC-DC converter, peak holding circuit, and output voltage control circuit including the peak holding circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135224A (ja) * 2009-12-22 2011-07-07 Yamaha Corp 電力増幅回路
US8823343B2 (en) 2009-12-22 2014-09-02 Yamaha Corporation Power amplifying circuit, DC-DC converter, peak holding circuit, and output voltage control circuit including the peak holding circuit

Also Published As

Publication number Publication date
JP3545218B2 (ja) 2004-07-21

Similar Documents

Publication Publication Date Title
CN112954544B (zh) 驱动电路
US5329200A (en) Piezoelectric transformer converter for power use
JP4897686B2 (ja) 電力供給装置、力率改善装置及び力率改善方法
US7952426B2 (en) Digital audio amplifier and digital audio amplifying method therefor
EP1269624B1 (en) System and method of producing direct audio from a power supply
US6661684B2 (en) AC-to-DC converter
JP2002176771A (ja) Dc/dcコンバータの制御方法
US9966861B1 (en) Active clamp converter and control method for the same
CN112953218A (zh) 用于具有回收能量能力的驱动电路的方法
KR100231227B1 (ko) 교류 직류 변환 전원 회로
US9621108B2 (en) Flyback amplifier with direct feedback
JP5822685B2 (ja) スイッチング電源回路
JPH11113256A (ja) 3相力率改善形コンバータ
JP3545218B2 (ja) 電力増幅装置
JP3444468B2 (ja) Dc−dcコンバータ
JP2004312594A (ja) D級増幅回路
JP2003274645A (ja) 高力率電源の制御回路及びこの制御回路を備えた電源
JPH07222448A (ja) Ac−dcコンバータ
JP3439126B2 (ja) 電力増幅装置
JP3604930B2 (ja) 電力増幅装置
JP2000035828A (ja) 電源回路及びそれを用いた電力増幅装置
JP2000037072A (ja) 電力変換回路
JP3426824B2 (ja) 増幅回路
JPH10262367A (ja) スイッチング電源装置
JPH11355052A (ja) 電力増幅装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees