JP2000089691A

JP2000089691A - 自発光表示装置

Info

Publication number: JP2000089691A
Application number: JP10258772A
Authority: JP
Inventors: Masaharu Shiotani; 雅治塩谷
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1998-09-11
Filing date: 1998-09-11
Publication date: 2000-03-31
Anticipated expiration: 2018-09-11
Also published as: JP3711760B2

Abstract

(57)【要約】【課題】有機ＥＬ表示装置の各画素の発光を制御する
アクティブ素子における損失電力を低減する。【解決手段】有機ＥＬ素子の一画素には、選択トラン
ジスタ３と駆動トランジスタ５との二つのアクティブ素
子が備えられている。そして、選択トランジスタ３がゲ
ートライン１とドレインライン２とに接続されている。
また、選択トランジスタ３に駆動トランジスタ５が接続
されている。そして、駆動トランジスタ５に、三つの第
一〜第三ＥＬ素子１１、１２、１３が直列に接続されて
いる。これにより、各ＥＬ素子１１、１２、１３を流れ
る電流を低くしても、所望の輝度を得ることができる。
そして、駆動トランジスタ５を流れる電流を低く抑える
ことができるとともに、駆動トランジスタ５における損
失電位を低くすることができる。従って、駆動トランジ
スタ５における損失電力を低減することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブ素子に
より駆動される自発光素子を備えた自発光表示装置に係
り、特に低消費電力で表示が可能な自発光表示装置に関
する。

【０００２】

【従来の技術】自発光素子を用いた表示装置としては、
エレクトロルミネッセンス（以下、ＥＬと称する）素子
を用いたもの、特に有機ＥＬ素子を用いたＥＬ表示装置
が知られている。上記有機ＥＬ素子は、幅広い電流密度
領域に渡り、量子効率がほぼ一定となる特徴を有する。
これは、有機ＥＬ素子の経時変化（高抵抗化・ダークス
ポット増加）および環境温度に関わらず、ほぼ安定して
いる。この特徴を生かして、定電流駆動を実施すること
で、均一かつ高精度の輝度制御を行うことができる事が
知られており、画像表示等の高精度表示においては、こ
の方法を採ることが望ましい。

【０００３】図１３は、アクティブ駆動型の有機ＥＬ表
示装置の一つの画素を示す回路の一例である。図１３に
示される有機ＥＬ表示装置の一画素においては、ゲート
ライン（選択ライン１）にゲート電極が接続され、ドレ
インライン（データライン２）にドレイン電極が接続さ
れた選択トランジスタ３（ＦＥＴ型のＴＦＴ）と、該選
択トランジスタ３のソース電極にゲート電極を接続さ
れ、ドレイン電極にＥＬ用電源が接続され、ソース電極
にＥＬ素子４の陽極が接続された駆動トランジスタ５
（ＦＥＴ型のＴＦＴ）とが設けられている。そして、上
記一画素には、上述のように陽極が駆動トランジスタ５
に接続され、陰極が接地されたＥＬ素子４が設けられて
いる。

【０００４】そして、このような有機ＥＬ表示装置にお
いては、選択ライン１に電圧が印加されて、一列の画素
が選択され、この一列の画素のうちの発光させるべき画
素のデータライン２に電圧が印加される。これにより発
光させるべき画素においては、選択トランジスタ３のド
レイン電極にデータライン２から電圧が印加されるとと
もに、選択トランジスタ３のゲート電極に選択ライン１
から電圧が印加されることにより、選択トランジスタ３
のソース電極から駆動トランジスタ５のゲート電極に電
圧が印加されることになる。

【０００５】そして、駆動トランジスタ５のドレイン電
極にはＥＬ用電源が常時接続された状態となっているの
で、駆動トランジスタ５のゲート電極に選択トランジス
タ３のソース電極から閾値以上の電圧が印加されること
により、駆動トランジスタ５のソース電極からＥＬ素子
４に電流が流れ、ＥＬ素子４が発光することになる。ま
た、選択トランジスタ３と駆動トランジスタ５との間に
は、図示しない付加容量があり、選択ライン１及びデー
タライン２からの電圧の印加が無くなり、選択トランジ
スタ３のソース電極から駆動トランジスタ５のゲート電
極への電圧の印加が終わった後にも、上記付加容量によ
り所定の時間、駆動トランジスタ５のゲート電極に閾値
以上の電圧が印加され、ＥＬ素子４に電流が流されるこ
とになる。これにより、各画素が順次スキャンされてＥ
Ｌ素子４が発光した後に、すぐにＥＬ素子４の発光が終
わってしまうことがなく、各画素にＥＬ素子を発光させ
るデータを順次スキャンしながら入力するほぼ１フレー
ム分の間、各画素のＥＬ素子４を発光させておくことが
可能となっている。

【０００６】

【発明が解決しようとする課題】ところで、ＴＦＴ（th
in film transistor）等のアクティブ素子を用いて各画
素毎の有機ＥＬ素子を駆動しようとした場合には、例え
ば、トランジスタにより電流制限をかけるため、電力損
失が生じ、消費電力が大きくなる。例えば、上述のよう
な図１３に示す回路においては、以下のように多くの電
力がトランジスタで消費されることになる。

【０００７】例えば、図１３に示すような回路におい
て、ＥＬ素子４の所定輝度を発光するための駆動条件を
電圧７[Ｖ]と、電流ｉとし、駆動トランジスタ５が図１
４に示されるような特性を有するものとする。なお、駆
動トランジスタ５は、例えば、図１４に示すような特性
を有するものとした場合に、ＥＬ素子４を駆動するため
の所望のドレイン電流ｉを確保して定電流特性を得るた
めには、ゲート電圧Ｖｇ＝２０[Ｖ]が必要となり、この
ときの定電流領域は、ソース・ドレイン間の電圧である
ドレイン電圧Ｖｄが１０[Ｖ]以上の場合となる。すなわ
ち、駆動トランジスタ５となるＴＦＴのドレイン−ソー
ス間において、最低１０[Ｖ]の電位損失が必要となる。

【０００８】以上のことから、駆動トランジスタ５にお
ける損失電力は、電流ｉが流れるとともに電位損失が１
０[Ｖ]以上であることから約１０ｉとなる。また、ＥＬ
素子４においては、７ｉの電力が消費されることにな
る。そして、選択トランジスタ３が駆動トランジスタ５
のゲート電極に電圧を印加するだけで、ほとんど電流が
流れないものとして、選択トランジスタ３における損失
電力を無視すると、全消費電力は、１０ｉ＋７ｉとな
る。そして、全消費電力における駆動トランジスタ５の
損失電力の割合は、１０ｉ／１７ｉ＝１０／１７、すな
わち５８．８％にも及ぶことになる。従って、低消費電
力を実現するためにＴＦＴ駆動を採用するものとして
も、このままでは、駆動トランジスタによる損失電力が
大きく十分な効果を得ることができない。

【０００９】本発明は上記事情に鑑みてなされたもので
あり、アクティブ素子による損失電力を低減することに
より、低消費電力で画像表示が可能な自発光表示装置を
提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明の請求項１記載の
自発光表示装置は、各画素毎にアクティブ素子を備え、
該アクティブ素子により自発光素子を駆動する自発光表
示装置において、一画素に自発光素子が複数個備えられ
るとともに、これら複数個の自発光素子が電気的に直列
に上記アクティブ素子に接続されていることを特徴とす
る。

【００１１】上記構成によれば、自発光素子が電流を流
すことにより発光するものである場合に、一画素に複数
個の自発光素子を備えることにより、各自発光素子に流
れる電流の値を低くしても、一個の自発光素子に高い値
の電流を流した場合と同様の輝度を得ることができる。
これにより、複数個の自発光素子を電気的に直列にアク
ティブ素子に接続するものとした場合には、複数個の自
然発光素子を合わせた輝度レベルと同じ輝度レベルの一
個の自然発光素子をアクティブ素子に接続した場合に比
較して、アクティブ素子を流れる電流の値を低くするこ
とができるので、アクティブ素子における損失電力を低
減することができる。従って、上述のような構成とする
ことにより、アクティブ素子における損失電力を低減し
て自発光表示装置全体の消費電力の低減を図ることがで
きる。

【００１２】なお、上記自発光素子とは、基本的に有機
ＥＬ素子であるが、アクティブ素子により流れる電流を
制御することで発光を制御することができる自発光素子
であれば、有機ＥＬ素子以外であっても良い。また、上
記アクティブ素子は、例えば、ＴＦＴであるが、上記有
機ＥＬ素子は、電流が流れている間だけ発光し、アクテ
ィブ素子は基本的に外部からデータとなる信号が入力さ
れた間だけ電流を出力するので、例えば、上記従来例に
おいて選択トランジスタと駆動トランジスタと付加容量
とを用いたように、データ信号が入力され終わった後も
僅かな時間だけ、ＥＬ素子に電流が流れるようになった
機構を有する必要がある。また、アクティブ素子とし
て、入力されたデータ信号を記憶するメモリ性を有する
ダブルゲートメモリ薄膜トランジスタ（以後、ＤＧメモ
リＴＦＴと称する）のような素子を用いた場合には、記
憶されたデータに基づいて１フレーム分の時間の間に多
数回、ＥＬ素子を光らせるようにして、１フレーム分の
間ほぼ連続した表示を行うものとしても良い。

【００１３】本発明の請求項２記載の自発光表示装置
は、請求項１記載の自発光表示装置において、上記自発
光素子のカソードが上記アクティブ素子に接続されてい
ることを特徴とする。上記構成によれば、自発光素子の
カソードがアクティブ素子に接続され、自発光素子のア
ノードが、例えば、自発光素子用の電源に接続されるこ
とになるとともに、アクティブ素子の端子の一つが接地
されることになる。この際には、アクティブ素子をオン
オフする信号の電位が、直接グランドレベルに対して定
まるので、コントロール性、応答速度に優れる利点があ
る。例えば、自発光素子に接続されるアクティブ素子を
トランジスタ（駆動トランジスタ）とした場合に、トラ
ンジスタの例えば、ソース（もしくはドレイン）に、自
発光素子のカソードを接続し、ドレイン（もしくはソー
ス）を接地した場合に、トランジスタのゲート電位が、
直接グランドレベルに対して定まるので、コントロール
性・応答速度に優れる利点がある。

【００１４】本発明の請求項３記載の自発光表示装置
は、請求項１または２記載の自発光表示装置において、
上記アクティブ素子が、メモリ性を有するトランジスタ
とされていることを特徴とする。上記構成によれば、メ
モリ性を有するトランジスタを用いることにより、例え
ば、一回、自発光素子を発光させるか否かを示すデータ
の信号が書き込まれたメモリ性を有するトランジスタに
おいて、各画素のアクティブ素子に順次データを出力す
る間に、発光を示すデータを記憶したアクティブ素子に
接続された発光素子を多数回発光させるようにすること
ができる。

【００１５】すなわち、二個のトランジスタと付加容量
とを用いた場合には、発光すべき各画素の自発光素子
が、ほぼ１フレーム分の時間の間、発光することによ
り、連続して画像を表示した状態に見せることを可能と
しているが、上述のメモリ性を有するトランジスタを用
いた場合には、各画素にデータを入力していく際に、既
に入力されたデータに基づいて、発光すべき画素の自発
光素子が１フレーム分の間、多数回発光することにな
り、短時間の間に多数回発光させることで、発光すべき
画素が連続して発光した状態に見せることが可能となる
とともに、これにより連続して画像を表示した状態に見
せることができる。そして、このようにすれば、各画素
において、それぞれ一個のアクティブ素子により、自発
光素子を制御することができるので、従来のように各画
素において二つのトランジスタを用いた場合よりも、自
発光表示装置の構成を簡略化することができる。

【００１６】

【発明の実施の形態】以下に、本発明の実施の形態の第
一例の自発光表示装置を図面を参照して説明する。図１
は第一例の自発光表示装置の一画素の構成を説明するた
めの回路図であり、図２は上記一画素のＥＬ素子のカソ
ード及びキャパシタ電極１０ａを除いた平面構造を示す
ものであり、図３は上記一画素の平面構造を示すもので
あり、図４は従来例と第一例とでの駆動トランジスタに
おける電位損失の違いを示すグラフであり、図５は従来
例と第一例とでのＥＬ素子の電流特性の違いを示すグラ
フである。

【００１７】なお、第一例の自発光表示装置は、本発明
を有機ＥＬ表示装置に応用したものであり、図１〜３に
示されるような画素がマトリクス状に多数整列された状
態で配設されることにより表示装置の表示部分が構成さ
れるものである。そして、表示装置の表示部分の各画素
のアクティブ素子に信号を出力するためのドライバや電
源等が接続されることにより画像が表示可能なものであ
り、単色発光表示、多色発光カラー表示が可能な画像表
示装置とすることができる。

【００１８】図１に示すように、第一例の自発光表示装
置の一画素においては、従来と同様に、選択ライン１に
ゲート電極が接続され、データライン２にドレイン電極
が接続された選択トランジスタ３と、該選択トランジス
タ３のソース電極にゲート電極を接続され、ドレイン電
極にＥＬ用電源が接続された駆動トランジスタ５とを備
えている。選択トランジスタ３のソース電極と駆動トラ
ンジスタ５のゲート電極との間には付加容量１０が介在
されている。

【００１９】そして、第一例においては、駆動トランジ
スタ５のソース電極に第一ＥＬ素子１１と、第二ＥＬ素
子１２と、第三ＥＬ素子１３とが直列に接続されてい
る。そして、図２及び図３の一画素の平面構造を参照し
て、一画素の構造をより具体的に説明すると、例えば、
画素の横の各行毎に選択ライン１が左右に延在して配置
され、画素の縦の各列毎にデータライン２が前後に延在
して配置されている。また、画素の縦の列毎にＥＬ用の
電源に接続されたＥＬ電源ライン１４が前後に延在して
配置され、画素の横の行毎に接地されたＧＮＤライン１
５が左右に延在して配置されている。

【００２０】そして、上述のように選択トランジスタ３
のドレイン電極がデータライン２に接続され、選択トラ
ンジスタ３のゲート電極が選択ライン１に接続されてい
る。また、選択トランジスタ３のソース電極は、接続ラ
イン１６を介して駆動トランジスタ５に接続されてい
る。また、駆動トランジスタ５は、上述のように、その
ゲート電極が接続ライン１６を介して選択トランジスタ
３のソース電極に接続されるとともに、そのドレイン電
極がＥＬ電源ライン１４に接続されている。そして、駆
動トランジスタ５のソース電極に、第一ＥＬ素子１１の
アノード１１ａが接続され、第二ＥＬ素子１２のアノー
ド１２ａが第一ＥＬ素子１１のカソード１１ｂに接続さ
れ、第三ＥＬ素子１３のアノード１３ａが第二ＥＬ素子
１２のカソード１２ｂに接続され、第三ＥＬ素子１３の
カソード１３ｂがＧＮＤライン１５に接続されている。

【００２１】また、上記各部材は、図示しないガラス基
板上に設けられるとともに、ガラス基板上には、第一〜
第三ＥＬ素子１１、１２、１３の発光部１１ｃ、１２
ｃ、１３ｃを除く部分に、例えば、酸化クロム等からな
る反射防止膜としてのブラックマスク２１が形成されて
いる。そして、ブラックマスク２１には、ＥＬ素子の発
光部１１ｃ、１２ｃ、１３ｃに対応する部分に開口部が
形成されている。

【００２２】また、第一〜第三ＥＬ素子１１、１２、１
３のアノード１１ａ、１２ａ、１３ａと、カソード１１
ｂ、１２ｂ、１３ｂとの間には、基本的に層間絶縁膜が
形成されるとともに、層間絶縁膜には、第一〜第三ＥＬ
素子１１、１２、１３の発光部１１ｃ、１２ｃ、１３ｃ
の部分に開口部が設けられるとともに、第二ＥＬ素子１
２のアノード１２ａと第一ＥＬ素子１１のカソード１１
ｂとが接続され部分と、第三ＥＬ素子１３のアノード１
３ａと第二ＥＬ素子１２のカソード１２ｂとが接続され
る部分にコンタクトホールとしての開口部が形成されて
いる。

【００２３】また、上記層間絶縁膜が第一〜第三ＥＬ素
子１１、１２、１３の発光部１１ｃ、１２ｃ、１３ｃの
周縁部に重なって発光部１１ｃ、１２ｃ、１３ｃを囲ん
だ状態となっており、層間絶縁膜により発光部１１ｃ、
１２ｃ、１３ｃの実際に表示に寄与して発光する発光領
域の範囲が規制された状態となっている。上記選択トラ
ンジスタ３及び駆動トランジスタ５は、周知のＦＥＴ型
のＴＦＴである。

【００２４】また、第一〜第三ＥＬ素子１１、１２、１
３は、周知の有機ＥＬ層を有するものであり、例えば、
ＩＴＯからなる透明なアノード１１ａ、１２ａ、１３ａ
と、仕事関数の低い金属等の元素からなるカソード１１
ｂ、１２ｂ、１３ｂと、これらの間にそれぞれ挟まれた
発光部１１ｃ、１２ｃ、１３ｃとからなり、該発光部１
１ｃ、１２ｃ、１３ｃは、周知の有機ＥＬ層として、正
孔輸送層、発光層、電子輸送層等からなるものである。

【００２５】また、各画素の第一〜第三ＥＬ素子１１、
１２、１３の発光部１１ｃ、１２ｃ、１３ｃ（発光領
域）は、基本的に、従来のＥＬ表示装置において、一画
素に一つのＥＬ素子を設けた際のＥＬ素子の発光部（発
光領域）における輝度と同様の輝度を出せるように、従
来のＥＬ表示装置と第一例の自発光表示装置とが略同様
の規格のものであると仮定した場合に、従来の一画素に
一つ設けられたＥＬ素子の発光部の面積と、第一例の第
一〜第三ＥＬ素子１１、１２、１３の三つの発光部１１
ｃ、１２ｃ、１３ｃを合わせた面積とが略同じになるよ
うになっている。すなわち、第一〜第三ＥＬ素子の発光
部１１ｃ、１２ｃ、１３ｃは、一つの画素に必要な輝度
の一つの発光部を三つに分割した状態となっている。な
お、これは本発明の一例としてであり、本発明は、基本
的に一画素に複数のＥＬ素子が配置され、各ＥＬ素子が
アクティブ素子に直列に繋がれていれば良く、従来より
各画素の輝度を高くするものとしても良い。

【００２６】また、第一〜第三ＥＬ素子１１、１２、１
３の発光部１１ｃ、１２ｃ、１３ｃは、縦一列に互いに
離間して配置された状態とされるとともに、上下の画素
の列において、各画素間に渡って発光部１１ｃ、１２
ｃ、１３ｃが互いに等間隔に配置されるようになってい
る。また、自発光表示装置は、ここではカラー表示を行
うものであり、ＲＧＢの三原色の表示を行うための三種
類の画素を備え、かつ、同じ色の画素が縦一列又は横一
行に配置されるとともに、各縦の列又は横一行がＲＧＢ
の各色を繰り返すように配置されている。また、上述の
ように各発光部１１ｃ、１２ｃ、１３ｃの周囲は、ブラ
ックマスクが配置された状態となっており、ブラックマ
スクにより黒を表現する（黒レベルを確保する）ように
なっている。

【００２７】また、上記選択トランジスタ３のソース電
極と駆動トランジスタ５のゲート電極との間には、図３
に示すように、付加容量１０が設けられている。なお、
付加容量１０は、ＥＬ電源ライン１４に沿った接続ライ
ン１６とその上に設けられたゲート絶縁膜と、ゲート絶
縁膜上に設けられたキャパシタ電極１０ａと、から構成
されている。キャパシタ電極１０ａは、ゲート絶縁膜に
設けられたコンタクトホールを介してＧＮＤライン１５
の引き出し線部１５ａに接続されている。なお、付加容
量１０は、上述のものに限られるものではなく、どのよ
うな形でも静電容量を有し、選択ライン１もしくはデー
タライン２の電圧がしきい値未満となった後も所定の
間、駆動トランジスタ５のゲート電極に印加する電圧を
保持できるものならば良い。

【００２８】そして、以上のように一つの画素における
一つのＥＬ素子を三つに分割した状態に第一〜第三ＥＬ
素子１１、１２、１３を設け、これら第一〜第三ＥＬ素
子１１、１２、１３を直列に駆動トランジスタ５に接続
した場合には、以下のような作用効果を得ることができ
る。まず、上述のように第一例の第一〜第三ＥＬ素子１
１、１２、１３が、従来例のＥＬ表示装置のＥＬ素子一
つを三つに分割した状態の構成を有するものとした場合
に、第一〜第三ＥＬ素子１１、１２、１３の駆動電圧
は、上述した従来の場合と同じ７[Ｖ]となる。そして、
これら第一〜第三ＥＬ素子１１、１２、１３を直列に接
続した場合に、合計２１[Ｖ]の駆動電圧が必要となる。

【００２９】一方、有機ＥＬ素子は電子と正孔の再結合
に起因して発光するため、一般に有機ＥＬ素子の発光輝
度は流れる電流にほぼ比例する。ここで第一〜第三ＥＬ
素子１１、１２、１３を駆動するのに必要な電流は、そ
れぞれの素子において、従来例のＥＬ素子が所定輝度で
発光するのに必要な電流をｉとした場合に、その三分の
一のｉ／３で良い事になる。これは、上述のように、従
来のＥＬ素子（発光部）の面積と第一例の第一〜第三Ｅ
Ｌ素子１１、１２、１３（発光部１１ｃ、１２ｃ、１３
ｃ）を合わせた面積とがほぼ同じ、すなわち、従来のＥ
Ｌ素子（発光部）の面積に対する第一例の第一〜第三Ｅ
Ｌ素子１１、１２、１３（発光部１１ｃ、１２ｃ、１３
ｃ）の面積をそれぞれ１／３と設定しているため、第一
〜第三ＥＬ素子１１、１２、１３の各発光領域の単位面
積あたりに流れる電流が従来のそれと等しいからであ
る。

【００３０】さらに、駆動トランジスタ５の電流−電圧
特性を図４に示すようなものと設定した場合に、従来、
駆動トランジスタ５から一つのＥＬ素子に流すための電
流ｉを確保して定電流特性を得るためには、ゲート電圧
がＶｇ＝２０[Ｖ]必要であり、また、この時の定電流領
域は、Ｖｄが１０[Ｖ]以上であり、駆動トランジスタ５
において最低１０[Ｖ]の電位損失が必要であった。それ
に対して、第一例においては、駆動トランジスタ５から
三つのＥＬ素子１１、１２、１３に流すための電流ｉ／
３を確保して定電流特性を得るためには、ゲート電圧が
Ｖｇ＝１１．５[Ｖ]必要であり、また、この時の定電流
領域は、Ｖｄが５[Ｖ]以上であり、駆動トランジスタ５
において最低５[Ｖ]の電位損失が必要となる。すなわ
ち、従来、駆動トランジスタ５における電位損失が１０
[Ｖ]であったものを第一例においては５[Ｖ]に減少させ
ることができる。

【００３１】従って、駆動トランジスタ５における損失
電力は、（５／３）ｉ＝約１．６７ｉとなり、従来の１
０ｉに比較して約１／６に軽減できることになる。ま
た、全消費電力中における駆動トランジスタ５の損失電
力の割合は、以下のようになる。選択トランジスタ３が
駆動トランジスタ５のゲート電極に電圧を印加するだけ
で、他の素子と比べ電流があまり流れないので、選択ト
ランジスタ３における損失電力を無視すると、ＥＬ素子
の一画素での全消費電力は、三つのＥＬ素子１１、１
２、１３の消費電力と、駆動トランジスタ５の損失電力
と和となる。

【００３２】従って、全消費電力中における駆動トラン
ジスタ５の損失電力の割合は、駆動トランジスタ５にお
ける損失電力（５／３）ｉを駆動トランジスタの損失電
力（５／３）ｉと三つのＥＬ素子１１、１２、１３にお
ける消費電力７[Ｖ]×（ｉ／３）［Ａ］×３との和で割
った値、すなわち、（（５×（ｉ／３））／（（５＋２
１）／（ｉ／３））＝約１９％となる。以上により、自
発光表示装置の各画素の三つの第一〜第三ＥＬ素子１
１、１２、１３が合わせて従来の一つの画素に一つだけ
設けられたＥＬ素子と同様の輝度で発光するものとした
場合に、駆動トランジスタ５における損失電力を大幅に
削減し、自発光表示装置における消費電力の低減を図る
ことができる。また、従来に比較して、各画素の輝度を
高めるものとしても、消費電力の増加を防止することが
できる。

【００３３】また、第一例の自発光表示装置において
は、ブラックマスクにより黒を表現する（黒レベルを確
保する）ようになっているので、黒を表現するために、
自発光表示装置の自発光素子の前に光を吸収するフィル
タ（偏光フィルタ等を含む）配置した場合のように、フ
ィルタに自発光素子の光の一部が吸収されてしまうよう
なことがなく、自発光素子の発光をフィルタに吸収され
ることなく、表示光として用いることができるので、所
望の輝度を得るために必要な消費電力をフィルタを用い
た場合に比較して低くすることができる。

【００３４】また、ブラックマスクを用いた場合には、
画素のピッチが有る程度長く、かつ、画素全体の面積中
におけるブラックマスクを除いた発光する発光領域（Ｅ
Ｌ素子部分）の面積の割合が小さいと、互いに隣り合う
発光領域間の間のブラックマスクの幅が広くなり、この
幅が人間の目で認知可能なものとなり、例えば、各色の
発光部を発光させて白を表示させた場合に、白黒の縞模
様が見えるような状態になる可能性がある。

【００３５】しかし、上述のように一画素中における発
光部となるＥＬ素子を複数にするとともに、互いに離間
して配置するようにすれば、ブラックマスク中に複数の
発光領域が離間して配置されることにより、ブラックマ
スクの幅が狭くなり、人間に認知できない幅とすること
が可能となる。従って、ブラックマスクを用いるものと
しても、ブラックマスクによる縞模様や格子模様の出現
を避けることが可能となり、低消費電力で高品位な表示
を可能とすることができる。

【００３６】また、上述のように、画素に一つだけ設け
られた従来のＥＬ素子をほぼ三分割したのとほぼ同様の
ＥＬ素子を三つ設け、これを直列に接続した場合には、
ＥＬ素子における静電容量成分Ｃelが以下のように大幅
に減少することになる。まず、従来、画素に一つだけＥ
Ｌ素子を設けた場合のＥＬ素子の静電容量をＣ1とし、
第一例の三つのＥＬ素子の静電容量を合わせた合成容量
をＣ3とし、第一例の三つのＥＬ素子のうちの一個のＥ
Ｌ素子の静電容量をＣ2とする。

【００３７】そして、ＥＬ素子１個当たりの静電容量Ｃ
2は、従来のＥＬ素子を三分割したのと同様の構成、す
なわち、ＥＬ素子の面積を従来のほぼ１／３としている
ので、Ｃ2＝Ｃ1／３となる。そして、この第一例のＥＬ
素子を直列三段で合成した場合の合成容量Ｃ3は、Ｃ3＝１／（１／Ｃ2＋１／Ｃ2＋１／Ｃ2）＝Ｃ1／９となり、従来の１／９の静電容量となる。

【００３８】そして、三つのＥＬ素子からなるＥＬ部に
おける蓄積電荷Ｑ3は、ＥＬ素子一つにかけられる電圧
をＶ（上述のように従来の一つのＥＬ素子にかけられる
電圧と同じ）とした場合に、Ｑ3＝Ｃ3×（３×Ｖ）＝Ｃ1×Ｖ／３となり、従来の１／３となる。

【００３９】そして、一般に、静電容量による充電／放
電現象により、ＥＬ素子の発光に寄与する実行電流は減
少する。特に、立ち上がり／立ち下がりにおいて、その
減少率が極めて大きくなり、結果として、ＥＬ素子の発
光応答性を著しく悪化させる。第一例においては、上述
のように従来に比較して、例えば、静電容量を１／９に
減少させることが可能であり、ＥＬ素子の応答特性を大
きく改善できる。

【００４０】すなわち、このように静電容量を減少させ
た場合に、図５（Ａ）に示す従来のＥＬ素子において
は、立ち上がり時に電流がすぐにピークに至らずになだ
らかに立ち上がり、立ち下がり時に電流がすぐに低下せ
ずに尾を引いた状態となるのに対して、図５（Ｂ）に示
す第一例の三段直列のＥＬ素子においては、立ち上がり
時に、電流がすぐにピークに至り、立ち下がり時もほと
んど尾を引かない状態とすることができる。従って、第
一例の三段直列のＥＬ素子においては、高速応答・正確
な輝度制御が実現でき、高品位表示に有用である。

【００４１】次に、本発明の実施の形態の第二例を図面
を参照して説明する。図６は第二例の自発光表示装置の
一画素の構成を説明するための回路図であり、図７は上
記一画素のＥＬ素子のカソードを除いた平面構造を示す
ものであり、図８は上記一画素の平面構造を示すもので
あり、図９は上記一画素の一部の断面構造を示すもので
ある。

【００４２】なお、第二例の自発光表示装置は、第一例
の自発光表示装置が、ＥＬ素子のアノードをアクティブ
素子に接続していたの対して、ＥＬ素子のカーソードを
アクティブ素子に接合したものであり、その他の点につ
いては、第一例の自発光表示装置とほぼ同様の構成を有
するものである。また、第二例の自発光表示装置におい
て、第一例の自発光表示装置と同様の構成要素には、同
一の符号を付すとともに、その説明を一部省略する。

【００４３】図６に示すように、第一例の自発光表示装
置においては、第一例と同様に、選択トランジスタ３
と、駆動トランジスタ５とを備えている。そして、第二
例においては、駆動トランジスタ５のソース電極が接地
され、ドレイン電極に第一ＥＬ素子１１と、第二ＥＬ素
子１２と、第三ＥＬ素子１３とが直列に接続され、さら
に、第一ＥＬ素子１１と、第二ＥＬ素子１２と、第三Ｅ
Ｌ素子１３とが直列にＥＬ用電源に接続されている。ま
た、図７及び図８の一画素の平面構造を参照して、一画
素の構造をより具体的に説明すると、例えば、第一例と
同様に、選択ライン１と、データライン２と、ＥＬ電源
ライン１４と、ＧＮＤライン１５とが配置されている。
なお、第二例においては、ＥＬ電源ライン１４の位置
と、ＧＮＤライン１５の位置とが第一例の場合と入れ替
わった状態となっている。

【００４４】そして、上述のように選択トランジスタ３
のドレイン電極３ｇ（図９に図示）がデータライン２に
接続され、選択トランジスタ３のゲート電極３ａ（図９
に図示）が選択ライン１に接続されている。また、選択
トランジスタ３のソース電極３ｂ（図９に図示）は、ゲ
ート絶縁膜２３に設けられたコンタクトホールを介して
接続ライン１６の一端に接続され、接続ライン１６の他
端は駆動トランジスタ５のゲート電極５ａ（図９に図
示）に接続されている。

【００４５】また、駆動トランジスタ５は、上述のよう
に、そのゲート電極５ａに接続ライン１６が接続される
とともに、ドレイン電極５ｇ（図９に図示）にＧＮＤラ
イン１５が接続されている。そして、駆動トランジスタ
５のソース電極５ｂ（図９に図示）に、第一ＥＬ素子１
１のカソード１１ｂが接続され、第二ＥＬ素子１２のカ
ソード１２ｂが第一ＥＬ素子１１のアノード１１ａに接
続され、第三ＥＬ素子１３のカソード１３ｂが第二ＥＬ
素子１２のアノード１２ａに接続され、第三ＥＬ素子１
３のアノード１３ａがＥＬ電源ライン１４に接続されて
いる。付加容量１０は、ＧＮＤライン１５に沿った接続
ライン１６とその上に設けられたゲート絶縁膜２３と、
ゲート絶縁膜２３上に設けられ、引き回し線１４ａとコ
ンタクトホールを介し接続されたキャパシタ電極１０ａ
と、から構成されている。

【００４６】また、図９の断面構造に示すように、自発
光表示装置の各画素は、ガラス基板２０上に形成される
ものであり、ガラス基板２０上には、発光部１１ｃ、１
２ｃ、１３ｃの発光領域（図９においては１１ｃだけを
図示）を除く部分にブラックマスク２１（例えば、反射
防止膜としての酸化クロム）が形成されている。そし
て、このブラックマスク２１の層上に、絶縁膜２２が形
成されている。そして、絶縁膜２２上の選択トランジス
タ３及び駆動トランジスタ５となる部分に表面に陽極酸
化膜を有するゲート電極３ａ、５ａが形成されている。

【００４７】そして、上述のようにゲート電極３ａ、５
ａが形成された絶縁膜２２上を、ゲート電極３ａ、５ａ
も覆ってしまうようにゲート絶縁膜２３（例えば、Ｓｉ
Ｎ）が形成されている。また、ゲート絶縁膜２３の下に
は、選択トランジスタ３のゲート電極３ａに接続される
選択ライン１（図９において図示略）や、選択トランジ
スタ３のソース電極３ｂと駆動トランジスタ５のゲート
電極５ａとを繋ぐ接続ライン１６（ゲート配線となる、
例えば、Ａｌ合金）やＥＬ電源ライン１４等が形成され
ている。なお、図９において、接続ライン１６とゲート
電極５ａとは離れているが、図８等に示すように接続さ
れている。

【００４８】そして、ゲート絶縁膜２３上に、選択トラ
ンジスタ３及び駆動トランジスタ５のチャネルが形成さ
れる領域となるｉ−Ｓｉ層３ｃ、５ｃ（真性半導体層）
が形成され、その上にブロッキング層３ｄ、５ｄが形成
され、該ブロッキング層３ｄ、５ｄの左右にドレイン領
域３ｅ、５ｅ（ｎ+Ｓｉ）とソース領域３ｆ、５ｆ（ｎ+
Ｓｉ）とがそれぞれ形成されている。また、ドレイン領
域３ｅ、５ｅ上にドレイン電極３ｇ、５ｇ（例えば、Ａ
ｌ合金）が設けられ、ソース領域３ｆ、５ｆ上にソース
電極３ｂ、５ｂが設けられている。

【００４９】また、上述のように、選択トランジスタ３
のドレイン電極３ｇは、図９に図示しないデータライン
２に接続され、ソース電極３ｂは、接続ライン１６に接
続されている。また、上述のように、駆動トランジスタ
５のドレイン電極５ｇは、図９に図示しないＧＮＤライ
ン１５に接続され、ソース電極５ｂは、第一ＥＬ素子１
１のカソード１１ｂに接続されている。

【００５０】また、上記ゲート絶縁膜２３上には、第一
〜第三ＥＬ素子１１、１２、１３のアノード１１ａ、１
２ａ、１３ａ（例えば、ＩＴＯ、図９においては、一つ
のアノード１１ａだけを図示）が形成されている。な
お、第三ＥＬ素子１３のアノート゛１３ａは、図７等に示
すようにＥＬ電源ライン１４に接合される。そして、上
記ゲート絶縁膜２３上に形成された選択トランジスタ
３、駆動トランジスタ５及びアノード１１ａ、１２ａ、
１３ａ上には、オーバーコート層２４（例えば、Ｓｉ
Ｎ）が形成されている。なお、オーバーコード層２４
は、選択トランジスタ３及び駆動トランジスタ５を保護
するとともに、アノード１１ａ、１２ａ、１３ａとカソ
ード１１ｂ、１２ｂ、１３ｂとの間の上記層間絶縁膜と
なるものである。

【００５１】そして、上記オーバーコート層２４には、
上記駆動トランジスタ５のソース電極５ｂと、第一ＥＬ
素子１１のカソード１１ｂとを接合する部分、発光部１
１ｃ、１２ｃ、１３ｃとなる有機ＥＬ層がアノード１１
ａ、１２ａ、１３ａに接合する部分（発光領域、なお、
図９においては、一つのアノード１１ａに発光部１１ｃ
が接続する部分だけを図示）、アノード１１ａ、１２ａ
にカソード１２ｂ、１３ｂが接合する部分（図９におい
て図示略）にそれぞれコンタクトホール等となる開口部
が形成されている。

【００５２】また、オーバーコート層２４（層間絶縁
膜）の開口部の周縁部は、開口部が上に向かうにつれて
広くなるようにテーパ状に形成されている。そして、上
記アノード１１ａ、１２ａ、１３ａ上のオーバーコート
層２４（層間絶縁膜）の開口部の部分に開口部より広い
範囲に渡って発光部１１ｃ、１２ｃ、１３ｃとなる有機
ＥＬ層が形成されている。そして、この有機ＥＬ層であ
る発光部１１ｃ、１２ｃ、１３ｃ上にそれぞれ発光部１
１ｃ、１２ｃ、１３ｃより広い範囲に渡ってカソード１
１ｂ、１２ｂ、１３ｂが形成されている。なお、第一Ｅ
Ｌ素子１１のカソード１１ｂは駆動トランジスタ５のソ
ース電極５ｂに至るように形成されてソース電極５ｂに
接続され、第二ＥＬ素子１２のカソード１２ｂは第一Ｅ
Ｌ素子１１のアノード１１ａに至るように形成されてア
ノード１１ａに接合され、第三ＥＬ素子１３のカソード
１３ｂは第二ＥＬ素子１２のアノード１２ａに至るよう
に形成されてアノード１２ａに接合される。

【００５３】また、上述のようにオーバーコート層２４
（層間絶縁膜）のアノード１１ａ、１２ａ、１３ａ上の
開口部の周縁部がテーパとなっているので、この周縁部
上に形成された発光部１１ｃ、１２ｃ、１３ｃ及びカソ
ード１１ｂ、１２ｂ、１３ｂは、上記テーパの角度に沿
ってアノード１１ａ、１２ａ、１３ａに至り、オーバー
コード層２４の開口部で、アノード１１ａ、１２ａ、１
３ａに対向するようになっている。そして、上記開口部
の周縁部のテーパの角度、すなわちアノード１１ａ、１
２ａ、１３ａが形成された平面と、オーバーコート層２
４の開口部の周縁部の内面とがなす角度θは、２０度〜
５０度となっている。

【００５４】従って、オーバーコート層２４が形成され
た後に形成される上記発光部１１ｃ、１２ｃ、１３ｃ及
びカソード１１ｂ、１２ｂ、１３ｂは、上記２０度〜５
０度の角度でアノード１１ａ、１２ａ、１３ａに至り、
アノード１１ａ、１２ａ、１３ａに対向する部分でアノ
ード１１ａ、１２ａ、１３ａと平行となる。そして、カ
ソード１１ｂ、１２ｂ、１３ｂ及びオーバーコート層２
４上には、パッシベーション層２５が形成され、該パッ
シベーション層２５が、その下の各層を保護するように
なっている。

【００５５】このような構成を有する第二例の自発光表
示装置によれば、第一例の自発光表示装置と同様の作用
効果を奏することができるとともに、さらに、直列に繋
がれた複数の第一〜第三ＥＬ素子１１、１２、１３のう
ちの一端側の第一ＥＬ素子のカソード１１ｂが駆動トラ
ンジスタ５のソース電極５ｂに接続されることにより、
他端側の第三ＥＬ素子１３のアノード１３ａがＥＬ電源
ライン１４に接続され、駆動トランジスタ５のドレイン
電極５ｇがＧＮＤライン１５に接続されて接地されてい
るので、駆動トランジスタ５のゲート電位が直接ＧＮＤ
レベルに対して定まるので、コントロール性、応答速度
に優れたものとすることができる。

【００５６】なお、第一例においては、その断面構造を
図示しなかったが、第一例の自発光素子の断面構造は、
第二例の断面構造において、駆動トランジスタ５のソー
ス電極５ｂに第一ＥＬ素子１１のカソード１１ｂが接続
されていたのに対して、カソード１１ｂがソース電極５
ｂに接続されず、ソース電極５ｂに第一ＥＬ素子１１の
アノード１１ａが接続された状態となった以外は、ほぼ
同様の断面構造を有するものである。なお、それ以外に
も、図９に図示されない部分においては、上述のよう
に、第一例と第二例とで異なる部分がある。

【００５７】次ぎに、本発明の実施の形態の第三例の自
発光表示装置を図面を参照して説明する。図１０は第三
例の自発光表示装置の一画素の構成を説明するための回
路図であり、図１１及び図１１は第三例の自発光表示装
置の駆動方法を説明するための複数画素を含む回路図で
ある。

【００５８】なお、第三例の自発光表示装置は、第一例
の自発光表示装置の選択トランジスタ３と駆動トランジ
スタ５と付加容量１０とに代えて、一つのＤＧメモリＴ
ＦＴ３５を用いたものであり、その他の点については、
第一例の自発光表示装置とほぼ同様の構成を有するもの
である。また、第三例の自発光表示装置において、第一
例の自発光表示装置と同様の構成要素には、同一の符号
を付すとともに、第三例の自発光表示装置において第一
例と同様の構成については、その説明を一部省略する。

【００５９】図１０に示すように、第三例の自発光表示
装置においては、選択ライン１（Select）に第一ゲート
電極３１が接続され、データライン２(Data)に第二ゲー
ト電極３２が接続され、ＥＬ電源ライン１４にドレイン
電極３３が接続され、第一ＥＬ素子１１にソース電極３
４が接続されたＤＧメモリＴＦＴ３５を備えている。そ
して、駆動トランジスタ５とＤＧメモリＴＦＴ３５とが
異なる以外は、第一例と同様に、三つの第一〜第三ＥＬ
素子１１、１２、１３がソース電極３４に直列に接続さ
れている。すなわち、ソース電極３４に、第一例の図３
に示される構造と同様に、第一ＥＬ素子１１のアノード
１１ａが接続され、第二ＥＬ素子１２のアノード１２ａ
が第一ＥＬ素子１１のカソード１１ｂに接続され、第三
ＥＬ素子１３のアノード１３ａが第二ＥＬ素子１２のカ
ソード１２ｂに接続され、第三ＥＬ素子１３のカソード
１３ｂが接地され、すなわち、ＧＮＤライン１５に接続
されている。

【００６０】上記ＤＧメモリＴＦＴ３５は、ゲートを二
つ有するとともに、キャリアをトラップすることによ
り、メモリ性を有するものとなっている。そして、ＤＧ
メモリＴＦＴ３５においては、例えば、可視光が入射さ
れると電子−正孔を内部に発生させるチャネル領域（ｉ
−ａ−Ｓｉ）と、該チャネル領域上の左右側部にそれぞ
れ形成されたソース領域及びドレイン領域（ｎ＋Ｓｉ）
と、ソース領域、ドレイン領域の接続されたソース電極
３４、ドレイン電極３３と、上記チャネル領域より基板
側にチャネル領域との間に下部ゲート絶縁膜を介して設
けられた透明な下部ゲート電極（第一ゲート電極３１）
と、上記チャネル領域の上方側、すなわち、基板の反対
側に、チャネル領域との間に上部ゲート絶縁膜を介して
設けられた上部ゲート電極（第二ゲート電極３２）を備
えたものである。なお、下部ゲート電極と上下ゲート電
極とは、回路図上で上下逆になっている。

【００６１】そして、上記下部ゲート絶縁膜は、ＳｉＮ
からなるとともに、その表層部（チャネル領域に接する
側）に、ストイオキメトリなＳｉとＮとの比が３：４な
のに対して、ＳｉとＮとの比をストイオキメトリからず
らして、１：１程度としたＳｉリッチなトラップ領域が
形成されている。そして、このトラップ領域は、キャリ
ア（正孔、電子）をトラップすることができるようにな
っている。

【００６２】このようなｎチャネル型ＤＧメモリＴＦＴ
３５は、例えば、第二ゲート電極３２のゲート電圧を０
Ｖとするとともに、ソース−ドレイン間に電圧を印加し
た状態で、例えば、第一ゲート電極３１のゲート電圧を
上げていった場合のドレイン電流の変化と、次いで、第
一ゲート電極３１のゲート電圧を下げっていった場合の
ドレイン電流の変化とが異なるヒステリシス特性を有す
るものとなっている。そして、このようなＤＧメモリＴ
ＦＴ３５においては、トラップ領域にトラップされたキ
ャリアの有無やキャリアの極性等により、第一ゲート電
極３１のゲート電圧が同じでも、ドレイン電流が流れる
場合と流れない場合が生じるようになっている。

【００６３】例えば、ＤＧメモリＴＦＴ３５をｎチャネ
ルとし、トラップ領域に電子が蓄積している場合には、
トラップ領域に蓄積された電子の電界によりチャネル領
域に正孔が誘起され、第一ゲート電極３１にゲート電圧
を印加した場合に、このゲート電圧がチャネル形成が可
能なしきい値電圧より僅かに高くても、トラップ領域に
蓄積している電子の電界に相殺されて、チャネル領域に
ドレイン電流を流すことが可能な連続したチャネルが形
成されず、ドレイン電流が流れないことになる。

【００６４】一方、トラップ領域に正孔が蓄積している
場合には、トラップ領域に蓄積した正孔の電界によりチ
ャネル領域に電子が誘起され、第一ゲート電極３１にゲ
ート電圧を印加した場合に、このゲート電圧がチャネル
形成が可能なしきい値電圧より僅かに低くくても、トラ
ップ領域に蓄積した正孔との相互作用により、チャネル
領域にドレイン電流を流すことが可能な連続したチャネ
ルが形成され、ドレイン電流が流れることになる。従っ
て、トラップ領域における蓄積されたキャリアの有無及
び極性により、第一ゲート電極３１に同じレベルのゲー
ト電圧を印加しても、ドレイン電流が流れてＥＬ素子が
発光する場合と、ドレイン電流が流れずにＥＬ素子が発
光しない場合とがある。

【００６５】また、トラップ領域へのキャリアの蓄積方
法は、例えば、ソース・ドレイン間に＋１０Ｖの電位差
の状態で第一ゲート電極を０Ｖとして、第二ゲート電極
に正のゲート電圧を印加した場合に、ｎチャネルが形成
され、ソース領域及びドレイン領域を形成するｎ+層か
らキャリア領域に電子が移動し、該電子がトラップ領域
にトラップされる。この場合、可視光の入射にかかわら
ず、比較的短時間で電子は蓄積される。また、この状態
でキャリア領域に光を照射するとともに、第二ゲート電
極に負のゲート電圧を印加した場合に、キャリア領域に
光の照射により正孔−電子対が生じるとともに、この正
孔−電子対の電子が上記ｎ+層からなるソース領域及び
ドレイン電極に移動し、正孔がトラップ領域に取り込ま
れて上述の電子と置換され、さらに、正孔が蓄積する。
また、トラップ領域への電子の蓄積に際しては、キャリ
ア領域に光を照射するものとしても良い。

【００６６】次ぎに、図１０及び図１１を参照して、自
発光表示装置におけるＥＬ素子の駆動方法を説明する。
なお、このＥＬ素子の駆動においては、横（行）方向に
一行分選択されたの各画素のＤＧメモリＴＦＴ３５にＥ
Ｌ素子の発光、非発光を示すデータを書き込む、すなわ
ち、ＤＧメモリＴＦＴ３５にトラップ領域に正孔もしく
は電子を蓄積させる書き込み工程と、全画素において、
ＤＧメモリＴＦＴ３５に記憶された発光、非発光のデー
タに基づいて表示を行う表示工程とを繰り返し行うよう
になっている。また、書き込み工程を行う度に、データ
の書き込みを行う行を一行分ずつずらしていくようにな
っており、最終的に全行の画素のＤＧメモリＴＦＴ３５
にデータを書き込むようになっており、このようにして
一フレーム分のデータの書き込みと表示が行われるよう
になっている。

【００６７】そして、上記データの書き込み工程におい
ては、選択された横一行の画素に沿って配線された選択
ライン１（ここではアドレスｎの選択ライン１）に＋３
５Ｖの電圧を印加し、他の行列に沿って配線された選択
ライン１（ここではアドレスｎ＋１等のアドレスｎ以外
の選択ライン）には、電圧は０Ｖとする。そして、選択
された横一行の画素に対応する選択ライン１にアドレス
電圧を印加することにより、横一行の画素の選択ライン
１に接続されたＤＧメモリＴＦＴ３５の第一ゲート電極
にアドレス電圧が印加される。

【００６８】また、選択された選択ライン１に印加する
アドレス電圧は、トラップ領域にチャネルの形成を阻害
するキャリア（ここでは、電子）が蓄積されていても、
ドレイン電流を流すことが可能な高い電圧（例えば、こ
こでは＋３５Ｖ）とする。また、各画素のＤＧメモリＴ
ＦＴ３５のドレイン電極３３が接続されたＥＬ電源ライ
ン１４には、常時電圧（ここでは、例えば、＋１０Ｖ）
が印加されているものとする。これにより、選択ライン
１に接続された第一ゲート電極３１にドレイン電流を流
すことが可能な電圧が印加されるので、ＤＧメモリＴＦ
Ｔ３５のソース電極３４に接続された第一〜第三ＥＬ素
子１１、１２、１３に電流が流れ、選択された横一行の
画素において、第一〜第三ＥＬ素子１１、１２、１３が
アドレス発光する。

【００６９】そして、第一〜第三ＥＬ素子１１、１２、
１３がアドレス発光することにより、ＤＧメモリＴＦＴ
３５のチャネル領域に光が照射され、上述のようにチャ
ネル領域に正孔−電子対が発生することになる。ここ
で、各画素の縦の各列毎に配線されたデータライン２
に、上記横一行の各画素の発光、非発光のデータに基づ
いて電圧が印加される。すなわち、アドレスがｎの選択
ライン１に接続された横一行の画素の一つの画素（例え
ばｍ番目の画素）を発光を維持させない場合には、その
画素が接続されたデータライン２に正の電圧（ここで
は、例えば、＋２０Ｖ）を印加する。

【００７０】また、逆にアドレスがｎの選択ライン１に
接続された横一行の画素のうちの一つの画素（例えば、
ｍ＋１番目の画素）を発光を維持させる場合には、その
画素が接続されたデータライン２に負の電圧（ここで
は、例えば、−２０Ｖ）を印加する。すなわち、横一行
の各画素において、その画素を発光させるか否かのデー
タに基づいて、各画素が接続されたデータライン２に正
の電圧もしくは負の電圧を印加する。

【００７１】そして、データライン２は、ＤＧメモリＴ
ＦＴ３５の第二ゲート電極３２に接続されており、上述
のように第一〜第三ＥＬ素子１１、１２、１３が発光し
てＤＧメモリＴＦＴ３５のチャネル領域に光が照射され
て正孔−電子対が生じた状態で、第二ゲート電極３２に
電圧が印加された場合には、その電圧が正の場合に、Ｄ
ＧメモリＴＦＴ３５のトラップ領域に電子が蓄積し、そ
の電圧が負の場合にＤＧメモリＴＦＴ３５のトラップ領
域に正孔が蓄積されることになる。

【００７２】そして、上述のように選択された一つの選
択ライン１に接続された一行の画素の各画素において、
それらのＤＧメモリＴＦＴ３５のトラップ領域に電子も
しくは正孔が蓄積された段階で書き込み工程を終了し、
表示工程となる。そして、表示工程においては、全ての
選択ライン１に、上述のしきい値電圧より低い電圧、す
なわち、ＤＧメモリＴＦＴ３５のトラップ領域にトラッ
プされたキャリアの有無やキャリアの極性により、ドレ
イン電流が流れる場合と流れない場合が生じる電圧（こ
こでは、例えば、＋１５Ｖ）が印加される。

【００７３】ＥＬ電源ライン１４には、上述のように常
時＋１０Ｖの電圧が印加された状態とされ、また、この
とき各データライン２の電圧は０Ｖとなる。そして、上
述の選択された横一行の画素においは、それらの画素の
ＤＧメモリＴＦＴ３５のトラップ領域に蓄積されたキャ
リアの極性に基づいて発光もしは非発光の状態となる。

【００７４】例えば、上述のように電子がトラップ領域
に蓄積された選択ライン１のアドレスがｎで、データラ
イン２がｍ番目の画素において、そのＤＧメモリＴＦＴ
３５のトラップ領域に電子が蓄積しているので、上述の
ように選択ライン１から第一ゲート電極３１に低い電圧
が印加されても、トラップ領域に蓄積された電子の電界
の影響によりチャネル領域に連続したｎチャネルが形成
されず、ドレイン電流が流れない状態となり、第一〜第
三ＥＬ素子１１、１２、１３は非発光状態となる。

【００７５】一方、上述のように正孔がトラップ領域に
蓄積された選択ライン１のアドレスがｎで、データライ
ン２がｍ＋１番目の画素において、そのＤＧメモリＴＦ
Ｔ３５のトラップ領域に正孔が蓄積しているので、上述
のように選択ライン１から第一ゲート電極３１に低い電
圧が印加された場合に、トラップ領域に蓄積された正孔
の電界との相互作用により、チャネル領域に連続したチ
ャネルが形成され、ドレイン電流が流れた状態となり、
第一〜第三ＥＬ素子１１、１２、１３は発光を維持する
ことになる。

【００７６】また、上述の書き込み工程において、デー
タが書き込まれた横一行の画素以外の他の行の画素にお
いては、最後に書き込まれたデータに基づいて、一列の
各画素が発光もしくは非発光の状態となる。例えば、ア
ドレスがｎ＋１の選択ライン１に接続された横一行の各
画素においては、前のフレームにおいて書き込まれたデ
ータ（トラップするチャージが正孔又は電子）に基づい
て発光もしくは非発光の状態となる。また、アドレスが
ｎ−１の選択ライン１に接続された横一行の各画素にお
いては、上述の書き込み工程の前の回の書き込み工程に
おいては書き込まれたデータに基づいて発光もしくは非
発光の状態となる。

【００７７】そして、以上のような書き込み工程と表示
工程とを繰り返すとともに、書き込み工程毎に書き込み
を行う横一行の画素を一行ずつずらした場合には、１フ
レーム分の表示において、画素の横の行の数だけ表示が
行われる。すなわち、点滅した状態で表示が行われるこ
とになるが、点滅速度が有る程度の速度以上となれば、
人間の目には点滅を認識することができす、連続して画
像が表示された状態に見えることになる。また、書き込
み工程の度に、横一行の画素が全ての光ることになる
が、高デューティー駆動で横一行の画素がアドレス時間
が極めて短ければ、やはり人間の目で認識することがで
きず、書き込み工程により表示に大きな影響がでること
がない。

【００７８】従って、上述のようにアクティブ素子とし
てＤＧメモリＴＦＴ３５を用いても連続した表示が可能
となる。そして、第三例の自発光表示装置においては、
第一例の自発光表示装置と比較してその駆動動作が上述
のように少し異なってはいるが、第一例の場合と同様の
効果、すなわち、アクティブ素子における損失電力の低
減による全消費電力の低減や、ＥＬ素子における静電容
量の低下に基づく高速応答・正確な輝度制御の実現等の
効果を奏することができる。

【００７９】さらに、第三例の自発光表示装置によれ
ば、従来のようにアクティブ素子として、一画素毎に、
選択トランジスタ３と駆動トランジスタ５との二つを用
いる必要がなく、一つのＤＧメモリＴＦＴ３５を用いれ
ば良いので、自発光表示装置の構成の簡略化並びに発光
領域の面積拡大を図ることができる。すなわち、アクテ
ィブ素子の数を１／２にすることが可能となり、自発光
表示装置の製造時における歩留まりの向上等を図ること
ができる。

【００８０】なお、ＦＥＴ型のトランジスタにおいて
は、電流の流れる方向とキャリア（チャネル）の種類
（正孔もしくは電子）により、ドレインとソースとが決
まるので、上述の記載において、ドレインとソースとを
入れ替えるものとしても良い。また、一画素当たりのＥ
Ｌ素子の数は、三つに限定されるものではなく、複数な
らば、二つでも、四つ以上でも良いが、アクティブ素子
における損失電力の低下や、ＥＬ素子の静電容量の低下
の面では、一画素当たりのＥＬ素子の数が多い方が良
く、製造工程の容易さを考慮した場合には、一画素当た
りのＥＬ素子の数があまり多く無い方が好ましい。

【００８１】

【発明の効果】本発明の請求項１記載の自発光表示装置
によれば、複数個の自発光素子を電気的に直列にアクテ
ィブ素子に接続するものとすることにより、複数個の自
然発光素子を合わせた輝度レベルと同じ輝度レベルの一
個の自然発光素子をアクティブ素子に接続した場合に比
較して、アクティブ素子を流れる電流の値を低くするこ
とができるので、アクティブ素子における損失電力を低
減することができる。従って、上述のような構成とする
ことにより、アクティブ素子における損失電力を低減し
て自発光表示装置全体の消費電力の低減を図ることがで
きる。

【００８２】本発明の請求項２記載の自発光表示装置に
よれば、自発光素子のカソードがアクティブ素子に接続
されことにより、自発光素子のアノードが、例えば、自
発光素子用の電源に接続されることになるとともに、ア
クティブ素子の端子の一つが接地されることになる。こ
の際には、アクティブ素子をオンオフする信号の電位
が、直接グランドレベルに対して定まるので、コントロ
ール性、応答速度に優れる利点がある。

【００８３】本発明の請求項３記載の自発光表示装置に
よれば、各画素において、それぞれ一個のアクティブ素
子により、自発光素子を制御することができるので、従
来のように各画素において二つのトランジスタを用いた
場合よりも、自発光表示装置の構成を簡略化することが
できる。

【図面の簡単な説明】

【図１】本発明の実施の形態の第一例の自発光表示装置
の一画素の構成を説明するための回路図である。

【図２】第一例の自発光表示装置の一画素の平面構造を
説明するための図面である。

【図３】第一例の自発光表示装置の一画素の平面構造を
説明するための図面である。

【図４】第一例の自発光表示装置の駆動トランジスタに
おける損失電位と従来例のＥＬ表示装置の駆動トランジ
スタにおける損失電位との違いを説明するためのグラフ
である。

【図５】第一例の自発光表示装置のＥＬ素子における電
流特性と、従来例のＥＬ表示装置のＥＬ素子における電
流特性との違いを説明するためのグラフである。

【図６】本発明の実施の形態の第二例の自発光表示装置
の一画素の構成を説明するための回路図である。

【図７】第二例の自発光表示装置の一画素の平面構造を
説明するための図面である。

【図８】第二例の自発光表示装置の一画素の平面構造を
説明するための図面である。

【図９】第二例の自発光表示装置の一画素の断面構造を
説明するための図面である。

【図１０】本発明の実施の形態の第三例の自発光表示装
置の一画素の構成を説明するための回路図である。

【図１１】第三例の自発光表示装置における駆動方法を
説明するための回路図である。

【図１２】第三例の自発光表示装置における駆動方法を
説明するための回路図である。

【図１３】従来例のＥＬ表示装置の一画素の構成を説明
するための回路図である。

【図１４】従来例のＥＬ表示装置の駆動トランジスタに
おける損失電位を説明するためのグラフである。

【符号の説明】

３選択トランジスタ（アクティブ素子）５駆動トランジスタ（アクティブ素子）１１第一ＥＬ素子（自発光素子）１１ａアノード１１ｂカソード１２第二ＥＬ素子（自発光素子）１２ａアノード１２ｂカソード１３第三ＥＬ素子（自発光素子）１３ａアノード１３ｂカソード３５ＤＧメモリＴＦＴ（アクティブ素子、メモリ性
を有するトランジスタ）

Claims

【特許請求の範囲】

【請求項１】各画素毎にアクティブ素子を備え、該ア
クティブ素子により自発光素子を駆動する自発光表示装
置において、一画素に自発光素子が複数個備えられると
ともに、これら複数個の自発光素子が電気的に直列に上
記アクティブ素子に接続されていることを特徴とする自
発光表示装置。
【請求項２】請求項１記載の自発光表示装置におい
て、上記自発光素子のカソードが上記アクティブ素子に
接続されていることを特徴とする自発光表示装置。
【請求項３】請求項１または２記載の自発光表示装置
において、上記アクティブ素子が、メモリ性を有するト
ランジスタとされていることを特徴とする自発光表示装
置。