JP2000078046A - ダイオ―ドによる増幅器バイパス回路 - Google Patents
ダイオ―ドによる増幅器バイパス回路Info
- Publication number
- JP2000078046A JP2000078046A JP11199252A JP19925299A JP2000078046A JP 2000078046 A JP2000078046 A JP 2000078046A JP 11199252 A JP11199252 A JP 11199252A JP 19925299 A JP19925299 A JP 19925299A JP 2000078046 A JP2000078046 A JP 2000078046A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- noise amplifier
- diode
- bypass
- low noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 2
- 102100031456 Centriolin Human genes 0.000 description 3
- 101000941711 Homo sapiens Centriolin Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/191—Tuned amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/109—Means associated with receiver for limiting or suppressing noise or interference by improving strong signal performance of the receiver when strong unwanted signals are present at the receiver input
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Telephone Function (AREA)
Abstract
(57)【要約】
【課題】 ＣＤＭＡシステムにおける送信機において、
過増幅により発生する相互変調ひずみを防止できる。 【解決手段】 このシステムは、増幅器と、この増幅器
を迂回するバイパス回路とを含むＲＦ回路を有してい
る。バイパス回路は、ＲＦ特性に適したコンデンサＣ
３、Ｃ４とダイオードＤ１により形成されており、バイ
パス回路は、増幅器のオーバードライブにより発生する
相互変調ひずみを回避するため、増幅器を迂回する経路
を形成するように制御される。
過増幅により発生する相互変調ひずみを防止できる。 【解決手段】 このシステムは、増幅器と、この増幅器
を迂回するバイパス回路とを含むＲＦ回路を有してい
る。バイパス回路は、ＲＦ特性に適したコンデンサＣ
３、Ｃ４とダイオードＤ１により形成されており、バイ
パス回路は、増幅器のオーバードライブにより発生する
相互変調ひずみを回避するため、増幅器を迂回する経路
を形成するように制御される。
Description
【０００１】
【発明の属する技術分野】本発明は、コード分割マルチ
アクセス(”ＣＤＭＡ”)システムの改良に関するもので
ある。
アクセス(”ＣＤＭＡ”)システムの改良に関するもので
ある。
【０００２】
【従来の技術および発明が解決しようとする課題】ＣＤ
ＭＡシステムには、離れて設けられた幾つかの基地局が
含まれる。各基地局は、複数の携帯機の各々に送信す
る。携帯機は、基地局に近い場合も、基地局から遠い場
合もある。すべての携帯機が信号を受信できるように、
基地局は十分な出力を送る必要がある。
ＭＡシステムには、離れて設けられた幾つかの基地局が
含まれる。各基地局は、複数の携帯機の各々に送信す
る。携帯機は、基地局に近い場合も、基地局から遠い場
合もある。すべての携帯機が信号を受信できるように、
基地局は十分な出力を送る必要がある。
【０００３】しかしながら、携帯機が基地局に近すぎて
過大な電力を携帯機が受信する場合がある。必要な信号
電力が不要な信号電力より小さい場合もある。さらに、
必要な信号と不要な信号の周波数が近いと、フィルタで
は不要な信号を除去できないこともある。過大な入力に
より低雑音増幅器("ＬＮＡ")が飽和すると、不要な信号
ひずみや相互変調積（intermodulation）が発生すると
いう問題が生じる。
過大な電力を携帯機が受信する場合がある。必要な信号
電力が不要な信号電力より小さい場合もある。さらに、
必要な信号と不要な信号の周波数が近いと、フィルタで
は不要な信号を除去できないこともある。過大な入力に
より低雑音増幅器("ＬＮＡ")が飽和すると、不要な信号
ひずみや相互変調積（intermodulation）が発生すると
いう問題が生じる。
【０００４】
【課題を解決するための手段】上記課題を解決するた
め、請求項１に記載の受信機は、入力信号を増幅する特
性を有する低雑音増幅器と、前記低雑音増幅器を迂回す
る制御可能なバイパス回路（shunt）と、を備え、前記
制御可能なバイパス回路は、前記低雑音増幅器を迂回す
る第１状態と、前記低雑音増幅器を迂回しない第２状態
との間で制御されるようになっており、前記制御可能な
バイパス回路は、この制御可能なバイパス回路の動作に
必要な関連回路（associated circuitry）を含み、前記
関連回路は、ＲＦ整合としても使用されるようになって
いることを特徴としている。
め、請求項１に記載の受信機は、入力信号を増幅する特
性を有する低雑音増幅器と、前記低雑音増幅器を迂回す
る制御可能なバイパス回路（shunt）と、を備え、前記
制御可能なバイパス回路は、前記低雑音増幅器を迂回す
る第１状態と、前記低雑音増幅器を迂回しない第２状態
との間で制御されるようになっており、前記制御可能な
バイパス回路は、この制御可能なバイパス回路の動作に
必要な関連回路（associated circuitry）を含み、前記
関連回路は、ＲＦ整合としても使用されるようになって
いることを特徴としている。
【０００５】請求項２に記載の発明では、請求項１に記
載の受信機において、前記関連回路が、少なくとも１個
のコンデンサを含むことを特徴としている。
載の受信機において、前記関連回路が、少なくとも１個
のコンデンサを含むことを特徴としている。
【０００６】請求項３に記載の発明では、請求項１に記
載の受信機において、前記制御可能なバイパス回路が、
前記低雑音増幅器を迂回するように順方向にバイアスさ
れ、また前記低雑音増幅器を作動させる時には順方向に
バイアスされないダイオードを有することを特徴として
いる。
載の受信機において、前記制御可能なバイパス回路が、
前記低雑音増幅器を迂回するように順方向にバイアスさ
れ、また前記低雑音増幅器を作動させる時には順方向に
バイアスされないダイオードを有することを特徴として
いる。
【０００７】請求項４に記載の受信機は、入力信号を増
幅する特性を有する低雑音増幅器と、前記低雑音増幅器
を迂回する第１状態と、前記低雑音増幅器を迂回しない
第２状態との間で、選択的に制御される制御可能なダイ
オードを有するバイパス回路と、を備え、前記低雑音増
幅器は、前記ダイオードの状態に応じて動作・非動作が
切り替えられるようになっており、前記制御可能なバイ
パス回路は、この制御可能なバイパス回路の動作に必要
な関連回路を含み、前記関連回路は、前記ダイオードが
オフ状態のとき、ダイオード回路の入力と出力の両方が
それぞれ前記低雑音増幅器の入力・出力整合の一部とし
て組み込まれていることを特徴としている。
幅する特性を有する低雑音増幅器と、前記低雑音増幅器
を迂回する第１状態と、前記低雑音増幅器を迂回しない
第２状態との間で、選択的に制御される制御可能なダイ
オードを有するバイパス回路と、を備え、前記低雑音増
幅器は、前記ダイオードの状態に応じて動作・非動作が
切り替えられるようになっており、前記制御可能なバイ
パス回路は、この制御可能なバイパス回路の動作に必要
な関連回路を含み、前記関連回路は、前記ダイオードが
オフ状態のとき、ダイオード回路の入力と出力の両方が
それぞれ前記低雑音増幅器の入力・出力整合の一部とし
て組み込まれていることを特徴としている。
【０００８】請求項５に記載の発明では、請求項４に記
載の受信機において、前記関連回路は、前記ダイオード
への直流バイアス電圧を遮断するためのコンデンサを含
んでいることを特徴としている。
載の受信機において、前記関連回路は、前記ダイオード
への直流バイアス電圧を遮断するためのコンデンサを含
んでいることを特徴としている。
【０００９】請求項６に記載の発明では、請求項５に記
載の受信機において、前記関連回路は、整合回路として
動作するためのコンデンサを前記入力と前記出力の両方
に含んでいることを特徴としている。
載の受信機において、前記関連回路は、整合回路として
動作するためのコンデンサを前記入力と前記出力の両方
に含んでいることを特徴としている。
【００１０】請求項７に記載の発明では、請求項５に記
載の受信機において、前記関連回路は、前記低雑音増幅
器へのバイアスをオン・オフするのに必要な部品を含ん
でいることを特徴としている。
載の受信機において、前記関連回路は、前記低雑音増幅
器へのバイアスをオン・オフするのに必要な部品を含ん
でいることを特徴としている。
【００１１】
【発明の実施の形態】システムの一実施形態が図１に示
される。システムの基本的部品には、ベース１０２に送
られる信号を増幅するための低雑音増幅器として機能す
るトランジスタ１００が含まれる。ベース１０２には、
コイルＬ１を介して信号が送られる。トランジスタ１０
０のベースとコレクタとの間には、バイパスダイオード
１０４が接続されている。このダイオード１０４がオン
すると、ダイオード１０４を通るＲＦバイパス回路（Ｒ
Ｆ分岐路）が形成され、ＲＦはコンデンサＣ２とダイオ
ード１０４とコンデンサＣ３とによって形成される経路
を介してＲＦ出力（ＲＦＯＵＴ）に送られる。
される。システムの基本的部品には、ベース１０２に送
られる信号を増幅するための低雑音増幅器として機能す
るトランジスタ１００が含まれる。ベース１０２には、
コイルＬ１を介して信号が送られる。トランジスタ１０
０のベースとコレクタとの間には、バイパスダイオード
１０４が接続されている。このダイオード１０４がオン
すると、ダイオード１０４を通るＲＦバイパス回路（Ｒ
Ｆ分岐路）が形成され、ＲＦはコンデンサＣ２とダイオ
ード１０４とコンデンサＣ３とによって形成される経路
を介してＲＦ出力（ＲＦＯＵＴ）に送られる。
【００１２】２つのコンデンサＣ２、Ｃ３は、８００Ｍ
Ｈｚ帯に適用する場合、８００ＭＨｚでインピーダンス
が最小となるように、約１００ｐＦの値を持つことが望
ましい。
Ｈｚ帯に適用する場合、８００ＭＨｚでインピーダンス
が最小となるように、約１００ｐＦの値を持つことが望
ましい。
【００１３】バイパス動作を制御するためにＶCNTRLが
使用される。ＶCNTRLが３ボルトの場合、バイパスダイ
オード１０４は順方向にバイアスされる。ダイオード１
０４は、順方向にバイアスされると、８００ＭＨｚで約
５オームのインピーダンスとなる。直流バイアス電圧
は、コンデンサＣ２、Ｃ３により遮断される。このと
き、トランジスタ１００を作動させないので、電流を節
約するためトランジスタ１００への３ボルトバイアス
（３Ｖ Ｂｉａｓ）もオフされる。
使用される。ＶCNTRLが３ボルトの場合、バイパスダイ
オード１０４は順方向にバイアスされる。ダイオード１
０４は、順方向にバイアスされると、８００ＭＨｚで約
５オームのインピーダンスとなる。直流バイアス電圧
は、コンデンサＣ２、Ｃ３により遮断される。このと
き、トランジスタ１００を作動させないので、電流を節
約するためトランジスタ１００への３ボルトバイアス
（３Ｖ Ｂｉａｓ）もオフされる。
【００１４】逆に、ＶCNTRLがゼロボルトの場合、バイ
パスダイオード１０４はオフされる。３ボルトのトラン
ジスタバイアスは、オンされる。
パスダイオード１０４はオフされる。３ボルトのトラン
ジスタバイアスは、オンされる。
【００１５】ダイオード回路を構成する構成部品とその
関連部品がＬＮＡの整合回路構成にどのように組み込ま
れるかを示す図２に、特定の具体例が図示されている。
関連部品がＬＮＡの整合回路構成にどのように組み込ま
れるかを示す図２に、特定の具体例が図示されている。
【００１６】入力側において、コイルＬ１とコンデンサ
Ｃ１は整合回路を構成し、コイルＬ３とコンデンサＣ３
とダイオードＤ１はダイオード回路を構成している。ダ
イオード回路は、コンデンサＣ１を調整することにより
容易に補償できる並列容量に等しい。同様に、出力側に
おいて、コンデンサＣ４とダイオードＤ１は、出力整合
の一部を構成しているコンデンサＣ２の値を調整するこ
とにより補償できる並列容量に等しい。このように入力
側と出力側の両方に、ダイオードがオフ状態であるとき
のＬＮＡの入力・出力整合の一部として、ダイオード回
路構成が組み込まれているのである。
Ｃ１は整合回路を構成し、コイルＬ３とコンデンサＣ３
とダイオードＤ１はダイオード回路を構成している。ダ
イオード回路は、コンデンサＣ１を調整することにより
容易に補償できる並列容量に等しい。同様に、出力側に
おいて、コンデンサＣ４とダイオードＤ１は、出力整合
の一部を構成しているコンデンサＣ２の値を調整するこ
とにより補償できる並列容量に等しい。このように入力
側と出力側の両方に、ダイオードがオフ状態であるとき
のＬＮＡの入力・出力整合の一部として、ダイオード回
路構成が組み込まれているのである。
【００１７】上記した実施形態によれば、ＲＦ回路は、
増幅器（トランジスタ１００）とバイパス回路とを有し
ている。バイパス回路は、増幅器のオーバードライブに
より発生する相互変調ひずみを回避するため、増幅器を
迂回する経路を形成するように制御される。また、バイ
パス回路は、ＲＦ特性に適したコンデンサとダイオード
により形成される。
増幅器（トランジスタ１００）とバイパス回路とを有し
ている。バイパス回路は、増幅器のオーバードライブに
より発生する相互変調ひずみを回避するため、増幅器を
迂回する経路を形成するように制御される。また、バイ
パス回路は、ＲＦ特性に適したコンデンサとダイオード
により形成される。
【００１８】上記した実施形態においては、以下の特徴
を有している。
を有している。
【００１９】ＬＮＡを迂回する並列ＲＦバイパスとし
て、単一のダイオードが使用されている。ダイオードが
オンすると、低雑音増幅器を形成するトランジスタが迂
回される。バイアス電流を節約し、かつトランジスタに
よるスプリアス信号の発生を防止するため、ダイオード
がオンされると、増幅器はオフされる。こうして入力信
号が充分に強い場合には、増幅が終了される。これによ
り、過増幅により発生する相互変調ひずみを防止でき
る。
て、単一のダイオードが使用されている。ダイオードが
オンすると、低雑音増幅器を形成するトランジスタが迂
回される。バイアス電流を節約し、かつトランジスタに
よるスプリアス信号の発生を防止するため、ダイオード
がオンされると、増幅器はオフされる。こうして入力信
号が充分に強い場合には、増幅が終了される。これによ
り、過増幅により発生する相互変調ひずみを防止でき
る。
【００２０】また、本システムの重要な特徴は、ダイオ
ードのバイアス回路構成が増幅器のＲＦ整合ネットワー
クの一部として含まれていることである。これにより必
要な部品の数を少なくできる。
ードのバイアス回路構成が増幅器のＲＦ整合ネットワー
クの一部として含まれていることである。これにより必
要な部品の数を少なくできる。
【００２１】なお、上記した実施形態で示される具体例
以外に、特許請求の範囲に包含される範囲内で他の例へ
の変形も可能である。
以外に、特許請求の範囲に包含される範囲内で他の例へ
の変形も可能である。
【図１】本発明の一実施形態を示す回路構成図である。
【図２】ダイオード回路を構成する構成部品とその関連
部品がＬＮＡの整合回路構成にどのように組み込まれる
かの特定の具体例を示す図である。
部品がＬＮＡの整合回路構成にどのように組み込まれる
かの特定の具体例を示す図である。
１００…トランジスタ、１０２…ベース、Ｃ１〜Ｃ４…
コンデンサ、Ｌ１〜Ｌ３…コイル、Ｄ１…ダイオード。
コンデンサ、Ｌ１〜Ｌ３…コイル、Ｄ１…ダイオード。
Claims (7)
- 【請求項１】 入力信号を増幅する特性を有する低雑音
増幅器と、 前記低雑音増幅器を迂回する制御可能なバイパス回路
と、を備え、 前記制御可能なバイパス回路は、前記低雑音増幅器を迂
回する第１状態と、前記低雑音増幅器を迂回しない第２
状態との間で制御されるようになっており、 前記制御可能なバイパス回路は、この制御可能なバイパ
ス回路の動作に必要な関連回路を含み、前記関連回路
は、ＲＦ整合としても使用されるようになっていること
を特徴とするＲＦ受信機。 - 【請求項２】 前記関連回路が、少なくとも１個のコン
デンサを含むことを特徴とする請求項１に記載の受信
機。 - 【請求項３】 前記制御可能なバイパス回路が、前記低
雑音増幅器を迂回するように順方向にバイアスされ、ま
た前記低雑音増幅器を作動させる時には順方向にバイア
スされないダイオードを有することを特徴とする請求項
１に記載の受信機。 - 【請求項４】 入力信号を増幅する特性を有する低雑音
増幅器と、 前記低雑音増幅器を迂回する第１状態と、前記低雑音増
幅器を迂回しない第２状態との間で、選択的に制御され
る制御可能なダイオードを有するバイパス回路と、を備
え、 前記低雑音増幅器は、前記ダイオードの状態に応じて動
作・非動作が切り替えられるようになっており、 前記制御可能なバイパス回路は、この制御可能なバイパ
ス回路の動作に必要な関連回路を含み、前記関連回路
は、前記ダイオードがオフ状態のとき、ダイオード回路
の入力と出力の両方がそれぞれ前記低雑音増幅器の入力
・出力整合の一部として組み込まれていることを特徴と
するＲＦ受信機。 - 【請求項５】 前記関連回路は、前記ダイオードへの直
流バイアス電圧を遮断するためのコンデンサを含んでい
ることを特徴とする請求項４に記載のＲＦ受信機。 - 【請求項６】 前記関連回路は、整合回路として動作す
るためのコンデンサを前記入力と前記出力の両方に含ん
でいることを特徴とする請求項５に記載のＲＦ受信機。 - 【請求項７】 前記関連回路は、前記低雑音増幅器への
バイアスをオン・オフするのに必要な部品を含んでいる
ことを特徴とする請求項５に記載のＲＦ受信機。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/121,202 US6253070B1 (en) | 1998-07-22 | 1998-07-22 | Diode amplifier bypass circuit |
| US09/121202 | 1998-07-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000078046A true JP2000078046A (ja) | 2000-03-14 |
| JP3596361B2 JP3596361B2 (ja) | 2004-12-02 |
Family
ID=22395208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19925299A Expired - Fee Related JP3596361B2 (ja) | 1998-07-22 | 1999-07-13 | ダイオードによる増幅器バイパス回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6253070B1 (ja) |
| JP (1) | JP3596361B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007295480A (ja) * | 2006-04-27 | 2007-11-08 | Alps Electric Co Ltd | 高周波回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100374570B1 (ko) * | 1999-11-22 | 2003-03-03 | 삼성전자주식회사 | 무선 단말기의 통화 신호 및 텔레비전 방송 신호 안테나공용 장치 |
| US6586993B2 (en) * | 2000-11-08 | 2003-07-01 | Research In Motion Limited | Impedance matching low noise amplifier having a bypass switch |
| DE10158799A1 (de) * | 2001-11-30 | 2003-06-26 | Infineon Technologies Ag | Bipolartransistor-Verstärkerschaltung |
| DE10217867A1 (de) * | 2002-04-22 | 2003-11-13 | Nec Electronics Europ Gmbh | HF-Verstärker mit schaltbarer Verstärkung |
| US20040171361A1 (en) * | 2003-02-27 | 2004-09-02 | Karthik Vasanth | Selective input level wireless receiver |
| JP2006295335A (ja) * | 2005-04-06 | 2006-10-26 | Sony Corp | 携帯端末装置および放送受信方法 |
| KR102163050B1 (ko) * | 2015-03-12 | 2020-10-08 | 삼성전기주식회사 | 전력 증폭기 및 전력 증폭기의 위상 보정 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9005779D0 (en) * | 1990-03-14 | 1990-05-09 | Gen Electric Co Plc | Radio receiver antenna arrangements |
| US5574405A (en) * | 1995-08-22 | 1996-11-12 | Lucent Technologies Inc. | Low noise amplifier/mixer/frequency synthesizer circuit for an RF system |
| US5589797A (en) * | 1995-09-26 | 1996-12-31 | Lucent Technologies Inc. | Low distortion amplifier |
| US5898911A (en) * | 1997-03-19 | 1999-04-27 | Hughes Electronics Corporation | Current-stacked DX switch with high rf isolation |
| US5995814A (en) * | 1997-06-13 | 1999-11-30 | Lucent Technologies Inc. | Single-stage dual-band low-noise amplifier for use in a wireless communication system receiver |
| US5914634A (en) * | 1997-09-17 | 1999-06-22 | Northern Telecom Limited | Multiple switchable input LNA with input impedance control |
-
1998
- 1998-07-22 US US09/121,202 patent/US6253070B1/en not_active Expired - Fee Related
-
1999
- 1999-07-13 JP JP19925299A patent/JP3596361B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007295480A (ja) * | 2006-04-27 | 2007-11-08 | Alps Electric Co Ltd | 高周波回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6253070B1 (en) | 2001-06-26 |
| JP3596361B2 (ja) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7482868B2 (en) | Dual mode power amplifier | |
| US7650163B2 (en) | Impedance matching circuit for a multi-band radio frequency device | |
| US6806767B2 (en) | Power amplifier with load switching circuit | |
| US6215359B1 (en) | Impedance matching for a dual band power amplifier | |
| US6501331B2 (en) | Multi-band amplifier | |
| US7057457B2 (en) | Low-noise amplifying circuit | |
| KR101011829B1 (ko) | 스위칭 이득 증폭기 | |
| US8149049B2 (en) | Low noise receiving apparatus | |
| JP2004534470A5 (ja) | ||
| JP2000078046A (ja) | ダイオ―ドによる増幅器バイパス回路 | |
| US6838933B2 (en) | Low noise amplifier with fixed loss bypass | |
| JP2004201262A (ja) | 増幅機能を備えたアンテナスイッチングモジュール | |
| JPH0863947A (ja) | アンテナ信号供給回路 | |
| JP2002217648A (ja) | バイパス回路内蔵型増幅器 | |
| US7412219B2 (en) | High-frequency amplifier having simple circuit structure and television tuner using high-frequency amplifier | |
| WO1997013331A1 (en) | Bypass device in an amplifier unit | |
| US6842072B1 (en) | Power gain reduction circuit for power amplifiers | |
| US7548732B2 (en) | Power amplifier arrangement having two or more antenna coupling respective amplifiers to a supply potential | |
| CN111988004A (zh) | 放大电路、高频前端电路以及通信装置 | |
| US11437965B2 (en) | Variable gain amplifier and wireless communication device | |
| WO2003079542A1 (fr) | Circuit hyperfrequence | |
| JPH09186533A (ja) | 伝送装置 | |
| CN111082754B (zh) | 功率放大电路 | |
| JPH1188082A (ja) | 増幅装置および携帯電話装置 | |
| KR200282002Y1 (ko) | 고주파이득보상부스터회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040830 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |