JP2000077722A - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JP2000077722A JP2000077722A JP24310998A JP24310998A JP2000077722A JP 2000077722 A JP2000077722 A JP 2000077722A JP 24310998 A JP24310998 A JP 24310998A JP 24310998 A JP24310998 A JP 24310998A JP 2000077722 A JP2000077722 A JP 2000077722A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- zener diode
- side electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
(57)【要約】
【課題】 ツェナーダイオードを静電気保護素子として
発光素子と複合素子化したアセンブリの半導体発光装置
において、確実な静電気保護機能の確保と動作電圧の適
正化を図ること。 【解決手段】 フリップチップ型の発光素子１を、ｎ側
及びｐ側の電極６ｂ，６ｃを備えたツェナーダイオード
６に逆極性として導通搭載して静電気保護を図る半導体
発光装置において、ツェナーダイオード６の電極６ｂ，
６ｃは発光素子１を搭載する領域と、リードフレーム１
１との間にワイヤをボンディングするためのボンディン
グ領域とを備える。
発光素子と複合素子化したアセンブリの半導体発光装置
において、確実な静電気保護機能の確保と動作電圧の適
正化を図ること。 【解決手段】 フリップチップ型の発光素子１を、ｎ側
及びｐ側の電極６ｂ，６ｃを備えたツェナーダイオード
６に逆極性として導通搭載して静電気保護を図る半導体
発光装置において、ツェナーダイオード６の電極６ｂ，
６ｃは発光素子１を搭載する領域と、リードフレーム１
１との間にワイヤをボンディングするためのボンディン
グ領域とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえば青色発光
ダイオード等の光デバイスに利用される窒化ガリウム系
化合物を利用したフリップチップ型の半導体発光装置に
係り、特に静電気や過電圧の負荷による発光素子の破壊
の防止と低電圧での動作の両面を改善した半導体発光装
置に関する。
ダイオード等の光デバイスに利用される窒化ガリウム系
化合物を利用したフリップチップ型の半導体発光装置に
係り、特に静電気や過電圧の負荷による発光素子の破壊
の防止と低電圧での動作の両面を改善した半導体発光装
置に関する。
【０００２】
【従来の技術】ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮ及びＩ
ｎＡｌＧａＮ等の窒化ガリウム系化合物半導体を利用し
た青色発光の発光素子の製造では、その表面において半
導体膜を成長させるための結晶基板として、一般的には
絶縁性のサファイアが利用される。この絶縁性の結晶基
板を用いる場合では、結晶基板側から電極を出すことが
できないので、半導体層に設けるｐ，ｎの電極は結晶基
板と対向する側の一面に形成されることになる。そこ
で、青色発光の発光素子として、基板側を主光取出し面
とし、ｐ，ｎの電極をマイクロバンプによってリードフ
レームに導通搭載するようにしたフリップチップ型のも
のが広く利用されるようになった。
ｎＡｌＧａＮ等の窒化ガリウム系化合物半導体を利用し
た青色発光の発光素子の製造では、その表面において半
導体膜を成長させるための結晶基板として、一般的には
絶縁性のサファイアが利用される。この絶縁性の結晶基
板を用いる場合では、結晶基板側から電極を出すことが
できないので、半導体層に設けるｐ，ｎの電極は結晶基
板と対向する側の一面に形成されることになる。そこ
で、青色発光の発光素子として、基板側を主光取出し面
とし、ｐ，ｎの電極をマイクロバンプによってリードフ
レームに導通搭載するようにしたフリップチップ型のも
のが広く利用されるようになった。
【０００３】ところが、このような絶縁性のサファイア
の基板に半導体層を積層した発光素子では、素子材料の
たとえば誘電率ε等の物理定数や素子構造に起因して、
静電気に対して非常に弱いことが知られている。たとえ
ば、発光素子をリードフレームのマウント部に搭載して
エポキシ樹脂等によって封止したＬＥＤランプの場合で
は、ＬＥＤランプと静電気がチャージされたコンデンサ
とを対向させて両者間に放電を生じさせたとき、順方向
でおよそ１００Ｖの静電圧で、逆方向ではおよそ３０Ｖ
の静電圧で破壊されてしまう。
の基板に半導体層を積層した発光素子では、素子材料の
たとえば誘電率ε等の物理定数や素子構造に起因して、
静電気に対して非常に弱いことが知られている。たとえ
ば、発光素子をリードフレームのマウント部に搭載して
エポキシ樹脂等によって封止したＬＥＤランプの場合で
は、ＬＥＤランプと静電気がチャージされたコンデンサ
とを対向させて両者間に放電を生じさせたとき、順方向
でおよそ１００Ｖの静電圧で、逆方向ではおよそ３０Ｖ
の静電圧で破壊されてしまう。
【０００４】これに対し、静電気等の過電流による発光
素子の破壊を防止するためには、静電気保護素子として
Ｓｉダイオードを備えることが有効である。この静電気
保護素子は、本願出願人が先に提案して特願平９−１８
７８２号として既に出願した明細書及び図面に記載のも
のが適用でき、ｎ型のシリコン基板を基材としたＳｉダ
イオードを発光素子と逆極性の関係になるように導通を
とりながら接続した構成としたものである。
素子の破壊を防止するためには、静電気保護素子として
Ｓｉダイオードを備えることが有効である。この静電気
保護素子は、本願出願人が先に提案して特願平９−１８
７８２号として既に出願した明細書及び図面に記載のも
のが適用でき、ｎ型のシリコン基板を基材としたＳｉダ
イオードを発光素子と逆極性の関係になるように導通を
とりながら接続した構成としたものである。
【０００５】図４は静電気保護素子を備える場合のＬＥ
Ｄランプの構成例の概略を示す縦断面図である。
Ｄランプの構成例の概略を示す縦断面図である。
【０００６】図４において、発光素子１はサファイア基
板１ａを上向きの姿勢としてその上面を主光取出し面と
し、下端面側に形成したｎ側電極２及びｐ側電極３のそ
れぞれにマイクロバンプ４，５をワイヤによるスタッド
方式によって形成したものである。
板１ａを上向きの姿勢としてその上面を主光取出し面と
し、下端面側に形成したｎ側電極２及びｐ側電極３のそ
れぞれにマイクロバンプ４，５をワイヤによるスタッド
方式によって形成したものである。
【０００７】リードフレーム２０には一方のリード２０
ａの上端にパラボラ状のマウント部２０ｃを形成し、こ
のマウント部２０ｃの上にＳｉダイオードとしてツェナ
ー電圧Ｖｚを１０Ｖ程度に設定されたツェナーダイオー
ド２１を静電気保護素子として搭載し、更にこのツェナ
ーダイオード２１の上面に発光素子１を搭載している。
そして、ツェナーダイオード２１のｐ側の電極とリード
２０ｂとの間にワイヤ２２をボンディングするととも
に、リードフレーム２０の上端部を含む全体をエポキシ
樹脂２３によって封止することにより、ＬＥＤランプ型
の発光装置が得られる。
ａの上端にパラボラ状のマウント部２０ｃを形成し、こ
のマウント部２０ｃの上にＳｉダイオードとしてツェナ
ー電圧Ｖｚを１０Ｖ程度に設定されたツェナーダイオー
ド２１を静電気保護素子として搭載し、更にこのツェナ
ーダイオード２１の上面に発光素子１を搭載している。
そして、ツェナーダイオード２１のｐ側の電極とリード
２０ｂとの間にワイヤ２２をボンディングするととも
に、リードフレーム２０の上端部を含む全体をエポキシ
樹脂２３によって封止することにより、ＬＥＤランプ型
の発光装置が得られる。
【０００８】ツェナーダイオード２１は、ｎ型シリコン
基板を素材としたもので、図４の（ａ）において左端側
に偏った位置の上面側から不純物イオンを注入して拡散
させて、ｐ型半導体領域を部分的に形成したものであ
る。そして、ｎ型半導体領域に相当する部分にｎ側電極
２１ａ及び不純物イオンの注入によって拡散形成したｐ
型半導体領域に相当する部分にｐ側電極２１ｂをそれぞ
れ形成し、更に下面にはリードフレーム２０と電気的に
導通させるためのｎ電極２１ｃを設けている。ここで、
ツェナーダイオード２１のｎ型シリコン基板の抵抗成分
Ｒは、ｎ側電極２１ａとｎ電極２１ｃとの間の抵抗であ
る。
基板を素材としたもので、図４の（ａ）において左端側
に偏った位置の上面側から不純物イオンを注入して拡散
させて、ｐ型半導体領域を部分的に形成したものであ
る。そして、ｎ型半導体領域に相当する部分にｎ側電極
２１ａ及び不純物イオンの注入によって拡散形成したｐ
型半導体領域に相当する部分にｐ側電極２１ｂをそれぞ
れ形成し、更に下面にはリードフレーム２０と電気的に
導通させるためのｎ電極２１ｃを設けている。ここで、
ツェナーダイオード２１のｎ型シリコン基板の抵抗成分
Ｒは、ｎ側電極２１ａとｎ電極２１ｃとの間の抵抗であ
る。
【０００９】ツェナーダイオード２１のｎ側電極２１ａ
は発光素子１のｐ側電極３にマイクロバンプ５を介して
接続され、ｐ側電極２１ｂはｎ側電極２にマイクロバン
プ４を介して接続され、発光素子１とツェナーダイオー
ド２１とは逆極性によって接続されている。そして、ｐ
側電極２１ｂの一部はリード２０ｂとの間に接続するワ
イヤ２２のボンディングパッドとし、ｐ側電極２１ｂと
リード２０ｂとの間が導通接続される。
は発光素子１のｐ側電極３にマイクロバンプ５を介して
接続され、ｐ側電極２１ｂはｎ側電極２にマイクロバン
プ４を介して接続され、発光素子１とツェナーダイオー
ド２１とは逆極性によって接続されている。そして、ｐ
側電極２１ｂの一部はリード２０ｂとの間に接続するワ
イヤ２２のボンディングパッドとし、ｐ側電極２１ｂと
リード２０ｂとの間が導通接続される。
【００１０】このような逆極性の接続によって、リード
２０ａ，２０ｂに高電圧による過電流が印加されたとき
には、発光素子１に印加される逆方向電圧はツェナーダ
イオード２１の抵抗成分Ｒによる電圧降下分と順方向電
圧付近すなわち０．９Ｖでバイパスが開くことによっ
て、発光素子１に印加される順方向電圧はツェナーダイ
オード２１の抵抗成分Ｒによる電圧降下分とツェナー電
圧Ｖｚ付近すなわちこの場合では１０Ｖでバイパスが開
くことにより、それぞれ過電流が流される。したがっ
て、静電気による発光素子１の破壊を確実に防ぐことが
できる。なお、図５に回路図を示す。
２０ａ，２０ｂに高電圧による過電流が印加されたとき
には、発光素子１に印加される逆方向電圧はツェナーダ
イオード２１の抵抗成分Ｒによる電圧降下分と順方向電
圧付近すなわち０．９Ｖでバイパスが開くことによっ
て、発光素子１に印加される順方向電圧はツェナーダイ
オード２１の抵抗成分Ｒによる電圧降下分とツェナー電
圧Ｖｚ付近すなわちこの場合では１０Ｖでバイパスが開
くことにより、それぞれ過電流が流される。したがっ
て、静電気による発光素子１の破壊を確実に防ぐことが
できる。なお、図５に回路図を示す。
【００１１】図６はツェナーダイオード２１の詳細であ
って、同図の（ａ）は平面図、同図の（ｂ）は同図
（ａ）の右側面図である。
って、同図の（ａ）は平面図、同図の（ｂ）は同図
（ａ）の右側面図である。
【００１２】ツェナーダイオード２１の上面に設けるｎ
側電極２１ａ及びｐ側電極２１ｂは図示のように区画さ
れ、先に説明したように発光素子１のｐ側電極３のマイ
クロバンプ５だけがツェナーダイオード２１のｎ側電極
２１ａに対応し、ｐ側電極２１ｂには発光素子１のｎ側
電極２のマイクロバンプ４とワイヤ２２とが接合され
る。
側電極２１ａ及びｐ側電極２１ｂは図示のように区画さ
れ、先に説明したように発光素子１のｐ側電極３のマイ
クロバンプ５だけがツェナーダイオード２１のｎ側電極
２１ａに対応し、ｐ側電極２１ｂには発光素子１のｎ側
電極２のマイクロバンプ４とワイヤ２２とが接合され
る。
【００１３】
【発明が解決しようとする課題】ツェナーダイオード２
１を静電気保護素子として利用する場合、静電気保護に
貢献するという反面で、ツェナーダイオード２１のｎ型
シリコン基板に電流を流すので、ｎ型シリコン基板のキ
ャリア濃度に依存する抵抗成分ＲによってＬＥＤランプ
の駆動電圧Ｖｆを上げる必要がある。たとえば、従来か
ら使用されているＧａＮ系ＬＥＤにおいては、Ｉｆ＝２
０ｍＡの電流を流したときの順方向動作電圧Ｖｆは３．
５Ｖ程度である。そして、同じ電流値でツェナーダイオ
ード２１の抵抗成分Ｒによって消費される電圧降下分は
０．２５Ｖ程度であるので、実際に必要な印加電圧は約
３．７５Ｖ程度にまで増加する。
１を静電気保護素子として利用する場合、静電気保護に
貢献するという反面で、ツェナーダイオード２１のｎ型
シリコン基板に電流を流すので、ｎ型シリコン基板のキ
ャリア濃度に依存する抵抗成分ＲによってＬＥＤランプ
の駆動電圧Ｖｆを上げる必要がある。たとえば、従来か
ら使用されているＧａＮ系ＬＥＤにおいては、Ｉｆ＝２
０ｍＡの電流を流したときの順方向動作電圧Ｖｆは３．
５Ｖ程度である。そして、同じ電流値でツェナーダイオ
ード２１の抵抗成分Ｒによって消費される電圧降下分は
０．２５Ｖ程度であるので、実際に必要な印加電圧は約
３．７５Ｖ程度にまで増加する。
【００１４】このように、ツェナーダイオード２１を備
えることで、発光素子１の静電気保護が図れるものの、
順方向動作電圧Ｖｆを増やす必要があるので、消費電力
も増加してしまう。したがって、大画面のディスプレイ
パネル等では、電力消費量が増大して経済性に影響を及
ぼす。また、各発光素子１による画素単位での発熱量も
増えるので、発光素子１の保護のために新たな保護構造
等を付加して対応しなければならないという問題も発生
しかねない。
えることで、発光素子１の静電気保護が図れるものの、
順方向動作電圧Ｖｆを増やす必要があるので、消費電力
も増加してしまう。したがって、大画面のディスプレイ
パネル等では、電力消費量が増大して経済性に影響を及
ぼす。また、各発光素子１による画素単位での発熱量も
増えるので、発光素子１の保護のために新たな保護構造
等を付加して対応しなければならないという問題も発生
しかねない。
【００１５】本発明において解決すべき課題は、ツェナ
ーダイオード等を静電気保護素子として発光素子と複合
素子化したアセンブリの半導体発光装置において、確実
な静電気保護機能の確保と動作電圧の適正化を図ること
にある。
ーダイオード等を静電気保護素子として発光素子と複合
素子化したアセンブリの半導体発光装置において、確実
な静電気保護機能の確保と動作電圧の適正化を図ること
にある。
【００１６】
【課題を解決するための手段】本発明は、透明基板の上
に半導体薄膜層を積層するとともにこの積層膜の表面側
にｐ側及びｎ側の電極をそれぞれ形成した半導体発光素
子と、２つの独立した電極を一面側に形成しこれらの電
極のそれぞれを前記ｐ側及びｎ側の電極に逆極性として
導通させて前記半導体発光素子を搭載接合する静電気保
護用の静電気保護素子と、この静電気保護素子を搭載す
るリードフレームまたは基板等の基材とを備え、前記静
電気保護素子のｎ側及びｐ側の電極は、前記半導体発光
素子を搭載してそのｐ側及びｎ側の電極を接合する搭載
接合領域と、この搭載接合領域にそれぞれ連ねて形成さ
れ前記リードフレームとの間にワイヤをボンディングす
るためのボンディング領域とを含むことを特徴とする。
に半導体薄膜層を積層するとともにこの積層膜の表面側
にｐ側及びｎ側の電極をそれぞれ形成した半導体発光素
子と、２つの独立した電極を一面側に形成しこれらの電
極のそれぞれを前記ｐ側及びｎ側の電極に逆極性として
導通させて前記半導体発光素子を搭載接合する静電気保
護用の静電気保護素子と、この静電気保護素子を搭載す
るリードフレームまたは基板等の基材とを備え、前記静
電気保護素子のｎ側及びｐ側の電極は、前記半導体発光
素子を搭載してそのｐ側及びｎ側の電極を接合する搭載
接合領域と、この搭載接合領域にそれぞれ連ねて形成さ
れ前記リードフレームとの間にワイヤをボンディングす
るためのボンディング領域とを含むことを特徴とする。
【００１７】このような構成では、たとえば静電気保護
素子をｎ型シリコン基板を用いるツェナーダイオードと
した場合、発光素子の電気的導通経路にｎ型シリコン基
板が含まれないので、このｎ型シリコン基板の抵抗の影
響を受けず、発光素子の動作電圧を増やす必要がない。
素子をｎ型シリコン基板を用いるツェナーダイオードと
した場合、発光素子の電気的導通経路にｎ型シリコン基
板が含まれないので、このｎ型シリコン基板の抵抗の影
響を受けず、発光素子の動作電圧を増やす必要がない。
【００１８】
【発明の実施の形態】請求項１に記載の発明は、透明基
板の上に半導体薄膜層を積層するとともにこの積層膜の
表面側にｐ側及びｎ側の電極をそれぞれ形成した半導体
発光素子と、２つの独立した電極を一面側に形成しこれ
らの電極のそれぞれを前記ｐ側及びｎ側の電極に逆極性
として導通させて前記半導体発光素子を搭載接合する静
電気保護用の静電気保護素子と、この静電気保護素子を
搭載するリードフレームまたは基板等の基材とを備え、
前記静電気保護素子のｎ側及びｐ側の電極は、前記半導
体発光素子を搭載してそのｐ側及びｎ側の電極を接合す
る搭載接合領域と、この搭載接合領域にそれぞれ連ねて
形成され前記リードフレームとの間にワイヤをボンディ
ングするためのボンディング領域とを含むものであり、
発光素子の動作電圧を増やすことなく半導体発光素子の
静電気保護を可能とするという作用を有する。
板の上に半導体薄膜層を積層するとともにこの積層膜の
表面側にｐ側及びｎ側の電極をそれぞれ形成した半導体
発光素子と、２つの独立した電極を一面側に形成しこれ
らの電極のそれぞれを前記ｐ側及びｎ側の電極に逆極性
として導通させて前記半導体発光素子を搭載接合する静
電気保護用の静電気保護素子と、この静電気保護素子を
搭載するリードフレームまたは基板等の基材とを備え、
前記静電気保護素子のｎ側及びｐ側の電極は、前記半導
体発光素子を搭載してそのｐ側及びｎ側の電極を接合す
る搭載接合領域と、この搭載接合領域にそれぞれ連ねて
形成され前記リードフレームとの間にワイヤをボンディ
ングするためのボンディング領域とを含むものであり、
発光素子の動作電圧を増やすことなく半導体発光素子の
静電気保護を可能とするという作用を有する。
【００１９】以下に、本発明の実施の形態の具体例を図
面を参照しながら説明する。図１は静電気保護素子とし
てのツェナーダイオードに発光素子を搭載して複合化素
子をリードフレームに搭載したＬＥＤランプの例であっ
て、同図の（ａ）は概略平面図、同図の（ｂ）は同図
（ａ）のＡ−Ａ線矢視による縦断面図である。また、図
２は図１の（ａ）のＢ−Ｂ線矢視による縦断面図であ
る。
面を参照しながら説明する。図１は静電気保護素子とし
てのツェナーダイオードに発光素子を搭載して複合化素
子をリードフレームに搭載したＬＥＤランプの例であっ
て、同図の（ａ）は概略平面図、同図の（ｂ）は同図
（ａ）のＡ−Ａ線矢視による縦断面図である。また、図
２は図１の（ａ）のＢ−Ｂ線矢視による縦断面図であ
る。
【００２０】図１及び図２において、発光素子１とツェ
ナーダイオード６との複合化素子はリードフレーム１１
の一方のリード１１ａのマウント部１１ｂに絶縁状態に
搭載され、ワイヤ１２，１３によってリード１１ａと他
方のリード１１ｃとの間を導通させている。そして、複
合化素子及びこれらのワイヤ１２，１３をエポキシ樹脂
１４によって封止してＬＥＤランプが構成されている。
なお、発光素子１は従来例に示したものと全く同様であ
り、同じ部材については共通の符号で指示しその詳細な
説明は省略する。
ナーダイオード６との複合化素子はリードフレーム１１
の一方のリード１１ａのマウント部１１ｂに絶縁状態に
搭載され、ワイヤ１２，１３によってリード１１ａと他
方のリード１１ｃとの間を導通させている。そして、複
合化素子及びこれらのワイヤ１２，１３をエポキシ樹脂
１４によって封止してＬＥＤランプが構成されている。
なお、発光素子１は従来例に示したものと全く同様であ
り、同じ部材については共通の符号で指示しその詳細な
説明は省略する。
【００２１】図３はツェナーダイオード６の詳細であっ
て、同図の（ａ）は平面図、同図の（ｂ）は同図（ａ）
の右側面図である。
て、同図の（ａ）は平面図、同図の（ｂ）は同図（ａ）
の右側面図である。
【００２２】このツェナーダイオード６は、従来例のも
のと同様にｎ型シリコン基板６ａを素材としたものであ
る。そして、ｎ型シリコン基板６ａの上面側にはｎ側電
極６ｂとｐ側電極６ｃとを区画して形成している。
のと同様にｎ型シリコン基板６ａを素材としたものであ
る。そして、ｎ型シリコン基板６ａの上面側にはｎ側電
極６ｂとｐ側電極６ｃとを区画して形成している。
【００２３】ツェナーダイオード６の平面形状は長方形
状であって、図３の（ａ）においてほぼ下半分の領域を
発光素子１の搭載領域とし、上端側をワイヤ１２，１３
のボンディング領域としている。すなわち、ｎ側電極６
ｂはほぼＬ字状の平面領域としてｎ型シリコン基板６ａ
の左側半分では長手方向の全域に展開され、ｐ側電極６
ｃは右側半分であって中央よりやや下側から上端までの
領域を占めている。このｐ側電極６ｃは、ｎ型シリコン
基板６ａの上面に拡散窓を形成してｐ型不純物を注入拡
散させることで形成されるｐ型半導体領域６ｄの表面に
接合されたものである。ｐ側電極６ｃはこのｐ型半導体
領域６ｄにのみ接合され、ｎ側電極６ｂはこのｐ型半導
体領域６ｄと接触せずにｎ型シリコン基板６ａに接合さ
れたものとすることは無論である。
状であって、図３の（ａ）においてほぼ下半分の領域を
発光素子１の搭載領域とし、上端側をワイヤ１２，１３
のボンディング領域としている。すなわち、ｎ側電極６
ｂはほぼＬ字状の平面領域としてｎ型シリコン基板６ａ
の左側半分では長手方向の全域に展開され、ｐ側電極６
ｃは右側半分であって中央よりやや下側から上端までの
領域を占めている。このｐ側電極６ｃは、ｎ型シリコン
基板６ａの上面に拡散窓を形成してｐ型不純物を注入拡
散させることで形成されるｐ型半導体領域６ｄの表面に
接合されたものである。ｐ側電極６ｃはこのｐ型半導体
領域６ｄにのみ接合され、ｎ側電極６ｂはこのｐ型半導
体領域６ｄと接触せずにｎ型シリコン基板６ａに接合さ
れたものとすることは無論である。
【００２４】発光素子１はそのｎ側電極２をマイクロバ
ンプ４を介してツェナーダイオード６のｐ側電極６ｃに
導通させ、ｐ側電極３をマイクロバンプ５を介してツェ
ナーダイオード６のｎ側電極６ｂに導通させている。そ
して、ワイヤ１２，１３をそれぞれｎ側電極６ｂ及びｐ
側電極６ｃにボンディングすることによって、発光素子
１をリード１１ａ，１１ｃと導通させることができる。
ンプ４を介してツェナーダイオード６のｐ側電極６ｃに
導通させ、ｐ側電極３をマイクロバンプ５を介してツェ
ナーダイオード６のｎ側電極６ｂに導通させている。そ
して、ワイヤ１２，１３をそれぞれｎ側電極６ｂ及びｐ
側電極６ｃにボンディングすることによって、発光素子
１をリード１１ａ，１１ｃと導通させることができる。
【００２５】このように、ｎ型シリコン基板６ａに電流
を流さずに、ワイヤ１２，１３とこれらをボンディング
したｎ側電極６ｂとｐ側電極６ｃを介して発光素子１の
ｐ側電極３及びｎ側電極２を逆極性として導通させるの
で、従来のようにｎ型シリコン基板６ａに電流を流すこ
とによる抵抗の影響を受けない。したがって、発光素子
１の順方向動作電圧Ｖｆを増やす必要がなくなり、消費
電力の削減及び発熱の抑制による機器の保全が図られ
る。
を流さずに、ワイヤ１２，１３とこれらをボンディング
したｎ側電極６ｂとｐ側電極６ｃを介して発光素子１の
ｐ側電極３及びｎ側電極２を逆極性として導通させるの
で、従来のようにｎ型シリコン基板６ａに電流を流すこ
とによる抵抗の影響を受けない。したがって、発光素子
１の順方向動作電圧Ｖｆを増やす必要がなくなり、消費
電力の削減及び発熱の抑制による機器の保全が図られ
る。
【００２６】また、発光素子１に高電圧による過電流が
印加されたときには、従来例でも説明したように、発光
素子１に印加される逆方向電圧はツェナーダイオード６
の順方向電圧付近でバイパスが開き、発光素子１に印加
される順方向電圧はツェナーダイオード６のツェナー電
圧Ｖｚ付近でバイパスが開く。そして、それぞれの過電
流がツェナーダイオード６でバイパスされて流れ、静電
気によって発光素子１が破壊されることを防止すること
ができる。
印加されたときには、従来例でも説明したように、発光
素子１に印加される逆方向電圧はツェナーダイオード６
の順方向電圧付近でバイパスが開き、発光素子１に印加
される順方向電圧はツェナーダイオード６のツェナー電
圧Ｖｚ付近でバイパスが開く。そして、それぞれの過電
流がツェナーダイオード６でバイパスされて流れ、静電
気によって発光素子１が破壊されることを防止すること
ができる。
【００２７】
【発明の効果】本発明では、静電気保護素子としてたと
えばツェナーダイオードを使用する場合、そのシリコン
基板に電流を流さない状態で半導体発光素子を導通させ
るので、ツェナーダイオードの抵抗成分に見合う分の電
圧を補う必要がなく、半導体発光素子の動作電圧を低減
できる。したがって、消費電力の削減と半導体発光素子
の破壊防止の両方が達成され、多数の発光素子を配列し
た大型のディスプレイパネル等に好適に利用できる。
えばツェナーダイオードを使用する場合、そのシリコン
基板に電流を流さない状態で半導体発光素子を導通させ
るので、ツェナーダイオードの抵抗成分に見合う分の電
圧を補う必要がなく、半導体発光素子の動作電圧を低減
できる。したがって、消費電力の削減と半導体発光素子
の破壊防止の両方が達成され、多数の発光素子を配列し
た大型のディスプレイパネル等に好適に利用できる。
【図１】本発明の一実施の形態によるフリップチップ型
の半導体発光素子及び静電気保護素子としてのツェナー
ダイオードを備えたＬＥＤランプの概略であって、 （ａ）は平面図 （ｂ）は同図（ａ）のＡ−Ａ線矢視による縦断面図
の半導体発光素子及び静電気保護素子としてのツェナー
ダイオードを備えたＬＥＤランプの概略であって、 （ａ）は平面図 （ｂ）は同図（ａ）のＡ−Ａ線矢視による縦断面図
【図２】図１の（ａ）のＢ−Ｂ線矢視による縦断面図
【図３】ツェナーダイオードの詳細であって、 （ａ）は平面図 （ｂ）は同図（ａ）の右側面図
【図４】ツェナーダイオードを備えた従来のＬＥＤラン
プの例を示す縦断面図
プの例を示す縦断面図
【図５】ツェナーダイオードによる静電気保護のための
回路図
回路図
【図６】従来の発光装置におけるツェナーダイオードの
詳細であって、 （ａ）は平面図 （ｂ）は同図（ａ）の右側面図
詳細であって、 （ａ）は平面図 （ｂ）は同図（ａ）の右側面図
１ 発光素子 １ａ サファイア基板 ２ ｎ側電極 ３ ｐ側電極 ４，５ マイクロバンプ ６ ツェナーダイオード（静電気保護素子） ６ａ ｎ型シリコン基板 ６ｂ ｎ側電極 ６ｃ ｐ側電極 ６ｄ ｐ型半導体領域 １１ リードフレーム １１ａ，１１ｃ リード １１ｂ マウント部 １２，１３ ワイヤ １４ エポキシ樹脂
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F041 AA21 AA23 AA24 BB05 BB07 BB25 CA13 CA34 CA40 CB13 CB33 DA07 DA09 DA20 DA36 DA44 FF04 FF12
Claims (1)
- 【請求項１】 透明基板の上に半導体薄膜層を積層する
とともにこの積層膜の表面側にｐ側及びｎ側の電極をそ
れぞれ形成した半導体発光素子と、２つの独立した電極
を一面側に形成しこれらの電極のそれぞれを前記ｐ側及
びｎ側の電極に逆極性として導通させて前記半導体発光
素子を搭載接合する静電気保護用の静電気保護素子と、
この静電気保護素子を搭載するリードフレームまたは基
板等の基材とを備え、前記静電気保護素子のｎ側及びｐ
側の電極は、前記半導体発光素子を搭載してそのｐ側及
びｎ側の電極を接合する搭載接合領域と、この搭載接合
領域にそれぞれ連ねて形成され前記リードフレームとの
間にワイヤをボンディングするためのボンディング領域
とを含む半導体発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24310998A JP2000077722A (ja) | 1998-08-28 | 1998-08-28 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24310998A JP2000077722A (ja) | 1998-08-28 | 1998-08-28 | 半導体発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000077722A true JP2000077722A (ja) | 2000-03-14 |
Family
ID=17098937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24310998A Pending JP2000077722A (ja) | 1998-08-28 | 1998-08-28 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000077722A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472688B2 (en) * | 2000-03-02 | 2002-10-29 | Sharp Kabushiki Kaisha | Semiconductor light emitting device and display device using the same |
| WO2005029597A1 (ja) * | 2003-09-19 | 2005-03-31 | Matsushita Electric Industrial Co., Ltd. | 照明装置 |
| KR100674857B1 (ko) | 2005-07-04 | 2007-01-29 | 삼성전기주식회사 | 정전기 방전(ｅｓｄ)을 강화한 엘이디 패키지 및 그제조방법 |
| CN100370632C (zh) * | 2004-04-17 | 2008-02-20 | Lg电子有限公司 | 发光器件及其制造方法和采用该器件的发光系统 |
| JP2010182803A (ja) * | 2009-02-04 | 2010-08-19 | Seiwa Electric Mfg Co Ltd | 発光装置 |
| US8148738B2 (en) | 2006-06-16 | 2012-04-03 | Shinko Electric Industries Co., Ltd. | Semiconductor device having an element mounted on a substrate and an electrical component connected to the element |
-
1998
- 1998-08-28 JP JP24310998A patent/JP2000077722A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472688B2 (en) * | 2000-03-02 | 2002-10-29 | Sharp Kabushiki Kaisha | Semiconductor light emitting device and display device using the same |
| WO2005029597A1 (ja) * | 2003-09-19 | 2005-03-31 | Matsushita Electric Industrial Co., Ltd. | 照明装置 |
| JPWO2005029597A1 (ja) * | 2003-09-19 | 2006-11-30 | 松下電器産業株式会社 | 照明装置 |
| US7557383B2 (en) | 2003-09-19 | 2009-07-07 | Panasonic Corporation | Lighting apparatus |
| JP4676335B2 (ja) * | 2003-09-19 | 2011-04-27 | パナソニック株式会社 | 照明装置 |
| CN100370632C (zh) * | 2004-04-17 | 2008-02-20 | Lg电子有限公司 | 发光器件及其制造方法和采用该器件的发光系统 |
| KR100674857B1 (ko) | 2005-07-04 | 2007-01-29 | 삼성전기주식회사 | 정전기 방전(ｅｓｄ)을 강화한 엘이디 패키지 및 그제조방법 |
| US8148738B2 (en) | 2006-06-16 | 2012-04-03 | Shinko Electric Industries Co., Ltd. | Semiconductor device having an element mounted on a substrate and an electrical component connected to the element |
| JP2010182803A (ja) * | 2009-02-04 | 2010-08-19 | Seiwa Electric Mfg Co Ltd | 発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3686569B2 (ja) | 半導体発光装置及びそれを用いた表示装置 | |
| US8803166B2 (en) | Structure of AC light-emitting diode dies | |
| US6333522B1 (en) | Light-emitting element, semiconductor light-emitting device, and manufacturing methods therefor | |
| JP3673621B2 (ja) | チップ型発光素子 | |
| US20030189201A1 (en) | Package of lightemitting diode with protective element | |
| US20060202225A1 (en) | Submount for use in flipchip-structured light emitting device including transistor | |
| JPH10256610A (ja) | 半導体発光素子 | |
| US8723217B2 (en) | White light emitting diode package | |
| JP3613328B2 (ja) | 半導体発光装置 | |
| JP2003218397A (ja) | 半導体発光装置及びこれを用いた照明用発光装置 | |
| JP4306247B2 (ja) | 半導体発光装置 | |
| JP2002270905A (ja) | 複合発光素子 | |
| JP2003017753A (ja) | 発光装置 | |
| JP3911839B2 (ja) | 半導体発光装置 | |
| JP3428440B2 (ja) | 半導体発光装置及びこれを備えた表示装置構造 | |
| JP2000077722A (ja) | 半導体発光装置 | |
| JP4042213B2 (ja) | フルカラー半導体発光装置 | |
| JP2005064412A (ja) | ブロックハイブリッド発光素子及びそれを用いた照明用光源 | |
| US20130168718A1 (en) | Semiconductor light emitting device and led module | |
| KR100699146B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
| JP3787220B2 (ja) | チップ型発光素子 | |
| JPH11220176A (ja) | 半導体発光装置 | |
| JP2002185049A (ja) | フリップチップ発光ダイオードおよびフリップチップ静電放電保護チップをパッケージにおける電極にダイレクトボンディングする方法 | |
| JPH11214747A (ja) | 半導体発光装置 | |
| JPH10321915A (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050629 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050927 |