JP2000075491A - フォトリソグラフィー法の実行過程での反射の影響の低減方法 - Google Patents

フォトリソグラフィー法の実行過程での反射の影響の低減方法

Info

Publication number
JP2000075491A
JP2000075491A JP24504998A JP24504998A JP2000075491A JP 2000075491 A JP2000075491 A JP 2000075491A JP 24504998 A JP24504998 A JP 24504998A JP 24504998 A JP24504998 A JP 24504998A JP 2000075491 A JP2000075491 A JP 2000075491A
Authority
JP
Japan
Prior art keywords
layer
darc
reflected light
hard mask
reflection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24504998A
Other languages
English (en)
Other versions
JP3031896B2 (ja
Inventor
En Wen-Pin
ウエン−ピン.エン
Kuu Chia-Rin
チア−リン.クー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Mosel Vitelic Inc
Promos Technologies Inc
Original Assignee
Siemens AG
Mosel Vitelic Inc
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US09/138,233 priority Critical patent/US6171764B1/en
Priority to DE19838847A priority patent/DE19838847B4/de
Application filed by Siemens AG, Mosel Vitelic Inc, Promos Technologies Inc filed Critical Siemens AG
Priority to JP24504998A priority patent/JP3031896B2/ja
Publication of JP2000075491A publication Critical patent/JP2000075491A/ja
Application granted granted Critical
Publication of JP3031896B2 publication Critical patent/JP3031896B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)
  • Chemical Vapour Deposition (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】 【課題】 フォトリソグラフィー法の間に遭遇する反射
光線の強度を減少させる方法を提供する。 【解決手段】 反射光線の強度を減少させることで、第
2の反射光線からの干渉と関連するパターンの歪みが最
小限に止め得る。さらにこの反射光線の強度を減少する
方法は、さらにDARC層が下塗層に蒸着され、続いて
コーティング、露光、現像のフォトリソグラフィー法の
よる他の公知の方法のフーティング効果を除去できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は一般的に半導体製造
における露光法の間で経験する反射光線の強度を減少さ
せる方法に関するもので、詳述すれば本発明は誘導体反
射防止コーティング(DARC)層を用いてフォトリソ
グラフィー法の間で遭遇する反射光線の強度を有効に制
御する方法に関するものである。
【0002】
【従来の技術】フォトリソグラフィーの露光工程の間
で、フォトマスクを透過する光線は下塗層の表面を透過
され、基板により反射されることになる。これらの反射
光線はその後、最初の露光中マスクにより遮断されるも
のと考えられるフォトレジスト層の大部分を露光させる
ことになる。換言すれば反射光線は結果としてフォトレ
ジスト層の大部分に好ましくない露光をもたらせフォト
レジスト層に化学反応を起こし、続いて現象時のフォト
レジスト層の剥離を起こす(好ましくないフォトレジス
ト層の剥離はポジ型のフォトレジスト層に対し、また逆
にネガ型のフォトレジスト層に対しても同じである)。
露光工程の間で反射光線のため起こるパターンの歪みは
反射光線の効果として関係付けられる。
【0003】半導体加工においてライン幅が継続的に収
縮することによって、パターンの全体のライン幅に対す
る歪みの割合は増加し、生産性と信頼性に厳しく影響を
もたらせ、結果として好ましくない短絡とCD(限界寸
法)管理における品質の低下をもたらす。この問題点を
克服するには、反射防止層、例えば金属層中のTiN
(窒化チタン)が反射光線強度の制御に通常用いられ
る。
【0004】さらに高度に複雑な技術においては、DA
RC層を使用して非金属層からの反射光線の量を減らす
ことが通常なされている。光線の吸収と反射光線中の位
相変動の生成の性能のため、前記DARC層は0.25
μm技術で広範囲に用いられて、フォトリソグラフィー
法における非金属層反射の効果を抑制する。
【0005】図1を参照すると、フォトリソグラフィー
法におけるDARC層の利用が示されている。それは基
板10、フォトレジスト層と物理的な接触はないが、パ
ターニングされる必要のある下塗層11およびハード・
マスク層12、すなわち間接フォトマスクとして役立つ
SiO層を備える。フォトレジスト層が下塗層と物理
的接触ができず、かつ下塗層が形成される必要のある状
態にあっては、SiO 層がハード・マスク層12とし
て先ず蒸着される。フォトレジスト層上のパターンはハ
ード・マスク層に先づ転写され、そして形成されたハー
ド・マスク層はその後間接マスクとして使用され、下塗
層11を形成する。
【0006】このハード・マスク層12の真上にDAR
C層13とフォトレジスト層14がある。露光中に遠紫
外(DUV)光20が頂部から入射する。その第1の反
射光線21は前記DARC層13からの反射であり、第
2の反射光線22は基板10からの反射であって、それ
はDARC層13を透過した時、吸収と位相変動を受け
ていた。その後に第2の反射光線22が前記DARC層
13に透過して第1の反射光線21と結合して位相変動
の解除が両反射光線21と22の間に起こり、これによ
り反射光線の強度を減少させる。
【0007】理論上、光線が多層構造を透過する時、そ
れが反射光線と入射光線を図1に示すように各界面で生
成することになる。したがって理論上は反射光線21と
22の他に第3の反射光線23と第4の反射光線24が
あるはずである。しかしながら前記DUV光が図1に示
された様々の層に容易に透過できるので第3の反射光線
23と第4の反射光線24が第2の反射光線22と結合
され得る。
【0008】
【発明が解決しようとする課題】それにもかかわらず上
述のフォトリソグラフィー法における反射光線の抑制の
方法はつぎの問題点を有する。 1)ハード・マスク・フィルムの厚さが不均一である場
合、それは不均一の反射を生ずることになる。この種の
不均一な反射を従来の方法により抑制することは不可能
である。 2)DARC層上のDUV活性フォトレジスト層はそれ
が前記DARC層と物理的に接触して薄いアミノ基(N
)のフィルムを生成する時、化学反応を受けること
になる。これは結果としてフォトレジスト層の続いて行
われるパターニングとともに、フーティング(foot
ing)効果をもたらすことになる。 3)前記DARC層の形成中、プラズマCVDに関連し
た引続いて行われる急速加熱処理は前記ハード・マスク
層がイオンならびに熱応力の結果として物理的変化を受
けて後続のハード・マスク層のエッチング法に影響を与
える。 4)前記ハード・マスク層の頂部にあるDARC層によ
ってパターンを形成する方法は、DARC層とハード・
マスク層の除去を必要とする。前記ハード・マスク層の
エッチング法中、サイド・エッチングされて弓そり面を
形成する。
【0009】本発明の目的は、フォトリソグラフィー法
における反射光線を抑制する方法を提供して、好ましく
ない反射と関連する問題の発生を防止することにある。
【0010】
【課題を解決するための手段】上記目的を達成するため
本発明は、フォトリソグラフィー法の間で反射効果を減
少させる方法であって、 ・誘導体反射防止コーティング(DARC)層を基板上
に形成する工程と、 ・前記DARC層上に形成されるハード・マスク層を形
成する工程と、 ・前記ハード・マスク層上にフォトレジストをコーティ
ングする工程と、 ・続くフォトリソグラフィー法を進める工程と、からな
ることを特徴とし、また前記DARC層がSiHのN
Oに対するガス流量の比を3:5に、温度を350乃
至550℃に、圧力を5.5トル乃至20トルに、かつ
蒸着フィルムの厚さを300乃至500オングストロー
ムにして形成され、または前記DARC層がSiH
Oに対するガス流量の比を3:5に、温度を350
乃至550℃に、圧力を5.5トル乃至20トルに、か
つ蒸着フィルムの厚さを700乃至900オングストロ
ームにして形成され、さらにハード・マスク層上に形成
された第2のDARC層をさらに有し、さらにまた前記
第2のDARC層がSiHのNOに対するガス流量
の比を3:5に、温度を350乃至550℃に、圧力を
5.5トル乃至20トルとし、かつ蒸着フィルムの厚さ
を1000オングストローム以下にして形成される反射
効果を減少させる方法を特徴とするものである。
【0011】本発明の反射防止法は、ウェーハ基板上に
パターニングされることになる下塗層を形成して、DA
RC層、ハード・マスク層およびフォトレジスト層の蒸
着を続けるものである。その後、露光が行われてパター
ンを転写する。本発明と公知の方法との間の相違は、前
記DARC層がハード・マスク層の下面にあるという点
にあって逆の配置としては成り立たないものである。
【0012】さらにDARC層をハード・マスク層の上
方と下方の両方に蒸着して、「サンドイッチ」構造を形
成することも可能である。この方法は基板上に下塗層を
形成し、その後DARC層、ハード・マスク層および第
2のDARC層を蒸着により形成するものである。最後
にフォトレジスト層はコーティングされ、またパターン
は露光により形成される。
【0013】
【発明の実施の形態】つぎに本発明を添付図面に基いて
説明する。図1乃至図5を参照して本発明の第1の実施
例を説明すると、つぎの4つの工程からなる。すなわち
【0014】工程1:図2に示されているように、下塗
層31が基板30上に蒸着される。この下塗層は単層も
しくは多層のSi基の材料、例えばSiOもしくはS
iN とすることができる。
【0015】工程2:図3に示されるように、DARC
層32が下塗層31上に蒸着されてSiHとNOを
反応体として用いるプラズマCVDにより形成される。
このDARC層はSixOyNz材料から構成される。
材料組成(x、y、z)の量はプラズマCVDの間で反
応ガスの流量と処理時間を調整することにより変えてD
ARC層32の組成を達成すると、結果として入射光線
が前記DARC層32に透過する時、該入射光線と光学
的干渉を起こして反射を最大限に減少させる。本発明に
係る蒸着法は、用いられた物質の種類により処理パラメ
ーターを変動するものである。例えば前記SiHのN
Oに対するガス流量(毎秒標準立方cm、SCCM)
比が3:5であり、温度が350乃至550℃の間の範
囲、圧力が5.5乃至20トルの間の範囲、蒸着フィル
ムの厚さが300乃至500オングストロームもしくは
700乃至900オングストロームの間の範囲である
時、本発明の反射減少能力がこれらの条件の下で達成で
きる。しかしながら本発明の着想に基く時、このプラズ
マCVDの技術分野における当業者ならば誰れでも上述
の処理パラメーターの組合わせに縛られることのない様
々の組合わせの処理パラメーターを作製することができ
る。
【0016】工程3:図4に示されているように、ハー
ド・マスク層33は前記DARC層32上に蒸着され
る。このハード・マスク層の材料はCVD法により蒸着
されるSiO、SiNx、もしくはBPSG(ホウリ
ン珪酸ガラス)とすることができる。
【0017】工程4:図5に示されているように、フォ
トレジスト層34はハード・マスク層33上にコーティ
ングされる。
【0018】上述の方法の工程2と3は本発明の実施例
の要旨である。先に述べたように、DUV光はハード・
マスク層33を容易に透過するので、パターンの歪みは
主として基板30から反射された光線が原因であると考
えられている。図5に示されているように、入射光線4
0の入口が第3の反射光線43と第4の反射光線44を
生成することになる。同様に、前記DARC層は第4の
反射光線に吸収と位相変動を受けさせて、結果として第
4の反射光線が第3の反射光線と結合する時、位相変動
が解除されることになる。この実施例では反射光線の強
度は入射光線の強度の10%以下に減少される。
【0019】さらに本発明の実施例は他の公知の方法に
見られる欠点も克服できる。図1に示された公知の方法
を参照すると、ハード・マスク層12の上方に形成され
ているDARC層13はフォトレジスト層と接触するこ
とになる。その結果として発生する問題点は次の通りで
ある。
【0020】1)DUV感光性フォトレジスト層はそれ
が前記DARC層と物理的に接触するようになると化学
反応を受けて前記フォトレジスト層の特性を変化して、
続いて実施される工程により除去され難い残留物を生成
するアミノ基を形成する。この残留物は図6に脚状の構
造物として示され、またこの現象はフーティング(fo
oting)効果と呼ばれる。 2)前記DARC層の蒸着工程の間で、高温プラズマ環
境が前記ハード・マスク層の特性を変えることになる。
これはハード・マスク層のエッチング速度の低下をもた
らし、それにより生産性を低下させる。ハード・マスク
層の後工程でのエッチングも影響を受けることになる。 3)前記DARC層がハード・マスク層に蒸着された状
態で、パターンがハード・マスク層に転写された時、D
ARC層をエッチングにより除去する必要があり、これ
は工程を複雑にする。図7に示されるようにサイド・エ
ッチングにより弓そり効果49が、前記DARCならび
ハード・マスク層を別々に除去する時、極めて容易に発
生する。
【0021】この実施例ではDARC層はハード・マス
ク層33に先立って蒸着されるので、このハード・マス
ク層33のフィルム特性は高温とプラズマによっては影
響されない。さらにこのDARC層32がハード・マス
ク層の下方にあるので、フォトレジスト層34はこのD
ARC層と物理的に接触することがない。したがって前
記フーティング効果を呈することがない。最後に、前記
ハード・マスク層33をエッチングする時DARC層3
2を先づエッチングにより除去する必要がないので工程
を単純化することができる。
【0022】上述の方法に基き、第2のDARC層は不
均一なハード・マスク層の厚さと関連する不均一の反射
の問題を解決する時、ハード・マスク層上に蒸着でき
る。工程の流れは以下に述べる。 工程1:図8に示されるように、下塗層31(単層もし
くは多層構造)が基板30上に形成される。この下塗層
はSi基の材料、例えばSiOもしくはSiNxによ
り形成される。
【0023】工程2:図9に示されるように、DARC
層50は下塗層31上に蒸着され、また前記SiH
Oを反応体として用いるプラズマCVDにより形成
される。前記DARC層はSixOyNz材料からな
る。この材料組成(x、y、z)の量は前記プラズマC
VD中の反応性ガスの流量と、プロセス時間の調整によ
り変更してDARC層50の組成を達成すると、結果と
して入射光線で、それがDARC層50に透過する時、
光学的な干渉を起して反射を最大限に減少させる。本発
明中に述べられた物質の種類により処理パラメーターを
変動できる。例えば、前記SiHのNOに対する流
量(毎秒標準立方cm、SCCM)比が3:5であり、
温度が35℃乃至550℃の間の範囲、圧力が5.5乃
至20トルの間の範囲、蒸着フィルムの厚さが300乃
至500オングストロームもしくは700乃至900オ
ングストロームの間の範囲である時、本発明の反射減少
能力がこれらの条件の下で達成できる。
【0024】工程3:図10に示されているように、ハ
ード・マスク層33は前記DARC層32上に蒸着され
る。このハード・マスク層の材料はCVD工程により蒸
着させたSiO、SiNもしくはBPSGとするこ
とができる。
【0025】工程4:図11に示されているように、第
2のDARC層52はハード・マス層33の上に蒸着さ
れる。材料はSixOyNzであり、フィルム厚さは1
000オングストローム以下である。
【0026】工程5:図12に示されているように、フ
ォトレジスト層34はウェーハ表面にコーティングされ
る。
【0027】この実施例の独特の部分が工程4にある。
この構造は2つのDARC層を備え、「サンドイッチ」
構造体を形成する。図12に示されているように、入射
光線40により生成された反射光線は第1のDARC層
50で結合して、第3と第4の反射光線を結合された
時、位相変動の解除を経験する。結果としての反射光線
は第2のDARC層により生成された第1と第2の反射
光線とを結合させた時、位相変動の解除をさらに受ける
ことになる。この反射光線はこの2つのDARC層によ
る吸収と位相変動の結果として著しく減らし得る。反射
光線の強度は入射光線の強度の10%以下に減少し得
る。
【0028】以上の通りこの実施例によれば、他の公知
の方法の欠点を解決するのにより有用なものである。ハ
ード・マスク層が不均一である場合、不均一の反射を生
成することになると考えられているが、本発明のこの実
施例には2つのDARC層50および52があるので、
前記不均一の反射光線の効果を第1のDARC層に透過
の後、低下させることになる。したがって不均一なハー
ド・マスク層33のフィルムの厚さが原因の不均一反射
を減少させることが可能である。
【0029】本発明はDARC層がフォトリソグラフィ
ー法の間の反射の抑制に利用できる2つの実施例を提供
している。この実施例はハード・マスク層と下塗層の構
造部材を利用しているが、本発明は異なる種類のDAR
C層を用いることで容易に実施でき、また露光構造によ
り制限されない。したがって本発明ではこの明細書で記
述された特許請求の範囲に関連するどのような利用も、
層の数、フィルム層の積層構造ならびに組成の変化に関
係なく行うことができる。
【0030】
【発明の効果】以上述べた通り本発明によれば、好まし
くない反射と関連する種々の問題の発生を防止すること
ができ、フォトリソグラフィー法における反射光線を抑
制する方法を提供することができるものである。
【図面の簡単な説明】
【図1】反射光線効果の減少に用いられる公知の方法の
構造的断面概略図である。
【図2】本発明に係る方法の一実施例の工程1を示す説
明図である。
【図3】本発明の一実施例の工程2を示す説明図であ
る。
【図4】本発明の一実施例の工程3を示す説明図であ
る。
【図5】本発明の一実施例の工程4を示す説明図であ
る。
【図6】従来の方法におけるフーティング効果から起因
するエッチング面を示す図である。
【図7】他の従来の方法におけるハード・マスク層の利
用に起因する弓そり面を示す図である。
【図8】本発明に係る方法の他の実施例の工程1を示す
説明図である。
【図9】本発明の他の実施例の工程2を示す説明図であ
る。
【図10】本発明の他の実施例の工程3を示す説明図で
ある。
【図11】本発明の他の実施例の工程4を示す説明図で
ある。
【図12】本発明の他の実施例の工程5を示す説明図で
ある。
【符号の説明】
10 基板 11 下塗層 12 ハード・マスク層 13 DARC層 14 フォトレジスト層 20 DUV光 21 第1の反射光線 22 第2の反射光線 23 第3の反射光線 24 第4の反射光線 30 基板 31 下塗層 32 DARC層 33 ハード・マスク層 34 フォトレジスト層 40 入射光線 41 第1の反射光線 42 第2の反射光線 43 第3の反射光線 44 第4の反射光線 48 脚状構造体 49 弓なり効果 50 DARC層 52 第2のDARC層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成11年11月24日(1999.11.
24)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 フォトリソグラフィー法の実行過程で
の反射の影響の低減方法
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0001
【補正方法】変更
【補正内容】
【0001】
【発明の属する技術分野】本発明は一般的に半導体製造
における露光法の間で経験する反射光線の強度を減少さ
せる方法に関するもので、詳述すれば本発明は誘導体反
射防止コーティング(DARC)層を用いてフォトリソ
グラフィー法の実行過程で遭遇する反射光線の強度を有
効に制御する方法に関するものである。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0002
【補正方法】変更
【補正内容】
【0002】
【従来の技術】フォトリソグラフィーの露光工程の実行
過程で、フォトマスクを透過する光線は下塗層の表面を
透過され、基板により反射されることになる。これらの
反射光線はその後、最初の露光中マスクにより遮断され
るものと考えられるフォトレジスト層の大部分を露光さ
せることになる。換言すれば反射光線は結果としてフォ
トレジスト層の大部分に好ましくない露光をもたらせフ
ォトレジスト層に化学反応を起こし、続いて現象時のフ
ォトレジスト層の剥離を起こす(好ましくないフォトレ
ジスト層の剥離はポジ型のフォトレジスト層に対し、ま
た逆にネガ型のフォトレジスト層に対しても同じであ
る)。露光工程の実行過程で反射光線のため起こるパタ
ーンの歪みは反射光線の効果として関係付けられる。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0010
【補正方法】変更
【補正内容】
【0010】
【課題を解決するための手段】上記目的を達成するため
本発明は、フォトリソグラフィー法の実行過程での反射
の影響を低減させる方法であって、 ・第1の誘導体反射防止コーティング(DARC)層を
基板上に形成する工程と、 ・前記第1のDARC層上に形成されるハード・マスク
層を形成する工程と、 ・前記ハード・マスク層上にフォトレジストをコーティ
ングする工程と、 ・前記諸工程に続いて行われ、フォトリソグラフィー法
を進める工程と、 ・反射光に吸収と位相変動に基づく強度低下を生じさせ
る第2のDARC層を前記ハード・マスク層上に形成す
る工程と、からなることを特徴とするものであり、また
前記第1のDARC層がSiHのNOに対するガス
流量の比を3:5に、温度を350乃至550℃に、圧
力を5.5トル乃至20トルに、かつ蒸着フィルムの厚
さを300乃至500オングストロームに維持して形成
され、または前記第1のDARC層がSiHのN
に対するガス流量の比を3:5に、温度を350乃至5
50℃に、圧力を5.5トル乃至20トルに、かつ蒸着
フィルムの厚さを700乃至900オングストロームに
維持して形成され、さらに前記第2のDARC層がSi
のNOに対するガス流量の比を3:5に、温度を
350乃至550℃に、圧力を5.5トル乃至20トル
とし、かつ蒸着フィルムの厚さを1000オングストロ
ーム以下に維持して形成される反射の影響を低減させる
方法を特徴とするものである。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0015
【補正方法】変更
【補正内容】
【0015】工程2:図3に示されるように、DARC
層32が下塗層31上に蒸着されてSiHとNOを
反応体として用いるプラズマCVDにより形成される。
このDARC層はSixOyNz材料から構成される。
材料組成(x、y、z)の量はプラズマCVDの間で反
応ガスの流量と処理時間を調整することにより変えてD
ARC層32の組成を達成すると、結果として入射光線
が前記DARC層32透過時に、光学的干渉を起こし
て反射を最大限に減少させる。 本発明に係る蒸着法
は、用いられた物質の種類により処理パラメーターを変
動するものである。例えば前記SiHのNOに対す
るガス流量(毎秒標準立方cm、SCCM)比が3:5
であり、温度が350乃至550℃の間の範囲、圧力が
5.5乃至20トルの間の範囲、蒸着フィルムの厚さが
300乃至500オングストロームもしくは700乃至
900オングストロームの間の範囲である時、本発明の
反射減少能力がこれらの条件の下で達成できる。しかし
ながら本発明の着想に基く時、このプラズマCVDの技
術分野における当業者ならば誰れでも上述の処理パラメ
ーターの組合わせに縛られることのない様々の組合わせ
の処理パラメーターを作製することができる。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】0018
【補正方法】変更
【補正内容】
【0018】上述の方法の工程2と3は本発明の実施例
の要旨である。先に述べたように、DUV光はハード・
マスク層33を容易に透過するので、パターンの歪みは
主として基板30から反射された光線が原因であると考
えられている。図5に示されているように、入射光線4
0の入口が第3の反射光線43と第4の反射光線44を
生成することになる。同様に、前記DARC層は第4の
反射光線に吸収と位相変動発生させて、結果として
第4の反射光線が第3の反射光線と結合する時、位相変
動が生じないことになる。この実施例では反射光線の強
度は入射光線の強度の10%以下に減少される。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】0027
【補正方法】変更
【補正内容】
【0027】この実施例の独特の部分が工程4にある。
この構造は2つのDARC層を備え、「サンドイッチ」
構造体を形成する。図12に示されているように、入射
光線40により生成された反射光線は第1のDARC層
50で結合して、第3と第4の反射光線を結合された
時、位相変動の発生を防止する。結果としての反射光線
は第2のDARC層により生成された第1と第2の反射
光線とを結合させた時、位相変動の発生がさらに防止さ
れることになる。この反射光線はこの2つのDARC層
による吸収と位相変動の結果として著しく減らし得る。
反射光線の強度は入射光線の強度の10%以下に減少し
得る。
───────────────────────────────────────────────────── フロントページの続き (71)出願人 598113841 モーゼル.ヴァイテリック.インコーポレ イテッド タイワン.シンチュ.サイエンス.ベイス ド.インダストリアル.パーク.リ−シ ン.ロード.ナンバー.19 (71)出願人 591209109 シーメンス・アクチェンゲゼルシャフト SIEMENS AKTIENGESEL LSCHAFT ドイツ連邦共和国、80333 ミュンヘン、 ヴィッテルズバッハ・プラッツ 2 (72)発明者 ウエン−ピン.エン タイワン.シンチュ.クワン−ヒュア.イ ースト.ストリート.43−2 (72)発明者 チア−リン.クー タイワン.シンチュ.カウンティ.チュ− ペイ.シティ.チエン−チェン.II.ロ ード.セブンス.フロア.ナンバー.83 Fターム(参考) 2H025 AA02 AA03 AB16 AC04 AD01 AD03 DA21 DA34 5F046 AA07 PA04 PA13

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 フォトリソグラフィー法の間で反射効果
    を減少させる方法であって、 ・誘導体反射防止コーティング(DARC)層を基板上
    に形成する工程と、 ・前記DARC層上に形成されるハード・マスク層を形
    成する工程と、 ・前記ハード・マスク層上にフォトレジストをコーティ
    ングする工程と、 ・続くフォトリソグラフィー法を進める工程と、からな
    るとこを特徴とする反射効果を減少させる方法。
  2. 【請求項2】 前記DARC層がSiHのNOに対
    するガス流量の比を3:5に、温度を350乃至550
    ℃に、圧力を5.5トル乃至20トルに、かつ蒸着フィ
    ルムの厚さを300乃至500オングストロームにして
    形成されることを特徴とする請求項1記載の反射効果を
    減少させる方法。
  3. 【請求項3】 前記DARC層がSiHのNOに対
    するガス流量の比を3:5に、温度を350乃至550
    ℃に、圧力を5.5トル乃至20トルに、かつ蒸着フィ
    ルムの厚さを700乃至900オングストロームにして
    形成されることを特徴とする請求項1記載の反射効果を
    減少させる方法。
  4. 【請求項4】 ハード・マスク層上に形成された第2の
    DARC層をさらに有することを特徴とする請求項1記
    載の反射効果を減少させる方法。
  5. 【請求項5】 前記第2のDARC層がSiHのN
    Oに対するガス流量の比を3:5に、温度を350乃至
    550℃に、圧力を5.5トル乃至20トルとし、かつ
    蒸着フィルムの厚さを1000オングストローム以下に
    して形成されることを特徴とする請求項4記載の反射効
    果を減少させる方法。
JP24504998A 1998-08-22 1998-08-31 フォトリソグラフィー法の実行過程での反射の影響の低減方法 Expired - Fee Related JP3031896B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US09/138,233 US6171764B1 (en) 1998-08-22 1998-08-22 Method for reducing intensity of reflected rays encountered during process of photolithography
DE19838847A DE19838847B4 (de) 1998-08-22 1998-08-26 Verfahren zum Vermindern der Intensität von während des Prozesses der Photolithographie auftretenden reflektierten Strahlen
JP24504998A JP3031896B2 (ja) 1998-08-22 1998-08-31 フォトリソグラフィー法の実行過程での反射の影響の低減方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/138,233 US6171764B1 (en) 1998-08-22 1998-08-22 Method for reducing intensity of reflected rays encountered during process of photolithography
DE19838847A DE19838847B4 (de) 1998-08-22 1998-08-26 Verfahren zum Vermindern der Intensität von während des Prozesses der Photolithographie auftretenden reflektierten Strahlen
JP24504998A JP3031896B2 (ja) 1998-08-22 1998-08-31 フォトリソグラフィー法の実行過程での反射の影響の低減方法

Publications (2)

Publication Number Publication Date
JP2000075491A true JP2000075491A (ja) 2000-03-14
JP3031896B2 JP3031896B2 (ja) 2000-04-10

Family

ID=27218628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24504998A Expired - Fee Related JP3031896B2 (ja) 1998-08-22 1998-08-31 フォトリソグラフィー法の実行過程での反射の影響の低減方法

Country Status (3)

Country Link
US (1) US6171764B1 (ja)
JP (1) JP3031896B2 (ja)
DE (1) DE19838847B4 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3354901B2 (ja) * 1999-06-21 2002-12-09 株式会社半導体先端テクノロジーズ 微細パターンの形成方法、半導体装置および半導体装置の製造方法
US6853043B2 (en) * 2002-11-04 2005-02-08 Applied Materials, Inc. Nitrogen-free antireflective coating for use with photolithographic patterning
US20050118541A1 (en) * 2003-11-28 2005-06-02 Applied Materials, Inc. Maintenance of photoresist adhesion and activity on the surface of dielectric ARCS for 90 nm feature sizes
US7365014B2 (en) 2004-01-30 2008-04-29 Applied Materials, Inc. Reticle fabrication using a removable hard mask
KR100673207B1 (ko) * 2005-04-11 2007-01-22 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
US7829471B2 (en) * 2005-07-29 2010-11-09 Applied Materials, Inc. Cluster tool and method for process integration in manufacturing of a photomask
US20070031609A1 (en) * 2005-07-29 2007-02-08 Ajay Kumar Chemical vapor deposition chamber with dual frequency bias and method for manufacturing a photomask using the same
US7375038B2 (en) * 2005-09-28 2008-05-20 Applied Materials, Inc. Method for plasma etching a chromium layer through a carbon hard mask suitable for photomask fabrication
US20090104541A1 (en) * 2007-10-23 2009-04-23 Eui Kyoon Kim Plasma surface treatment to prevent pattern collapse in immersion lithography
US10283361B1 (en) * 2017-11-29 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Blocking structures on isolation structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0379924A3 (de) * 1989-01-23 1990-11-07 Siemens Aktiengesellschaft Vefahren zur Verringerung reflektionsbedingter Srukturgrössenschwankungen in einer Deckschicht bei der in der Herstellung integrierten Schaltungen in einem Substrat verwendeten optischen Lithographie
US5472829A (en) * 1991-12-30 1995-12-05 Sony Corporation Method of forming a resist pattern by using an anti-reflective layer
US5472827A (en) * 1991-12-30 1995-12-05 Sony Corporation Method of forming a resist pattern using an anti-reflective layer
KR960005761A (ko) * 1994-07-27 1996-02-23 이데이 노부유끼 반도체장치
US5741626A (en) * 1996-04-15 1998-04-21 Motorola, Inc. Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC)
US6083852A (en) * 1997-05-07 2000-07-04 Applied Materials, Inc. Method for applying films using reduced deposition rates
US6562544B1 (en) * 1996-11-04 2003-05-13 Applied Materials, Inc. Method and apparatus for improving accuracy in photolithographic processing of substrates
US5858870A (en) * 1996-12-16 1999-01-12 Chartered Semiconductor Manufacturing, Ltd. Methods for gap fill and planarization of intermetal dielectrics
US5963841A (en) * 1997-08-01 1999-10-05 Advanced Micro Devices, Inc. Gate pattern formation using a bottom anti-reflective coating

Also Published As

Publication number Publication date
JP3031896B2 (ja) 2000-04-10
DE19838847B4 (de) 2006-07-13
US6171764B1 (en) 2001-01-09
DE19838847A1 (de) 2000-03-09

Similar Documents

Publication Publication Date Title
US5672243A (en) Antireflection coating for highly reflective photolithographic layers comprising chromium oxide or chromium suboxide
US7070657B1 (en) Method and apparatus for depositing antireflective coating
JP2001051424A (ja) 微細パターン形成方法
US5677111A (en) Process for production of micropattern utilizing antireflection film
JPH06216024A (ja) 金属パターン膜の形成方法
JP3031896B2 (ja) フォトリソグラフィー法の実行過程での反射の影響の低減方法
JPS596540A (ja) 半導体装置の製造方法
JPH0955351A (ja) 半導体装置の製造方法
US6133613A (en) Anti-reflection oxynitride film for tungsten-silicide substrates
JP3228354B2 (ja) 位相シフトマスク及び位相シフトマスクブランク並びに位相シフトマスクブランクの製造方法
JPH11204392A (ja) 反射防止膜を使用した半導体装置の製造方法
JP2897569B2 (ja) レジストパターン形成時に用いる反射防止膜の条件決定方法と、レジストパターン形成方法
JPS6332553A (ja) フオトマスクブランクとフオトマスク
JP2000106343A (ja) 半導体デバイスを製造するための方法
KR100242464B1 (ko) 반도체 소자의 반사 방지막 형성방법
JP3257245B2 (ja) 微細パターンの形成方法
WO2021076854A1 (en) Multilayer reflector and methods of manufacture and patterning
KR100479960B1 (ko) 감광막 패턴의 미세 선폭 구현을 위한 난반사 방지막 제조방법
US11537049B2 (en) Method of line roughness improvement by plasma selective deposition
KR0177869B1 (ko) 고해상도 포토리소그래피 방법 및 구조
KR100269305B1 (ko) 포토레지스트패턴쓰러짐을방지하는반사방지막형성방법
KR100274149B1 (ko) 금속막 패턴닝 방법
EP0794460A2 (en) A process for device fabrication and an anti-reflective coating for use therein
JP3442874B2 (ja) 微細パターンの形成方法
JPH0547658A (ja) ホトリソグラフイーのハレーシヨン防止方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees