JP2000071514A - 発光素子の制御装置 - Google Patents

発光素子の制御装置

Info

Publication number
JP2000071514A
JP2000071514A JP24521498A JP24521498A JP2000071514A JP 2000071514 A JP2000071514 A JP 2000071514A JP 24521498 A JP24521498 A JP 24521498A JP 24521498 A JP24521498 A JP 24521498A JP 2000071514 A JP2000071514 A JP 2000071514A
Authority
JP
Japan
Prior art keywords
signal
light emitting
circuit
control
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24521498A
Other languages
English (en)
Inventor
Hisaki Nakayama
寿樹 仲山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP24521498A priority Critical patent/JP2000071514A/ja
Publication of JP2000071514A publication Critical patent/JP2000071514A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Laser Beam Printer (AREA)
  • Mechanical Optical Scanning Systems (AREA)

Abstract

(57)【要約】 【課題】 複数の発光素子を制御する制御回路へ制御信
号を入力するにあたり、これら制御信号を入力するため
の信号線の本数を少なくすることを目的とする。 【解決手段】 画像形成装置に用いられる発光素子の制
御回路1において、複数の発光素子を制御するための制
御信号を、該制御信号の種類より少ない本数の信号線を
介してコード信号として入力し、デコード回路9が入力
された前記コード信号をデコードして制御信号を生成す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子写真プロセス
を用いた画像形成装置等で用いられる半導体レーザーア
レイのような複数の発光素子の制御装置に関するもので
ある。
【0002】
【従来の技術】まず図15を用いてレーザービームプリ
ンターの制御系の一般的な構成の説明をする。
【0003】半導体レーザー301より前方に出射され
たレーザービームは、コリメータレンズ302によりコ
リメートされて、回転多面鏡からなる偏向器303で偏
向され、fθレンズ304により感光体ドラム305上
に結像される。感光体ドラム305は、その表面がさき
に帯電器で一様に帯電されており、結像スポットが回転
多面鏡303の回転で感光体305の軸方向に反復して
走査されるのにあわせて感光体ドラム305が回転する
ことにより、感光体ドラム305上の画像形成領域前面
が走査される。光検出器306は、レーザービームの走
査路上で且つ画像形成領域外の一点に設けられ、回転多
面鏡303で偏向されたレーザービームを1走査毎に検
出してBD信号を発生する。画像形成装置のコントロー
ラ307は画像信号を半導体レーザー制御回路308に
印加するが、そのタイミングを光検出器306からのB
D信号に基づいて制御する。半導体レーザー制御回路3
08は信号処理回路307からの画像信号により半導体
レーザー301をオンオフ変調して感光体ドラム303
上に静電潜像を形成させ、この静電潜像は現像器で現像
されて転写器で紙等に転写される。また半導体レーザー
アレイ301から後方に出射されるレーザービームは光
検出器309に入射してその光強度が検出され、制御回
路310が光検出器309の出力信号に応じて半導体レ
ーザー制御回路308を制御して半導体レーザーアレイ
301の出力光量を目標値に調整し、具体的には後述す
るように半導体レーザーアレイ301の各発光素子の駆
動電流をそれぞれ外部信号により各発光素子の出力光量
が一定になるように調整して保持する。
【0004】図16に従来の発光素子の制御回路の構成
の一例を示す。この回路はバイポーラトランジスタの差
動回路のスイッチングにより発光素子をオン、オフする
方式である。図16を用いて従来の発光素子制御回路の
動作を説明する。
【0005】同図において、331、332は差動接続
されたnpnトランジスタ、333は331、332の
共通エミッタへコレクタが接続されたnpnトランジス
タで、電流制御信号324の電圧によって電流値をコン
トロールされる電流源325の出力電圧326がベース
に印加され、定電流動作をする。npnトランジスタ3
31、332のコレクタにはアノード端子が電源電圧に
接続されたレーザーダイオード327のカソード端子
と、もう一方の端子が電源電圧に接続された抵抗328
とがそれぞれ接続される。
【0006】インバータ334と335はそれそれ逆相
の信号でトランジスタ331と332のベースを駆動
し、インバータ334の出力がハイのとき定電流動作す
るnpnトランジスタ333に流れる電流は、npnト
ランジスタ331に流れ、レーザーダイオードは発光す
る。逆に、インバーター334の出力がローで、インバ
ータ335の出力がハイのとき、npnトランジスタ3
32がオンし、npnトランジスタ333に流れる電流
は、npnトランジスタ332と抵抗328に流れ、レ
ーザーダイオードは消灯する。
【0007】制御回路の入力信号321〜323は、C
PUや電子写真プロセスを用いた画像形成装置のコント
ローラ(図示せず)から送られてくる、発光素子の制御
回路の種々の制御信号であり、321は画像信号で生成
しようとする画像のデータである。322は画像信号に
よらず、レーザーダイオードを発光させる強制発光信号
であり、光量を目標値に調整する制御の際や、起動時の
動作チェックの際や、画像形成時の水平同期信号を発生
する場合等、レーザーダイオードを強制的に発光させる
ために用いられる。123は画像信号の入力許可信号で
あり、印字用紙の無い領域での発光を禁止する際などに
使われる。
【0008】制発光信号322がローのとき、画像信号
321、画像入力許可信号323のハイ・ローによらず
AND回路336の出力はローとなるため、インバータ
334の出力はハイとなり、インバータ335の出力は
ローとなるため、レーザーダイオード327は強制的に
発光する。
【0009】一方、322がハイのとき、レーザーダイ
オードの発光状況は画像信号321とマスク信号323
のハイ・ローによる。マスク信号323がハイのとき画
像信号321によらず、OR回路337の出力はハイと
なる。322はハイであるから、AND回路336の出
力はハイとなり、インバータ334、335の出力はそ
れぞれロー、ハイとなり、レーザーダイオードには電流
が流れず消灯する。逆に画像信号入力許可信号323が
ローの時、画像信号がハイであればOR回路の出力33
7はハイ、AND回路336の出力もハイとなり、レー
ザーダイオードは消灯する。ローであれば、OR回路の
出力337はロー、AND回路336の出力もローとな
りレーザーダイオードは発光する。
【0010】以上示したように本回路は画像信号、強制
発光信号、画像信号入力許可信号によって発光素子であ
るレーザーダイオードの発光を制御している。
【0011】
【発明が解決しようとする課題】今日LBPの様な電子
写真プロセスを用いた画像形成装置を用いるようなプリ
ントシステムでは、画像や写真の出力の要求が高まり、
さらなる高速化、高精細化が求められ、レーザーダイオ
ードのスイッチングスピードとして、数10MHzか
ら、数100MHzのスピードが要求されてきている。
また、コストダウンの要求も強い。
【0012】このような要求に対して、回転多面鏡の回
転数を上げることによる高速化は、メカ的に限界に近づ
いてきている。そこで、複数のレーザーダイオードを発
光させることによって複数行の静電画像を同時に形成す
ることにより回転多面鏡の回転数を上げずに画像形成の
高速化を図ることが考えられている。この場合、コスト
の点、信頼性の点から1つの集積化された制御回路によ
って発光素子の駆動が行われることが望ましいが、従来
例で説明した発光素子の制御回路を対応する発光素子の
数だけ、複数ブロック集積化した場合、制御端子の数が
増えてしまい、チップサイズの増大を招き、またワイヤ
ーボンディングの数や、実装基板上の配線が増える為信
頼性上不利になるという欠点があった。これは、より複
雑な制御を行おうとして、制御信号が増大した場合等は
特に顕著になる。特に、近年の半導体プロセスの微細化
により、回路を構成する素子が急激に小さくなっている
のに対して、I/Oパッドの大きさはそれほど小さくな
っていないので、パッド数の増大は発光素子の制御回路
の様に集積される素子の数が比較的少ない(数100〜
数1000素子)回路の場合、I/Oパッドの数がチッ
プサイズを決めてしまいコスト的により不利となる欠点
があった。
【0013】本発明は係る課題を鑑みてなされたもの
で、複数の発光素子を制御する制御回路へ制御信号を入
力するにあたり、これら制御信号を入力するための信号
線の本数を少なくすることを目的とする。
【0014】
【課題を解決するための手段】本発明の発光素子の制御
装置は、画像形成装置に用いられる発光素子の制御装置
であって、複数の発光素子を制御するための制御信号
を、該制御信号の種類より少ない本数の信号線を介して
コード信号として入力する入力手段と、入力された前記
コード信号をデコードして制御信号を生成するデコード
手段を有し、前記デコード手段により生成された制御信
号に応じて前記複数の発光素子を制御することを特徴と
する。
【0015】また、本発明の発光素子の制御装置は、画
像形成装置に用いられる発光素子の制御装置であって、
複数の発光素子を制御するための制御信号を、該制御信
号の種類より少ない本数の信号線を介して時分割して受
信する受信手段と、前記時分割して受信された前記制御
信号を保持する保持手段と、該保持手段に保持された前
記制御信号に応じて前記複数の発光素子を制御すること
を特徴とする。
【0016】
【発明の実施の形態】(第1の実施例)図1に本発明の
第1の実施例を示す。ここでは、4つの発光素子を制御
する制御回路の例を示した。図2には、図1中のデコー
ド回路9の具体的な回路例を示す。図3には図2のデコ
ード回路の入力と出力と制御回路の状態の関係を示す。
図4には図1中の電流源の具体的な回路図を示す。ここ
で図1から4を用いて本実施例を説明する。
【0017】図1の構成をまず説明する。図1において
2a〜2dはそれぞれ発光素子、具体的にはレーザーダ
イオードであり、2a〜2dによりレーザーダイオード
アレイを構成するものであり、各発光素子のアノードは
電源Vccに、カソードは下記の制御回路の駆動部の出
力に接続される。1は発光素子2a〜2dを制御するた
めの制御回路である。3a〜3dはそれぞれ発光素子2
a〜2dの各々に対応して設けられ、集積回路の外に接
続される抵抗であり、各抵抗の一方の端子は電源Vcc
に、他方の端子は制御回路の駆動部の出力に接続され
る。発光素子がオフの時、その発光素子に対応する抵抗
に駆動部からの駆動電流を流すことにより駆動部の消費
電力を低減している。
【0018】4a〜4dは画像形成装置のコントローラ
(図示せず)から供給される各発光素子に対応した画像
信号の受信端子であり、OR回路16a〜16dの入力
に接続される。画像信号としてはレーザービームプリン
ターの場合、印字画像の黒くなる部分でレーザーを発光
させるような論理(この例ではロウレベル)の信号が入
力される。5a〜5dは各発光素子に対応した光量の制
御信号の受信端子であり後述の電流源に接続される。
6、7、8は、画像形成コントローラから信号線を介し
て送られる、コード化された制御信号の受信端子であ
り、入力手段に相当する。9はコード化された制御信号
6、7、8を入力とし、この信号をデコードするデコー
ド回路であり、その出力は16a〜16d、17a〜1
7dといった制御回路内1の各論理回路に入力され、そ
れら出力に応じて制御回路1の制御が行われる。本実施
例では出力42〜45がAND回路17a〜17dの入
力に接続され、後述するように発光素子を強制的に発光
させる信号として機能する。出力41はOR回路16a
〜16dの入力に接続され、該OR回路のもう一方の入
力に接続される画像信号4a〜4dの入力を許可または
不許可とするための信号として機能する。なお、OR回
路16a〜16dの出力はAND回路17a〜17dの
一方の入力に接続される。
【0019】10a〜10dはそれぞれ対応する光量制
御信号5a〜5dの電圧に依存した発光素子の駆動電流
のもとを発生させる電流源で、出力が後述の定電流動作
するnpnトランジスタ13a〜13dのベースに接続
される。11aと12a〜11dと12dはそれぞれエ
ミッタが共通接続され差動対を形成するnpnトランジ
スタで、11a〜11dのコレクタが発光素子2c〜2
dのカソードに、12a〜12dのコレクタは抵抗3a
〜3dに接続され、発光素子の駆動電流のスイッチング
を行うことにより画像信号に応じて各発光素子が発光す
る。13a〜13dはnpnトランジスタで、電流源1
0a〜10dの出力がベースに入力され、コレクタが1
1aと12a〜11dと12dの差動対の共通エミッタ
に接続されることにより、定電流源として動作する。
【0020】AND回路17a〜17dの出力がインバ
ータ14a〜14dに入力され、14a〜14dの出力
はそれぞれインバータ15a〜15dの入力と、npn
トランジスタ11a〜11dのベースに接続される。イ
ンバータ15a〜15dの出力はそれぞれnpnトラン
ジスタ12a〜12dのベースに接続される。このた
め、4組の差動対はそれぞれインバータ14a〜14
d、15a〜15dにより逆相で駆動される。なお、回
路ブロック18a〜18dは1チャンネル分の発光素子
の電流のスイッチング部である。
【0021】全体の動作の説明の前に、図2を用いてデ
コード回路9の詳細を説明する。入力はコード化された
制御信号6、7、8である。6、7、8はそれぞれイン
バータ24、25、26の入力に接続される。インバー
タ24、25、26の出力はそれぞれインバータ27、
28、29の入力に接続される。NAND回路31の入
力にはインバータ27、28、29の出力が入力され
る。NAND回路32の入力にはインバータ24、2
8、29の出力が入力される。NAND回路33の入力
にはインバータ27、25、29の出力が入力される。
NAND回路34の入力にはインバータ24、25、2
9の出力が入力される。NAND回路35の入力にはイ
ンバータ27、28、26の出力が入力される。NAN
D回路36の入力にはインバータ24、28、26の出
力が入力される。NAND回路37の入力にはインバー
タ27、25、26の出力が入力される。NAND回路
38の入力にはインバータ24、25、26の出力が入
力される。
【0022】従って、入力6、7、8のハイ、ロウの組
み合わせによって8つのNAND回路31〜38の出力
41〜48うち一つの出力のみがロウとなる。ロウとな
る出力と入力6、7、8の組み合わせを図3にまとめ
た。2つの例をあげると、例えば6、7、8が全てハイ
の時、NAND31の出力41のみロウとなる。6がロ
ウ、7、8がハイの時、NAND32の出力42のみが
ロウとなる。以上の様にしてコード化された信号6、
7、8はデコードされる。この8つの出力を制御回路の
状態として割り当てることにより、発光素子の制御を行
うことができる。
【0023】なお、一端をGNDに接続された抵抗2
1、22、23がそれぞれ入力6、7、8に接続されて
いる。これは、制御信号を生成する、画像形成装置のコ
ントローラ(図示せず)と本制御回路間の実装基板内や
ボンディングワイヤー等の配線が何らかのトラブルで断
線した場合、発光素子が発光して過電流が流れるなどの
不具合を防ぐため、発光素子が発光しないような論理と
なるように、プルダウンまたは、プルアップして入力を
固定している。
【0024】次に図4を用いて電流源の詳細を説明す
る。なお、電流源10a、10b、10c、10dはい
ずれも同様に構成されるため、電流源5aを例にあげて
説明する。51aはオペアンプであり、非反転入力端子
に光量制御信号5aが接続される。この電圧をV1とす
る。51aの出力はnpnトランジスタ52aのベース
に接続される。52aのエミッタは一端がGNDに接続
された抵抗53a(抵抗値R1)のもう一端と51aの
反転入力端子に接続される。52aのコレクタは、エミ
ッタを電源Vccに接続されたpnpトランジスタ54
a、55aからなるカレントミラーの54aのCBショ
ートに接続される。55aのコレクタはエミッタがGN
Dに接続されたnpnトランジスタ56aのCBショー
トに接続される。
【0025】オペアンプの2つの入力は仮想接地される
ため抵抗53aのGNDと反対側の端子の電圧は、オペ
アンプ51aの非反転入力と同じ電圧V1となる。従っ
て抵抗53aにはV1/R1なる電流が流れ、npn5
2aとpnp54a、55aのベース電流が十分小さい
とすると、52のコレクタさらにはpnp54a及びp
np55aのコレクタにはV1/R1の電流が流れる。
従ってnpn56aのCBショートには、電流V1/R
1に対応した電圧が発生する。この電圧をエミッタがG
NDに接続された他のnpnトランジスタのベースに供
給すれば、トランジスタサイズの比で決まる電流が該ト
ランジスタに流れる事となる。該トランジスタが発光素
子の差動構成のスイッチングトランジスタに電流を供給
するトランジスタの場合、入力電圧5aに応じた電流が
発光素子に流れ、発光素子の発光時の光量はこの電流源
回路の電流に依存してきまることとなる。
【0026】以上の回路構成を踏まえた上で、次に図1
の発光素子の制御回路の動作を説明する。図1中には4
チャンネル分の発光素子の駆動部が含まれており、それ
ぞれ等価なため、図中でaの添字で示される一番左のブ
ロックの動作を例にとって説明する。
【0027】まず、光量制御信号5aの電圧によって電
流源10aを介して前述のように定電流源として動作す
るnpnトランジスタ13aに流れる電流がきまる。こ
の電流は差動対を形成するスイッチングトランジスタ1
1aまたは12aを介してレーザーダイオード2aない
しは抵抗3aに流れる。いずれに流れるかはインバータ
ー14a、15aのハイ・ロウ、即ちAND17aの出
力による。
【0028】次にAND17aの出力がどのように決ま
るかを説明する。
【0029】(1)図3に示したように、コード化され
た制御信号6、7、8がロウ、ハイ、ハイの時、デコー
ド回路の出力42がロウとなり、42の入力するAND
回路17aの出力はもう一方の入力に依らずロウとな
る。従ってインバータ14aの出力はハイ、15aの出
力はロウとなりnpnトランジスタ11aがオンしレー
ザーダイオード2aは発光する。このように制御信号
6、7、8がロウ、ハイ、ハイの状態は画像信号のハイ
・ロウに依らずレーザーダイオード2aが発光するレー
ザーダイオード2aの強制発光状態である。
【0030】(2)コード化された制御信号6、7、8
がそれぞれハイ、ハイ、ハイの時、デコード回路の出力
42はハイ、出力41がロウとなり、41の入力する2
入力OR回路16aの出力はもう一方の入力4a即ち、
レーザーダイオード2aに対応した画像信号のハイ・ロ
ウによって決まる。画像信号4aがハイの時OR回路1
6aの出力はハイとなり、AND回路17aの出力はハ
イとなるためレーザーダイオード2aは消灯する。逆に
画像信号4aがロウの時、OR回路16aの出力はロウ
となり、AND回路17aの出力はロウとなるためレー
ザーダイオード2aは発光する。このように、制御信号
6、7、8がそれぞれハイ、ハイ、ハイの状態は画像信
号の入力の許可状態である。なお、デコード回路の出力
41は各レーザーダイオードに対応するOR回路16a
〜16d全てに入力しているので、この状態は全レーザ
ーに対して画像信号の入力の許可状態となっている。
【0031】(3)上記(1)以外の状態ではデコード
回路の出力42はハイで、強制発光はしない。さらに
(2)以外の状態ではデコード回路の出力41がハイの
為、画像信号に依らずOR回路の出力はハイに固定され
画像信号はマスクされる。
【0032】ここまで添え字aで示される1チャンネル
分の駆動部について説明したが他の3チャンネルに付い
ても同様の制御が行える。即ち、コード化された制御信
号6、7、8がそれぞれハイ、ロウ、ハイの時レーザー
ダイオード2の強制発光状態であり、それぞれ、ロウ、
ハイの時レーザーダイオード3の強制発光状態であり、
それぞれハイ、ハイ、ロウの時レーザーダイオード4の
強制発光状態であり、それぞれハイ、ハイ、ハイの時全
レーザーダイオードの画像信号入力許可状態である。な
お、6、7、8がロウ、ロウ、ロウの状態は他のいずれ
の状態でもない(当然発光もしない)スタンバイ状態に
対応させるものとする。
【0033】図5に、本実施例における制御回路を適用
したレーザービームプリンターの動作のタイミングチャ
ートを示す。構成は図15における301が複数のレー
ザーダイオードで構成されること、308が複数のチャ
ンネルのドライバーで構成されること、310の光量の
制御回路が複数のレーザーに対応していることを除け
ば、従来例で説明したレーザービームプリンターの制御
系とほぼ同様である。
【0034】状態1は、コード化された制御信号6、
7、8がいずれもロウであり、発光禁止となってデータ
の入力待ちの状態である。
【0035】状態2では、7、8がハイとなり、デコー
ド回路の出力42がハイとなりレーザーダイオード2a
が強制発光状態となる。この時、従来例で説明したよう
に光検出器(図示せず)がレーザーの光量をモニター
し、所望の光量になるように光量制御回路(図示せず)
が光量制御信号5aを調整する。
【0036】状態3〜5では、状態2と同様にレーザー
ダイオード2b〜2dがそれぞれ強制発光状態となり、
各レーザーダイオードの光量が所望の値となるよう光量
制御信号5b〜5dが調整される。
【0037】状態6では、発光禁止状態となりレーザー
光が感光ドラム上の画像形成領域に近付くのを待つ。
【0038】状態7では、6がロウ、7、8がハイとな
り再度レーザーダイオード2aが強制発光状態となる。
ここでスキャンされたレーザー光が光検出器(図示せ
ず)の位置に到達すると、検出信号が発生しレーザー光
の位置が検出され、用紙の印字領域に対応したドラムの
所望の位置にレーザー光があたるよう、画像信号の入力
許可のタイミングが決定される。
【0039】状態8〜10では、同様にレーザーダイオ
ード2b〜2dが強制発光し、ビームディテクタの出力
により、各レーザー光の位置が検出される。
【0040】状態11では、6、7、8は全てロウとな
りレーザー光がドラム上の画像形成領域の端に達するま
で発光を禁止する。
【0041】状態12では、6、7、8が全てハイとな
り、デコード回路の出力41がロウとなり、画像信号の
入力が許可され、各レーザーの画像信号によって、対応
するレーザーダイオードの発光が制御される。
【0042】状態13では、各レーザー光が1行分の印
字を終わると、再度6、7、8の制御信号が全てロウと
なり発光禁止状態となり、次の行の状態7に戻る。この
繰り返しで1ページの画像が出力される。
【0043】以上説明したように、コード化された発光
素子の制御信号を制御回路に入力し、制御回路内にデコ
ード回路を設け、デコード回路の出力の基づいてレーザ
ービームプリンターの発光素子を制御することができ
る。これを従来の制御信号を直接入力する場合と比較す
ると、4つのレーザーダイオードそれぞれの強制発光信
号と共通の画像信号入力許可信号の5本の制御信号が必
要となるところ、本発明を用いることにより、制御信号
の種類より少ない本数である3本の制御信号線で済み、
制御回路のI/Oパッドの数が抑えられることにより、
チップサイズが低減されチップコスト、パッケージコス
ト、コネクタ、ケーブルのコストダウンが可能となる。
さらにこれらの削減により信頼性も向上する。
【0044】なお、この例ではデコード回路の出力46
と47の出力が使われてないが、これらの信号は例えば
省電力状態を作るといったシステム側の要求によって、
その他の制御信号として用いることができる。
【0045】省電力状態をつくる具体的な例を図6に示
す。図6は図4に示した電流源回路(10a〜10dに
相当)を変更したもので、図4と同一個所には同一の番
号を付け説明を省略する。図4との違いはPMOS57
aをpnpトランジスタ54aのCBショートとVcc
の間に設け、ゲートにデコード回路9の出力46aを接
続したことにある。46aがハイのときPMOS57a
はオフするので、本回路は前述の様に電流源として動作
し、常時V1/R1に対応した電流が差動接続されたn
pnトランジスタ11a、12aを介して、レーザーダ
イオード2aまたは抵抗3aに流れており電力消費が大
きい。そこで、46aがロウ即ち、コード化された制御
信号6、7、8がそれぞれロウ、ハイ、ロウの時、PM
OS57aがオンとなり、pnpトランジスタ54aの
ベース電位がほぼVccとなるためpnpトランジスタ
54a、55aさらにはnpnトランジスタ56a、1
3aがオフするように構成する。これによりnpnトラ
ンジスタ11aと12aからなる差動回路には電流が流
れず。消費電流を低減でき、省電力状態を実現できる。
【0046】また、デコード回路は図2の場合、図5に
おける状態の変化の瞬間、論理ゲートのディレイ時間の
差により2つの状態がオーバーラップする可能性があ
る。すなわち光量が制御されてない状態で、複数のレー
ザーが発光した場合、過大な電流が流れ信頼性上問題を
起こす可能性があるが、まずこの現象を図7を用いて詳
しく説明する。図7は図5の状態3から4への変化を拡
大したものである。この時、コード化された信号6がハ
イからロウに変化する。理解を簡単にする為インバータ
ー24、27のディレイだけ考慮しAND回路33、3
4のディレイは0とした。インバータ24の出力はディ
レイの分遅れてロウからハイに変化する。さらに、イン
バータ27の出力はさらに27のディレイ分遅れてハイ
からロウに変化する。従って、インバータ24の出力が
入力しているNAND回路44の出力の方が,インバー
タ27の出力が入力しているNAND回路43より先に
変化する。従ってデコード回路の出力43と44が同時
にロウとなる時間t1が存在する。この時レーザーダイ
オード2bと2cが共に強制発光状態となり、場合によ
っては問題となる可能性がある。
【0047】そこで、図8に、デコード回路の変化の瞬
間、発光禁止期間を設けることで、上述の問題の起こら
ないようにしたデコード回路の例を示す。図8では、図
2から出力41〜45に関する部分を抜き出して、同一
部分には同一の番号を付け説明を省略する。図2との違
いはインバータ61〜65によりNAND回路31〜3
5の出力41〜45の反転信号を作った点と、OR回路
66〜70によって、各NAND回路の出力自身とその
他のNANDの出力の反転信号のORを取るようにし、
OR回路の出力71〜75を制御回路内で用いる制御信
号とした点である。制御回路の制御信号41のかわりに
信号71を、信号42のかわりに信号72(以下同じ)
を用いる。
【0048】上記の状態3から状態4に変化する場合を
例に動作を考えると図9に示すように、NAND回路の
出力43と44のロウレベルが重なっても、43の反転
信号78がロウとなるまで、OR回路68の出力73は
ロウにならない。この様に変化しようとする状態の他の
全ての状態がオフとならない限り次の状態に移らないた
め、本回路構成によって状態のオーバーラップを防ぐこ
とが出来る。なお、図8では全ての状態の間でORをと
っているが、制御の都合により、オーバーラップが起こ
る状態の変化が限られる場合、全ての状態のORをとる
必要は無い。
【0049】なお、ここではレーザービームプリンター
に使われるレーザーダイオードの制御回路について述べ
たが、レーザーダイオードに限定されず、複数の制御信
号が必要な発光素子の制御回路ならば、本実施例と同様
にして制御信号線の本数の低減が可能である。
【0050】また、制御信号の全てをコード化して入力
する必要はなく、コード化した分の制御信号線の本数の
低減が実現できる為、一部をコード化せずに直接入力
し、他をコード化して入力しても同様の効果が得られ
る。
【0051】(第2の実施例)図10に第2の実施例を
示す。本実施例では、画像形成装置のコントローラ(図
示せず)と発光素子の制御回路内に設けられた通信回路
が信号線を介して通信を行うことにより、複数の発光素
子の制御信号を入力する。すなわち、制御信号を信号線
を介して時分割して時系列的に通信回路に入力を行うも
のである。さらに保持回路を設けて通信回路の出力を保
持し、通信中の状態の変化の影響を発光素子が直接受け
ることないように、保持回路の出力に基づいて制御回路
が発光素子の制御を行うようにしている。図11と図1
2には通信回路と保持回路の具体的な例と通信の際のタ
イミングチャートを示す。図13には本実施例の動作の
タイミングチャートを示す。図10〜図13を用いて本
実施例を説明する。
【0052】図11を先に説明する。本例では9bit
の通信を行う例を示す。101及び102は、不図示の
画像形成コントローラから信号線を介して送信される信
号を受信する受信端子である。114〜122はDFF
(Dフリップフロップ)であり、これらによりシフトレ
ジスタを形成する。DFF114〜122はCKがロウ
からハイに変化したときのD入力を取り込みQ出力に出
力する。Rはリセット端子でありR入力がロウのとき出
力Qにハイを出力する。101が入力端子で抵抗151
でプルアップされ、実装の際の配線が切れた場合ハイに
固定されるようになっている。102はクロック端子で
抵抗152によりGNDにプルダウンされ、実装の際の
配線が切れた場合にロウに固定されるようになってい
る。ここで、104の点線で囲まれた部分が通信回路を
形成する。
【0053】一方、105の点線で囲まれた部分が保持
回路である。保持回路105内において、123〜13
1はDFFであり、CKがロウからハイに変化した時の
D入力を取り込みQ出力に出力する。Rはリセット端子
でありR入力がロウのとき出力Qにハイを出力する。1
03は保持信号の入力端子で、DFF123〜131の
CK端子に接続される。端子103は実装の際の配線が
切れた場合ロウに固定されるようになっている。
【0054】132はパワーオンリセット回路で、電源
投入時にDFFのリセット信号を発生する。この例では
電源投入時ロウを出力した後、ハイレベルを保持するよ
う動作する。出力133はDFFのリセット端子に接続
され、ロウの時DFFがリセットされる。
【0055】通信回路104中のDFF114〜122
のそれぞれのQ出力は、保持回路のDFF123〜13
1のD入力に接続される。保持信号103がハイとなる
とDFF114〜122のQ出力が、DFF123〜1
31に転送され保持される。保持回路のDFF123〜
131のQ出力141〜149が制御回路の制御信号と
なる。
【0056】図12は、通信回路と保持回路の動作のタ
イミンチャートである。電源投入時、パワーオンリセッ
ト回路132の出力133がロウとなりDFFをリセッ
トする。通信の際は入力101からデータD1〜D9が
順次入力する。入力102には通信クロックが入力しロ
ウからハイに変化するタイミングでデータを取り込み、
順次の次のDFFにシフトしていく。9ビットの通信が
終了すると、保持信号103が入力され通信回路の出力
が保持回路に保持され制御回路の状態が確定する。
【0057】次に、図10を用いて第2の実施例を説明
する。本実施例では簡単の為、2つの発光素子を制御す
る制御回路を示した。図1と同じ部分には同一の番号を
つけ説明を省略する。発光素子の数以外の図1との違い
は、上記デコード回路のかわりに、通信回路104と保
持回路105、それらのリセット手段を設けた点、光量
制御信号の入力端子の代わりにDAコンバータ106、
107(ここでは簡単のため3ビットにDAコンバー
タ)を設けた点等である。18a、18bはそれぞれ図
1に示した1チャンネル分のスイッチング回路で、入力
108、109がそれぞれロウの時、レーザーダイオー
ド2a、2bが発光し、ハイの時消灯する。
【0058】次に、その動作を説明する。まず、前述の
通信回路104と保持回路105の動作により、通信さ
れたデータD1〜D9が保持回路に保持され、出力14
1〜149となる。このうちデータD1〜D3に対応す
る保持回路の出力141〜143がDAコンバータ10
6に入力し、D4〜D6に対応する保持回路の出力14
4〜146がDAコンバータ107に入力する。この3
ビットのデータに基づきDAコンバータはDA変換した
電圧を電流源回路10a、10bに入力し、発光素子の
駆動電流の制御を行う。
【0059】また、データD7、D8に対応する保持回
路の出力147、148はそれぞれAND回路17a、
17bに入力し、実施例1で説明した様に、ロウの時A
ND回路17a、17bの出力はロウとなり、レーザー
ダイオード2aと2bを画像信号によらず強制的に発光
させる強制発光信号となる。データD9に相当する保持
回路の出力149は、OR回路16aと16bに入力
し、D9がロウの時、画像信号の入力を可能とするため
の画像信号入力許可信号となる。
【0060】図13に本実施例を適用したレーザービー
ムプリンターの動作のタイミングチャートを示す。
【0061】状態1は、電源が投入されリセットがかか
った状態である。ここで次の状態を表すデータの通信を
行う。
【0062】状態2では、D7〜D9として全てハイの
データが通信され、103のラッチ信号で保持された状
態なので、発光禁止となってデータの入力待ちの状態で
ある。ここで次の状態を表すデータの通信が行なわれ
る。
【0063】状態3では、D7がロウのデータが通信さ
れ、103のラッチ信号で保持された状態なので、レー
ザーダイオード2aの強制発光状態となる。この時従来
例で説明したように光検出器(図示せず)がレーザーの
光量をモニターし、所望の光量になるように次の通信で
DAコンバータ106の入力データに対応したD1〜D
3が通信される。または、D1〜D3を変えて状態3を
繰り返して適当な光量に対応したデータを見つけても良
い。
【0064】状態4では、D8がロウのデータが通信さ
れ、103のラッチ信号で保持された状態なので、レー
ザーダイオード2bの強制発光状態となる。この時従来
例で説明したように光検出器(図示せず)がレーザーの
光量をモニターし、所望の光量になるように次の通信で
DAコンバータ107の入力データに対応したD4〜D
6が通信される。(または、D4〜D6を変えて状態3
を繰り返して適当な光量に対応したデータを見つけても
良い)
【0065】状態5では、D7〜D9として全てハイの
データが通信され、103のラッチ信号で保持された状
態なので、発光禁止状態となりレーザー光がドラムに近
付くのを待つ。
【0066】状態6では、D7がロウのデータが通信さ
れ、103のラッチ信号で保持された状態なので、再度
レーザーダイオード2aの強制発光状態となる。ここで
走査されるレーザー光が光検出器(図示せず)の位置に
到達すると、検出信号が発生しレーザー光の位置が検出
され、用紙の印字領域に対応したドラムの所望の位置に
レーザー光があたるよう、画像信号の入力許可のタイミ
ングが決定される。
【0067】状態7ではD8がロウのデータが通信さ
れ、103のラッチ信号で保持された状態なので、再度
レーザーダイオード2bの強制発光状態となる。ここで
走査されたレーザー光が光検出器(図示せず)の位置に
到達すると、BD信号が発生し、レーザー光の位置が検
出され、用紙の印字領域に対応したドラムの所望の位置
にレーザー光があたるよう、画像信号の入力許可のタイ
ミングが決定される。
【0068】状態8ではD7〜D9として全てハイのデ
ータが通信され、103のラッチ信号で保持された状態
なので、発光禁止状態となっておりレーザー光がドラム
の印字位置に達するまで発光を禁止する。
【0069】状態9ではD9がロウのデータが通信さ
れ、103のラッチ信号で保持された状態なので、画像
信号4a、4bの入力が許可され、各レーザーの画像信
号4a、4bによって、対応するレーザーダイオードの
発光のオン・オフが制御される。
【0070】各レーザー光が1行分の印字を終わると状
態10となり、D7〜D9として全てハイのデータが通
信され、103のラッチ信号で保持された状態なので、
発光禁止状態となり、次の行の状態6に戻る。この繰り
返しで1ページの画像が出力される。
【0071】なお、D1〜D6の光量制御信号は、過大
な光量で発光しないよう強制発光の前の状態1ないしは
2における通信で弱い発光の状態にしておく方が望まし
い。また、状態3、4で適正値がわかった場合、それ以
降の通信の際は同一データが送信される。以上のように
して本実施例を用いてレーザービームプリンターの複数
の発光素子の制御が出来る。
【0072】従来例の制御回路の制御信号の入力方法を
取った場合、2つのレーザーダイオードの制御を行うた
めには、例えば強制発光信号用として2本、画像信号の
許可信号用として1本、光量制御信号用として2本の合
計5本分のの制御信号とI/Oパッドが制御回路に必要
となるが、本実施例においては、制御信号の種類より少
ない数である3本ですむこととなる。さらに、駆動する
発光素子の数が増えても通信するデータのビット数を増
やせば、制御信号線は3本のままで制御が可能であり発
光素子の数が増えれば増えるほどメリットが大きくな
る。さらに、光量制御の精度アップ(DAコンバータの
ビット数の増加)や実施例1で説明した省電力モード、
その他の制御機能のアップも、通信データのビット数を
増やすだけで、入力端子即ちI/Oパッドの数の増加な
しで、容易に実現できる。
【0073】なお、本実施例では制御回路の制御信号に
1対1に対応したデータすなわち制御信号の種類と同数
のビットからなるデータを通信回路へ入力したが、実施
例1と同様、制御信号をコード化することにより、制御
信号の種類より少ない数のビットからなるデータにコー
ド化された信号を受信し、制御回路内でデコードしても
良いことは言うまでもない。この場合、通信のビット数
が減るので通信が高速になるというメリットがある。
【0074】また、本実施例ではシリアル通信の例を示
したが、制御信号線の本数が従来例より増加しない範囲
で、すなわち制御信号の種類より少ない本数の信号線を
用いて、シフトレジスタを複数本用意しデータ入力を複
数ビットづつ行うといった、パラレル通信を行ってもよ
い。
【0075】以上説明したように、通信回路と保持回路
を設け複数の発光素子の制御回路の制御信号を入力する
ことによって少ないI/Oパッドの数で制御回路の制御
が可能となり、チップサイズが低減されチップコスト、
パッケージコスト、コネクタ、ケーブルのコストダウン
が可能となる。さらにこれらの削減により信頼性も向上
する。
【0076】なお、ここではレーザービームプリンター
に使われるレーザーダイオードの制御回路について述べ
たが、発光素子はレーザーダイオードに限定されず、複
数の制御信号が必要な発光素子の制御回路ならば、同様
にして信号線の低減が可能である。また、制御信号の全
てを通信回路を介して時分割入力する必要はなく、通信
する為の時間の遅れが問題になるような信号は直接入力
し、その他の制御信号を通信回路を介して入力するよう
構成しても、通信手段を介して時分割入力した分の制御
信号線の本数の低減が実現できるためメリットがある。
【0077】最後に本制御回路を集積化する際のデバイ
スについて述べる。本制御回路は発光素子の駆動電流の
スイッチング回路を構成する、npnトランジスタ、電
流源のカレントミラーを構成するpnpトランジスタ、
オペアンプを構成するトランジスタ以外の抵抗に容量、
AND回路やOR回路、DFFといった論理ゲートを構
成するCMOSトランジスタがあれば実現できる。従っ
て例えば図14に断面図を示すような一般的なBiCM
OSデバイスにより、本制御回路は集積化出来る。
【0078】図14において、201はp型半導体基板
である。202はp型の埋込み層である。203はn型
の埋め込み層である。204はn型のエピ層。205は
p型のウエルである。206はnpnトランジスタのベ
ース領域を形成する、濃度の薄いp型の拡散層。207
はPMOSのソース・ドレイン、抵抗、pnpトランジ
スタのエミッタ・コレクタ、pウエルやnpnのベース
に対するのコンタクト領域等を構成する濃いp型の拡散
層である。208はNMOSのソース・ドレイン、np
nトランジスタのエミッタ、エピに対するコンタクト領
域を構成する濃いn型の拡散層である。209は濃い酸
化膜の領域。210は薄いゲート酸化膜である。211
はn型の埋込み層に低抵抗でコンタクトを取る為の深い
n型の拡散層、212はMOSのゲートと容量の一方の
端子を形成するポリシリコンである。313は拡散層や
ポリシリコンにコンタクトをとるメタルである。214
は層間絶縁膜である。図14では1層目のメタルより上
の構造を省略しているが、多層配線と保護膜が積層され
る。
【0079】図14のうち、領域215がポリシリコン
ゲートのPMOSトランジスタ、領域216がポリシリ
コンゲートのNMOSトランジスタ、領域217がゲー
ト酸化膜を誘電体とする容量、領域218がnpnトラ
ンジスタ、領域219がラテラルpnpトランジスタ、
領域220がp型拡散層による抵抗を形成している。
【0080】
【発明の効果】以上説明したように、本発明請求項1に
よれば、複数の発光素子を制御するための制御信号を入
力するにあたり、これら制御信号の種類より少ない本数
の信号線を介してコード信号として入力し、これをデコ
ードすることにより制御信号を得るようにしたので、信
号線の本数を少なくすることができ、これによって、例
えば集積化された制御回路のI/Oパッドの数とチップ
サイズの増加を抑制しパッケージのピン数を減らすこと
ができるのでコストを下げることができるとともに、さ
らには、例えばワイヤーボンディングの数や実装基板上
の配線を減らすことができるので、実装のコストを下げ
られるとともに信頼性を向上させることができる。
【0081】また、本発明請求項2によれば、複数の発
光素子を制御するための制御信号を入力するにあたり、
これら制御信号の種類より少ない本数の信号線を介して
時分割入力し、これを保持して発光素子の制御を行うよ
うにしたので、信号線の本数を少なくすることができ、
これによって、例えば集積化された制御回路のI/Oパ
ッドの数とチップサイズの増加を抑制しパッケージのピ
ン数を減らすことができるのでコストを下げることがで
きるとともに、さらには、例えばワイヤーボンディング
の数や実装基板上の配線を減らすことができるので、実
装のコストを下げられるとともに信頼性を向上させるこ
とができる。
【0082】また、本発明請求項3によれば、複数の発
光素子の制御に必要な信号をコード化して制御回路に入
力することができるので、通信速度が向上する。
【0083】また、本発明請求項4によれば、コード信
号をデコードする際に、制御信号のオーバーラップによ
って不具合が発生することを防止できる。
【0084】また、本発明請求項5によれば、外部から
接続される制御信号線が切断されたことによる発光素子
の破壊や制御回路自身の破壊を防止できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す発光素子と制御回
路の回路図
【図2】デコード回路9の具体的な回路例
【図3】図2のデコード回路の入力と出力の関係をあら
わす図
【図4】電流源10a〜10dの具体的な回路例
【図5】本発明の第1の実施例の動作を説明するタイミ
ングチャート
【図6】省電力モードを実現する電流源10a〜10d
の具体的な回路例
【図7】図5のデコード回路の状態変化の際の状態のオ
ーバーラップの例を表すタイミングチャート
【図8】デコード回路の出力のオーバーラップを改善し
たデコード回路の例
【図9】図8のデコード回路の改善の効果を表すタイミ
ングチャート
【図10】本発明の第2の実施例を示す発光素子と制御
回路の回路図
【図11】通信回路と保持回路の詳細を表す図
【図12】通信回路と保持回路の動作を説明するタイミ
ングチャート
【図13】本発明の第2の実施例の動作を説明するタイ
ミングチャート
【図14】本発明の集積化を実現するBiCMOSデバ
イスの断面図
【図15】レーザービームプリンターの制御系を説明す
る回路図
【図16】従来の発光素子の制御回路
【符号の説明】
1、111 複数の発光素子の制御回路 2a〜2d 複数のレーザーダイオード 3a〜3d、21〜23、53、151〜153 抵抗 4a〜4d 各発光素子に対応した画像信号 5a〜5d 各発光素子に対抗した光量制御信号 6、7、8 コード化された制御回路の制御信号 9 デコード回路 10a〜10d 電流源 11a〜11d、12a〜12d、13a〜13d、5
2、56 npnトランジスタ 14a〜14d、15a〜15d、24〜29、61〜
65 インバータ 16a〜16d、66〜70 OR回路 17a〜17d AND回路 18a〜18d 1チャンネル分の発光素子の駆動部 21〜38 NAND回路 41〜49 NAND回路の出力(制御回路の制御信
号) 51 オペアンプ 54、55 pnpトランジスタ 57 PMOSトランジスタ 71〜75 OR回路の出力(制御回路の制御信号) 101 通信回路のデータ入力端子 102 通信回路のクロック入力端子 103 保持回路のタイミング信号入力端子 104 通信回路 105 保持回路 106、107 DAコンバータ 132 パワーオンリセット 133 パワーオンリセット回路の出力 114〜131 DFF 141〜149 保持回路の出力(制御回路の制御信
号) 201 p型半導体基板 202 p型埋込み層 203 n型の埋め込み層 204 n型のエピ層 205 p型のウエル 206 濃度の薄いp型の拡散層 207 濃いp型の拡散層 208 濃いn型の拡散層 209 濃い酸化膜の領域 210 薄いゲート酸化膜 211 深いn型の拡散層 212 ポリシリコン 313 メタル 214 層間絶縁膜 215 PMOSトランジスタ 216 NMOSトランジスタ 217 容量 218 npnトランジスタ 219 ラテラルpnpトランジスタ 220 p型拡散層による抵抗 301、327 レーザーダイオード 302 コリメータレンズ 303 偏向器 304 fΘレンズ 305 感光体 306、309 光検出器 307 画像信号で画像形成装置のコントローラ 308 レーザーダイオード制御回路 310 光量制御回路 321 画像信号 322 強制発光信号 323 画像信号のマスク信号 324 光量制御信号 325 電流源 326 電流源回路の出力電圧 328 抵抗 331、332、333 npnトランジスタ 334、335 インバータ 336 AND回路 337 OR回路

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 画像形成装置に用いられる発光素子の制
    御装置であって、 複数の発光素子を制御するための制御信号を、該制御信
    号の種類より少ない本数の信号線を介してコード信号と
    して入力する入力手段と、 入力された前記コード信号をデコードして制御信号を生
    成するデコード手段を有し、 前記デコード手段により生成された制御信号に応じて前
    記複数の発光素子を制御することを特徴とする発光素子
    の制御装置。
  2. 【請求項2】 画像形成装置に用いられる発光素子の制
    御装置であって、 複数の発光素子を制御するための制御信号を、該制御信
    号の種類より少ない本数の信号線を介して時分割して受
    信する受信手段と、 前記時分割して受信された前記制御信号を保持する保持
    手段と、 該保持手段に保持された前記制御信号に応じて前記複数
    の発光素子を制御することを特徴とする発光素子の制御
    装置。
  3. 【請求項3】 前記受信手段は、前記制御信号を、該制
    御信号の種類より少ないビット数からなるコード信号と
    して、前記信号線を介して時分割して受信するものであ
    って、 さらに、 前記コード信号をデコードするデコード手段を有するこ
    とを特徴とする請求項2記載の発光素子の制御装置。
  4. 【請求項4】 前記デコード手段の出力信号が変化する
    際に、前記複数の発光素子を消灯せしめる期間を生成す
    る手段を有することを特徴とする請求項1または3記載
    のいずれかに記載の発光素子の制御装置。
  5. 【請求項5】 前記信号線の受信端に備えられ、前記信
    号線が切断された場合に、前記信号線の受信電圧をプル
    アップまたはプルダウンせしめることにより、前記複数
    の発光素子を消灯せしめる手段を有することを特徴とす
    る請求項1〜3のいずれかに記載の発光素子の制御装
    置。
  6. 【請求項6】 前記制御信号は、前記複数の制御信号
    は、発光素子の強制発光信号、画像信号の入力許可信
    号、発光素子の光量制御信号の少なくとも1つを含むこ
    とを特徴とする請求項1〜3のいずれかに記載の発光素
    子の制御装置。
  7. 【請求項7】 前記発光素子はレーザーダイオードであ
    ることを特徴とする請求項1〜3のいずれかに記載の発
    光素子の制御装置。
  8. 【請求項8】 同一の半導体基板上に集積化されたこと
    を特徴とする請求項1〜3のいずれかに記載の発光素子
    の制御装置。
JP24521498A 1998-08-31 1998-08-31 発光素子の制御装置 Pending JP2000071514A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24521498A JP2000071514A (ja) 1998-08-31 1998-08-31 発光素子の制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24521498A JP2000071514A (ja) 1998-08-31 1998-08-31 発光素子の制御装置

Publications (1)

Publication Number Publication Date
JP2000071514A true JP2000071514A (ja) 2000-03-07

Family

ID=17130338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24521498A Pending JP2000071514A (ja) 1998-08-31 1998-08-31 発光素子の制御装置

Country Status (1)

Country Link
JP (1) JP2000071514A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007058126A (ja) * 2005-08-26 2007-03-08 Fuji Xerox Co Ltd 光走査装置及び画像形成装置
JP2007210238A (ja) * 2006-02-10 2007-08-23 Ricoh Co Ltd 半導体レーザ駆動装置及び半導体レーザ駆動装置を有する画像形成装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007058126A (ja) * 2005-08-26 2007-03-08 Fuji Xerox Co Ltd 光走査装置及び画像形成装置
JP4645366B2 (ja) * 2005-08-26 2011-03-09 富士ゼロックス株式会社 光走査装置及び画像形成装置
JP2007210238A (ja) * 2006-02-10 2007-08-23 Ricoh Co Ltd 半導体レーザ駆動装置及び半導体レーザ駆動装置を有する画像形成装置

Similar Documents

Publication Publication Date Title
EP0936509B1 (en) Driving circuit and led head with constant turn-on time
JP2536871B2 (ja) オフ・チップ駆動回路
KR20080078794A (ko) 반도체 집적 회로 장치
JP2000059202A (ja) ドライバ回路の出力インピ―ダンス校正回路
JP2003142598A (ja) 半導体集積回路装置
JP3308801B2 (ja) 記録素子アレイ
JP2009238789A (ja) 駆動回路、ledヘッドおよび画像形成装置
JP2010045230A (ja) 発光素子チップ、露光装置および画像形成装置
US20100124438A1 (en) Light emitting element array, drive circuit, optical print head, and image forming apparatus
JP3881079B2 (ja) 半導体集積回路素子
KR980012291A (ko) 반도체 장치
JP4538033B2 (ja) 駆動回路、ledヘッドおよび画像形成装置
US9013527B2 (en) Light-emitting component, print head and image forming apparatus
JP5615221B2 (ja) 駆動回路、駆動装置、プリントヘッド及び画像形成装置
JP2000071514A (ja) 発光素子の制御装置
WO2007013145A1 (ja) 半導体集積回路
US8835974B2 (en) Driving device, print head and image forming device
JP5385095B2 (ja) 出力回路及びそれを用いた受光回路、フォトカプラ
JP5233663B2 (ja) 半導体レーザアレイ光量制御回路及び画像形成装置
JP3165751B2 (ja) 半導体集積回路装置
JP4528290B2 (ja) 半導体集積回路素子
JP4763900B2 (ja) 発光素子の駆動回路
US11824532B2 (en) Level shift circuit, light source, and image forming apparatus
JP2002064332A (ja) 水晶発振器
JPH098638A (ja) Cmos入出力バッファ回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050913