JP2000068798A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JP2000068798A JP2000068798A JP10232689A JP23268998A JP2000068798A JP 2000068798 A JP2000068798 A JP 2000068798A JP 10232689 A JP10232689 A JP 10232689A JP 23268998 A JP23268998 A JP 23268998A JP 2000068798 A JP2000068798 A JP 2000068798A
- Authority
- JP
- Japan
- Prior art keywords
- waveform shaping
- shaping circuit
- node
- threshold value
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 波形整形回路の論理しきい値を製造後にも調
節又は制御可能にする。 【解決手段】 本波形整形回路１１では出力信号ＯＵＴ
により能動素子２の導電性を制御するとともに、これに
加えて、能動素子２に接続される節点Ｎ１の電位を高低
させることにより節点Ｎ０の電位をそれに伴って高低さ
せる。即ち、節点Ｎ１の電位を制御することで節点Ｎ０
の電位を制御し、これにより入力信号ＩＮがＬｏｗから
Ｈｉｇｈに変化する場合の回路の論理しきい値を調節可
能にする。
節又は制御可能にする。 【解決手段】 本波形整形回路１１では出力信号ＯＵＴ
により能動素子２の導電性を制御するとともに、これに
加えて、能動素子２に接続される節点Ｎ１の電位を高低
させることにより節点Ｎ０の電位をそれに伴って高低さ
せる。即ち、節点Ｎ１の電位を制御することで節点Ｎ０
の電位を制御し、これにより入力信号ＩＮがＬｏｗから
Ｈｉｇｈに変化する場合の回路の論理しきい値を調節可
能にする。
Description
【０００１】
【発明の属する技術分野】本発明は、スロープを持った
デジタル入力信号やアナログ入力信号の波形を整形して
デジタル信号を出力する波形整形回路に関する。
デジタル入力信号やアナログ入力信号の波形を整形して
デジタル信号を出力する波形整形回路に関する。
【０００２】
【従来の技術】従来の波形整形回路の実現例として、シ
ュミットトリガ回路１０を用いた場合を図９に示す。説
明を簡単にするため、この波形整形回路は、入力信号Ｉ
ＮがＬｏｗ（グランドＧＮＤ）からＨｉｇｈ（電源電位
ＶDD）に変化する場合を考慮した回路構成を示してい
る。図９において、Ｑ１はＰチャネルＭＯＳトランジス
タ、Ｑ２およびＱ３はＮチャネルＭＯＳトランジスタで
ある。また、１はインバータゲート、ＶDDは電源電位、
Ｎ０は節点である。また、２は矢印の信号Ａレベルによ
って導電性が変化する能動素子であり、能動素子２は出
力信号ＯＵＴがＨｉｇｈになったときに遮断状態にな
る。能動素子２は例えばＰチャネルＭＯＳトランジスタ
で実現できる。本回路構成では出力信号ＯＵＴにより能
動素子２の導電性が制御されている。以上の要素により
シュミットトリガ回路１０が構成される。
ュミットトリガ回路１０を用いた場合を図９に示す。説
明を簡単にするため、この波形整形回路は、入力信号Ｉ
ＮがＬｏｗ（グランドＧＮＤ）からＨｉｇｈ（電源電位
ＶDD）に変化する場合を考慮した回路構成を示してい
る。図９において、Ｑ１はＰチャネルＭＯＳトランジス
タ、Ｑ２およびＱ３はＮチャネルＭＯＳトランジスタで
ある。また、１はインバータゲート、ＶDDは電源電位、
Ｎ０は節点である。また、２は矢印の信号Ａレベルによ
って導電性が変化する能動素子であり、能動素子２は出
力信号ＯＵＴがＨｉｇｈになったときに遮断状態にな
る。能動素子２は例えばＰチャネルＭＯＳトランジスタ
で実現できる。本回路構成では出力信号ＯＵＴにより能
動素子２の導電性が制御されている。以上の要素により
シュミットトリガ回路１０が構成される。
【０００３】このシュミットトリガ回路１０は入力信号
ＩＮと同じ極性の信号を出力する。ここで、出力にイン
バータゲートを１個追加すれば入力信号ＩＮの反転信号
を出力するシュミットトリガ回路となる。また、インバ
ータゲート１を削除するか、またはインバータゲート１
をバッファ回路にしても、同様に入力信号ＩＮの反転信
号を出力するシュミットトリガ回路となる。この場合、
能動素子２は出力信号ＯＵＴがＬｏｗになったときに遮
断状態になる。能動素子２は例えばＮチャネルＭＯＳト
ランジスタで実現できる。次に、図１０は、図９に示し
たシュミットトリガ回路１０の動作を説明する図であ
る。入力信号ＩＮがＬｏｗからＨｉｇｈに徐々に変化し
ていく場合を考えると、入力信号ＩＮが論理しきい値Ｖ
ｔよりも大きくなったところでＨｉｇｈに変化する（図
中の曲線）。
ＩＮと同じ極性の信号を出力する。ここで、出力にイン
バータゲートを１個追加すれば入力信号ＩＮの反転信号
を出力するシュミットトリガ回路となる。また、インバ
ータゲート１を削除するか、またはインバータゲート１
をバッファ回路にしても、同様に入力信号ＩＮの反転信
号を出力するシュミットトリガ回路となる。この場合、
能動素子２は出力信号ＯＵＴがＬｏｗになったときに遮
断状態になる。能動素子２は例えばＮチャネルＭＯＳト
ランジスタで実現できる。次に、図１０は、図９に示し
たシュミットトリガ回路１０の動作を説明する図であ
る。入力信号ＩＮがＬｏｗからＨｉｇｈに徐々に変化し
ていく場合を考えると、入力信号ＩＮが論理しきい値Ｖ
ｔよりも大きくなったところでＨｉｇｈに変化する（図
中の曲線）。
【０００４】すなわち、スロープを持ったデジタル信号
やアナログ信号を入力した場合、論理しきい値Ｖｔを境
としてＬｏｗまたはＨｉｇｈのディジタル信号に波形整
形する機能を持っている。論理しきい値Ｖｔは能動素子
２とトランジスタＱ３との導通抵抗の比で決まる節点Ｎ
０の電位を制御することで調節できる。ここで能動素子
２の導通時の抵抗を下げると、節点Ｎ０の電位は高くな
って図中のようになり、論理しきい値を大きくするこ
とができる。逆に、能動素子２の導通時の抵抗を上げる
と、図中のように論理しきい値を小さくすることがで
きる。能動素子２にＭＯＳトランジスタを用いた場合に
は、ＭＯＳトランジスタのゲート幅を調節することでこ
れを実現できる。
やアナログ信号を入力した場合、論理しきい値Ｖｔを境
としてＬｏｗまたはＨｉｇｈのディジタル信号に波形整
形する機能を持っている。論理しきい値Ｖｔは能動素子
２とトランジスタＱ３との導通抵抗の比で決まる節点Ｎ
０の電位を制御することで調節できる。ここで能動素子
２の導通時の抵抗を下げると、節点Ｎ０の電位は高くな
って図中のようになり、論理しきい値を大きくするこ
とができる。逆に、能動素子２の導通時の抵抗を上げる
と、図中のように論理しきい値を小さくすることがで
きる。能動素子２にＭＯＳトランジスタを用いた場合に
は、ＭＯＳトランジスタのゲート幅を調節することでこ
れを実現できる。
【０００５】入力信号ＩＮがＨｉｇｈからＬｏｗに変化
する場合は、図９のＭＯＳトランジスタの極性を逆に
し、電源電位ＶDDとグランドＧＮＤを入れ替えると同様
の効果を得ることができる。一般的には、入力信号ＩＮ
はＬｏｗからＨｉｇｈ、およびＨｉｇｈからＬｏｗへの
変化をするため、上記構成を組み合わせた回路構成が実
際には用いられる。以上のように、論理しきい値を制御
して入力信号ＩＮを波形整形し出力信号ＯＵＴとして出
力することができる。
する場合は、図９のＭＯＳトランジスタの極性を逆に
し、電源電位ＶDDとグランドＧＮＤを入れ替えると同様
の効果を得ることができる。一般的には、入力信号ＩＮ
はＬｏｗからＨｉｇｈ、およびＨｉｇｈからＬｏｗへの
変化をするため、上記構成を組み合わせた回路構成が実
際には用いられる。以上のように、論理しきい値を制御
して入力信号ＩＮを波形整形し出力信号ＯＵＴとして出
力することができる。
【０００６】
【発明が解決しょうとする課題】しかしながら、従来の
波形整形回路では、論理しきい値を製造後に変更するこ
とはできなかった。そのため、製造ぱらつきなどにより
入力信号ＩＮのレベルが設計値からずれた場合に論理し
きい値を変更して対処しようとしても調整することがで
きなかった。また、アナログ信号のように波形が動作時
の状況により異なるような入力波形に対して動的に論理
しきい値を変化させて所望の波形整形を行うような制御
をすることもできなかった。したがって、製造ばらつき
によって入力波形が変化する場合や動作時の状況により
入力波形が異なるような場合に、所望の波形整形が実現
できないという課題があった。したがって本発明の目的
は、波形整形回路の論理しきい値をこの波形整形回路の
製造後にも調節または制御可能にすることにある。
波形整形回路では、論理しきい値を製造後に変更するこ
とはできなかった。そのため、製造ぱらつきなどにより
入力信号ＩＮのレベルが設計値からずれた場合に論理し
きい値を変更して対処しようとしても調整することがで
きなかった。また、アナログ信号のように波形が動作時
の状況により異なるような入力波形に対して動的に論理
しきい値を変化させて所望の波形整形を行うような制御
をすることもできなかった。したがって、製造ばらつき
によって入力波形が変化する場合や動作時の状況により
入力波形が異なるような場合に、所望の波形整形が実現
できないという課題があった。したがって本発明の目的
は、波形整形回路の論理しきい値をこの波形整形回路の
製造後にも調節または制御可能にすることにある。
【０００７】
【課題を解決するための手段】このような課題を解決す
るために本発明は、入力電圧と論理しきい値との関係に
応じて所定の電圧を出力する波形整形回路において、波
形整形回路の製造後に論理しきい値の調節及び制御の少
なくとも一方を可能にするしきい値変更手段を設けたも
のである。また、上記波形整形回路は、シュミットトリ
ガ回路から構成されるものである。また、論理しきい値
を決定する素子を設け、しきい値変更手段は、前記素子
の少なくとも１つの節点に対して波形整形回路の外部か
ら電位を制御するものである。また、論理しきい値を決
定する素子として、節点に印加された印加電圧をそれぞ
れ導通抵抗比により分割する複数の導電性素子を備える
とともに、しきい値変更手段は、波形整形回路の外部か
ら節点に与える印加電圧の値を制御し、複数の導電性素
子により分割された分割電圧を利用して論理しきい値を
決定するものである。また、節点と波形整形回路の電源
電圧間にさらに少なくとも１つの導電性素子を付加した
ものである。また、論理しきい値を決定する素子とし
て、節点に印加された印加電圧をそれぞれ導通抵抗比に
より分割する複数の導電性素子を備えるとともに、しき
い値変更手段は、少なくとも１つの導電性素子の導通抵
抗値を波形整形回路の外部から制御し、複数の導電性素
子により分割された分割電圧を利用して論理しきい値を
決定するものである。また、論理しきい値を前記波形整
形回路の外部から制御するための前記節点を複数の波形
整形回路どうしで接続するものである。また、複数の波
形整形回路どうしで接続した節点と波形整形回路の電源
電圧間に導電性素子を接続したものである。
るために本発明は、入力電圧と論理しきい値との関係に
応じて所定の電圧を出力する波形整形回路において、波
形整形回路の製造後に論理しきい値の調節及び制御の少
なくとも一方を可能にするしきい値変更手段を設けたも
のである。また、上記波形整形回路は、シュミットトリ
ガ回路から構成されるものである。また、論理しきい値
を決定する素子を設け、しきい値変更手段は、前記素子
の少なくとも１つの節点に対して波形整形回路の外部か
ら電位を制御するものである。また、論理しきい値を決
定する素子として、節点に印加された印加電圧をそれぞ
れ導通抵抗比により分割する複数の導電性素子を備える
とともに、しきい値変更手段は、波形整形回路の外部か
ら節点に与える印加電圧の値を制御し、複数の導電性素
子により分割された分割電圧を利用して論理しきい値を
決定するものである。また、節点と波形整形回路の電源
電圧間にさらに少なくとも１つの導電性素子を付加した
ものである。また、論理しきい値を決定する素子とし
て、節点に印加された印加電圧をそれぞれ導通抵抗比に
より分割する複数の導電性素子を備えるとともに、しき
い値変更手段は、少なくとも１つの導電性素子の導通抵
抗値を波形整形回路の外部から制御し、複数の導電性素
子により分割された分割電圧を利用して論理しきい値を
決定するものである。また、論理しきい値を前記波形整
形回路の外部から制御するための前記節点を複数の波形
整形回路どうしで接続するものである。また、複数の波
形整形回路どうしで接続した節点と波形整形回路の電源
電圧間に導電性素子を接続したものである。
【０００８】
【発明の実施の形態】本発明に係る波形整形回路は、製
造後に論理しきい値を調節または制御できるようにする
ものである。以下、本発明について図面を参照して説明
する。 ［第１の実施の形態］図１は本発明に係る波形整形回路
の第１の実施の形態を示す図である。なお、本波形整形
回路１１及び後述する各波形整形回路は、何れもシュミ
ットトリガ回路により構成されるものである。図１にお
いて、Ｑ１はＰチャネルＭＯＳトランジスタ、Ｑ２およ
びＱ３はＮチャネルＭＯＳトランジスタである。また、
１はインバータゲート、ＶDDは電源電位、Ｎ０およびＮ
１は節点である。また、２は矢印の信号Ａのレベルによ
って導電性が変化する能動素子である。能動素子２は、
出力信号ＯＵＴがＨｉｇｈになったときに遮断状態にな
る。この場合、能動素子２は例えばＰチャネルＭＯＳト
ランジスタで実現できる。
造後に論理しきい値を調節または制御できるようにする
ものである。以下、本発明について図面を参照して説明
する。 ［第１の実施の形態］図１は本発明に係る波形整形回路
の第１の実施の形態を示す図である。なお、本波形整形
回路１１及び後述する各波形整形回路は、何れもシュミ
ットトリガ回路により構成されるものである。図１にお
いて、Ｑ１はＰチャネルＭＯＳトランジスタ、Ｑ２およ
びＱ３はＮチャネルＭＯＳトランジスタである。また、
１はインバータゲート、ＶDDは電源電位、Ｎ０およびＮ
１は節点である。また、２は矢印の信号Ａのレベルによ
って導電性が変化する能動素子である。能動素子２は、
出力信号ＯＵＴがＨｉｇｈになったときに遮断状態にな
る。この場合、能動素子２は例えばＰチャネルＭＯＳト
ランジスタで実現できる。
【０００９】本波形整形回路１１では、出力信号ＯＵＴ
により能動素子２の導電性が制御されている。以上の要
素により波形整形回路１１が構成される。従来例とは、
能動素子２を接続する節点Ｎ１の電位を波形整形回路１
１の外部から印加できるところが異なる。図１におい
て、節点Ｎ１の電位を上下させると、節点Ｎ０の電位も
それに伴って上下する。このため、節点Ｎ１の電位を制
御することで入力信号ＩＮがＬｏｗからＨｉｇｈに変化
する場合の論理しきい値を調節することができる。
により能動素子２の導電性が制御されている。以上の要
素により波形整形回路１１が構成される。従来例とは、
能動素子２を接続する節点Ｎ１の電位を波形整形回路１
１の外部から印加できるところが異なる。図１におい
て、節点Ｎ１の電位を上下させると、節点Ｎ０の電位も
それに伴って上下する。このため、節点Ｎ１の電位を制
御することで入力信号ＩＮがＬｏｗからＨｉｇｈに変化
する場合の論理しきい値を調節することができる。
【００１０】また、図２に示すように複数の波形整形回
路１１1 〜１１n の各節点Ｎ１を接続し、かつ節点Ｎ１
と電源電位ＶDDの間に負荷素子３を接続することで、入
力波形により論理しきい値を動的に変化させることがで
きる。ここで負荷素子３は、抵抗素子やゲート電極の電
位がバイアスされたＭＯＳトランジスタ等により実現す
ることができる。図２ではｎ個の波形整形回路１１1〜
１１n を接続しており、入力信号ＩＮ１，ＩＮ２，ＩＮ
ｎ、及び出力信号ＯＵＴ１，ＯＵＴ２，ＯＵＴｎはそれ
ぞれの波形整形回路１１1 ，１１2 ,１１n に対応する
入出力信号である。
路１１1 〜１１n の各節点Ｎ１を接続し、かつ節点Ｎ１
と電源電位ＶDDの間に負荷素子３を接続することで、入
力波形により論理しきい値を動的に変化させることがで
きる。ここで負荷素子３は、抵抗素子やゲート電極の電
位がバイアスされたＭＯＳトランジスタ等により実現す
ることができる。図２ではｎ個の波形整形回路１１1〜
１１n を接続しており、入力信号ＩＮ１，ＩＮ２，ＩＮ
ｎ、及び出力信号ＯＵＴ１，ＯＵＴ２，ＯＵＴｎはそれ
ぞれの波形整形回路１１1 ，１１2 ,１１n に対応する
入出力信号である。
【００１１】ここで、図２において、それぞれの入力信
号の電位変化のスロープが異なる場合を考える。説明を
簡単にするために入力信号ＩＮ１がもっとも急峻なスロ
ープをもち、入力信号ＩＮ２は入力信号ＩＮ１よりも緩
やかなスロープをもち、入力信号ＩＮｎがもっとも緩や
かなスロープをもっているとする。
号の電位変化のスロープが異なる場合を考える。説明を
簡単にするために入力信号ＩＮ１がもっとも急峻なスロ
ープをもち、入力信号ＩＮ２は入力信号ＩＮ１よりも緩
やかなスロープをもち、入力信号ＩＮｎがもっとも緩や
かなスロープをもっているとする。
【００１２】このような入力波形を同時に図２のように
構成された回路に入力した場合の動作波形を図３に示
す。図３において、まず全ての入力信号がＬｏｗのとき
には、全ての波形整形回路１１1 〜１１n の論理しきい
値はＶｔａになっている。ここで、入力信号が変化し始
めると、入力信号ＩＮ１の電位がもっとも速く論理しき
い値Ｖｔａに達するため、最初に波形整形回路１１1 か
ら出力される出力信号ＯＵＴ１がＨｉｇｈに変化する。
この結果、出力信号ＯＵＴ１により制御される波形整形
回路１１1 内の能動素子２が遮断状態になるため、図２
に示す節点Ｎ１の電位は少し高くなる。これによって、
全ての波形整形回路１１1 〜１１n の論理しきい値はＶ
ｔａよりも僅かに高くなる。
構成された回路に入力した場合の動作波形を図３に示
す。図３において、まず全ての入力信号がＬｏｗのとき
には、全ての波形整形回路１１1 〜１１n の論理しきい
値はＶｔａになっている。ここで、入力信号が変化し始
めると、入力信号ＩＮ１の電位がもっとも速く論理しき
い値Ｖｔａに達するため、最初に波形整形回路１１1 か
ら出力される出力信号ＯＵＴ１がＨｉｇｈに変化する。
この結果、出力信号ＯＵＴ１により制御される波形整形
回路１１1 内の能動素子２が遮断状態になるため、図２
に示す節点Ｎ１の電位は少し高くなる。これによって、
全ての波形整形回路１１1 〜１１n の論理しきい値はＶ
ｔａよりも僅かに高くなる。
【００１３】次に入力信号ＩＮ２がこの変化した論理し
きい値を超えると、上記と同様の動作がさらに起こる。
最終的には入力信号ＩＮｎが論理しきい値を超えるとき
には論理しきい値はＶｔｂまで高くなっている。したが
って、従来の出力信号に比べ出力信号ＯＵＴｎの出力の
タイミングを遅くすることができる。
きい値を超えると、上記と同様の動作がさらに起こる。
最終的には入力信号ＩＮｎが論理しきい値を超えるとき
には論理しきい値はＶｔｂまで高くなっている。したが
って、従来の出力信号に比べ出力信号ＯＵＴｎの出力の
タイミングを遅くすることができる。
【００１４】このように波形整形回路１１は、他の波形
整形回路１１の動作によって論理しきい値を動的に変化
していることがわかる。このような効果は、スロープは
同一であるが入力タイミンクが異なる入力波形に対して
も同様に得ることができる。したがって、波形整形回路
１１を用いることにより入力波形に応じて論理しきい値
を変更することができる。
整形回路１１の動作によって論理しきい値を動的に変化
していることがわかる。このような効果は、スロープは
同一であるが入力タイミンクが異なる入力波形に対して
も同様に得ることができる。したがって、波形整形回路
１１を用いることにより入力波形に応じて論理しきい値
を変更することができる。
【００１５】［第２の実施の形態］図４は本発明の第２
の実施形態を示す図である。基本的な構成は第１の実施
の形態と同じであるが、本波形整形回路１２は節点Ｎ１
と電源電位ＶDDの間に負荷素子４を波形整形回路１２の
内部で接続したところが異なる。負荷素子４は、抵抗素
子やゲート電極の電位がバイアスされたＭＯＳトランジ
スタ等により実現することができる。このようにするこ
とで、節点Ｎ１の電位の初期値を負荷素子４と能動素子
２およびトランジスタＱ３の導通抵抗の比により設定す
ることができる。そしてその後、節点Ｎ１の電位を変化
させることで波形整形回路１２の論理しきい値を第１の
実施の形態と同様に調節する。
の実施形態を示す図である。基本的な構成は第１の実施
の形態と同じであるが、本波形整形回路１２は節点Ｎ１
と電源電位ＶDDの間に負荷素子４を波形整形回路１２の
内部で接続したところが異なる。負荷素子４は、抵抗素
子やゲート電極の電位がバイアスされたＭＯＳトランジ
スタ等により実現することができる。このようにするこ
とで、節点Ｎ１の電位の初期値を負荷素子４と能動素子
２およびトランジスタＱ３の導通抵抗の比により設定す
ることができる。そしてその後、節点Ｎ１の電位を変化
させることで波形整形回路１２の論理しきい値を第１の
実施の形態と同様に調節する。
【００１６】また、図５に示すように、複数の波形整形
回路１２1 〜１２n の節点Ｎ１を接続することで、入力
波形により論理しきい値を動的に変化させることができ
る。動作原理および効果は、図２に示す第１の実施の形
態の場合と同じである。
回路１２1 〜１２n の節点Ｎ１を接続することで、入力
波形により論理しきい値を動的に変化させることができ
る。動作原理および効果は、図２に示す第１の実施の形
態の場合と同じである。
【００１７】［第３の実施の形態］図６は本発明の第３
の実施の形態を示す図である。図６に示す第３の実施の
形態の波形整形回路１３と、図４に示す第２の実施の形
態の波形整形回路１２とは、負荷素子４の導通抵抗を節
点Ｎ１の電位により制御しているところが異なる。第３
の実施の形態では節点Ｎ１の電位を変化させることで負
荷素子４の導通抵抗が変化し、結果として波形整形回路
１３の論理しきい値を調節することができる。
の実施の形態を示す図である。図６に示す第３の実施の
形態の波形整形回路１３と、図４に示す第２の実施の形
態の波形整形回路１２とは、負荷素子４の導通抵抗を節
点Ｎ１の電位により制御しているところが異なる。第３
の実施の形態では節点Ｎ１の電位を変化させることで負
荷素子４の導通抵抗が変化し、結果として波形整形回路
１３の論理しきい値を調節することができる。
【００１８】［第４の実施の形態］図７は本発明の第４
の実施の形態を示す図である。図７の第４の実施の形態
の波形整形回路１４は、図１に示す第１の実施の形態の
波形整形回路１１のＭＯＳトランジスタの極性を入れ替
え（Ｑ２→Ｑ５）、かつ電源電位ＶDDとグランドＧＮＤ
を入れ替え、さらに節点Ｎ１を節点Ｎ２としたものであ
る。この第４の実施の形態の波形整形回路１４では、入
力波形がＨｉｇｈからＬｏｗに変化した場合に、節点Ｎ
２の電位を制御することで同様に論理しきい値を調節す
ることができる。
の実施の形態を示す図である。図７の第４の実施の形態
の波形整形回路１４は、図１に示す第１の実施の形態の
波形整形回路１１のＭＯＳトランジスタの極性を入れ替
え（Ｑ２→Ｑ５）、かつ電源電位ＶDDとグランドＧＮＤ
を入れ替え、さらに節点Ｎ１を節点Ｎ２としたものであ
る。この第４の実施の形態の波形整形回路１４では、入
力波形がＨｉｇｈからＬｏｗに変化した場合に、節点Ｎ
２の電位を制御することで同様に論理しきい値を調節す
ることができる。
【００１９】［第５の実施の形態］本発明の第５の実施
の形態は、図１から図７への変換例と同様、図４に示す
第２の実施の形態の波形整形回路１２内のＭＯＳトラン
ジスタＱ２の極性を入れ替え、かつ電源電位ＶDDとグラ
ンドＧＮＤを入れ替え、さらに節点Ｎ１を節点Ｎ２とし
たものである。この第５の実施の形態は図示されていな
いが、第２の実施の形態に示す図（図４）から容易に類
推できるので図示を省略する。第５の実施の形態の波形
整形回路では、入力波形がＨｉｇｈからＬｏｗに変化し
た場合に、節点Ｎ２の電位を制御することで図７に示す
第４の実施の形態の波形整形回路１４と同様に論理しき
い値を調節することができる。
の形態は、図１から図７への変換例と同様、図４に示す
第２の実施の形態の波形整形回路１２内のＭＯＳトラン
ジスタＱ２の極性を入れ替え、かつ電源電位ＶDDとグラ
ンドＧＮＤを入れ替え、さらに節点Ｎ１を節点Ｎ２とし
たものである。この第５の実施の形態は図示されていな
いが、第２の実施の形態に示す図（図４）から容易に類
推できるので図示を省略する。第５の実施の形態の波形
整形回路では、入力波形がＨｉｇｈからＬｏｗに変化し
た場合に、節点Ｎ２の電位を制御することで図７に示す
第４の実施の形態の波形整形回路１４と同様に論理しき
い値を調節することができる。
【００２０】［第６の実施の形態］本発明の第６の実施
形態は、図１から図７への変換と同様、図６に示す第３
の実施の形態の波形整形回路１３のＭＯＳトランジスタ
Ｑ２の極性を入れ替え、かつ電源電位ＶDDとグランドＧ
ＮＤを入れ替え、さらに節点Ｎ１を節点Ｎ２としたもの
である。この第６の実施の形態は図示されていないが、
第３の実施の形態に示す図（図６）から容易に類推でき
るので図示を省略する。第６の実施の形態の波形整形回
路では、入力波形がＨｉｇｈからＬｏｗに変化した場合
に、節点Ｎ２の電位を制御することで図７に示す第４の
実施の形態の波形整形回路１４と同様に論理しきい値を
調節することができる。
形態は、図１から図７への変換と同様、図６に示す第３
の実施の形態の波形整形回路１３のＭＯＳトランジスタ
Ｑ２の極性を入れ替え、かつ電源電位ＶDDとグランドＧ
ＮＤを入れ替え、さらに節点Ｎ１を節点Ｎ２としたもの
である。この第６の実施の形態は図示されていないが、
第３の実施の形態に示す図（図６）から容易に類推でき
るので図示を省略する。第６の実施の形態の波形整形回
路では、入力波形がＨｉｇｈからＬｏｗに変化した場合
に、節点Ｎ２の電位を制御することで図７に示す第４の
実施の形態の波形整形回路１４と同様に論理しきい値を
調節することができる。
【００２１】［第７の実施の形態］図８は本発明の第７
の実施の形態を示す図である。第７の実施の形態の波形
整形回路１５は、図１の第１の実施の形態の波形整形回
路１１と、図７の第４の実施の形態の波形整形回路１４
とを１つの回路に組み合わせたものである。第７の実施
の形態の波形整形回路１５では、入力波形がＬｏｗから
Ｈｉｇｈに変化した場合に図１の第１の実施形態の波形
整形回路１１と同様に論理しきい値を調整することが可
能になるとともに、入力波形がＨｉｇｈからＬｏｗに変
化した場合には、図７の第４の実施の形態の波形整形回
路１４と同様に論理しきい値を調節できる。
の実施の形態を示す図である。第７の実施の形態の波形
整形回路１５は、図１の第１の実施の形態の波形整形回
路１１と、図７の第４の実施の形態の波形整形回路１４
とを１つの回路に組み合わせたものである。第７の実施
の形態の波形整形回路１５では、入力波形がＬｏｗから
Ｈｉｇｈに変化した場合に図１の第１の実施形態の波形
整形回路１１と同様に論理しきい値を調整することが可
能になるとともに、入力波形がＨｉｇｈからＬｏｗに変
化した場合には、図７の第４の実施の形態の波形整形回
路１４と同様に論理しきい値を調節できる。
【００２２】［第８の実施の形態］本発明の第８の実施
の形態は、図４の第２の実施の形態の波形整形回路１２
と上記した第５の実施の形態を１つの回路に組み合わせ
たものである。この第８の実施の形態は図示されていな
いが、第２の実施の形態に示す図（図４）及び上述した
第５の実施の形態から容易に類推できるので図示を省略
する。第８の実施の形態の波形整形回路では、入力波形
がＬｏｗからＨｉｇｈに変化した場合は、図４の第２の
実施の形態の波形整形回路１２と同様、論理しきい値の
調節が可能になるとともに、入力波形がＨｉｇｈからＬ
ｏｗに変化した場合は、第５の実施の形態と同様、論理
しきい値の調節が可能になる。
の形態は、図４の第２の実施の形態の波形整形回路１２
と上記した第５の実施の形態を１つの回路に組み合わせ
たものである。この第８の実施の形態は図示されていな
いが、第２の実施の形態に示す図（図４）及び上述した
第５の実施の形態から容易に類推できるので図示を省略
する。第８の実施の形態の波形整形回路では、入力波形
がＬｏｗからＨｉｇｈに変化した場合は、図４の第２の
実施の形態の波形整形回路１２と同様、論理しきい値の
調節が可能になるとともに、入力波形がＨｉｇｈからＬ
ｏｗに変化した場合は、第５の実施の形態と同様、論理
しきい値の調節が可能になる。
【００２３】［第９の実施の形態］本発明の第９の実施
の形態は、図６の第３の実施の形態に示す波形整形回路
１３と上記した第６の実施の形態の波形整形回路とを１
つの回路に組み合わせたものである。第９の実施の形態
は図示されていないが、第３の実施の形態（図６）と上
述した第６の実施の形態から容易に類推できるので図示
を省略する。第９の実施の形態の波形整形回路では、入
力波形がＬｏｗからＨｉｇｈに変化した場合は、図６の
第３の実施の形態と同様、論理しきい値の調節が可能に
なるとともに、入力波形がＨｉｇｈからＬｏｗに変化し
た場合は、第６の実施の形態と同様、論理しきい値の調
節が可能になる。
の形態は、図６の第３の実施の形態に示す波形整形回路
１３と上記した第６の実施の形態の波形整形回路とを１
つの回路に組み合わせたものである。第９の実施の形態
は図示されていないが、第３の実施の形態（図６）と上
述した第６の実施の形態から容易に類推できるので図示
を省略する。第９の実施の形態の波形整形回路では、入
力波形がＬｏｗからＨｉｇｈに変化した場合は、図６の
第３の実施の形態と同様、論理しきい値の調節が可能に
なるとともに、入力波形がＨｉｇｈからＬｏｗに変化し
た場合は、第６の実施の形態と同様、論理しきい値の調
節が可能になる。
【００２４】なお、以上の各波形整形回路では、入力信
号と同じ極性の信号を出力する場合を示したが、出力に
インバータゲートを１個追加すれば入力信号ＩＮの反転
信号を出力する波形整形回路となる。また、インバータ
ゲート１を削除するか、またはインバータゲート１をバ
ッファ回路にしても、同様に入力信号ＩＮの反転信号を
出力する波形整形回路となる。この場合、能動素子２は
出力信号ＯＵＴがＬｏｗになったときに遮断状態にな
る。能動素子２は例えばＮチャネルＭＯＳトランジスタ
で実現できる。
号と同じ極性の信号を出力する場合を示したが、出力に
インバータゲートを１個追加すれば入力信号ＩＮの反転
信号を出力する波形整形回路となる。また、インバータ
ゲート１を削除するか、またはインバータゲート１をバ
ッファ回路にしても、同様に入力信号ＩＮの反転信号を
出力する波形整形回路となる。この場合、能動素子２は
出力信号ＯＵＴがＬｏｗになったときに遮断状態にな
る。能動素子２は例えばＮチャネルＭＯＳトランジスタ
で実現できる。
【００２５】以上説明したように、本波形整形回路では
論理しきい値を回路の製造後に変更することができる。
そのため、回路の製造ばらつきなどにより入力レベルが
設計値からずれた場合に論理しきい値を変更して対処す
ることで調整可能になる。また、異なるスコープをもつ
入力波形や入力タイミンクが異なる入力波形に対して論
理しきい値を動的に変化しながら波形整形を行うことが
できる。したがって、回路の製造ぱらつきなどによって
入力波形が変化する場合や、動作時の状況により入力波
形が異なるような場合に、所望の波形整形出力を得るこ
とができる。
論理しきい値を回路の製造後に変更することができる。
そのため、回路の製造ばらつきなどにより入力レベルが
設計値からずれた場合に論理しきい値を変更して対処す
ることで調整可能になる。また、異なるスコープをもつ
入力波形や入力タイミンクが異なる入力波形に対して論
理しきい値を動的に変化しながら波形整形を行うことが
できる。したがって、回路の製造ぱらつきなどによって
入力波形が変化する場合や、動作時の状況により入力波
形が異なるような場合に、所望の波形整形出力を得るこ
とができる。
【００２６】
【発明の効果】以上説明したように本発明によれば、入
力電圧と論理しきい値との関係に応じて所定の電圧を出
力する波形整形回路において、波形整形回路の製造後に
論理しきい値の調節及び制御の少なくとも一方を可能に
する手段を備えるようにしたので、回路の製造後にも回
路の論理しきい値を変更することができる。したがっ
て、回路の製造ばらつきなどにより入力レベルが設計値
からずれた場合に論理しきい値を変更して対処すること
で調整できる。また、異なるスコープをもつ入力波形や
入力タイミンクが異なる入力波形に対して論理しきい値
を動的に変化しながら波形整形を行うことができる。し
たがって、回路の製造ぱらつきなどによって入力波形が
変化する場合や、回路の動作時の状況により入力波形が
異なるような場合に、所望の波形整形出力を得ることが
できる。
力電圧と論理しきい値との関係に応じて所定の電圧を出
力する波形整形回路において、波形整形回路の製造後に
論理しきい値の調節及び制御の少なくとも一方を可能に
する手段を備えるようにしたので、回路の製造後にも回
路の論理しきい値を変更することができる。したがっ
て、回路の製造ばらつきなどにより入力レベルが設計値
からずれた場合に論理しきい値を変更して対処すること
で調整できる。また、異なるスコープをもつ入力波形や
入力タイミンクが異なる入力波形に対して論理しきい値
を動的に変化しながら波形整形を行うことができる。し
たがって、回路の製造ぱらつきなどによって入力波形が
変化する場合や、回路の動作時の状況により入力波形が
異なるような場合に、所望の波形整形出力を得ることが
できる。
【図１】 本発明に係る波形整形回路の第１の実施の形
態を示す回路図である。
態を示す回路図である。
【図２】 図１の波形整形回路の接続例を示す図であ
る。
る。
【図３】 図２に示す回路構成による動作波形を示す図
である。
である。
【図４】 上記波形整形回路の第２の実施の形態を示す
回路図である。
回路図である。
【図５】 図３の波形整形回路の接続例を示す図であ
る。
る。
【図６】 上記波形整形回路の第３の実施の形態を示す
回路図である。
回路図である。
【図７】 上記波形整形回路の第４の実施の形態を示す
回路図である。
回路図である。
【図８】 上記波形整形回路の第７の実施の形態を示す
回路図である。
回路図である。
【図９】 従来の波形整形回路の構成を示す回路図であ
る。
る。
【図１０】 図９の波形整形回路の動作を説明する図で
ある。
ある。
１…インバータゲート、２，２Ａ…能動素子、３，４…
負荷素子、１１，１２，１３，１４，１５…波形整形回
路、Ｎ０，Ｎ１，Ｎ２…節点、ＩＮ，ＩＮ１，ＩＮ２，
ＩＮｎ…入力信号、ＯＵＴ，ＯＵＴ１，ＯＵＴ２，ＯＵ
Ｔｎ…出力信号、ＶDD…電源電位、Ｖｔ，Ｖｔａ，Ｖｔ
ｂ…論理しきい値、Ｑ１，Ｑ４，Ｑ５，Ｑ７，Ｑ８…Ｐ
チャネルＭＯＳトランジスタ、Ｑ２，Ｑ３，Ｑ６，Ｑ
９，Ｑ１０…ＮチャネルＭＯＳトランジスタ。
負荷素子、１１，１２，１３，１４，１５…波形整形回
路、Ｎ０，Ｎ１，Ｎ２…節点、ＩＮ，ＩＮ１，ＩＮ２，
ＩＮｎ…入力信号、ＯＵＴ，ＯＵＴ１，ＯＵＴ２，ＯＵ
Ｔｎ…出力信号、ＶDD…電源電位、Ｖｔ，Ｖｔａ，Ｖｔ
ｂ…論理しきい値、Ｑ１，Ｑ４，Ｑ５，Ｑ７，Ｑ８…Ｐ
チャネルＭＯＳトランジスタ、Ｑ２，Ｑ３，Ｑ６，Ｑ
９，Ｑ１０…ＮチャネルＭＯＳトランジスタ。
Claims (8)
- 【請求項１】 入力電圧と論理しきい値との関係に応じ
て所定の電圧を出力する波形整形回路において、 前記波形整形回路の製造後に前記論理しきい値の調節及
び制御の少なくとも一方を可能にするしきい値変更手段
を有することを特徴とする波形整形回路。 - 【請求項２】 請求項１において、 前記波形整形回路は、シュミットトリガ回路からなるこ
とを特徴とする波形整形回路。 - 【請求項３】 請求項１または請求項２において、 前記論理しきい値を決定する素子を備え、前記しきい値
変更手段は、前記素子の少なくとも１つの節点に対して
前記波形整形回路の外部から電位を制御することを特徴
とする波形整形回路。 - 【請求項４】 請求項３において、 前記論理しきい値を決定する素子として、前記節点に印
加された印加電圧をそれぞれ導通抵抗比により分割する
複数の導電性素子を備えるとともに、前記しきい値変更
手段は、前記波形整形回路の外部から前記節点に与える
前記印加電圧の値を制御し、前記複数の導電性素子によ
り分割された分割電圧を利用して前記論理しきい値を決
定することを特徴とする波形整形回路。 - 【請求項５】 請求項４において、 前記節点と前記波形整形回路の電源電圧間にさらに少な
くとも１つの導電性素子を付加したことを特徴とする波
形整形回路。 - 【請求項６】 請求項３において、 前記論理しきい値を決定する素子として、前記節点に印
加された印加電圧をそれぞれ導通抵抗比により分割する
複数の導電性素子を備えるとともに、前記しきい値変更
手段は、少なくとも１つの導電性素子の導通抵抗値を前
記波形整形回路の外部から制御し、前記複数の導電性素
子により分割された分割電圧を利用して前記論理しきい
値を決定することを特徴とする波形整形回路。 - 【請求項７】 請求項３ないし請求項５において、 前記論理しきい値を前記波形整形回路の外部から制御す
るための前記節点を複数の波形整形回路どうしで接続す
ることを特徴とする波形整形回路。 - 【請求項８】 請求項７において、 複数の波形整形回路どうしで接続した前記節点と前記波
形整形回路の電源電圧間に導電性素子を接続したことを
特徴とする波形整形回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23268998A JP3444399B2 (ja) | 1998-08-19 | 1998-08-19 | 波形整形回路 |
| EP99250215A EP0969477B1 (en) | 1998-07-02 | 1999-07-01 | Small capacitance change detection device |
| DE69933339T DE69933339T8 (de) | 1998-07-02 | 1999-07-01 | Nachweisvorrichtung für kleine Kapazitätsänderungen |
| US09/347,240 US6438257B1 (en) | 1998-07-02 | 1999-07-02 | Small capacitance change detection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23268998A JP3444399B2 (ja) | 1998-08-19 | 1998-08-19 | 波形整形回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000068798A true JP2000068798A (ja) | 2000-03-03 |
| JP3444399B2 JP3444399B2 (ja) | 2003-09-08 |
Family
ID=16943250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23268998A Expired - Lifetime JP3444399B2 (ja) | 1998-07-02 | 1998-08-19 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3444399B2 (ja) |
-
1998
- 1998-08-19 JP JP23268998A patent/JP3444399B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3444399B2 (ja) | 2003-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5227679A (en) | Cmos digital-controlled delay gate | |
| US6680637B2 (en) | Phase splitter circuit with clock duty/skew correction function | |
| US6593795B2 (en) | Level adjustment circuit and data output circuit thereof | |
| JP3758285B2 (ja) | 遅延回路およびそれを用いた発振回路 | |
| US7952388B1 (en) | Semiconductor device | |
| JP4128834B2 (ja) | レベルコンバーター及びレベルコンバーティング方法並びに信号コンバーティング装置及び信号コンバーティング方法 | |
| US7973681B2 (en) | High speed, low power non-return-to-zero/return-to-zero output driver | |
| JP2000059185A (ja) | 同期遅延回路 | |
| US7652506B2 (en) | Complementary signal generating circuit | |
| JPH082019B2 (ja) | レベル変換回路 | |
| JP3794347B2 (ja) | 差動出力バッファ、差動入力バッファ、半導体集積回路、及び回路基板 | |
| CN101383612B (zh) | 电流模式逻辑-互补金属氧化物半导体转换器 | |
| US7218169B2 (en) | Reference compensation circuit | |
| US11528015B2 (en) | Level shifter with reduced duty cycle variation | |
| JP2000068798A (ja) | 波形整形回路 | |
| US7414435B2 (en) | Circuit arrangement and method for converting logic signal levels and use of the circuit arrangement | |
| JP2845192B2 (ja) | 差動スイッチング回路 | |
| JPH10229331A (ja) | 入力回路 | |
| JP4530503B2 (ja) | インピーダンス変換回路 | |
| US7224187B2 (en) | CMOS buffer circuits and integrated circuits using the same | |
| TW202211628A (zh) | 緩衝電路 | |
| JPH01209813A (ja) | 出力バッファ回路 | |
| JP3665560B2 (ja) | 半導体集積回路 | |
| JPH10290165A (ja) | Ｄ／ａ変換器 | |
| JPH05152929A (ja) | Ｃｍｏｓ型入力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140627 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |